JPS62150869A - 化合物半導体装置 - Google Patents

化合物半導体装置

Info

Publication number
JPS62150869A
JPS62150869A JP60290659A JP29065985A JPS62150869A JP S62150869 A JPS62150869 A JP S62150869A JP 60290659 A JP60290659 A JP 60290659A JP 29065985 A JP29065985 A JP 29065985A JP S62150869 A JPS62150869 A JP S62150869A
Authority
JP
Japan
Prior art keywords
wire bonding
layer
gate electrode
pad
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60290659A
Other languages
English (en)
Inventor
Masahiro Horii
堀井　将弘
Junichi Nakamura
順一 中村
Shuichi Jin
神　修一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP60290659A priority Critical patent/JPS62150869A/ja
Publication of JPS62150869A publication Critical patent/JPS62150869A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48655—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は化合物半導体装置、特に耐ワイヤポンディング
強度が高い砒化ガリウム半導体装置に関する。
〔背景技術〕
低雑音、高遮断周波数、高出力等の特長を有するマイク
ロ波トランジス２として、閃亜鉛鉱型結晶構造の基体を
基にして形成された砒化ガリウム電界効果トランジスタ
（Ｇ　ａ　Ａ　ｓ　−ＦＥＴ）が広く知られている。ま
た、このＧａＡｓ−ＦＥＴの一つとして、ショットキ障
壁ゲート形電界効果トランジスタ（ＳＢＧ−ＦＥＴと略
す。）が知られている。５ＢＧ−ＦＥＴはｎ導電型の能
動（アクティブ）領域主面に設けられたオーミック接触
構造のソース・ドレイン電極と、その中間に一つあるい
は二つ設けられたショットキ接合構造のゲート電極とか
らなり、シングルゲート構造あるいはデュアルゲート構
造を構成している。
ところで、前記のＧａＡｓＭＥＳ−ＦＥＴにあっては、
ソース・ドレイン電極は、１１．（１系材料が多用され
ている。また、Ａｕと（：、ａ　Ａｓ基板とのオーミッ
クコンタクトをとるために、ＡｕとＧｅとからなる合金
を蒸着によって直接ＧａＡｓ基板に被着させるとともに
、アロイによってＧａＡｓ１板の表面にＡｕ−Ｇｅ−Ｇ
ａ−Ａｓによる四元合金層を形成している。たとえば、
工業調査会発行［電子材料Ｊ１．９７５年８月号、昭和
５０年８月１日発行、Ｐ５７〜Ｐ６０に記載されている
ように、ＧａＡｓ基板にＡ　ｕ　−Ｇ　ｅを蒸着すると
ともに、アロイを行うことによって、ソース電極および
ドレイン電極を形成する例が示されている。また、ゲー
ト電極としては、ＧａＡｓとの間にショットキ障壁接合
をとるためにＡｌｌが使用されている。
ところで、ＧａＡＳはシリコンに比較して脆いため、大
きな衝撃力が加わると破損し易い。このため、自動ワイ
ヤボンディング装置でワイヤボンディングを行うと、自
動ワイヤボンディング装置は高速でワイヤボンディング
を行う構造となっているため、ワイヤボンディングパッ
ドの下のＧａＡｓ部分が破損し易い。このようなことが
らＱａ７１、ｓｇ板を用いた砒化ガリウム半導体装置の
ワイヤボンディングは、手動でかつ大きな衝撃力がＧａ
Ａｓ基板に加わらないようにして行うしかなく、生産性
向上を妨げていた。
本発明者は、ＧａＡＳ系の半導体装置の生産性を向上さ
せるべく、ワイヤボンディング作業の自動化を検討して
いたが、ワイヤボンディングの動荷重を小さく選べば、
ソース電極およびドレイン電極のワイヤボンディングパ
ッド下のＧａＡｓ基板部分には、前述の自動ワイヤボン
ディングによるＧａＡｓ基板の破損は、生じ難いことが
わかった。これは、前記ソース電極およびドレイン電極
がＡｕＧｅ／Ｎｉ／Ａｕからなり、かつ前記ＡｕのＧａ
Ａｓ基板内への拡散を防止する（拡散防止層）となるＮ
ｉ層が硬く機械的強度が高いためであることによると判
明した。
したがって、ショットキ障壁接合を得るために、単にＧ
ａＡｓ基板上にＡ１を蒸着した構造、換言するならば、
ＧａＡｓ基板上に置いた構造のゲート電極にあっては、
ワイヤボンディング時の衝撃が直接ＧａＡｓ基板に加わ
るため、ＧａＡｓ基板が極めて容易に破損するというこ
とになる。また、ワイヤをしごくようにして第２ボンデ
イングを行う際、第１ボンディング点で前述のような破
損が生じているため、ワイヤは第１ボンディング点で抜
けてしまい、実質的にワイヤボンディングは行えなくな
る そこで、本発明者はゲート電極のワイヤボンディングパ
ッドにも機械的強度の高いプロテクタを設ければ、耐ワ
イヤボンディング強度を高めることができることに気が
付き本発明を成した。
〔発明の目的〕
本発明の目的は耐ワイヤボンディング強度が高いワイヤ
ボンディングパッドを有する化合物半導体素子を組み込
んだ化合物半導体装置を提供することにある。
本発明の他の目的は、高速自動ワイヤボンディングが可
能な化合物半導体素子を提供することによって、組立コ
ストが低減できる化合物半導体装置を提供することにあ
る。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、本発明のＧａＡｓ　−ＭＥＳ−ＦＥＴにあっ
ては、その製造時、ｎ十形ＧａＡｓ層の表面にＡ　ｕ　
Ｑ　ｅ　／　Ｎ　ｉ　／　Ａ　ｕからなるソース電極お
よびドレイン電極を形成する際、半絶縁性のＧａＡｓ基
板のゲート電極用ワイヤポンディングハンド形成領域に
、同時にＡｕＧｅ／Ｎｉ／Ａｕからなるゲート電極バン
ド補強層を形成し、その後にｎ形のチャネル層上にＡＩ
Ｌからなるゲート電極を形成する際、このＡＪＩ電極層
を前記ゲート電極ハンド補強層に亘って延在させること
により、ドレイン電極およびソース電極のワイヤボンデ
ィングパッドは勿論のこととして、ゲート電極のワイヤ
ボンディングパッドにも、機械的強度が大きなＮｉ層か
らなる保護手段としての保護層（以下プロテクタともい
う。）が設けられていることから、各ワイヤボンディン
グパソドの耐ワイヤボンディング強度は従来に比較して
強くなるため、高速でワイヤボンディングを行う自動ワ
イヤボンディングでワイヤボンディングを行うことがで
きるようになり、生産性が高められ、組立コストの軽減
が達成できる。
〔実施例〕
第１図は本発明の一実施例によるショットキ障壁ゲート
形電界効果トランジスタにおけるゲート電極のワイヤボ
ンディングパッド部分の構造を示す概念的な模式図、第
２図は同じ（ＧａＡｓ　−ＭＥＳ−ＦＥＴチップの概要
を示す模式的平面図、第３図は第２図のｍ−ｍ線に沿う
断面図、第４図から第９図は同じくチップを製造する各
工程を示す図であって、第４図はチップ製造に用いるウ
ェハの断面図、第５図はウェハをメサエッチングした後
の電極形成によるソース電極およびドレイン電極を示す
ウェハの断面図、第６図は前記電極形成時に形成された
ＧａＡｓ基板上のゲート電極パッド補強層を示す断面図
、第７図はゲート電極形成後のウェハの断面図、第８図
はゲート電極とゲート電極パッド補強層１０との関係を
示す模式的断面図、第９図はボンディングパソドを形成
した状態のウェハの断面図である。
この実施例ではＧａＡｓショットキ障壁ゲート形電界効
果トランジスタ（ＧａＡｓＭＥＳ−ＦＥＴ）の製造に本
発明を適用した例を示す。ＧａＡｓＭＥＳ　−ＦＥＴチ
ップ（以下、単にチップと称す。）は、第２図および第
３図に示すように、ソース電極（Ｓ）１とドレイン電極
（Ｄ）２との間に一本のゲート電極（Ｇ）３を設けた、
シングル・ゲート構造となっている。なお、第２図では
、素子（チップ）４の表面を部分的に被う第３図に示す
パッシベーション膜５は省略されている。また、第２図
に示す二点鎖線枠領域は各電極のボンディングパソド６
を示す領域であり、この領域は前記パッシベーション膜
５に被われない領域であって、チップ４の外部との間に
亘って配設されるワイヤ７が接続される領域である。
また、この実施例のチップ４の特徴的なことは、ゲート
電極用ワイヤボンディングパッド８は、第１図に示され
るように、半絶縁性のＧａＡｓ基板９の主面に設けられ
たゲート電極パッド補強層１０上にゲート電極３の一部
が載った構造となっていることである。このゲート電極
パッド補強層ｌＯは必要に応じて多層構造となるが、少
なくともその一層は機械的な強度が高い層となっていて
、耐ワイヤボンディング強度が高く、自動ワイヤボンデ
ィング装置によるワイヤボンディングによっても、下層
のＧａＡｓ基板は破損しないようになっている。なお、
前記ゲート電極３の一部は、ＧａＡｓ基板９のチャネル
層１２上に延在してショットキ障壁接合を構成している
。。
つぎに、このようなチップ４のより具体的な製造方法に
ついて説明する。チップ４は第４図〜第９図に示す工程
を経て製造され、第２図および第３図に示すような千ツ
ブ４となる。
最初に第４図に示されるように、半導体基板となる化合
物半導体薄板（ウェハ）１１が用意される。このウェハ
１１は半絶縁性のＧａＡｓ基板９からなっているととも
に、ウェハ１１の主面にはｎ形のチャネル層１２と、こ
のチャネル層１２上に設けられたｎ十形のオーミックコ
ンタクト層１３が、それぞれエピタキシャル成長によっ
て設けられている。
つぎに、第５図に示されるように、ウェハ１１の主面は
常用のメサエッチング技術によって、半絶縁性のＧａＡ
ｓ基板９に達する深さに亘ってメサエッチングが行われ
、第２図の実線枠で示されるような島状のメサ部１４が
設けられる。また、ウェハ１１の主面は、常用のホトリ
ソグラフィによって、ソース電極１　（ソース電極用ワ
イヤボンディングパッド形成領域をも含む）およびドレ
イン電極２　（ドレイン電極用ワイヤボンディングパッ
ド形成領域をも含む）の形成領域ならびにゲート電極用
ワイヤボンディングパソド形成領域を除いて、Ｓｉｎ、
膜のような絶縁膜１５が設けられるとともに、Ａ　ｕ　
Ｇ　ｅ　／　Ｎ　ｉ　／　Ａ　ｕが連続して蒸着される
。その後、リフトオフ法によってＡｕＧｅ　／　Ｎ　ｉ
　／　Ａ　ｕからなる層はパターニングされ、ソース電
極ｌおよびドレイン電極２ならびにゲート電極パッド補
強層１０が形成される。また、これらソース電極１．ド
レイン電極２．ゲート電極パッド補強層１０はＡｕＧｅ
からなるオーミック層１６．Ｎｉからなる保護手段とし
ての保護膜１７（以下プロテクタという。）、Ａｕから
なるワイヤボンディング層１８となっている。また、前
記ＡｕＧｅからなるオーミック層１６の厚さは１０００
人、Ｎｉからなるプロテクタ１７の厚さは５００〜１０
００人、Ａｕからなるワイヤボンディング層１８の厚さ
は２０００〜５０００人である。前記プロテクタ１７は
硬く、機械的強度が高く、耐ワイヤボンディング強度を
高める役割を果たす。また、Ａ　ｕ　Ｇ　ｅ　／　Ｎ　
ｉ　／　Ａ　ｕのパターニング後、アロイ処理が施され
る。この結果、これらＡ　ｕ　Ｇ　ｅ　／　Ｎ　ｉ　／
　Ａ　ｕ層の下部はＧａＡｓとの間にアロイ層を形成し
、オーミックコンタクトを良好とする。なお、このアロ
イ層も合金層故にワイヤボンディングパッドの耐ワイヤ
ボンディング強度を高める役割をも果たす。なお、前記
Ｎｉからなるプロテクタ１７はその上面に設けられたＡ
ｕがＧａＡｓ基板に拡散するのを防止する拡散防止層の
役割をも果たしている。
つぎに第７図に示されるように、再びウェハ１１の主面
には常用のホトリソグラフィによって、ゲート電極３を
形成する領域を除く領域に絶縁膜１９が形成されるされ
るとともに、この絶縁膜１９およびこの絶縁膜１９上に
残留するホトレジスト膜（図示せず。）をマスクとして
チャネル層１３が所望深さだけエツチングされ、溝（リ
セス）２０が形成される。また、前記ホトレジスト膜上
には、数μｍの厚さにアルミニウム（Ａｌｌ）が蒸着さ
れるとともに前記ホトレジスト膜の除去によってゲート
電極３が形成される（リフトオフ法）。
前記ゲート電極３は、第２図に示されるようなパターン
となっている。したがって、ゲート電極３は、第８図に
示されるような模式的な図で示されるように、アクティ
ブ領域を外れて前記ゲート電極パッド補強層１０上にま
で延在する。なお前記チップを高温状態（たとえば４０
０’Ｃ）で長く放置すると、ＡｕとＡＪＪとが反応する
こともあることから、その反応分をも考慮して／ｌを数
μｍと厚くしておくことが望ましい。
つぎに、前記絶縁膜１５□　１９が除去された後、第９
図に示されるように、ウェハ１１の主面全域はナイトラ
イド膜（ＳｉＮ）のようなパッシベーション膜５で被わ
れるとともに、常用のホトリソグラフィによってボンデ
ィングパッドを形成する部分のパッシベーションＩＩ！
５が除去され、各電極のボンディングパッド６　（ゲー
ト電極用ワイヤボンディングパッド８をも含む。）が形
成される。
なお、前記絶縁膜１５．１９は必ずしも除去する必要が
な（、パッシベーション膜５の一部として利用してもよ
い。また、ウェハ１１は格子状に分断され（第９図にお
ける二点鎖線の分断線２１で分断される。）、第２図お
よび第３図に示されるようなチップ４が製造される。
このようなチップ４は支持板に固定されるとともに、各
ボンディングパッド６と外部端子となるリードの内端と
がワイヤ７によって接続され、さらにレシンパッケージ
又はセラミックパッケージに封止されて電界効果トラン
ジスタ単体として使用される。
〔効果〕
（１）本発明のＧａＡｓＭＥＳ　−ＦＥＴにあっては、
Ａ、ｕＧｅ／Ｎｉ／Ａｕからなるソース電極１およびド
レイン電極２を形成する際、同時にＧａＡｓ基板９の主
面のゲート電極用ワイヤボンディングパッド形成領域に
も、ＡｕＧｅ／Ｎｉ／Ａｕからなるゲート電極パッド補
強層１ｏを形成していることから、ソース・ドレイン・
ゲート電極用の各ボンディングパッド６には、機械的強
度の高いＮｉ層、すなわちプロテクタ１７を有している
ため、各ボンディングパッド６の耐ワイヤボンディング
強度は高くなり、ボンディングパッド６の信頼度が向上
するという効果が得られる。
（２）上記（１）により、本発明のＧａＡｓ　−ＭＥＳ
　・ＦＢ、Ｔチップを組み込んだ砒化ガリウム半導体装
置の製造にあっては、ＧａＡｓ−ＭＥＳＦＥＴチップへ
のワイヤポンディングは総てのワイヤボンディングパッ
ドの耐ワイヤポンディング強度が高いため、ポンディン
グ時の衝撃力の高い自動ワイヤポンディング装置を利用
してワイヤボンディングが行えることから、ワイヤボン
ディングの高速化が達成できるという効果が得られる。
（３）上記（１）および（２）により、本発明によれば
、砒化ガリウム半導体装置の製造において、ワイヤポン
ディング時の素子破壊低減およびワイヤボンディングの
高速化によって、信頼性の高い砒化ガリウム半導体装置
を提供することができるとともに、歩留りの向上、生産
性の向上から砒化ガリウム半導体装置の低コスト化とい
う相乗効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば、第１０図に示
されるように、ＧａＡＳＷ板９の主面のゲート電極用ワ
イヤボンディングパッド形成領域に直接Ｎｉ。
Ｔｉ、Ｃｒ等からなるプロテクタ１７を形成し、このプ
ロテクタ１７上にＡｕからなるワイヤポンディング層１
８を形成する構造としても、前記実施例同様な効果が得
られる。また、本発明は、第１１図に示されるように、
ＧａＡｓ１Ｃ２２に適用すれば、その効果はより大きい
。すなわち、ＧａＡｓ　ＩＣ２２はその周辺に多数のボ
ンディングパッド６を近接して有しているため、ボンデ
ィングパッド６の耐ワイヤポンディング強度向上は、ワ
イヤボンディングの歩留り向上および信頼度向上となる
ばかりでなく、ＧａＡｓ　ＩＣ２２の自動ワイヤポンデ
ィング化も達成でき、生産性が向上する。これらの多く
の効果から、本発明によれば砒化ガリウム半導体装置の
製造コスト低減も図れる。
〔利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＧａΔＳショットキ
障壁ゲート形電界効果トランジスタの製造技術に適用し
た場合について説明したが、それに限定されるものでは
ない。
本発明は少なくともＧａＡｓ等を用いる化合物半導体装
置の製造技術には適用できる。
【図面の簡単な説明】
第１図は本発明の一実施例によるショットキ障壁ゲート
形電界効果トランジスタにおけるゲート電極のワイヤボ
ンディングパッド部分の構造を示す概念的な模式図、 第２図は同じ＜ＧａＡｓ−ＭＥＳ−ＦＥＴチップの概要
を示す模式的平面図、 第３図は第２図のＩＩＩ−ｍ綿に沿う断面図、第４図は
同じくチップ製造に用いるウェハの断面図、 第５図は同じくウェハをメサエッチングした後の電極形
成によるソース電極およびドレイン電極を示すウェハの
断面図、 第６図は同じく前記電極形成時に形成されたＧａＡｓ基
板上のゲート電極パッド補強層を示す断面図、 第７図は同じくゲート電極形成後のウェハの断面図、 第８図は同じ（ゲート電極とゲート電極パッド補強層１
０との関係を示す模式的断面図、第９図は同じくボンデ
ィングパッドを形成した状態のウェハの断面図、 第１０図は本発明の他の実施例によるゲート電極用ワイ
ヤボンディングパッド部分を示す断面図、第１１図は本
発明の他の実施例によるＧａＡｓＩＣに本発明を適用し
た例を示す平面図である。 １・・・ソース電極（Ｓ）　、２・・・ドレイン電極（
Ｄ）　、３・・・ゲート電極（Ｃ；）　、　４・・・素
子（チップ）、５・・・パンシベーション膜、６・・・
ボンディングパッド、７・・・ワイヤ、８・・・ゲート
電極用ワイヤボンディングパッド、９・・・ＧａＡｓ基
板、１０・・・ゲート電極パッド補強層、１１・・・ウ
ェハ、１２・・・チャネル層、１３・・・オーミックコ
ンタクト層、１４・・・メサ部、１５・・・絶縁膜、１
６・・・オーミック層、１７・・・プロテクタ、１８・
・・ワイヤポンディング層、１９・・・絶縁膜、２０・
・・溝（リセス）、２１・・・分断線、２２−　・・Ｇ
ａＡｓ　ＩＧ。 ＼、゛ 第　　２　　図 第　　３　　図

Claims (1)

  1. 【特許請求の範囲】 １、ボンディングダメージに対する保護が必要なボンデ
    ィングパッド下には保護手段が設けられていることを特
    徴とする化合物半導体装置。 ２、前記ボンディングパッドは多層構造となり、その一
    部の層が機械的強度が高い保護手段としての保護層とな
    っていることを特徴とする特許請求の範囲第１項記載の
    化合物半導体装置。 ３、前記ボンディングパッドの表面層はＡｕ層からなる
    とともに、このＡｕ層の下にＡｕの化合物半導体基板へ
    の拡散を防止する役割をも果たしかつ保護手段となる保
    護層が設けられていることを特徴とする特許請求の範囲
    第１項記載の化合物半導体装置。
JP60290659A 1985-12-25 1985-12-25 化合物半導体装置 Pending JPS62150869A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60290659A JPS62150869A (ja) 1985-12-25 1985-12-25 化合物半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60290659A JPS62150869A (ja) 1985-12-25 1985-12-25 化合物半導体装置

Publications (1)

Publication Number Publication Date
JPS62150869A true JPS62150869A (ja) 1987-07-04

Family

ID=17758830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60290659A Pending JPS62150869A (ja) 1985-12-25 1985-12-25 化合物半導体装置

Country Status (1)

Country Link
JP (1) JPS62150869A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6489333A (en) * 1987-09-30 1989-04-03 Nec Corp Structure of pad electrode
JPH02103963A (ja) * 1988-10-13 1990-04-17 Mitsubishi Electric Corp 半導体装置
JPH07297386A (ja) * 1994-04-27 1995-11-10 Nec Corp 化合物半導体装置
JP2005167004A (ja) * 2003-12-03 2005-06-23 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6489333A (en) * 1987-09-30 1989-04-03 Nec Corp Structure of pad electrode
JPH02103963A (ja) * 1988-10-13 1990-04-17 Mitsubishi Electric Corp 半導体装置
JPH07297386A (ja) * 1994-04-27 1995-11-10 Nec Corp 化合物半導体装置
JP2005167004A (ja) * 2003-12-03 2005-06-23 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
EP0756324B1 (en) Bump electrode for transistor and method for producing the same
US6392278B1 (en) Fet having a reliable gate electrode
US4695869A (en) GAAS semiconductor device
JPS62150869A (ja) 化合物半導体装置
US8384137B2 (en) Semiconductor device
JPS62122255A (ja) 化合物半導体装置
JPH06326330A (ja) 半導体装置及びその製造方法
JPS60200570A (ja) 電子装置
US20230411315A1 (en) Semiconductor device, monolithic microwave integrated circuit, semiconductor package, and method of manufacturing semiconductor device
JPH08274385A (ja) 磁電変換素子
JPH079919B2 (ja) 半導体装置
TW202335298A (zh) 半導體裝置
JPS6128228B2 (ja)
JPS6298667A (ja) 砒化ガリウム半導体装置およびその製造方法
JPH01102969A (ja) 化合物半導体素子
CN116741787A (zh) 半导体器件及其制造方法
JPH05275501A (ja) 半導体装置
JPS63160280A (ja) 砒化ガリウム半導体デバイス
JP2000100849A (ja) 半導体装置およびその製造方法
JP2549795B2 (ja) 化合物半導体集積回路及びその製造方法
JP3381108B2 (ja) デュアルゲート型電界効果トランジスタ
JPS61218174A (ja) 半導体装置の製造方法
JPS6381982A (ja) 化合物半導体素子およびその製造方法
JPS63160274A (ja) 砒化ガリウム半導体装置
JPH02278876A (ja) ショットキダイオード