JP3659406B2 - バンプ構造とバンプの製造方法 - Google Patents
バンプ構造とバンプの製造方法 Download PDFInfo
- Publication number
- JP3659406B2 JP3659406B2 JP2001173026A JP2001173026A JP3659406B2 JP 3659406 B2 JP3659406 B2 JP 3659406B2 JP 2001173026 A JP2001173026 A JP 2001173026A JP 2001173026 A JP2001173026 A JP 2001173026A JP 3659406 B2 JP3659406 B2 JP 3659406B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- manufacturing
- metal ball
- semiconductor element
- capillary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
Landscapes
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、半導体素子の実装用のバンプ構造の改良と、このバンプの製造方法に関する。
【0002】
【従来の技術】
半導体素子のパッド電極部に形成される実装用のバンプは、例えば、図18に示すように構成されている。
図18において、半導体素子2は、その実装面,すなわち、半導体素子2が実装される回路基板等の基板電極に対向される面に、複数の電極パッド3が形成されている。
この複数の電極パッド3上に、バンプ製造用キャピラリ(図示せず)に通したワイヤの先端に金属ボールを形成して、この金属ボールを電極パッド3に熱圧着することにより、図示するようにバンプ1の基部1aを形成する。次いで、キャピラリをループ状軌跡を描いて移動させることにより、先端部1bを形成する。
【0003】
このようなバンプ1は、回路基板等の基板電極の上に載置されて、導電性樹脂を介してリフロー炉内で加熱され接続される。導電性樹脂を硬化させた後で、半導体素子2と回路基板の間に封止樹脂を注入して硬化させることで、フリップチップ実装が行われる。
【0004】
【発明が解決しようとする課題】
ところで、このようなフリップチップ実装構造においては、図19に示すような問題がある。
図19は、フリップチップ実装構造を模式化して示したものであり、導電性樹脂や封止樹脂の図示は省略されている。
半導体素子2は、例えば、一般的なICチップであり、回路基板5は、例えばセラミック製の回路基板である。バンプ1は、通常、Au等の金属で形成されており、このAuは、ICチップである半導体素子2や回路基板5と線膨張係数が異なることから、上述したリフロー時等において、バンプ1の接合部に応力がかかり、接合部が破断してしまう。
【0005】
ここで、バンプ1を構成するAuもしくはAu合金は、ICチップである半導体素子2や回路基板5と比べると弾性係数(ヤング率)が低いという物性を有しており、バンプ1は他の箇所と比べると最も変形しやすい。
このため、例えば、図20に示すように、バンプ1の高さh1を高くすれば、回路基板5とバンプ1の接合箇所と、バンプ1と半導体素子2との接合箇所との寸法が大きくなって、変形できる箇所が大きくなり、その分大きく変形することで、応力を吸収し、他の接合箇所に応力がかかることを防止できると考えられる。
しかしながら、キャピラリを用いた金属ボールの形成工程では、球形のボールを形成しているので、バンプ1の高さを容易に高くすることは困難である。
【0006】
本発明の目的は、上述の問題を解決するためになされたものであり、丈夫な構造をもつバンプ構造とバンプの製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
上述の目的は、請求項1の発明によれば、バンプ製造用キャピラリに通したワイヤの先端に金属ボールを形成することにより、バンプを製造するバンプの製造方法であって、バンプが形成される半導体素子のパッド電極部に対して、前記金属ボールを押圧しながら第1の方向に超音波を印加して第1のバンプを形成し、前記第1のバンプの形成後に前記第1のバンプの上に、さらに金属ボールを押圧して、前記第1の方向と交差する第2の方向に超音波を印加しながら第2のバンプを形成する、バンプの製造方法により、達成される。
請求項1の構成によれば、第1のバンプを形成する際に、第1の方向に超音波を印加しているので、この第1の方向に沿って、第1のバンプ形状が僅かに引き延ばされる。これに対して、第2のバンプを形成する時には、第1の方向と交差する第2の方向に超音波を印加することで、第1のバンプ形成時に引き延ばされた形状が矯正される。このことにより、どちらの方向からの応力に対しても、対向できる均一な形状となる。
すなわち、第1及び第2のバンプを重ねることにより、バンプの高さを高くすることができ、より変形できることで、他の接合箇所に応力がかからないようにすると共に、バンプ形状を均一にすることによって、応力に強い構造とすることができる。
【0008】
請求項2の発明は、請求項1の構成において、前記超音波を印加する前記第1の方向と前記第2の方向とがほぼ90度異なることを特徴とする。
請求項2の構成によれば、第1のバンプを形成する際に、第1の方向に超音波を印加したことにより、第1のバンプ形状が僅かに引き延ばされる。これに対して、第2のバンプを形成する時には、第1の方向と90度交差する方向に超音波を印加することで、バンプ形状が矯正されて、バンプは全体として、上から見た形態において、円形となり、理想的な均一形状とすることができる。
【0009】
また、上述の目的は、請求項3の発明によれば、バンプ製造用キャピラリに通したワイヤの先端に金属ボールを形成することにより、バンプを製造するバンプの製造方法であって、バンプが形成される半導体素子のパッド電極部に対して、前記金属ボールを押圧しながら第1の方向に超音波を印加して第1のバンプを形成し、前記第1のバンプの形成後に前記第1のバンプの上に、さらに金属ボールを押圧して、前記第1の方向と交差する第2の方向に超音波を印加しながら前記第1のバンプよりも大きな第2のバンプを形成する、バンプの製造方法により、達成される。
請求項3の構成によれば、第1及び第2のバンプを重ねることにより、バンプの高さを高くすることができる。このためバンプは長くなったことで、その分大きく変形できる。このため、応力が変形として吸収されることで、他の接合箇所に応力がかからないようにでき、強い構造とすることができる。ここで、バンプの大きさは大きいほうが接合力がつよく、第2のバンプは大きくてよい。これに対して、第1のバンプは、半導体素子のパッド電極部に接合されるため、第1のバンプが大きいと、比較的小さなパッド電極部を傷つけてしまう。このため、第1のバンプを必要以上に大きくしないようにしている。
【0010】
しかも前記第1のバンプは、半導体素子のパッド電極部に対して、前記金属ボールを押圧しながら前記第1の方向に超音波を印加して形成され、前記第2のバンプは、前記第1のバンプの上に、さらに金属ボールを押圧して、前記第1の方向と交差する第2の方向に超音波を印加しながら形成することで、バンプ形状をより均一な形状とすることができ、丈夫な構造とすることができる。
【0011】
請求項4の発明は、請求項3の構成において、前記超音波を印加する前記第1の方向と前記第2の方向とがほぼ90度異なることを特徴とする。
請求項4の構成によれば、バンプ形状を最も均一な形状とすることができる。
【0012】
また、上述の目的は、請求項5の発明によれば、半導体素子のパッド電極部に形成された金属製の第1のバンプと、この金属製の第1のバンプの上に形成された金属製の第2のバンプとを備えており、前記第1のバンプが、金属ボールを前記パッド電極部に押し付ける際に第1の方向に沿って超音波が印加されており、かつ前記第2のバンプが金属ボールを前記第1のバンプの上に押し付ける際に、前記第1の方向と交差する第2の方向に沿って超音波が印加されていることにより、前記第1及び第2のバンプでなるバンプ全体が平面視においてほぼ円形となるようにした、バンプ構造により、達成される。
請求項5の構成によれば、このバンプ構造は、請求項1の構成で説明したのと同様の理由により、応力に強い構造とすることができる。すなわち、第1及び第2のバンプを重ねることにより、バンプの高さを高くすることができ、より変形できることで、他の接合箇所に応力がかからないようにすると共に、バンプ全体の形状をほぼ均一な円形にすることによって、応力に強い構造とすることができる。
【0019】
【発明の実施の形態】
図1及び図2は、本発明のバンプの製造方法の第1の実施形態を示す工程図であり、図3は、図1及び図2の製造工程により製造したバンプの構造を示す概略断面図である。
【0020】
図1(a)において、バンプ製造用のキャピラリ11は、通常用いられるものと同じであり、キャピラリ11の孔12の径は、例えば、直径40μm程度である。
キャピラリ11の孔12には、ボンディングワイヤ13が挿通されている。このボンディングワイヤ13は、例えばAu/Pbボンディングワイヤである。
これに対して、半導体素子21の電極パッド22には、Al電極23が、例えば、100μmないし150μm程度のピッチで形成されている。
【0021】
そして、このキャピラリ11の孔12に、ボンディングワイヤ13を通して、図1(a)に示すように、キャピラリ11の先端で、放電スパークにより、金属ボール14を形成する。次いで、キャピラリ11を、図示されているように、電極パッド22のAl電極23の上に位置するように移動させ、半導体素子21を、例えば加熱ステージ上で、摂氏200度程度に加熱する。
【0022】
次に、図1(b)に示すように、キャピラリ11を下降させて、例えば、半導体素子21を損傷しないように適切に選択された所定の加重を金属ボール14にかけることにより、第1のバンプ15を形成する。この場合、荷重を与えながら、第1の方向として、図において水平な方向,すなわち、矢印Xで示す方向に、キャピラリ11を介して伝達される超音波による振動を与える。
ここで、半導体素子21側を加熱するだけでなく、金属ボール14に超音波を印加するのは、超音波の振動により、金属ボール14自体を加熱するためである。
次いで、図1(c)に示すように、キャピラリ11を上方へ引き上げて、第1のバンプ15に先端部16を形成することで、第1のバンプ15が完成する。
【0023】
続いて、キャピラリ11の孔12に、ボンディングワイヤ13を通して、図2(a)に示すように、ふたたび、キャピラリ11の先端で、放電スパークにより、金属ボール14を形成する。次いで、図示されているように、電極パッド22のAl電極23の上の第1のバンプ15の真上にキャピラリ11を移動させる。
【0024】
そして、図2(b)に示すように、キャピラリ11を下降させて、半導体素子21を損傷しないように適切に選択された所定の加重,好ましくは、同一の金属材料を接合させることから、例えば、第1のバンプ15の形成時よりも小さな荷重を金属ボール14にかけることにより、第2のバンプ35を形成する。
この場合、第1のバンプ15を形成した際に印加した超音波と交差する第2の方向に超音波を印加しながら、荷重を加える。この超音波は、好ましくは、第1の方向に対して90度異なる方向であり、図において、紙面に垂直な方向,すなわち、Yで示す方向に、キャピラリ11を介して伝達される。この超音波は、第1のバンプ15の形成時よりも小さくてよい。
そして、キャピラリ11を上方へ引き上げることにより、図2(c)に示すように、第2のバンプ35の先端部36を形成して、第2のバンプ35を完成する。
【0025】
このような方法によれば、図2(d)の上面図に示すように、第1のバンプ15の形成時に、X方向に沿って超音波を印加することで、超音波を印加方向に沿って第1のバンプ15はやや長円形もしくは楕円形となる。
次いで、第2のバンプ35の形成時に、図2(e)に示すように、第1の方向と交差する方向,好ましくは、第1の方向と90度異なる方向Xに超音波を印加することで、第1のバンプ15の長円形もしくは楕円形が矯正される状態となる。このため、バンプ全体37は、どちらの方向にも均一な、平面視でほぼ円形となる。
これにより、実装後に加わる応力が均一となって、部分的に応力が集中する箇所がなくなり、強靱な構造の2段構造のバンプ37となる。
【0026】
半導体素子21の複数の電極パッド22に必要な数のバンプ37を形成した後で、図2(c)に示すバンプ37の上から平坦面で押圧して、各バンプ37の高さを均一にするように押圧してレベリングを行い、図3に示すような実装構造を実現する。
【0027】
図3は、2段構造のバンプ37を用いて、半導体素子21を実装対象として、例えば回路基板46にフリップチップ実装した構造を示している。
フリップチップ実装においては、実際には、半導体素子21と回路基板46は、バンプ37にて電気的接続がなされ、導電性樹脂を介してリフロー炉内で加熱され接続される。この導電性樹脂を硬化させた後で、半導体素子21と回路基板46との間に封止樹脂を注入して硬化させる構造である。
【0028】
図3では、理解の便宜のため導電性樹脂や封止樹脂の図示を省略している。
図示されているように、このフリップチップ実装構造においては、バンプ37が、図1及び図2で説明した方法で製造され、上述した構造を有している。
すなわち、バンプ37は、第1のバンプ15及び第2のバンプ35の2段構造でなることから、バンプの高さを高くすることができ、応力が働いた場合に、より変形できることで、他の接合箇所に応力がかからないようにすることができる。これにより、応力に強い丈夫な構造とすることができる。これに加えて、バンプ高さを高く形成すると同時に、バンプ形状を均一にすることによって、バンプの形状の上で、応力が集中する箇所をつくらないので、この点においても、応力に強い構造とすることができる。
【0029】
図4及び図5は、本発明のバンプの製造方法の第2の実施形態を示す工程図であり、図6は、図4及び図5の製造工程により製造したバンプによるフリップチップ実装構造を示す概略断面図である。これらの図において、第1の実施形態と同じ符号を付した箇所は同一の構成であるから、重複する説明は省略し、相違点を中心に説明する。
【0030】
図4(a)において、キャピラリ11の孔12には、ボンディングワイヤ13が挿通されている。キャピラリ11の先端で、放電スパークにより、金属ボール14を形成する。次いで、図示されているように、キャピラリ11を電極パッド22のAl電極23の上に位置するように移動させ、半導体素子21を、例えば加熱ステージ上で、摂氏200度程度に加熱する。
【0031】
次に、図4(b)に示すように、キャピラリ11を下降させて、例えば、半導体素子21を損傷しないように適切に選択された所定の加重を金属ボール14にかけることにより、第1のバンプ41を形成する。この場合、荷重を与えながら、図1(b)で説明したのと同様に超音波を印加してもよい。
次いで、図4(c)に示すように、キャピラリ11を上方へ引き上げて、第1のバンプ41に先端部42を形成することで、第1のバンプ41が完成する。
【0032】
続いて、キャピラリ11の孔12に、ボンディングワイヤ13を通して、図5(a)に示すように、ふたたび、キャピラリ11の先端で、放電スパークにより、金属ボール24を形成する。この金属ボール24は、図4(a)の金属ボール14よりも大きな径とする必要がある。例えば、金属ボール24は、金属ボール14と比べて、150パーセントないし200パーセント程度大きくする。
次いで、図示されているように、電極パッド22のAl電極23の上の第1のバンプ41の真上にキャピラリ11を移動させる。
【0033】
そして、図5(b)に示すように、キャピラリ11を下降させて、例えば、第1のバンプ41の形成時よりも小さな荷重を金属ボール24にかけることにより、第2のバンプ43を形成する。
この時、図2(b)で説明したのと同様に超音波を印加しながら荷重を加えてもよい。
【0034】
そして、キャピラリ11を上方へ引き上げることにより、図5(c)に示すように、第2のバンプ43の先端部44を形成して、第2のバンプ43を完成する。
これにより、図5(c)に示されているように、第1のバンプ41の上に、この第1のバンプ41よりも径の大きい第2のバンプ43が形成された2段構造のバンプ45が形成される。
好ましくは、第2のバンプ43は、第1のバンプ41よりも150パーセントないし200パーセント程度径が大きい。
【0035】
図6は、2段構造のバンプ45を用いて、半導体素子21を実装対象として、例えば回路基板46にフリップチップ実装した構造を示している。
図6では、理解の便宜のため導電性樹脂や封止樹脂の図示を省略している。
図示されているように、このフリップチップ実装構造においては、バンプ45が、図1及び図2で説明した方法で製造され、上述した構造を有している。
【0036】
これにより、第1のバンプ41と第2のバンプ43を重ねることにより、バンプ45の高さを高くすることができる。このためバンプはより変形できることで、他の接合箇所に応力がかからないようにできて、強い構造とすることができる。ここで、バンプの大きさは大きいほうが接合力が強いことから、回路基板46側に接合される第2のバンプ43は大きくてよい。これに対して、第1のバンプ41は、半導体素子21の電極パッド22に接合されるため、第1のバンプ41が大き過ぎると、比較的小さな電極パッド22を傷つけてしまう。このため、バンプ45では、第2のバンプ43を大きくして接合力を向上させるとともに、第1のバンプ41を必要以上に大きくしないようにしている。
【0037】
かくして、この第2の実施形態においても、第1のバンプ41及び第2のバンプ43の2段構造でなることから、バンプの高さを高くすることができ、応力が働いた場合に、より変形できることで、他の接合箇所に応力がかからないようにすることができる。これにより、応力に強い丈夫な構造とすることができる。これに加えて、第2のバンプ43を大きくして接合力を向上させることでさらに丈夫な構造としている。
さらにまた、第1の実施形態と同様に、バンプ高さを高く形成すると同時に、第1のバンプ41及び第2のバンプ43をそれぞれ形成する場合に、超音波の印加方向を変えることで、バンプ形状を均一にすれば、バンプの形状の上で、応力が集中する箇所をつくらないので、この点においても、一層応力に強い構造とすることができる。
【0038】
図7及び図8は、本発明のバンプの製造方法の第3の実施形態を示す工程図である。これらの図において、第1の実施形態と同じ符号を付した箇所は同一の構成であるから、重複する説明は省略し、相違点を中心に説明する。
【0039】
図7(a)において、キャピラリ11の孔12には、ボンディングワイヤ13が挿通されている。キャピラリ11の先端で、放電スパークにより、金属ボール14を形成する。次いで、図示されているように、キャピラリ11を電極パッド22のAl電極23の上に位置するように移動させ、半導体素子21を、例えば加熱ステージ上で、摂氏200度程度に加熱する。
【0040】
次に、図7(b)に示すように、キャピラリ11を下降させて、例えば、半導体素子21を損傷しないように適切に選択された所定の加重を金属ボール14にかけることにより、第1のバンプ51を形成する。この場合、荷重を与えながら、図1(b)で説明したのと同様に超音波を印加してもよい。
次いで、図7(c)に示すように、キャピラリ11を上方へ引き上げて、第1のバンプ51に先端部52を形成することで、第1のバンプ51が完成する。
【0041】
続いて、キャピラリ11の孔12に、ボンディングワイヤ13を通して、図8(a)に示すように、ふたたび、キャピラリ11の先端で、放電スパークにより、金属ボール24を形成する。そして、キャピラリ11を電極パッド22のAl電極23の上の第1のバンプ41の真上から、半導体素子21の外側に向かってずれた位置に位置決めする。
具体的には、電極パッド22のAl電極23の上の第1のバンプ41のバンプ高さ方向に沿った、仮想の中心線L2と、この方向と平行な方向の金属ボール24の中心を通る仮想の中心線L1が水平方向に距離Aだけ半導体素子21の外側に向かってずれた位置に、キャピラリ11を位置決めする。
この場合、ずれを形成する距離Aは、30μmないし50μm程度であることが好ましい。
【0042】
そして、このように位置決めしたキャピラリ11を、図8(b)に示すように、下降させて、例えば、第1のバンプ51の形成時よりも小さな荷重を金属ボール14にかけることにより、第2のバンプ53を形成する。
この場合、図2(b)で説明したのと同様に超音波を印加しながら荷重を加えてもよい。
【0043】
そして、キャピラリ11を上方へ引き上げることにより、図8(c)に示すように、第2のバンプ53の先端部54を形成して、第2のバンプ53を完成する。
これにより、図8(c)に示されているように、第1のバンプ51の上に、この第1のバンプ51と水平方向に僅かにずれた位置に重ねられた第2のバンプ53が形成された2段構造のバンプ55が形成される。
【0044】
図9は、2段構造のバンプ55を用いて、半導体素子21を実装対象として、例えば回路基板46にフリップチップ実装した構造を示している。
図9では、理解の便宜のため導電性樹脂や封止樹脂の図示を省略している。
図示されているように、このフリップチップ実装構造においては、バンプ55が、図7及び図8で説明した方法で製造され、上述した構造を有している。
【0045】
ここで、図9のようなフリップチップ実装構造におけるバンプ55の応力特性を説明する。
図10は、第1のバンプ61の上に、位置をずらさずに第2のバンプ62を重ねた構造のバンプ65を示しており、図示の状態では、製造工程と上下の位置を逆に示し、かつ図解の便宜のため第1及び第2のバンプの大きさを変えている。このバンプ65を図9の左側に示されたバンプ55と同じ位置に配置した場合に、バンプ65に加わる応力が集中する概略的位置をコンピュータシミュレーションにより求めると、おおよそ散点状に示す領域F1及びF2となる。
【0046】
これに対して、図11は、第3の実施形態と同様に、第1のバンプ51の上に、位置を半導体素子46の内側に向かってずらして第2のバンプ53を重ねた構造のバンプ55を示しており、図示の状態では、製造工程と上下の位置を逆に示し、かつ図解の便宜のため第1及び第2のバンプの大きさを変えている。このバンプ55を図9の左側に示されたバンプ55と同じ位置に配置した場合に、バンプ55に加わる応力が集中する概略的位置をコンピュータシミュレーションにより求めると、おおよそ散点状に示す領域F3及びF4となる。
【0047】
また、図12は、第3の実施形態と同様に、第1のバンプ51の上に、位置を半導体素子46の外側に向かってずらして第2のバンプ53を重ねた構造のバンプ55を示しており、図示の状態では、製造工程と上下の位置を逆に示し、かつ図解の便宜のため第1及び第2のバンプの大きさを変えている。このバンプ55を図9の左側に示されたバンプ55と同じ位置に配置した場合に、バンプ55に加わる応力が集中する概略的位置をコンピュータシミュレーションにより求めると、おおよそ散点状に示す領域F5,F6,F7となる。
【0048】
図13は、図10のバンプ65によるフリップチップ実装構造を模式化して示したものであり、導電性樹脂や封止樹脂の図示は省略されている。
これに対して、図14は、第1のバンプ51と第2のバンプ53の位置を第3の実施形態のようにずらして2段構成とした場合のバンプ55によるフリップチップ実装構造を模式化して示したものであり、特に、図12の構成に対応している。
【0049】
この図13及び図14を比較すると、フリップチップ実装構造において、レベリングの実行において、バンプの高さを一定にすると、図13におけるバンプ65の高さはバンプの長さh2と一致する。しかし、図14の構成では、バンプ55は、半導体素子21と回路基板46との間で斜めに配置されることになる。
すなわち、2段のバンプ51,53がその中心線をずらして接合されることにより、バンプ高さh2を高くしなくても、基板側と第2のバンプ53の接合箇所と、第1のバンプ51と半導体素子41の接合箇所との距離寸法h3は大きくなる。これにより、バンプ55の長さを大きくできるので、その分、より変形できることで、他の接合箇所に応力がかからないようにすることができ、応力に強い構造とすることができる。
【0050】
図15は、第1のバンプと、これに重ねた第2のバンプの相互の偏心量と応力との関係を示す図であり、C1は図10の構成に対応し、C2は図11の構成に対応し、C3は図12の構成に対応している。
図示されているように、2段のバンプ51,53がその中心線をずらして接合されることにより、その位置ずれが内側であっても外側であっても、加わる応力が低下していることがわかる。
【0051】
図16は、本発明のバンプの製造方法の第4の実施形態を示す概略斜視図であり、これらの図において、第1の実施形態と同じ符号を付した箇所は同一の構成であるから、重複する説明は省略し、相違点を中心に説明する。
また、図17は、第4の実施形態の2段構造のバンプを用いて、半導体素子21を実装対象として、例えば回路基板46にフリップチップ実装した構造を示している。
半導体素子21は、例えば、一般的な形状のICチップであって、多角形状,例えば、直方体もしくは立方体である。この半導体素子21の実装面25の複数の電極パッド22に対応して金属製の複数の2段以上のバンプ65が形成されている。
【0052】
ここで、半導体素子21は、図示の場合は半導体素子21の実装面25が多角形,図示の場合、四角形でなっており、この実装面25の対角K1,K3もしくはK2,K4の少なくともひとつの隅部K1に対応して設けられた電極パッド26は、他の複数の電極パッド22よりも大きく形成されている。そして、これに対応して、電極パッド26上には、第1のバンプ71の上に第2のバンプを重ねて2段構造のバンプ75が形成されており、このバンプ75は、他の2段構造のバンプ65よりも大きく形成されている。
ここで、大きなバンプ75が形成される実装面25は、必ずしも多角形である必要はなく、円形の場合も考えられる。つまり、大きなバンプ75が形成される箇所は、半導体素子21が実装された後で、この半導体素子21の実装面25における応力が集中しやすい位置であって、例えば、図示のような対角の角隅部である場合や、他のバンプから距離が離れて形成されるバンプ位置等である。
【0053】
このバンプ75の製造方法は、第1の実施形態で説明した方法と同じであるが、超音波の印加方向に関しては、第1のバンプ71の形成時と第2のバンプ73の形成時において、第1の実施形態で説明したように異ならせてもよいし、同じ方向としてもよい。また、第2または第3の実施形態で説明した手法を採用して他のバンプ65よりも大きく形成してもよい。
【0054】
以上説明した第4の実施形態によれば、半導体素子21の実装面25の隅部K1は、応力が加わりやすい箇所である。このため、破断しやすい箇所である実装面25の対角の隅部に設けられるバンプ75の大きさを他のバンプ65よりも大きくすることで、強靱な実装構造とすることができる。
【0055】
本発明は上述の実施形態に限定されない。
上述の各実施形態の手法もしくは構造は相互に組み合わせることができ、あるいは、その一部を省略したり、図示しない他の構成と組み合わせることができる。
【0056】
【発明の効果】
以上述べたように、本発明によれば、丈夫な構造をもつバンプ構造とバンプの製造方法を提供することができる。
【図面の簡単な説明】
【図1】本発明のバンプの製造方法の第1の実施形態を示す工程図。
【図2】本発明のバンプの製造方法の第1の実施形態を示す工程図。
【図3】図1及び図2の製造工程により製造したバンプの構造を示す概略断面図。
【図4】本発明のバンプの製造方法の第2の実施形態を示す工程図。
【図5】本発明のバンプの製造方法の第2の実施形態を示す工程図。
【図6】図4及び図5の製造工程により製造したバンプの構造を示す概略断面図。
【図7】本発明のバンプの製造方法の第3の実施形態を示す工程図。
【図8】本発明のバンプの製造方法の第3の実施形態を示す工程図。
【図9】図7及び図8の製造工程により製造したバンプの構造を示す概略断面図。
【図10】第1のバンプの上に、位置をずらさずに第2のバンプを重ねた構造のバンプに加わる応力が集中する概略的位置をコンピュータシミュレーションにより示す概略斜視図。
【図11】第1のバンプの上に、位置をずらして第2のバンプを重ねた構造のバンプに加わる応力が集中する概略的位置をコンピュータシミュレーションにより示す概略斜視図。
【図12】第1のバンプの上に、位置をずらして第2のバンプを重ねた構造のバンプに加わる応力が集中する概略的位置をコンピュータシミュレーションにより示す概略斜視図。
【図13】図10のバンプによる実装構造の模式図。
【図14】図12のバンプによる実装構造の模式図。
【図15】図11ないし図13のバンプによる実装構造の応力特性を示すグラフである。
【図16】本発明のバンプの構造の第4の実施形態を示す概略斜視図。
【図17】図16のバンプの構造による実装構造を示す概略断面図。
【図18】従来のバンプの構造を示す概略図。
【図19】フリップチップ実装構造の模式図。
【図20】フリップチップ実装構造の模式図。
【符号の説明】
11 キャピラリ
13 ボンディングワイヤ
14 金属ボール
15,41,51,61,71 第1のバンプ
35,43,53,62,73 第2のバンプ
21 半導体素子
22 電極パッド
23 Al電極
46 回路基板
Claims (5)
- バンプ製造用キャピラリに通したワイヤの先端に金属ボールを形成することにより、バンプを製造するバンプの製造方法であって、
バンプが形成される半導体素子のパッド電極部に対して、前記金属ボールを押圧しながら第1の方向に超音波を印加して第1のバンプを形成し、
前記第1のバンプの形成後に前記第1のバンプの上に、さらに金属ボールを押圧して、前記第1の方向と交差する第2の方向に超音波を印加しながら第2のバンプを形成する
ことを特徴とする、バンプの製造方法。 - 前記超音波を印加する前記第1の方向と前記第2の方向とがほぼ90度異なることを特徴とする、請求項1に記載のバンプの製造方法。
- バンプ製造用キャピラリに通したワイヤの先端に金属ボールを形成することにより、バンプを製造するバンプの製造方法であって、
バンプが形成される半導体素子のパッド電極部に対して、前記金属ボールを押圧しながら第1の方向に超音波を印加して第1のバンプを形成し、
前記第1のバンプの形成後に前記第1のバンプの上に、さらに金属ボールを押圧して、前記第1の方向と交差する第2の方向に超音波を印加しながら前記第1のバンプよりも大きな第2のバンプを形成する
ことを特徴とする、バンプの製造方法。 - 前記超音波を印加する前記第1の方向と前記第2の方向とがほぼ90度異なることを特徴とする、請求項3に記載のバンプの製造方法。
- 半導体素子のパッド電極部に形成された金属製の第1のバンプと、
この金属製の第1のバンプの上に形成された金属製の第2のバンプと
を備えており、
前記第1のバンプが、金属ボールを前記パッド電極部に押し付ける際に第1の方向に沿って超音波が印加されており、
かつ前記第2のバンプが金属ボールを前記第1のバンプの上に押し付ける際に、前記第1の方向と交差する第2の方向に沿って超音波が印加されていることにより、前記第1及び第2のバンプでなるバンプ全体が平面視においてほぼ円形となるようにした
ことを特徴とする、バンプ構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001173026A JP3659406B2 (ja) | 2001-06-07 | 2001-06-07 | バンプ構造とバンプの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001173026A JP3659406B2 (ja) | 2001-06-07 | 2001-06-07 | バンプ構造とバンプの製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005021261A Division JP4003139B2 (ja) | 2005-01-28 | 2005-01-28 | バンプ構造とバンプの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002368033A JP2002368033A (ja) | 2002-12-20 |
JP3659406B2 true JP3659406B2 (ja) | 2005-06-15 |
Family
ID=19014551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001173026A Expired - Fee Related JP3659406B2 (ja) | 2001-06-07 | 2001-06-07 | バンプ構造とバンプの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3659406B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109906127A (zh) * | 2017-09-12 | 2019-06-18 | 株式会社海上 | 三维造形物的制造装置与三维造形物的制造方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0838127A (ja) * | 1994-08-04 | 1996-02-13 | Asahi Chem Ind Co Ltd | 非コーヒー乳性飲料及びその製法 |
JP6166769B2 (ja) * | 2015-12-11 | 2017-07-19 | ラピスセミコンダクタ株式会社 | 半導体装置 |
-
2001
- 2001-06-07 JP JP2001173026A patent/JP3659406B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109906127A (zh) * | 2017-09-12 | 2019-06-18 | 株式会社海上 | 三维造形物的制造装置与三维造形物的制造方法 |
CN109906127B (zh) * | 2017-09-12 | 2021-06-11 | 株式会社海上 | 三维造形物的制造装置与三维造形物的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2002368033A (ja) | 2002-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI540693B (zh) | 封裝表面具接合元件的微電子元件 | |
US7521284B2 (en) | System and method for increased stand-off height in stud bumping process | |
US20020063319A1 (en) | Direct-downset flip-chip package assembly and method of fabricating the same | |
US6737295B2 (en) | Chip scale package with flip chip interconnect | |
JP5181261B2 (ja) | 集積回路のためのコンタクトパッドおよびコンタクトパッドの形成方法 | |
JP3593833B2 (ja) | 半導体装置 | |
JP3659406B2 (ja) | バンプ構造とバンプの製造方法 | |
JP4003139B2 (ja) | バンプ構造とバンプの製造方法 | |
JP4216295B2 (ja) | バンプ構造およびその形成方法、ならびにそれを用いた半導体装置 | |
JP3965354B2 (ja) | 素子パッケージ及びその製造方法 | |
JP4386012B2 (ja) | バンプ接合体の製造方法 | |
KR100833187B1 (ko) | 반도체 패키지의 와이어 본딩방법 | |
JP4361828B2 (ja) | 樹脂封止型半導体装置 | |
JP3572254B2 (ja) | 回路基板 | |
JP3824545B2 (ja) | 配線基板、それを用いた半導体装置、それらの製造方法 | |
JP2005093780A (ja) | 半導体装置 | |
WO2017190347A1 (zh) | 具有焊球的封装结构及封装结构的制造方法 | |
JP5048990B2 (ja) | 半導体装置及びその製造方法 | |
JPH11204572A (ja) | 半導体装置の実装構造体及びその製造方法 | |
JP2010073747A (ja) | ワイヤボンディング方法及び半導体装置 | |
JP2005064467A (ja) | インターポーザ及びこれを用いた半導体装置 | |
KR100379561B1 (ko) | 반도체 패키지의 범프 제조 공정용 스텐실 구조 및 이를이용한 범프 형성방법 | |
JP3031304B2 (ja) | ボンディングによる接合方法 | |
JP2002076048A (ja) | フリップチップ接続によるバンプの配置方法 | |
JPH0982742A (ja) | ワイヤボンディング方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050309 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3659406 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080325 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130325 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140325 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |