JP3572254B2 - 回路基板 - Google Patents
回路基板 Download PDFInfo
- Publication number
- JP3572254B2 JP3572254B2 JP2000364014A JP2000364014A JP3572254B2 JP 3572254 B2 JP3572254 B2 JP 3572254B2 JP 2000364014 A JP2000364014 A JP 2000364014A JP 2000364014 A JP2000364014 A JP 2000364014A JP 3572254 B2 JP3572254 B2 JP 3572254B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- wiring board
- bump
- bumps
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、回路基板に関し、特に、配線基板の実装面上にフェースダウン方式で半導体素子を実装する回路基板に有効な技術に関するものである。
【０００２】
【従来の技術】
近年の半導体素子の配線基板への実装技術の動向は、電子機器の超小型化、高密度化に伴い、微細化、薄型化の傾向にある。半導体素子と配線基板との間の接合方法として、従来からのワイヤボンディング、半田付けよりも微細化、薄型化が可能である、超音波熱接合が大いに注目されている。
以下、超音波熱接合について説明する。図５はバンプ２付き半導体素子１を配線基板５に接合した状態を示す断面図である。図において、５０は回路基板、１は半導体素子、２はバンプ、４は絶縁性樹脂、５は配線基板、６はパッド部である。また、パッド部６は、配線基板５上の表面配線導体の一部を構成している。
【０００３】
超音波熱接合は、まず、複数のバンプ２が配置された半導体素子１を準備する。次に、複数のパッド部６が配置された配線基板５の実装面のチップ塔載領域に、例えばエポキシ系の熱硬化型絶縁性樹脂４を塗布する。次に、配線基板５の実装面に半導体素子１の実装面を向かい合わせた状態で、配線基板５の実装面の素子塔載領域上に絶縁性樹脂４を介して半導体素子１を載置する。次に、半導体素子１を加圧した状態で、超音波振動を印加し、配線基板５のパッド部に半導体素子１のバンプ２を圧接する。このことにより、半導体素子１のバンプ２は、配線基板５のパッド部６に電気的にかつ機械的に接続される。一方、絶縁性樹脂４は、加熱することにより、一旦ゲル化しその後に硬化する。すなわち、半導体素子１は、絶縁性樹脂４の硬化によって配線基板５に接着固定される。また、このことにより、配線基板５の実装面上に半導体素子１が実装される。
【０００４】
このように、超音波熱接合は、配線基板に半導体素子を実装した後、配線基板と半導体素子との間に絶縁性樹脂を充填する方法に比較し、再度絶縁性樹脂を充填する必要がないので、工程の短縮がなされ、低コスト化を図ることができる。また、バンプ３とパッド部６は金属接合を行うため、半導体素子１と配線基板５の間で確実な電気接合と高い実装強度を満足できる。従って、この実装技術は、配線基板の実装面上にフェースダウン方式で半導体素子を実装するパッケージ構造の回路基板の製造や、配線基板の実装面上にフェースダウン方式で複数の半導体素子を実装するモジュール構造の回路基板の製造に有効である。
【０００５】
ところで、上記回路基板において、機械的圧力や応力歪み等により、バンプによって支持されていない部分において、配線基板及び半導体素子の変形が生じ、その結果、配線基板及び半導体素子の特性が劣化するといった問題があった。
【０００６】
そこで、配線基板と半導体素子との間の接続信頼性を向上させるために、電気接続のための接合のバンプを形成していない部分に、電気接続に寄与しない第２のバンプを形成した回路基板が、特開２０００−１９５９００号公報、特開２０００−２３２２００号公報に開示されている。
【０００７】
【発明が解決しようとする課題】
しかしながら、図５に示す回路基板５０では、半導体素子１の熱膨張係数が配線基板５の熱膨張係数より小さいため、例えば、温度サイクル試験等を行った場合、この熱膨張係数の差により発生する応力で、異方性導電樹脂層４が疲労劣化してしまう。
【０００８】
この結果、異方性導電樹脂層４の硬化温度、例えば２００℃で半導体素子１と配線基板５が接合した後、常温付近での温度における応力の発生状況を図６に示す。種々の実験によれば、配線基板５の中央付近に向かって応力（図では矢印）が発生し、その結果、図の点線で示すように、配線基板５の中央付近が、半導体素子１に対して離れる方向に変形する傾向がある。
【０００９】
ここで、特開２０００−１９５９００号公報に開示された回路基板によれば、半導体素子と配線基板を超音波熱接合で接合しているのではなく、絶縁性樹脂の収縮力でバンプと配線基板を接触させている。また、特開２０００−２３２２００号公報に開示された回路基板によれば、絶縁性樹脂を塗布後に、配線基板のパッド部に半導体素子のバンプを接合するのではなく、半導体素子と配線基板を接合した後に、これらを樹脂封止している。このため、図６に示す問題点の解決方法とはなっていない。
【００１０】
本発明は、上述の問題点に鑑みて案出されたものであり、その目的は、温度サイクル試験等において、半導体素子と配線基板との熱膨張係数の違いにより、繰り返し発生する応力で絶縁性樹脂が疲労した場合も、半導体素子と配線基板が確実に安定して電気的に接続した高品質の回路基板を、簡単且つ安価な工程で提供することにある。
【００１１】
【課題を解決するための手段】
上記の問題点を解決するため、本発明は、実装面の周縁部に沿って第１及び第２のバンプを形成させた半導体素子を、前記第１及び第２のバンプと対応する位置に第１及び第２のパッド部を含む表面配線導体を形成した配線基板に接合させた回路基板であって、前記半導体素子の角部付近には、信号の入出力及び電源供給等が行われる前記第１のバンプを配置し、前記半導体素子の各辺の中央部付近には、接合のみを行う前記第２のバンプを配置し、前記第１及び第２のバンプが、それぞれ前記第１及び第２のパッドに超音波熱接合により接合されるとともに、前記半導体素子と配線基板との間隔に絶縁性樹脂を介在させたことを特徴とする。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
【００１３】
図１は、本発明の回路基板の一実施例の断面図である。図２は、図１の回路基板の半導体素子のバンプ配置を示す実装面の平面図である。
【００１４】
図において、１０は回路基板、１は半導体素子、２は第１のバンプ、３は第２のバンプ、４は絶縁性樹脂層、５は配線基板、６は第１のパッド部、７は第２のパッド部である。また、第１のパッド部６、第２のパッド部７は、表面配線導体の一部を構成し、表面配線としては、パッド部の他、電子部品を半田により搭載するための導体、これらの導体間を電気的に結合する導体等が挙げられる。
【００１５】
半導体素子１は、例えばシリコンにトランジスタ等を能動素子を形成するため、ドーパンド材を拡散したり、また、保護層を形成するため、部分的に酸化または窒化したり、さらに、第１、第２のバンプ２、３の形成領域に電極部材を被着したりして構成されている。
【００１６】
配線基板５は、例えば、アルミナ、サファイア、窒化アルミニウム、ガラスセラミックス、石英等の耐熱性を有する絶縁基板である。
【００１７】
半導体素子１は、実装面を配線基板５の実装面に対向させた、いわゆるフェースダウン方式で配線基板５に接合されている。具体的に説明すると、半導体素子１の実装面には、複数の第１及び第２のバンプ２、３が形成されている。
また、配線基板５の実装面には、第１、第２のパッド部６、７が形成されている。そして、半導体素子１は、複数の第１のバンプ２、第２のバンプ３がそれぞれ対応する第１のパッド部６、第２のパッド部７に接続されることになる。
第１及び第２のバンプ２、３は、Ａｕ等よりなり、突起量は２０〜５０μｍ程度である。第１及び第２のバンプ２、３は、例えばＡｕ線によるワイヤボンディング方法のファーストボンディングを利用して形成し、半導体素子１の実装面の周辺において、その角部付近には第１のバンプ２が形成され、各辺の中央付近には第２のバンプ３が形成されている。第２のバンプ３は各辺中央近傍に少なくとも１個設け、半導体素子１サイズにより適宜第２のバンプ３の数を設定すればよい。ここで、第２のバンプ３を設ける領域は、半導体素子１の各辺の中央部を含んで長さの３０〜４０％の範囲にあることが望ましい。
【００１８】
第１のパッド部６、第２のパッド部７の厚みは７〜１５μｍ程度であり、材質はＡｕ、Ａｇ、Ｃｕ、あるいはこれらの合金よりなる。
【００１９】
また、第１のバンプ２と第２のバンプ３とは同じ材料で構成されるとしたが、第１のバンプ２と第２のバンプ３とを異なる材料で構成してもよい。あるいは、第１のバンプ２と第２のバンプ３とを異なる形状にしてもよい。例えば、第２のバンプ３として、電気的特性が低下するが接合強度の大きい材料、あるいは形状を用いてもよい。
また、第１のバンプ２は信号の入出力及び電源供給等を行い、第２のバンプ３
は半導体素子１と配線基板５との接合のみを行う。
さらに、第１及び第２のバンプ２、３は、それぞれ第１及び第２のパッド６、７に超音波熱接合により接合され、半導体素子１と配線基板５との間隔に絶縁性樹脂４を介在させている。
【００２０】
次に本発明の回路基板の製造方法について説明する。
【００２１】
まず、セラミック等よりなる配線基板５の第１のパッド６、第２のパッド７を有する面に絶縁性樹脂４を塗布する。絶縁性樹脂４は光硬化と熱硬化併用型、あるいは熱硬化型等を用いる。主成分は、アクリル，エポキシ等である。この時の硬化時に発生する収縮力が所望する高温での絶縁性樹脂４の熱応力よりも大きくなるような絶縁性樹脂４を用いる。次に、半導体素子１の第１のバンプ２と配線基板５の第１のパッド６、半導体素子１の第２のバンプ３と配線基板５の第２のパッド７とをそれぞれ一致させ、半導体素子１を配線基板５に加圧ツールにより加圧する。この時、パッド部上にあった絶縁性樹脂４は周囲に押し出され、第１のバンプ２と第１のパッド６、第２のバンプ３と第２のパッド７がそれぞれ接触する。次に、半導体素子１を加圧した状態で、超音波振動を印加し接合する。基板の加熱は１５０〜２００℃で、基板の特性により選択する。このようにして、絶縁性樹脂４を硬化する。絶縁性樹脂４の硬化は、光硬化と熱硬化併用タイプの場合は、半導体素子１の周囲にはみ出した絶縁性樹脂４を光硬化し、他の部分は加圧を取り除いた後に、オーブン等で加熱硬化する。また加熱硬化の場合は、加圧ツールに加熱機構を設け、加圧ツールにて加熱硬化する。次に、加圧ツールを取り除く。この時半導体素子１は絶縁性樹脂４により固着されるとともに、硬化時の収縮力により、第１のバンプ２と第１のパッド６は、互いに押し合う力が作用し、接触による電気的な接続が得られる。
【００２２】
このようにして、図１のような回路基板１０が得られる。
【００２３】
かくして本発明の回路基板１０によれば、半導体素子１の各辺の中央部付近に、電気接続に寄与しない第２のバンプ３を形成し、その他の部分に、電気接続のための接合のバンプ２を形成したため、温度サイクル試験等において、半導体素子１と配線基板５との熱膨張係数の違いにより、繰り返し発生する応力で絶縁性樹脂４が疲労した場合も、半導体素子１と配線基板５の接合不良を防ぐことができる。
【００２４】
また、絶縁性樹脂４を塗布後に、配線基板５のパッド部６，７に半導体素子１のバンプ２，３を超音波熱接合で圧接する方法を採用でき、従来のラインを大きく変更する必要がないため、回路基板１０を簡単且つ安価な工程で製造することができる。
【００２５】
なお、本発明は上記の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲内での種々の変更や改良等は何ら差し支えない。
【００２６】
例えば、図３に示すように、半導体素子１と配線基板５の接合強度を向上させるために、第２のバンプ３（第２のパッド７）の径を第１のバンプ２（第１のパッド６）の径（先端部分が約４０〜６０μｍ、チャンファー部分が約８０〜１００μｍ）より大きくしてもよい。また、このことにより、半導体素子１で発生した熱を効率よく放散することができるという効果もある。
【００２７】
あるいは、図４に示すように、第２のバンプ３（第２のパッド７）間の間隔を、第１のバンプ２（第１のパッド６）間の間隔（約１００〜１５０μｍ）より小さくしてもよい。このことにより、単位面積当たりの第２のバンプ３（第２のパッド７）の数が増大するため、接合強度を向上させることができる。なお、第２のバンプ３（第２のパッド７）は、電気接続に寄与しないため、第２のバンプ３（第２のパッド７）間の間隔を小さくすることにより、第２のバンプ３（第２のパッド７）間で導通が生じたとしても、問題とはならない。ただし、第２のバンプ３（第２のパッド７）を形成する際の精度から、第２のバンプ３（第２のパッド７）間の間隔は約５０μｍ以上にすることが望ましい。
【００２８】
また、半導体素子１と配線基板５の接合強度を向上させるために、第２のバンプ３及び第２のパッド７を半導体素子１の中央部に設けてもよい。
【００２９】
また、本実施の形態では、配線基板の実装面上に１つの半導体素子を接合させたが、複数の半導体素子を接合させてもよい。
【００３０】
本実施例では、半導体素子１のサイズ２ｍｍ角で、各辺１個、４ｍｍ角で各辺２個の第２のバンプ３を設けた。配線基板５はガラスセラミックからなり電極はＡｕメッキが施され、第２のバンプ３は電気的機能を有していない。配線基板５の半導体実装位置に一定量の絶縁性樹脂４を塗布する第１の工程と、半導体素子１の第１のバンプ２、第２のバンプ３と１５０℃に加熱した配線基板５の第１のパッド６、第２のパッド７を位置合わせし、超音波熱接合接合する第２の工程と、接合した半導体素子１に荷重及び１５０℃の熱を加え、絶縁性樹脂４を硬化収縮させる第３の工程により作成される。
【００３１】
第１の工程で使用した絶縁性樹脂４はガラス転移点＝１４０℃、線膨張係数＝２５×１０−６ｍｍ／℃、曲げ弾性率＝１０００ｋｇｆ／ｍｍ２の絶縁性樹脂を使用した。配線基板５は、線膨張係数＝６．３×１０−６ｍｍ／℃、曲げ弾性率＝１２９５０ｋｇｆ／ｍｍ２よりなるガラスセラミックを使用した。ガラスセラミック配線基板５の所定の位置に、ディスペンサーにて絶縁性樹脂４を塗布し、第２の工程である接合するステージに配線基板５を搬送した。
【００３２】
接合ステージで配線基板５と半導体素子１を位置合わせを行うと同時に、配線基板５を１５０℃に加熱すると共に、４０ｇｆ／バンプの荷重と超音波印加し接合を行った。その後配線基板５及び接合された半導体素子１に４０ｇｆ／バンプの荷重と１５０℃を加えて絶縁性樹脂４を本硬化する第３の工程にて接合を完了した。
【００３３】
以上の工程で作成した回路基板１０と従来の回路基板５０を、温度サイクル試験（条件：−４０℃〜１２５℃、１サイクル／３０分）を行い、接続の信頼性を確認した。従来の回路基板５０が３００サイクルから接合不良が発生し、７７０サイクルでｎ＝１０個のサンプルがすべて不良となった。これに対し、本発明の回路基板１０は、１２００サイクル経過後も、ｎ＝１０個のサンプルに接合不良が発生しなかった。
【００３４】
【発明の効果】
以上に述べたように、本発明によれば、応力の小さい半導体素子の頂点付近に、電気接続のための接合のバンプを形成しているため、温度サイクル試験等において、半導体素子と配線基板との熱膨張係数の違いにより、繰り返し発生する応力で絶縁性樹脂が疲労した場合も、半導体素子と配線基板の接合不良を防ぐことができる。
【００３５】
また、絶縁性樹脂を塗布後に、配線基板のパッド部に半導体素子のバンプを超音波熱接合で圧接する方法を採用でき、従来のラインを大きく変更する必要がないため、回路基板を簡単且つ安価な工程で製造することができる。
【図面の簡単な説明】
【図１】本発明の回路基板の一実施例の断面図である。
【図２】図１の回路基板の半導体素子のバンプ配置を示す実装面の平面図である。
【図３】本発明の他の実施例の半導体素子のバンプ配置を示す実装面の平面図である。
【図４】本発明の他の実施例の半導体素子のバンプ配置を示す実装面の平面図である。
【図５】従来の回路基板の断面図である。
【図６】回路基板の内部応力を説明する断面図である。
【符号の説明】
１０、５０ 回路基板
１ 半導体素子
２ 第１のバンプ
３ 第２のバンプ
４ 絶縁性樹脂
５ 配線基板
６ 第１のパッド
７ 第２のパッド
【発明の属する技術分野】
本発明は、回路基板に関し、特に、配線基板の実装面上にフェースダウン方式で半導体素子を実装する回路基板に有効な技術に関するものである。
【０００２】
【従来の技術】
近年の半導体素子の配線基板への実装技術の動向は、電子機器の超小型化、高密度化に伴い、微細化、薄型化の傾向にある。半導体素子と配線基板との間の接合方法として、従来からのワイヤボンディング、半田付けよりも微細化、薄型化が可能である、超音波熱接合が大いに注目されている。
以下、超音波熱接合について説明する。図５はバンプ２付き半導体素子１を配線基板５に接合した状態を示す断面図である。図において、５０は回路基板、１は半導体素子、２はバンプ、４は絶縁性樹脂、５は配線基板、６はパッド部である。また、パッド部６は、配線基板５上の表面配線導体の一部を構成している。
【０００３】
超音波熱接合は、まず、複数のバンプ２が配置された半導体素子１を準備する。次に、複数のパッド部６が配置された配線基板５の実装面のチップ塔載領域に、例えばエポキシ系の熱硬化型絶縁性樹脂４を塗布する。次に、配線基板５の実装面に半導体素子１の実装面を向かい合わせた状態で、配線基板５の実装面の素子塔載領域上に絶縁性樹脂４を介して半導体素子１を載置する。次に、半導体素子１を加圧した状態で、超音波振動を印加し、配線基板５のパッド部に半導体素子１のバンプ２を圧接する。このことにより、半導体素子１のバンプ２は、配線基板５のパッド部６に電気的にかつ機械的に接続される。一方、絶縁性樹脂４は、加熱することにより、一旦ゲル化しその後に硬化する。すなわち、半導体素子１は、絶縁性樹脂４の硬化によって配線基板５に接着固定される。また、このことにより、配線基板５の実装面上に半導体素子１が実装される。
【０００４】
このように、超音波熱接合は、配線基板に半導体素子を実装した後、配線基板と半導体素子との間に絶縁性樹脂を充填する方法に比較し、再度絶縁性樹脂を充填する必要がないので、工程の短縮がなされ、低コスト化を図ることができる。また、バンプ３とパッド部６は金属接合を行うため、半導体素子１と配線基板５の間で確実な電気接合と高い実装強度を満足できる。従って、この実装技術は、配線基板の実装面上にフェースダウン方式で半導体素子を実装するパッケージ構造の回路基板の製造や、配線基板の実装面上にフェースダウン方式で複数の半導体素子を実装するモジュール構造の回路基板の製造に有効である。
【０００５】
ところで、上記回路基板において、機械的圧力や応力歪み等により、バンプによって支持されていない部分において、配線基板及び半導体素子の変形が生じ、その結果、配線基板及び半導体素子の特性が劣化するといった問題があった。
【０００６】
そこで、配線基板と半導体素子との間の接続信頼性を向上させるために、電気接続のための接合のバンプを形成していない部分に、電気接続に寄与しない第２のバンプを形成した回路基板が、特開２０００−１９５９００号公報、特開２０００−２３２２００号公報に開示されている。
【０００７】
【発明が解決しようとする課題】
しかしながら、図５に示す回路基板５０では、半導体素子１の熱膨張係数が配線基板５の熱膨張係数より小さいため、例えば、温度サイクル試験等を行った場合、この熱膨張係数の差により発生する応力で、異方性導電樹脂層４が疲労劣化してしまう。
【０００８】
この結果、異方性導電樹脂層４の硬化温度、例えば２００℃で半導体素子１と配線基板５が接合した後、常温付近での温度における応力の発生状況を図６に示す。種々の実験によれば、配線基板５の中央付近に向かって応力（図では矢印）が発生し、その結果、図の点線で示すように、配線基板５の中央付近が、半導体素子１に対して離れる方向に変形する傾向がある。
【０００９】
ここで、特開２０００−１９５９００号公報に開示された回路基板によれば、半導体素子と配線基板を超音波熱接合で接合しているのではなく、絶縁性樹脂の収縮力でバンプと配線基板を接触させている。また、特開２０００−２３２２００号公報に開示された回路基板によれば、絶縁性樹脂を塗布後に、配線基板のパッド部に半導体素子のバンプを接合するのではなく、半導体素子と配線基板を接合した後に、これらを樹脂封止している。このため、図６に示す問題点の解決方法とはなっていない。
【００１０】
本発明は、上述の問題点に鑑みて案出されたものであり、その目的は、温度サイクル試験等において、半導体素子と配線基板との熱膨張係数の違いにより、繰り返し発生する応力で絶縁性樹脂が疲労した場合も、半導体素子と配線基板が確実に安定して電気的に接続した高品質の回路基板を、簡単且つ安価な工程で提供することにある。
【００１１】
【課題を解決するための手段】
上記の問題点を解決するため、本発明は、実装面の周縁部に沿って第１及び第２のバンプを形成させた半導体素子を、前記第１及び第２のバンプと対応する位置に第１及び第２のパッド部を含む表面配線導体を形成した配線基板に接合させた回路基板であって、前記半導体素子の角部付近には、信号の入出力及び電源供給等が行われる前記第１のバンプを配置し、前記半導体素子の各辺の中央部付近には、接合のみを行う前記第２のバンプを配置し、前記第１及び第２のバンプが、それぞれ前記第１及び第２のパッドに超音波熱接合により接合されるとともに、前記半導体素子と配線基板との間隔に絶縁性樹脂を介在させたことを特徴とする。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
【００１３】
図１は、本発明の回路基板の一実施例の断面図である。図２は、図１の回路基板の半導体素子のバンプ配置を示す実装面の平面図である。
【００１４】
図において、１０は回路基板、１は半導体素子、２は第１のバンプ、３は第２のバンプ、４は絶縁性樹脂層、５は配線基板、６は第１のパッド部、７は第２のパッド部である。また、第１のパッド部６、第２のパッド部７は、表面配線導体の一部を構成し、表面配線としては、パッド部の他、電子部品を半田により搭載するための導体、これらの導体間を電気的に結合する導体等が挙げられる。
【００１５】
半導体素子１は、例えばシリコンにトランジスタ等を能動素子を形成するため、ドーパンド材を拡散したり、また、保護層を形成するため、部分的に酸化または窒化したり、さらに、第１、第２のバンプ２、３の形成領域に電極部材を被着したりして構成されている。
【００１６】
配線基板５は、例えば、アルミナ、サファイア、窒化アルミニウム、ガラスセラミックス、石英等の耐熱性を有する絶縁基板である。
【００１７】
半導体素子１は、実装面を配線基板５の実装面に対向させた、いわゆるフェースダウン方式で配線基板５に接合されている。具体的に説明すると、半導体素子１の実装面には、複数の第１及び第２のバンプ２、３が形成されている。
また、配線基板５の実装面には、第１、第２のパッド部６、７が形成されている。そして、半導体素子１は、複数の第１のバンプ２、第２のバンプ３がそれぞれ対応する第１のパッド部６、第２のパッド部７に接続されることになる。
第１及び第２のバンプ２、３は、Ａｕ等よりなり、突起量は２０〜５０μｍ程度である。第１及び第２のバンプ２、３は、例えばＡｕ線によるワイヤボンディング方法のファーストボンディングを利用して形成し、半導体素子１の実装面の周辺において、その角部付近には第１のバンプ２が形成され、各辺の中央付近には第２のバンプ３が形成されている。第２のバンプ３は各辺中央近傍に少なくとも１個設け、半導体素子１サイズにより適宜第２のバンプ３の数を設定すればよい。ここで、第２のバンプ３を設ける領域は、半導体素子１の各辺の中央部を含んで長さの３０〜４０％の範囲にあることが望ましい。
【００１８】
第１のパッド部６、第２のパッド部７の厚みは７〜１５μｍ程度であり、材質はＡｕ、Ａｇ、Ｃｕ、あるいはこれらの合金よりなる。
【００１９】
また、第１のバンプ２と第２のバンプ３とは同じ材料で構成されるとしたが、第１のバンプ２と第２のバンプ３とを異なる材料で構成してもよい。あるいは、第１のバンプ２と第２のバンプ３とを異なる形状にしてもよい。例えば、第２のバンプ３として、電気的特性が低下するが接合強度の大きい材料、あるいは形状を用いてもよい。
また、第１のバンプ２は信号の入出力及び電源供給等を行い、第２のバンプ３
は半導体素子１と配線基板５との接合のみを行う。
さらに、第１及び第２のバンプ２、３は、それぞれ第１及び第２のパッド６、７に超音波熱接合により接合され、半導体素子１と配線基板５との間隔に絶縁性樹脂４を介在させている。
【００２０】
次に本発明の回路基板の製造方法について説明する。
【００２１】
まず、セラミック等よりなる配線基板５の第１のパッド６、第２のパッド７を有する面に絶縁性樹脂４を塗布する。絶縁性樹脂４は光硬化と熱硬化併用型、あるいは熱硬化型等を用いる。主成分は、アクリル，エポキシ等である。この時の硬化時に発生する収縮力が所望する高温での絶縁性樹脂４の熱応力よりも大きくなるような絶縁性樹脂４を用いる。次に、半導体素子１の第１のバンプ２と配線基板５の第１のパッド６、半導体素子１の第２のバンプ３と配線基板５の第２のパッド７とをそれぞれ一致させ、半導体素子１を配線基板５に加圧ツールにより加圧する。この時、パッド部上にあった絶縁性樹脂４は周囲に押し出され、第１のバンプ２と第１のパッド６、第２のバンプ３と第２のパッド７がそれぞれ接触する。次に、半導体素子１を加圧した状態で、超音波振動を印加し接合する。基板の加熱は１５０〜２００℃で、基板の特性により選択する。このようにして、絶縁性樹脂４を硬化する。絶縁性樹脂４の硬化は、光硬化と熱硬化併用タイプの場合は、半導体素子１の周囲にはみ出した絶縁性樹脂４を光硬化し、他の部分は加圧を取り除いた後に、オーブン等で加熱硬化する。また加熱硬化の場合は、加圧ツールに加熱機構を設け、加圧ツールにて加熱硬化する。次に、加圧ツールを取り除く。この時半導体素子１は絶縁性樹脂４により固着されるとともに、硬化時の収縮力により、第１のバンプ２と第１のパッド６は、互いに押し合う力が作用し、接触による電気的な接続が得られる。
【００２２】
このようにして、図１のような回路基板１０が得られる。
【００２３】
かくして本発明の回路基板１０によれば、半導体素子１の各辺の中央部付近に、電気接続に寄与しない第２のバンプ３を形成し、その他の部分に、電気接続のための接合のバンプ２を形成したため、温度サイクル試験等において、半導体素子１と配線基板５との熱膨張係数の違いにより、繰り返し発生する応力で絶縁性樹脂４が疲労した場合も、半導体素子１と配線基板５の接合不良を防ぐことができる。
【００２４】
また、絶縁性樹脂４を塗布後に、配線基板５のパッド部６，７に半導体素子１のバンプ２，３を超音波熱接合で圧接する方法を採用でき、従来のラインを大きく変更する必要がないため、回路基板１０を簡単且つ安価な工程で製造することができる。
【００２５】
なお、本発明は上記の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲内での種々の変更や改良等は何ら差し支えない。
【００２６】
例えば、図３に示すように、半導体素子１と配線基板５の接合強度を向上させるために、第２のバンプ３（第２のパッド７）の径を第１のバンプ２（第１のパッド６）の径（先端部分が約４０〜６０μｍ、チャンファー部分が約８０〜１００μｍ）より大きくしてもよい。また、このことにより、半導体素子１で発生した熱を効率よく放散することができるという効果もある。
【００２７】
あるいは、図４に示すように、第２のバンプ３（第２のパッド７）間の間隔を、第１のバンプ２（第１のパッド６）間の間隔（約１００〜１５０μｍ）より小さくしてもよい。このことにより、単位面積当たりの第２のバンプ３（第２のパッド７）の数が増大するため、接合強度を向上させることができる。なお、第２のバンプ３（第２のパッド７）は、電気接続に寄与しないため、第２のバンプ３（第２のパッド７）間の間隔を小さくすることにより、第２のバンプ３（第２のパッド７）間で導通が生じたとしても、問題とはならない。ただし、第２のバンプ３（第２のパッド７）を形成する際の精度から、第２のバンプ３（第２のパッド７）間の間隔は約５０μｍ以上にすることが望ましい。
【００２８】
また、半導体素子１と配線基板５の接合強度を向上させるために、第２のバンプ３及び第２のパッド７を半導体素子１の中央部に設けてもよい。
【００２９】
また、本実施の形態では、配線基板の実装面上に１つの半導体素子を接合させたが、複数の半導体素子を接合させてもよい。
【００３０】
本実施例では、半導体素子１のサイズ２ｍｍ角で、各辺１個、４ｍｍ角で各辺２個の第２のバンプ３を設けた。配線基板５はガラスセラミックからなり電極はＡｕメッキが施され、第２のバンプ３は電気的機能を有していない。配線基板５の半導体実装位置に一定量の絶縁性樹脂４を塗布する第１の工程と、半導体素子１の第１のバンプ２、第２のバンプ３と１５０℃に加熱した配線基板５の第１のパッド６、第２のパッド７を位置合わせし、超音波熱接合接合する第２の工程と、接合した半導体素子１に荷重及び１５０℃の熱を加え、絶縁性樹脂４を硬化収縮させる第３の工程により作成される。
【００３１】
第１の工程で使用した絶縁性樹脂４はガラス転移点＝１４０℃、線膨張係数＝２５×１０−６ｍｍ／℃、曲げ弾性率＝１０００ｋｇｆ／ｍｍ２の絶縁性樹脂を使用した。配線基板５は、線膨張係数＝６．３×１０−６ｍｍ／℃、曲げ弾性率＝１２９５０ｋｇｆ／ｍｍ２よりなるガラスセラミックを使用した。ガラスセラミック配線基板５の所定の位置に、ディスペンサーにて絶縁性樹脂４を塗布し、第２の工程である接合するステージに配線基板５を搬送した。
【００３２】
接合ステージで配線基板５と半導体素子１を位置合わせを行うと同時に、配線基板５を１５０℃に加熱すると共に、４０ｇｆ／バンプの荷重と超音波印加し接合を行った。その後配線基板５及び接合された半導体素子１に４０ｇｆ／バンプの荷重と１５０℃を加えて絶縁性樹脂４を本硬化する第３の工程にて接合を完了した。
【００３３】
以上の工程で作成した回路基板１０と従来の回路基板５０を、温度サイクル試験（条件：−４０℃〜１２５℃、１サイクル／３０分）を行い、接続の信頼性を確認した。従来の回路基板５０が３００サイクルから接合不良が発生し、７７０サイクルでｎ＝１０個のサンプルがすべて不良となった。これに対し、本発明の回路基板１０は、１２００サイクル経過後も、ｎ＝１０個のサンプルに接合不良が発生しなかった。
【００３４】
【発明の効果】
以上に述べたように、本発明によれば、応力の小さい半導体素子の頂点付近に、電気接続のための接合のバンプを形成しているため、温度サイクル試験等において、半導体素子と配線基板との熱膨張係数の違いにより、繰り返し発生する応力で絶縁性樹脂が疲労した場合も、半導体素子と配線基板の接合不良を防ぐことができる。
【００３５】
また、絶縁性樹脂を塗布後に、配線基板のパッド部に半導体素子のバンプを超音波熱接合で圧接する方法を採用でき、従来のラインを大きく変更する必要がないため、回路基板を簡単且つ安価な工程で製造することができる。
【図面の簡単な説明】
【図１】本発明の回路基板の一実施例の断面図である。
【図２】図１の回路基板の半導体素子のバンプ配置を示す実装面の平面図である。
【図３】本発明の他の実施例の半導体素子のバンプ配置を示す実装面の平面図である。
【図４】本発明の他の実施例の半導体素子のバンプ配置を示す実装面の平面図である。
【図５】従来の回路基板の断面図である。
【図６】回路基板の内部応力を説明する断面図である。
【符号の説明】
１０、５０ 回路基板
１ 半導体素子
２ 第１のバンプ
３ 第２のバンプ
４ 絶縁性樹脂
５ 配線基板
６ 第１のパッド
７ 第２のパッド
Claims (1)
- 実装面の周縁部に沿って第１及び第２のバンプを形成させた四角形状の半導体素子を、前記第１及び第２のバンプと対応する位置に第１及び第２のパッド部を含む表面配線導体を形成した配線基板に接合させた回路基板であって、
前記半導体素子の実装面の角部付近に、信号の入出力及び電源供給等を行う前記第１のバンプを配置し、前記半導体素子の各辺の中央部付近には、前記半導体素子と前記配線基板との接合のみを行う前記第２のバンプを配置し、
前記第１及び第２のバンプが、それぞれ前記第１及び第２のパッドに超音波熱接合により接合されるとともに、
前記半導体素子と前記配線基板との間隔に絶縁性樹脂を介在させたことを特徴とする回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000364014A JP3572254B2 (ja) | 2000-11-30 | 2000-11-30 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000364014A JP3572254B2 (ja) | 2000-11-30 | 2000-11-30 | 回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002170848A JP2002170848A (ja) | 2002-06-14 |
| JP3572254B2 true JP3572254B2 (ja) | 2004-09-29 |
Family
ID=18835030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000364014A Expired - Fee Related JP3572254B2 (ja) | 2000-11-30 | 2000-11-30 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3572254B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005026363A (ja) * | 2003-06-30 | 2005-01-27 | Toshiba Corp | 半導体装置とその製造方法 |
| JP4659634B2 (ja) * | 2006-02-08 | 2011-03-30 | 富士通株式会社 | フリップチップ実装方法 |
| JP2010278318A (ja) * | 2009-05-29 | 2010-12-09 | Renesas Electronics Corp | 半導体装置 |
| JP6019550B2 (ja) * | 2011-08-09 | 2016-11-02 | 富士通株式会社 | 電子装置の製造方法 |
| JP7236807B2 (ja) | 2018-01-25 | 2023-03-10 | 浜松ホトニクス株式会社 | 半導体装置、及び半導体装置の製造方法 |
-
2000
- 2000-11-30 JP JP2000364014A patent/JP3572254B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002170848A (ja) | 2002-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100743342B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100352865B1 (ko) | 반도체 장치 및 그 제조방법 | |
| CN101071777B (zh) | 半导体器件的制造方法 | |
| JP3502014B2 (ja) | 半導体装置および液晶モジュール | |
| WO1999034436A1 (fr) | Dispositif semi-conducteur | |
| KR100376336B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| JP3728847B2 (ja) | マルチチップモジュールおよびその製造方法 | |
| JPH11145336A (ja) | バンプ付電子部品の実装構造および実装方法 | |
| JP3572254B2 (ja) | 回路基板 | |
| JP2002368159A (ja) | 半導体装置およびその製造方法 | |
| JPH10125734A (ja) | 半導体ユニットおよびその製造方法 | |
| JP2005340393A (ja) | 小型実装モジュール及びその製造方法 | |
| JP2001345418A (ja) | 両面実装構造体の製造方法及びその両面実装構造体 | |
| JP3419398B2 (ja) | 半導体装置の製造方法 | |
| JP2001267366A (ja) | 半導体実装方法およびプリント回路基板 | |
| JP2001274197A (ja) | 半導体装置及びその製造方法 | |
| US7119423B2 (en) | Semiconductor device and method of manufacturing the same, electronic module, and electronic instrument | |
| JP2002184884A (ja) | 電子装置およびその製造方法 | |
| JP3132458B2 (ja) | 半導体装置の実装構造及び実装方法 | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| JP3598058B2 (ja) | 回路基板 | |
| JP2002217221A (ja) | 電子装置の製造方法 | |
| JPH0936119A (ja) | 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット | |
| JP2002217219A (ja) | 電子装置の製造方法 | |
| JPH11274372A (ja) | 半導体装置及びその半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040618 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040628 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |