JP2005064467A - インターポーザ及びこれを用いた半導体装置 - Google Patents
インターポーザ及びこれを用いた半導体装置 Download PDFInfo
- Publication number
- JP2005064467A JP2005064467A JP2004175836A JP2004175836A JP2005064467A JP 2005064467 A JP2005064467 A JP 2005064467A JP 2004175836 A JP2004175836 A JP 2004175836A JP 2004175836 A JP2004175836 A JP 2004175836A JP 2005064467 A JP2005064467 A JP 2005064467A
- Authority
- JP
- Japan
- Prior art keywords
- interposer
- semiconductor element
- semiconductor
- semiconductor device
- sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】 インターポーザ55は、弾性を有する板状絶縁体56と、その厚さ方向に貫通して埋め込まれた複数の導体57と、板状絶縁体56の、半導体素子51を搭載する側の面に設けられたシート状部材70とを有している。このシート状部材70は、搭載する半導体素子51と同程度の熱膨張係数を有している。さらに、板状絶縁体56の、半導体素子51を搭載する側と反対側の面に、インターポーザ55が実装される半導体パッケージ60と同程度の熱膨張係数を有するシート状部材を設けてもよい。
【選択図】 図3
Description
51…半導体素子(チップ)、
52,53…内部接続端子(はんだバンプ)、
55,55a,55b,55c…インターポーザ、
56…弾性シート(板状絶縁体)、
56a,56b…樹脂フィルム、
57,57a…導体柱、
57b…配線層、
58,59…アンダーフィル樹脂、
60…半導体パッケージ、
61…外部接続端子、
70,71…剛性シート(シート状部材)。
Claims (7)
- 弾性を有する板状絶縁体と、
前記板状絶縁体の厚さ方向に貫通して埋め込まれた複数の導体と、
前記板状絶縁体の、半導体素子を搭載する側の面に設けられ、該半導体素子と同程度の熱膨張係数を有する第1のシート状部材とを有することを特徴とするインターポーザ。 - 前記板状絶縁体の、半導体素子を搭載する側と反対側の面に設けられ、前記インターポーザが実装される半導体パッケージと同程度の熱膨張係数を有する第2のシート状部材をさらに有することを特徴とする請求項1に記載のインターポーザ。
- 前記板状絶縁体は、複数の樹脂フィルムが積層されてなり、前記導体は、前記複数の樹脂フィルムの各々の厚さ方向に貫通して埋め込まれた複数の導体柱からなることを特徴とする請求項1又は2に記載のインターポーザ。
- 前記半導体素子を構成する主たる材料はシリコンからなり、前記第1のシート状部材はシリコン、ガラス、セラミックス、36合金及び42合金のうちいずれかにより形成されていることを特徴とする請求項1から3のいずれか一項に記載のインターポーザ。
- 請求項1から4のいずれか一項に記載のインターポーザと、
前記インターポーザの一方の面に、前記導体の一端に接続されて搭載された半導体素子と、
前記インターポーザの他方の面に、前記導体の他端に接続されて設けられた半導体パッケージとを有することを特徴とする半導体装置。 - 前記半導体素子と前記導体とが第1の内部接続端子を介して接続され、前記導体と前記半導体パッケージとが第2の内部接続端子を介して接続され、前記半導体素子と前記インターポーザとの間、及び前記インターポーザと前記半導体パッケージとの間にそれぞれ樹脂が充填されていることを特徴とする請求項5に記載の半導体装置。
- 前記半導体パッケージの、前記半導体素子が搭載された側と反対側の面に、複数の外部接続端子が設けられていることを特徴とする請求項5又は6に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004175836A JP4606783B2 (ja) | 2003-07-25 | 2004-06-14 | 半導体装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003280189 | 2003-07-25 | ||
JP2004175836A JP4606783B2 (ja) | 2003-07-25 | 2004-06-14 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005064467A true JP2005064467A (ja) | 2005-03-10 |
JP4606783B2 JP4606783B2 (ja) | 2011-01-05 |
Family
ID=34380100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004175836A Expired - Lifetime JP4606783B2 (ja) | 2003-07-25 | 2004-06-14 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4606783B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006269917A (ja) * | 2005-03-25 | 2006-10-05 | Kyocera Corp | 積層配線基板及びその実装方法 |
CN102376688A (zh) * | 2010-08-23 | 2012-03-14 | 三星电子株式会社 | 用于插件的互连结构和具有该互连结构的封装组件 |
JP2013004881A (ja) * | 2011-06-21 | 2013-01-07 | Shinko Electric Ind Co Ltd | インターポーザ及びその製造方法と半導体装置 |
JPWO2021006037A1 (ja) * | 2019-07-05 | 2021-01-14 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09298255A (ja) * | 1996-05-01 | 1997-11-18 | Shinko Electric Ind Co Ltd | セラミック回路基板及びこれを用いた半導体装置 |
JP2000260899A (ja) * | 1999-03-11 | 2000-09-22 | Toshiba Corp | 半導体装置 |
-
2004
- 2004-06-14 JP JP2004175836A patent/JP4606783B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09298255A (ja) * | 1996-05-01 | 1997-11-18 | Shinko Electric Ind Co Ltd | セラミック回路基板及びこれを用いた半導体装置 |
JP2000260899A (ja) * | 1999-03-11 | 2000-09-22 | Toshiba Corp | 半導体装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006269917A (ja) * | 2005-03-25 | 2006-10-05 | Kyocera Corp | 積層配線基板及びその実装方法 |
CN102376688A (zh) * | 2010-08-23 | 2012-03-14 | 三星电子株式会社 | 用于插件的互连结构和具有该互连结构的封装组件 |
JP2013004881A (ja) * | 2011-06-21 | 2013-01-07 | Shinko Electric Ind Co Ltd | インターポーザ及びその製造方法と半導体装置 |
US8536714B2 (en) | 2011-06-21 | 2013-09-17 | Shinko Electric Industries Co., Ltd. | Interposer, its manufacturing method, and semiconductor device |
JPWO2021006037A1 (ja) * | 2019-07-05 | 2021-01-14 | ||
WO2021006037A1 (ja) * | 2019-07-05 | 2021-01-14 | 株式会社村田製作所 | 伝送線路、および電子機器 |
JP7276455B2 (ja) | 2019-07-05 | 2023-05-18 | 株式会社村田製作所 | 伝送線路、および電子機器 |
US11984637B2 (en) | 2019-07-05 | 2024-05-14 | Murata Manufacturing Co., Ltd. | Transmission line and electronic device |
Also Published As
Publication number | Publication date |
---|---|
JP4606783B2 (ja) | 2011-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7586187B2 (en) | Interconnect structure with stress buffering ability and the manufacturing method thereof | |
TWI540693B (zh) | 封裝表面具接合元件的微電子元件 | |
JP4917874B2 (ja) | 積層型パッケージ及びその製造方法 | |
JPH10294423A (ja) | 半導体装置 | |
JP2011166051A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2009130362A (ja) | 薄型半導体装置 | |
US20080274588A1 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic instrument | |
US7994638B2 (en) | Semiconductor chip and semiconductor device | |
JP2009238854A (ja) | 半導体デバイスの実装構造体及び実装構造体を用いた電子機器 | |
JP2006245076A (ja) | 半導体装置 | |
JP4435187B2 (ja) | 積層型半導体装置 | |
JP4606783B2 (ja) | 半導体装置 | |
JP4417974B2 (ja) | 積層型半導体装置の製造方法 | |
JP2011023709A (ja) | 半導体装置及びその製造方法 | |
JP2011187635A (ja) | 半導体装置およびその製造方法 | |
TW201507097A (zh) | 半導體晶片及具有半導體晶片之半導體裝置 | |
JP2005340393A (ja) | 小型実装モジュール及びその製造方法 | |
JP2011071234A (ja) | 半導体装置およびその製造方法 | |
JP5000621B2 (ja) | 半導体装置 | |
JP4894159B2 (ja) | 半導体装置及びその製造方法 | |
JP2018207015A (ja) | 電子装置、電子装置の製造方法及び電子機器 | |
JP2009218390A (ja) | 半導体装置およびその製造方法 | |
JP4243077B2 (ja) | 半導体装置およびその製造方法 | |
JP5434306B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
KR101178840B1 (ko) | 반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 이를 이용한 반도체 패키지의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101006 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4606783 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |