JP3888438B2 - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP3888438B2 JP3888438B2 JP2002048321A JP2002048321A JP3888438B2 JP 3888438 B2 JP3888438 B2 JP 3888438B2 JP 2002048321 A JP2002048321 A JP 2002048321A JP 2002048321 A JP2002048321 A JP 2002048321A JP 3888438 B2 JP3888438 B2 JP 3888438B2
- Authority
- JP
- Japan
- Prior art keywords
- wire
- semiconductor chip
- lead
- bent portion
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
- H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
- H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
- H10W72/07141—Means for applying energy, e.g. ovens or lasers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07511—Treating the bonding area before connecting, e.g. by applying flux or cleaning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07521—Aligning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07531—Techniques
- H10W72/07532—Compression bonding, e.g. thermocompression bonding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07531—Techniques
- H10W72/07532—Compression bonding, e.g. thermocompression bonding
- H10W72/07533—Ultrasonic bonding, e.g. thermosonic bonding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07553—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/29—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5366—Shapes of wire connectors the bond wires having kinks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/537—Multiple bond wires having different shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5434—Dispositions of bond wires the connected ends being on auxiliary connecting means on bond pads, e.g. on other bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/20—Configurations of stacked chips
- H10W90/291—Configurations of stacked chips characterised by containers, encapsulations, or other housings for the stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
複数の半導体チップを積み重ねた半導体装置の一例として、半導体チップの電極にワイヤをボンディングすることで電気的な接続を図る形態が知られている。上側の半導体チップに接続するワイヤは、下側の半導体チップに接続するワイヤに接触しないようにすることが重要である。また、ワイヤの軌道は、全体のループ形状の高さを低くし、ワイヤ長さを短くすることが重要である。また、ワイヤと半導体チップの角部と接触を回避する必要がある。
【０００３】
本発明は、上述した課題を解決するためのものであり、その目的は、ワイヤの好適な引き回しを実現することにある。
【０００４】
【課題を解決するための手段】
（１）本発明に係る半導体装置は、リードと、
積み重ねられてなる複数の半導体チップと、
前記複数の半導体チップのうち第１の半導体チップと、前記リードと、を電気的に接続する第１のワイヤと、
前記複数の半導体チップのうち前記第１の半導体チップに積み重ねられた第２の半導体チップと、前記リードと、を電気的に接続する第２のワイヤと、
前記第２のワイヤに形成され、他の部分よりも曲率の大きい第１及び第２の屈曲部と、
を含み、
前記第２のワイヤは、前記リードの上方に前記第１の屈曲部に至るように延びてなり、前記第１の屈曲部から前記第２の半導体チップの方向に斜め上方向に延びてなり、前記第２の屈曲部から下方向に延びることで前記第２の半導体チップに電気的に接続されてなる。
【０００５】
本発明によれば、第２のワイヤには、第１及び第２の屈曲部が形成されている。第２の屈曲部は、第１の屈曲部よりも第２の半導体チップ側に形成され、かつ、第２のワイヤの最頂部となる。これによって、第２のワイヤと第２の半導体チップの角部との距離を確保することができ、両者の接触を回避することができる。さらに、第１の屈曲部によって、第１及び第２のワイヤとの距離を調整することができる。すなわち、第２のワイヤがリードから直接的に第２の屈曲部に延びるよりも、第２のワイヤの最頂部の高さを低くでき、かつ、第１及び第２のワイヤの距離を確保することができる。したがって、低ループで最短の第２のワイヤの引き回しを実現することができる。
【０００６】
（２）この半導体装置において、
前記第２のワイヤは、前記リードにボンディングされた後に前記第２の半導体チップの電極にボンディングされてもよい。
【０００７】
（３）この半導体装置において、
前記第１の屈曲部は、前記第１のワイヤの高さよりも低い位置に形成されてもよい。
【０００８】
（４）この半導体装置において、
前記第１の屈曲部の接線と前記リードの面とのなす前記第２の半導体チップ側の角度は、前記第１のワイヤの高さ方向の中間部の接線と前記リードの面とのなす前記第１の半導体チップ側の角度よりも小さくてもよい。
【０００９】
（５）この半導体装置において、
前記第２のワイヤのうち前記第１の屈曲部よりも前記リード側の部分の接線と、前記リードの面とのなす前記第２の半導体チップ側の角度は、前記第１のワイヤの高さ方向の中間部の接線と前記リードの面とのなす前記第１の半導体チップ側の角度よりも大きくてもよい。
【００１０】
これによって、第１の屈曲部を第１のワイヤから離すことができるので、第１及び第２のワイヤの間の距離を確保することができる。
【００１１】
（６）この半導体装置において、
前記第２の屈曲部は、前記第１の半導体チップの内側に形成されてもよい。
【００１２】
（７）この半導体装置において、
前記第２の屈曲部は、前記第２の半導体チップよりも、少なくとも前記第２のワイヤの幅の大きさ以上に高い位置に形成されてもよい。
【００１３】
これによって、第２のワイヤと第２の半導体チップの角部との接触を確実に回避することができる。
【００１４】
（８）この半導体装置において、
前記第２のワイヤは、前記第１及び第２の屈曲部をほぼ最短で結ぶように延びてもよい。
【００１５】
これによって、第２のワイヤを可能な限り短くすることができる。
【００１６】
（９）この半導体装置において、
前記リードは、基板で支持された配線パターンであってもよい。
【００１７】
（１０）本発明に係る回路基板は、上記半導体装置が実装されている。
【００１８】
（１１）本発明に係る電子機器は、上記半導体装置を有する。
【００１９】
（１２）本発明に係る半導体装置の製造方法は、積み重ねられてなる複数の半導体チップのうち第１の半導体チップと、リードと、を電気的に接続する第１のワイヤを形成し、
前記複数の半導体チップのうち前記第１の半導体チップに積み重ねられた第２の半導体チップと、前記リードと、を電気的に接続する第２のワイヤを、他の部分よりも曲率の大きい第１及び第２の屈曲部を有するように形成し、
前記第２のワイヤを、前記リードの上方に前記第１の屈曲部に至るように引き出し、前記第１の屈曲部から前記第２の半導体チップの方向に斜め上方向に引き出し、前記第２の屈曲部から下方向に引き出すことで前記第２の半導体チップに電気的に接続する。
【００２０】
本発明によれば、第１及び第２の屈曲部を有する第２のワイヤを形成する。第２の屈曲部は、第１の屈曲部よりも第２の半導体チップ側に形成し、かつ、第２のワイヤの最頂部となる。これによって、第２のワイヤと第２の半導体チップの角部との距離を確保することができ、両者の接触を回避することができる。さらに、第１の屈曲部によって、第１及び第２のワイヤとの距離を調整することができる。すなわち、第２のワイヤをリードから直接的に第２の屈曲部に引き出すよりも、第２のワイヤの最頂部の高さを低くでき、かつ、第１及び第２のワイヤの距離を確保することができる。したがって、低ループで最短の第２のワイヤの引き回しを実現することができる。
【００２１】
（１３）この半導体装置の製造方法において、
第１の屈曲部を、第１のワイヤの高さよりも低い位置に形成してもよい。
【００２２】
（１４）この半導体装置の製造方法において、
前記第１の屈曲部の接線と前記リードの面とのなす前記第２の半導体チップ側の角度を、前記第１のワイヤの高さ方向の中間部の接線と前記リードの面とのなす前記第１の半導体チップ側の角度よりも小さくするように、前記第２のワイヤを形成してもよい。
【００２３】
（１５）この半導体装置の製造方法において、
前記第２のワイヤのうち前記第１の屈曲部よりも前記リード側の部分の接線と、前記リードの面とのなす前記第２の半導体チップ側の角度を、前記第１のワイヤの高さ方向の中間部の接線と前記リードの面とのなす前記第１の半導体チップ側の角度よりも大きくするように、前記第２のワイヤを形成してもよい。
【００２４】
これによって、第１の屈曲部を第１のワイヤから離すことができるので、第１及び第２のワイヤの間の距離を確保することができる。
【００２５】
（１６）この半導体装置の製造方法において、
前記第２の屈曲部を、前記第１の半導体チップの内側に形成してもよい。
【００２６】
（１７）この半導体装置の製造方法において、
前記第２の屈曲部を、前記第２の半導体チップよりも、少なくとも前記第２のワイヤの幅の大きさ以上に高い位置に形成してもよい。
【００２７】
これによって、第２のワイヤと第２の半導体チップの角部との接触を確実に回避することができる。
【００２８】
（１８）この半導体装置の製造方法において、
前記第２のワイヤを、前記第１及び第２の屈曲部をほぼ最短で結ぶように引き出してもよい。
【００２９】
これによって、第２のワイヤを可能な限り短くすることができる。
【００３０】
（１９）この半導体装置の製造方法において、
前記リードは、基板で支持された配線パターンであってもよい。
【００３１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
【００３２】
図１〜図４は、本発明の実施の形態に係る半導体装置及びその製造方法を示す図である。図１は、本実施の形態に係る半導体装置を示す図であり、図２は、図１の部分拡大図である。本実施の形態に係る半導体装置は、複数の半導体チップ（第１及び第２の半導体チップ１０、２０を含む）と、基板３０と、複数の半導体チップにボンディングされた複数のワイヤ（第１及び第２のワイヤ４０、５０を含む）と、を含む。
【００３３】
複数の半導体チップは、立体的に積み重ねられている。半導体装置１は、スタック型（又は三次元実装型）の半導体装置と呼ばれる。図１に示す例では、複数の半導体チップは２つ（第１及び第２の半導体チップ１０、２０のみ）であるが、複数の半導体チップは３つ以上であってもよい。第１及び第２の半導体チップ１０、２０とは、複数の半導体チップのうち上下に直接的に積み重ねられた２つを指す。半導体チップは、例えば、フラッシュメモリ、ＳＲＡＭ、ＤＲＡＭ、ＡＳＩＣ又はＭＰＵなどであってもよい。複数の半導体チップの組み合わせとして、例えば、ＡＳＩＣとフラッシュメモリとＳＲＡＭ、ＳＲＡＭ同士、ＤＲＡＭ同士、あるいはフラッシュメモリとＳＲＡＭなどがある。
【００３４】
第１の半導体チップ１０の形状は限定されないが、図１に示すように直方体（立方体を含む）をなすことが多い。半導体チップ１０は、集積回路（図示しない）を有し、集積回路と電気的に接続されている少なくとも１つ（多くの場合複数）の電極１２を有する。電極１２は、第１の半導体チップ１０の面に薄く平らに形成されたパッドである。図２に示すように、電極１２は、第１の半導体チップ１０の面の端部（例えば外形の２辺又は４辺の近く）に形成されてもよい。電極１２は、アルミニウム系又は銅系の金属で形成されることが多い。なお、第１の半導体チップ１０には、電極の中央部を避けて端部を覆って、パッシベーション膜（図示しない）が形成されている。パッシベーション膜は、例えば、ＳｉＯ2、ＳｉＮ、ポリイミド樹脂などで形成することができる。
【００３５】
図１に示す例では、第２の半導体チップ２０の外形は、第１の半導体チップ１０の外形よりも小さい。こうすることで、第２の半導体チップ２０を、第１の半導体チップ１０上に、電極１２を避けて搭載することができる。第２の半導体チップ２０は、第１の半導体チップ１０の中央部に搭載されることが好ましい。
【００３６】
第２の半導体チップ２０は電極２２を有し、電極２２上にバンプ２４が設けられている。バンプ２４が設けられることで、第２のワイヤ５０のセカンドボンディングを行う場合に、下地となる電極２２を損傷させずに、第２のワイヤ５０と電極２２とを電気的に接続することができる。バンプ２４は、第２のワイヤ５０と同一材料（例えば金）で形成されることが好ましい。
【００３７】
基板３０は、半導体装置のインターポーザと呼ばれる。基板３０は、有機系（ポリイミド基板）又は無機系（セラミック基板、ガラス基板）のいずれの材料から形成されてもよく、これらの複合構造（ガラスエポキシ基板）から形成されてもよい。基板３０は、単層又は多層基板のいずれでもよい。
【００３８】
基板３０は、複数の配線からなる配線パターン（リード）３２を有する。配線パターン３２には、電気的な接続部（例えばランド）が形成されている。電気的な接続部は、平らな面に形成されることが多い。配線パターン３２は、基板１０のいずれか一方又は両面から電気的接続を図れるように形成される。例えば、図１に示すように、基板３０に複数の貫通孔３４が形成されることで、基板３０の両面から電気的接続を図れるようにしてもよい。貫通孔３４は、導電材料で埋められてもよいし、内壁面にメッキされてスルーホールとなっていてもよい。
【００３９】
図１に示すように、第１の半導体チップ１０は、電極１２が上側（基板３０とは反対側）を向いて実装されている。第２の半導体チップ２０は、電極２２が上側（第１の半導体チップ１０とは反対側）を向いて実装されている。
【００４０】
第１のワイヤ４０は、第１の半導体チップ１０と配線パターン３２とを電気的に接続する。第１の半導体チップ１０には、電極１２の個数に対応して、複数の第１のワイヤ４０が設けられる。第１のワイヤ４０は、ボールボンディング法を適用することで形成されてもよい。詳しくは、ツール（例えばキャピラリ）の外部に引き出された第１のワイヤ４０の先端部がボール状に溶融されて、その先端部が電極１２に熱圧着される（超音波振動も併用すると好ましい）ことで、第１のワイヤ４０が電極１２に電気的に接続されてもよい。その場合、第１のワイヤ４０の先端部はバンプ４２となる。その後、第１のワイヤ４０は、配線パターン３２にボンディングされる。
【００４１】
変形例として、第１のワイヤ４０は、基板３０の配線パターン３２にボンディングされた後に第１の半導体チップ１０の電極１２にボンディングされることで形成されてもよい。その場合、ボンディング前に、第１の半導体チップ１０の電極１２上に、電極１２の損傷を防止するため、バンプを設けておくことが好ましい。なお、第１のワイヤ４０の形態（例えばループ形状）はこれらの内容に限定されない。
【００４２】
第２のワイヤ５０は、第２の半導体チップ２０と配線パターン３２とを電気的に接続する。第２の半導体チップ２０には、電極２２の個数に対応して、複数の第２のワイヤ５０が設けられる。第２のワイヤ５０は、第１のワイヤ４０と共通の配線に電気的に接続されてもよいし、異なる配線に電気的に接続されてもよい。第２のワイヤ４０もボールボンディング法を適用することで形成されてもよい。図２に示すように、第２のワイヤ５０を、基板３０の配線パターン３２に最初にボンディングした場合には、配線パターン３２上にバンプ５２が設けられる。その後、第２のワイヤ５０は、電極２２上のバンプ２４にボンディングされる。
【００４３】
第２のワイヤ５０は、第１及び第２の屈曲部５４、５６を有する。第１及び第２の屈曲部５４、５６は、第２のワイヤ５０の他の部分よりも曲率が大きい（又は曲率半径が小さい）。言い換えれば、第２のワイヤ５０のうち曲率の最大の部分が、第１又は第２の屈曲部５４、５６のいずれか一方に相当し、曲率の２番目に大きい部分がいずれか他方に相当する。第１及び第２の屈曲部５４、５６は、いずれが最大の曲率であっても構わない。
【００４４】
第１の屈曲部５４は、第２の屈曲部５６よりも基板３０（詳しくは配線パターン３２）側に形成されている。すなわち、第２のワイヤ５０には、第１の屈曲部５４が形成され、第１の屈曲部５４よりも第２の半導体チップ２０側に第２の屈曲部５６が形成されている。
【００４５】
図２に示すように、第１の屈曲部５４は、基板３０（詳しくは配線パターン３２）の上方に配置されてもよい。図２に示す例では、第１の屈曲部５４は、配線パターン３２の接合部（例えばバンプ５２）から平面的にずれた位置に形成されている。すなわち、第２のワイヤ５０は、配線パターン３２から第２の半導体チップ２０に近づく方向に斜めに延びている。その場合、第２のワイヤ５０のうち第１の屈曲部５４よりも配線パターン３２側の部分の接線Ｌ1（実際には複数の接線のいずれか１つ）と、配線パターン３２の面（又は基板３０の面）と、のなす角度θ1（第２の半導体チップ側の角度）は、自由に決定することができる。そして、角度θ1は、第１のワイヤ４０の高さ方向の中間部４４（例えば高さ方向の中点及びその付近）の接線Ｌ3（実際には複数の接線のいずれか１つ）と、配線パターン３２の面（又は基板３０の面）と、のなす角度θ3（第１の半導体チップ側の角度）よりも大きいことが好ましい。こうすることで、第１の屈曲部５４を第１のワイヤ４０から離すことができるので、第１及び第２のワイヤ４０、５０の間の距離を確保することができる。
【００４６】
変形例として、第２のワイヤ５０が配線パターン３２からほぼ真上に延びることで、第１の屈曲部５４が配線パターン３２の接合部（例えばバンプ５２）のほぼ真上に形成されてもよい。
【００４７】
図２に示すように、第１の屈曲部５４は、第１のワイヤ４０の高さよりも低い位置に形成されてもよい。第１の屈曲部５４の高さ方向の位置は、配線パターン３２上の第１及び第２のワイヤ４０、５０の各接合部間の距離や、第２のワイヤ５０の第１の屈曲部５４に至るまでの傾斜角度などを考慮して決めればよい。あるいは、第１の屈曲部５４は、第２の半導体チップ２０の高さよりも低い位置に形成されてもよい。
【００４８】
図２に示す例では、第１の屈曲部５４の接線Ｌ2と、配線パターン３２の面（又は基板３０の面）と、のなす角度θ2（第２の半導体チップ側の角度）は、上述の第１のワイヤ４０の角度θ3よりも小さい。すなわち、
θ1＞θ3＞θ2
の関係を有してもよい。こうすることで、第２のワイヤ５０を、第１のワイヤ４０と接触するのを回避できる程度に上方に引き上げるとともに、ループ形状の高さを可能な限り低くすることができる。
【００４９】
第２のワイヤ５０は、第１の屈曲部５４から第２の半導体チップ２０の方向に、斜め上方向（基板３０とは反対方向）に延びている。すなわち、第２のワイヤ５０は、配線パターン３２の面（又は基板３０の面）と平行な面を基準として、それよりも斜め上方向に延びている。
【００５０】
第２の屈曲部５６は、第２のワイヤ５０の最頂部となる。すなわち、第２の屈曲部５６の接線（図示しない）は、配線パターン３２の面（又は基板３０の面）と平行になる。図２に示すように、第２の屈曲部５６は、第１の半導体チップ１０の内側に配置されてもよい。すなわち、第２の屈曲部５６は、第１の半導体チップ１０の平面視において、第１の半導体チップ１０の範囲内に配置されてもよい。
【００５１】
第２の屈曲部５６は、第２の半導体チップ２０の面よりも高い位置に配置されている。第２の屈曲部５６は、第２の半導体チップ２０よりも、少なくとも第２のワイヤ５０の幅（径）の大きさ以上に高い位置に形成されている。こうすることで、図２に示すように、第２のワイヤ５０と第２の半導体チップ２０の角部（エッジ）２６との接触を確実に回避することができる。例えば、第２の屈曲部５６は、第２のワイヤ５０の幅（例えば約２５μｍ）の大きさの約１〜２倍の高さ（例えば約２５〜５０μｍ）に配置されてもよい。
【００５２】
第２のワイヤ５０は、第２の屈曲部５６から下方向（基板３０の方向）に延びている。詳しくは、第２のワイヤ５０は、配線パターン３２の面（又は基板３０の面）と平行な面を基準としてそれよりも下方向に延びて、第２の半導体チップ２０の電極２２（図２では電極２２上のバンプ２４）に電気的に接続されている。
【００５３】
第２のワイヤ５０は、第１及び第２の屈曲部５４、５６をほぼ最短で結ぶように延びている。すなわち、第２のワイヤ５０のうち、第１及び第２の屈曲部５４、５６の間の部分は、直線になっていてもよい。こうすることで、第２のワイヤを可能な限り短くすることができる。
【００５４】
図１に示す例では、半導体装置１は、基板３０上で、第１及び第２の半導体チップ１０、２０を封止する封止部６０を有する。封止部６０は、樹脂封止部であってもよい。封止には、金型を使用すればよい。例えば、トランスファモールドを適用して、基板３０上に封止部６０を形成してもよい。あるいは、ポッティング法を適用することで封止部６０を形成してもよい。
【００５５】
図１に示す例では、半導体装置１は、複数の外部端子６２を有する。外部端子６２は、ハンダボールであってもよい。外部端子６２は、配線パターン３２に電気的に接続されている。貫通穴３４の位置に外部端子６２が形成されてもよい。第１及び第２の半導体チップ１０、２０と電気的に接続される配線パターン３２を所定形状にパターニングすることで、外部端子６２を基板３０における平面的に広がる領域に設けることができる。すなわち、半導体装置にピッチ変換されてなる外部端子６２を設けることができるので、回路基板（マザーボード）への搭載を容易に行うことができる。
【００５６】
変形例として、基板３０の配線パターン３２の一部を延出し、そこから外部接続を図るようにしてもよい。配線パターン３２の一部をコネクタのリードとしたり、コネクタを基板３０上に実装してもよい。さらに、積極的に外部端子６２を形成せず回路基板への実装時に回路基板側に塗布されるハンダクリームを利用し、その溶融時の表面張力で結果的に外部端子を形成してもよい。その半導体装置は、いわゆるランドグリッドアレイ型の半導体装置である。
【００５７】
上述の例とは別に、配線パターン３２に換えて、リードフレームを加工して形成されたリードに、複数の半導体チップを電気的に接続してもよい。その場合、リードは、部材に支持されずに自由端になっている。リードはインナーリード及びアウターリードを有し、インナーリードの部分に第１及び第２のワイヤ４０、５０がボンディングされる。第１及び第２の半導体チップ１０、２０は、ダイパッドに搭載してもよい。あるいは、ダイパッドが形成されない場合には、放熱部材（例えばヒートシンク）を設けて、そこに第１及び第２の半導体チップ１０、２０を搭載してもよい。
【００５８】
本実施の形態に係る半導体装置によれば、第２のワイヤ５０には、第１及び第２の屈曲部５４、５６が形成されている。第２の屈曲部５６は、第１の屈曲部５４よりも第２の半導体チップ２０側に形成され、かつ、第２のワイヤ５０の最頂部となる。これによって、第２のワイヤ５０と第２の半導体チップ２０の角部との距離を確保することができ、両者の接触を回避することができる。さらに、第１の屈曲部５４によって、第１及び第２のワイヤ４０、５０との距離を調整することができる。すなわち、第２のワイヤ５０がリード（配線パターン３２）から直接的に第２の屈曲部５６に延びるよりも、第２のワイヤ５０の最頂部の高さを低くでき、かつ、第１及び第２のワイヤ４０、５０の距離を確保することができる。これによって、第２のワイヤ５０が倒れにくくなり、また、封止工程で封止材で流されるのを防止することができる。したがって、低ループで最短の第２のワイヤ５０の引き回しを実現することができる。
【００５９】
図３及び図４は、本実施の形態に係る半導体装置の製造方法の一部を示す図である。本実施の形態に係る半導体装置の製造方法は、上述の内容から選択したいずれかの構成に至るために必要なプロセスを含み、上述の内容と重複する部分は省略する。
【００６０】
図３に示すように、基板３０に第１及び第２の半導体チップ１０、２０を搭載した後、第１の半導体チップ１０と配線パターン３２とを第１のワイヤ４０によって電気的に接続する。第１のワイヤ４０の形成工程は、すでに周知の内容を適用することができる。
【００６１】
第２のワイヤ５０が支持されたツール（例えばキャピラリ）を用意する。第２のワイヤ５０は、金などの導電材料で形成されている。ツール７０は、穴を有し、穴７２の内側に第２のワイヤ５０が挿通されている。ツール７０は、図示しない支持体（例えば超音波ホーン）によって、図示しない製造装置の本体（ワイヤボンダー）に支持されている。第２のワイヤ５０は、クランパ７４の開閉によって、上下方向に移動可能になっている。そして、ツール７０の開口端部７６が第２のワイヤ５０の一部（ボール状に形成される先端部）を押圧できるようになっている。
【００６２】
ツール７０を、配線パターン３２の上方に配置し、第２のワイヤ５０のうち、ツール７０の外部に引き出された先端部をボール状（又は塊状）に形成する。熱エネルギー（例えば放電又はガス炎）によって、先端部を溶融させてボール状に形成してもよい。
【００６３】
そして、図３に示すように、第２のワイヤ５０を配線パターン３２にボンディングする。その後に、第２のワイヤ５０を、第１及び第２の屈曲部５４、５６を形成して、第２の半導体チップ２０の方向に引き出す。第２の半導体チップ２０の電極２２上にバンプ２４を形成しておけば、ボンディング時に電極２２を損傷させずに済む。
【００６４】
図４に示すように、第２のワイヤ５０の一部をバンプ２４にボンディングする。詳しくは、開口端部７６における第２のワイヤ５０がすでに引き出された側で、第２のワイヤ５０の一部をボンディングする。その後、第２のワイヤ５０をバンプ２４上で引きちぎる。こうして、第２のワイヤ５０を、第１のワイヤ４０の上方に形成することができる。なお、第１のワイヤ４０も上述と同様の工程で形成してもよい。
【００６５】
本実施の形態の半導体装置の製造方法によれば、上述の効果を達成することができる。
【００６６】
図５には、上述の実施の形態を適用した回路基板が示されている。半導体装置１は、回路基板１０００に実装されている。回路基板１０００には、例えば、ガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１０００には例えば銅等からなる配線パターン１１００が所望の回路となるように形成されていて、配線パターン１１００と半導体装置の外部端子６２とが接合されている。
【００６７】
本発明の実施の形態に係る半導体装置を有する電子機器として、図６にはノート型パーソナルコンピュータ２０００が示され、図７には携帯電話３０００が示されている。
【００６８】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１は、本発明の実施の形態に係る半導体装置を示す図である。
【図２】図２は、図１の部分拡大図である。
【図３】図３は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図４】図４は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図５】図５は、本発明の実施の形態に係る回路基板を示す図である。
【図６】図６は、本発明の実施の形態に係る電子機器を示す図である。
【図７】図７は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
１０ 第１の半導体チップ
２０ 第２の半導体チップ
３０ 基板
３２ 配線パターン
４０ 第１のワイヤ
５０ 第２のワイヤ
５４ 第１の屈曲部
５６ 第２の屈曲部
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
複数の半導体チップを積み重ねた半導体装置の一例として、半導体チップの電極にワイヤをボンディングすることで電気的な接続を図る形態が知られている。上側の半導体チップに接続するワイヤは、下側の半導体チップに接続するワイヤに接触しないようにすることが重要である。また、ワイヤの軌道は、全体のループ形状の高さを低くし、ワイヤ長さを短くすることが重要である。また、ワイヤと半導体チップの角部と接触を回避する必要がある。
【０００３】
本発明は、上述した課題を解決するためのものであり、その目的は、ワイヤの好適な引き回しを実現することにある。
【０００４】
【課題を解決するための手段】
（１）本発明に係る半導体装置は、リードと、
積み重ねられてなる複数の半導体チップと、
前記複数の半導体チップのうち第１の半導体チップと、前記リードと、を電気的に接続する第１のワイヤと、
前記複数の半導体チップのうち前記第１の半導体チップに積み重ねられた第２の半導体チップと、前記リードと、を電気的に接続する第２のワイヤと、
前記第２のワイヤに形成され、他の部分よりも曲率の大きい第１及び第２の屈曲部と、
を含み、
前記第２のワイヤは、前記リードの上方に前記第１の屈曲部に至るように延びてなり、前記第１の屈曲部から前記第２の半導体チップの方向に斜め上方向に延びてなり、前記第２の屈曲部から下方向に延びることで前記第２の半導体チップに電気的に接続されてなる。
【０００５】
本発明によれば、第２のワイヤには、第１及び第２の屈曲部が形成されている。第２の屈曲部は、第１の屈曲部よりも第２の半導体チップ側に形成され、かつ、第２のワイヤの最頂部となる。これによって、第２のワイヤと第２の半導体チップの角部との距離を確保することができ、両者の接触を回避することができる。さらに、第１の屈曲部によって、第１及び第２のワイヤとの距離を調整することができる。すなわち、第２のワイヤがリードから直接的に第２の屈曲部に延びるよりも、第２のワイヤの最頂部の高さを低くでき、かつ、第１及び第２のワイヤの距離を確保することができる。したがって、低ループで最短の第２のワイヤの引き回しを実現することができる。
【０００６】
（２）この半導体装置において、
前記第２のワイヤは、前記リードにボンディングされた後に前記第２の半導体チップの電極にボンディングされてもよい。
【０００７】
（３）この半導体装置において、
前記第１の屈曲部は、前記第１のワイヤの高さよりも低い位置に形成されてもよい。
【０００８】
（４）この半導体装置において、
前記第１の屈曲部の接線と前記リードの面とのなす前記第２の半導体チップ側の角度は、前記第１のワイヤの高さ方向の中間部の接線と前記リードの面とのなす前記第１の半導体チップ側の角度よりも小さくてもよい。
【０００９】
（５）この半導体装置において、
前記第２のワイヤのうち前記第１の屈曲部よりも前記リード側の部分の接線と、前記リードの面とのなす前記第２の半導体チップ側の角度は、前記第１のワイヤの高さ方向の中間部の接線と前記リードの面とのなす前記第１の半導体チップ側の角度よりも大きくてもよい。
【００１０】
これによって、第１の屈曲部を第１のワイヤから離すことができるので、第１及び第２のワイヤの間の距離を確保することができる。
【００１１】
（６）この半導体装置において、
前記第２の屈曲部は、前記第１の半導体チップの内側に形成されてもよい。
【００１２】
（７）この半導体装置において、
前記第２の屈曲部は、前記第２の半導体チップよりも、少なくとも前記第２のワイヤの幅の大きさ以上に高い位置に形成されてもよい。
【００１３】
これによって、第２のワイヤと第２の半導体チップの角部との接触を確実に回避することができる。
【００１４】
（８）この半導体装置において、
前記第２のワイヤは、前記第１及び第２の屈曲部をほぼ最短で結ぶように延びてもよい。
【００１５】
これによって、第２のワイヤを可能な限り短くすることができる。
【００１６】
（９）この半導体装置において、
前記リードは、基板で支持された配線パターンであってもよい。
【００１７】
（１０）本発明に係る回路基板は、上記半導体装置が実装されている。
【００１８】
（１１）本発明に係る電子機器は、上記半導体装置を有する。
【００１９】
（１２）本発明に係る半導体装置の製造方法は、積み重ねられてなる複数の半導体チップのうち第１の半導体チップと、リードと、を電気的に接続する第１のワイヤを形成し、
前記複数の半導体チップのうち前記第１の半導体チップに積み重ねられた第２の半導体チップと、前記リードと、を電気的に接続する第２のワイヤを、他の部分よりも曲率の大きい第１及び第２の屈曲部を有するように形成し、
前記第２のワイヤを、前記リードの上方に前記第１の屈曲部に至るように引き出し、前記第１の屈曲部から前記第２の半導体チップの方向に斜め上方向に引き出し、前記第２の屈曲部から下方向に引き出すことで前記第２の半導体チップに電気的に接続する。
【００２０】
本発明によれば、第１及び第２の屈曲部を有する第２のワイヤを形成する。第２の屈曲部は、第１の屈曲部よりも第２の半導体チップ側に形成し、かつ、第２のワイヤの最頂部となる。これによって、第２のワイヤと第２の半導体チップの角部との距離を確保することができ、両者の接触を回避することができる。さらに、第１の屈曲部によって、第１及び第２のワイヤとの距離を調整することができる。すなわち、第２のワイヤをリードから直接的に第２の屈曲部に引き出すよりも、第２のワイヤの最頂部の高さを低くでき、かつ、第１及び第２のワイヤの距離を確保することができる。したがって、低ループで最短の第２のワイヤの引き回しを実現することができる。
【００２１】
（１３）この半導体装置の製造方法において、
第１の屈曲部を、第１のワイヤの高さよりも低い位置に形成してもよい。
【００２２】
（１４）この半導体装置の製造方法において、
前記第１の屈曲部の接線と前記リードの面とのなす前記第２の半導体チップ側の角度を、前記第１のワイヤの高さ方向の中間部の接線と前記リードの面とのなす前記第１の半導体チップ側の角度よりも小さくするように、前記第２のワイヤを形成してもよい。
【００２３】
（１５）この半導体装置の製造方法において、
前記第２のワイヤのうち前記第１の屈曲部よりも前記リード側の部分の接線と、前記リードの面とのなす前記第２の半導体チップ側の角度を、前記第１のワイヤの高さ方向の中間部の接線と前記リードの面とのなす前記第１の半導体チップ側の角度よりも大きくするように、前記第２のワイヤを形成してもよい。
【００２４】
これによって、第１の屈曲部を第１のワイヤから離すことができるので、第１及び第２のワイヤの間の距離を確保することができる。
【００２５】
（１６）この半導体装置の製造方法において、
前記第２の屈曲部を、前記第１の半導体チップの内側に形成してもよい。
【００２６】
（１７）この半導体装置の製造方法において、
前記第２の屈曲部を、前記第２の半導体チップよりも、少なくとも前記第２のワイヤの幅の大きさ以上に高い位置に形成してもよい。
【００２７】
これによって、第２のワイヤと第２の半導体チップの角部との接触を確実に回避することができる。
【００２８】
（１８）この半導体装置の製造方法において、
前記第２のワイヤを、前記第１及び第２の屈曲部をほぼ最短で結ぶように引き出してもよい。
【００２９】
これによって、第２のワイヤを可能な限り短くすることができる。
【００３０】
（１９）この半導体装置の製造方法において、
前記リードは、基板で支持された配線パターンであってもよい。
【００３１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
【００３２】
図１〜図４は、本発明の実施の形態に係る半導体装置及びその製造方法を示す図である。図１は、本実施の形態に係る半導体装置を示す図であり、図２は、図１の部分拡大図である。本実施の形態に係る半導体装置は、複数の半導体チップ（第１及び第２の半導体チップ１０、２０を含む）と、基板３０と、複数の半導体チップにボンディングされた複数のワイヤ（第１及び第２のワイヤ４０、５０を含む）と、を含む。
【００３３】
複数の半導体チップは、立体的に積み重ねられている。半導体装置１は、スタック型（又は三次元実装型）の半導体装置と呼ばれる。図１に示す例では、複数の半導体チップは２つ（第１及び第２の半導体チップ１０、２０のみ）であるが、複数の半導体チップは３つ以上であってもよい。第１及び第２の半導体チップ１０、２０とは、複数の半導体チップのうち上下に直接的に積み重ねられた２つを指す。半導体チップは、例えば、フラッシュメモリ、ＳＲＡＭ、ＤＲＡＭ、ＡＳＩＣ又はＭＰＵなどであってもよい。複数の半導体チップの組み合わせとして、例えば、ＡＳＩＣとフラッシュメモリとＳＲＡＭ、ＳＲＡＭ同士、ＤＲＡＭ同士、あるいはフラッシュメモリとＳＲＡＭなどがある。
【００３４】
第１の半導体チップ１０の形状は限定されないが、図１に示すように直方体（立方体を含む）をなすことが多い。半導体チップ１０は、集積回路（図示しない）を有し、集積回路と電気的に接続されている少なくとも１つ（多くの場合複数）の電極１２を有する。電極１２は、第１の半導体チップ１０の面に薄く平らに形成されたパッドである。図２に示すように、電極１２は、第１の半導体チップ１０の面の端部（例えば外形の２辺又は４辺の近く）に形成されてもよい。電極１２は、アルミニウム系又は銅系の金属で形成されることが多い。なお、第１の半導体チップ１０には、電極の中央部を避けて端部を覆って、パッシベーション膜（図示しない）が形成されている。パッシベーション膜は、例えば、ＳｉＯ2、ＳｉＮ、ポリイミド樹脂などで形成することができる。
【００３５】
図１に示す例では、第２の半導体チップ２０の外形は、第１の半導体チップ１０の外形よりも小さい。こうすることで、第２の半導体チップ２０を、第１の半導体チップ１０上に、電極１２を避けて搭載することができる。第２の半導体チップ２０は、第１の半導体チップ１０の中央部に搭載されることが好ましい。
【００３６】
第２の半導体チップ２０は電極２２を有し、電極２２上にバンプ２４が設けられている。バンプ２４が設けられることで、第２のワイヤ５０のセカンドボンディングを行う場合に、下地となる電極２２を損傷させずに、第２のワイヤ５０と電極２２とを電気的に接続することができる。バンプ２４は、第２のワイヤ５０と同一材料（例えば金）で形成されることが好ましい。
【００３７】
基板３０は、半導体装置のインターポーザと呼ばれる。基板３０は、有機系（ポリイミド基板）又は無機系（セラミック基板、ガラス基板）のいずれの材料から形成されてもよく、これらの複合構造（ガラスエポキシ基板）から形成されてもよい。基板３０は、単層又は多層基板のいずれでもよい。
【００３８】
基板３０は、複数の配線からなる配線パターン（リード）３２を有する。配線パターン３２には、電気的な接続部（例えばランド）が形成されている。電気的な接続部は、平らな面に形成されることが多い。配線パターン３２は、基板１０のいずれか一方又は両面から電気的接続を図れるように形成される。例えば、図１に示すように、基板３０に複数の貫通孔３４が形成されることで、基板３０の両面から電気的接続を図れるようにしてもよい。貫通孔３４は、導電材料で埋められてもよいし、内壁面にメッキされてスルーホールとなっていてもよい。
【００３９】
図１に示すように、第１の半導体チップ１０は、電極１２が上側（基板３０とは反対側）を向いて実装されている。第２の半導体チップ２０は、電極２２が上側（第１の半導体チップ１０とは反対側）を向いて実装されている。
【００４０】
第１のワイヤ４０は、第１の半導体チップ１０と配線パターン３２とを電気的に接続する。第１の半導体チップ１０には、電極１２の個数に対応して、複数の第１のワイヤ４０が設けられる。第１のワイヤ４０は、ボールボンディング法を適用することで形成されてもよい。詳しくは、ツール（例えばキャピラリ）の外部に引き出された第１のワイヤ４０の先端部がボール状に溶融されて、その先端部が電極１２に熱圧着される（超音波振動も併用すると好ましい）ことで、第１のワイヤ４０が電極１２に電気的に接続されてもよい。その場合、第１のワイヤ４０の先端部はバンプ４２となる。その後、第１のワイヤ４０は、配線パターン３２にボンディングされる。
【００４１】
変形例として、第１のワイヤ４０は、基板３０の配線パターン３２にボンディングされた後に第１の半導体チップ１０の電極１２にボンディングされることで形成されてもよい。その場合、ボンディング前に、第１の半導体チップ１０の電極１２上に、電極１２の損傷を防止するため、バンプを設けておくことが好ましい。なお、第１のワイヤ４０の形態（例えばループ形状）はこれらの内容に限定されない。
【００４２】
第２のワイヤ５０は、第２の半導体チップ２０と配線パターン３２とを電気的に接続する。第２の半導体チップ２０には、電極２２の個数に対応して、複数の第２のワイヤ５０が設けられる。第２のワイヤ５０は、第１のワイヤ４０と共通の配線に電気的に接続されてもよいし、異なる配線に電気的に接続されてもよい。第２のワイヤ４０もボールボンディング法を適用することで形成されてもよい。図２に示すように、第２のワイヤ５０を、基板３０の配線パターン３２に最初にボンディングした場合には、配線パターン３２上にバンプ５２が設けられる。その後、第２のワイヤ５０は、電極２２上のバンプ２４にボンディングされる。
【００４３】
第２のワイヤ５０は、第１及び第２の屈曲部５４、５６を有する。第１及び第２の屈曲部５４、５６は、第２のワイヤ５０の他の部分よりも曲率が大きい（又は曲率半径が小さい）。言い換えれば、第２のワイヤ５０のうち曲率の最大の部分が、第１又は第２の屈曲部５４、５６のいずれか一方に相当し、曲率の２番目に大きい部分がいずれか他方に相当する。第１及び第２の屈曲部５４、５６は、いずれが最大の曲率であっても構わない。
【００４４】
第１の屈曲部５４は、第２の屈曲部５６よりも基板３０（詳しくは配線パターン３２）側に形成されている。すなわち、第２のワイヤ５０には、第１の屈曲部５４が形成され、第１の屈曲部５４よりも第２の半導体チップ２０側に第２の屈曲部５６が形成されている。
【００４５】
図２に示すように、第１の屈曲部５４は、基板３０（詳しくは配線パターン３２）の上方に配置されてもよい。図２に示す例では、第１の屈曲部５４は、配線パターン３２の接合部（例えばバンプ５２）から平面的にずれた位置に形成されている。すなわち、第２のワイヤ５０は、配線パターン３２から第２の半導体チップ２０に近づく方向に斜めに延びている。その場合、第２のワイヤ５０のうち第１の屈曲部５４よりも配線パターン３２側の部分の接線Ｌ1（実際には複数の接線のいずれか１つ）と、配線パターン３２の面（又は基板３０の面）と、のなす角度θ1（第２の半導体チップ側の角度）は、自由に決定することができる。そして、角度θ1は、第１のワイヤ４０の高さ方向の中間部４４（例えば高さ方向の中点及びその付近）の接線Ｌ3（実際には複数の接線のいずれか１つ）と、配線パターン３２の面（又は基板３０の面）と、のなす角度θ3（第１の半導体チップ側の角度）よりも大きいことが好ましい。こうすることで、第１の屈曲部５４を第１のワイヤ４０から離すことができるので、第１及び第２のワイヤ４０、５０の間の距離を確保することができる。
【００４６】
変形例として、第２のワイヤ５０が配線パターン３２からほぼ真上に延びることで、第１の屈曲部５４が配線パターン３２の接合部（例えばバンプ５２）のほぼ真上に形成されてもよい。
【００４７】
図２に示すように、第１の屈曲部５４は、第１のワイヤ４０の高さよりも低い位置に形成されてもよい。第１の屈曲部５４の高さ方向の位置は、配線パターン３２上の第１及び第２のワイヤ４０、５０の各接合部間の距離や、第２のワイヤ５０の第１の屈曲部５４に至るまでの傾斜角度などを考慮して決めればよい。あるいは、第１の屈曲部５４は、第２の半導体チップ２０の高さよりも低い位置に形成されてもよい。
【００４８】
図２に示す例では、第１の屈曲部５４の接線Ｌ2と、配線パターン３２の面（又は基板３０の面）と、のなす角度θ2（第２の半導体チップ側の角度）は、上述の第１のワイヤ４０の角度θ3よりも小さい。すなわち、
θ1＞θ3＞θ2
の関係を有してもよい。こうすることで、第２のワイヤ５０を、第１のワイヤ４０と接触するのを回避できる程度に上方に引き上げるとともに、ループ形状の高さを可能な限り低くすることができる。
【００４９】
第２のワイヤ５０は、第１の屈曲部５４から第２の半導体チップ２０の方向に、斜め上方向（基板３０とは反対方向）に延びている。すなわち、第２のワイヤ５０は、配線パターン３２の面（又は基板３０の面）と平行な面を基準として、それよりも斜め上方向に延びている。
【００５０】
第２の屈曲部５６は、第２のワイヤ５０の最頂部となる。すなわち、第２の屈曲部５６の接線（図示しない）は、配線パターン３２の面（又は基板３０の面）と平行になる。図２に示すように、第２の屈曲部５６は、第１の半導体チップ１０の内側に配置されてもよい。すなわち、第２の屈曲部５６は、第１の半導体チップ１０の平面視において、第１の半導体チップ１０の範囲内に配置されてもよい。
【００５１】
第２の屈曲部５６は、第２の半導体チップ２０の面よりも高い位置に配置されている。第２の屈曲部５６は、第２の半導体チップ２０よりも、少なくとも第２のワイヤ５０の幅（径）の大きさ以上に高い位置に形成されている。こうすることで、図２に示すように、第２のワイヤ５０と第２の半導体チップ２０の角部（エッジ）２６との接触を確実に回避することができる。例えば、第２の屈曲部５６は、第２のワイヤ５０の幅（例えば約２５μｍ）の大きさの約１〜２倍の高さ（例えば約２５〜５０μｍ）に配置されてもよい。
【００５２】
第２のワイヤ５０は、第２の屈曲部５６から下方向（基板３０の方向）に延びている。詳しくは、第２のワイヤ５０は、配線パターン３２の面（又は基板３０の面）と平行な面を基準としてそれよりも下方向に延びて、第２の半導体チップ２０の電極２２（図２では電極２２上のバンプ２４）に電気的に接続されている。
【００５３】
第２のワイヤ５０は、第１及び第２の屈曲部５４、５６をほぼ最短で結ぶように延びている。すなわち、第２のワイヤ５０のうち、第１及び第２の屈曲部５４、５６の間の部分は、直線になっていてもよい。こうすることで、第２のワイヤを可能な限り短くすることができる。
【００５４】
図１に示す例では、半導体装置１は、基板３０上で、第１及び第２の半導体チップ１０、２０を封止する封止部６０を有する。封止部６０は、樹脂封止部であってもよい。封止には、金型を使用すればよい。例えば、トランスファモールドを適用して、基板３０上に封止部６０を形成してもよい。あるいは、ポッティング法を適用することで封止部６０を形成してもよい。
【００５５】
図１に示す例では、半導体装置１は、複数の外部端子６２を有する。外部端子６２は、ハンダボールであってもよい。外部端子６２は、配線パターン３２に電気的に接続されている。貫通穴３４の位置に外部端子６２が形成されてもよい。第１及び第２の半導体チップ１０、２０と電気的に接続される配線パターン３２を所定形状にパターニングすることで、外部端子６２を基板３０における平面的に広がる領域に設けることができる。すなわち、半導体装置にピッチ変換されてなる外部端子６２を設けることができるので、回路基板（マザーボード）への搭載を容易に行うことができる。
【００５６】
変形例として、基板３０の配線パターン３２の一部を延出し、そこから外部接続を図るようにしてもよい。配線パターン３２の一部をコネクタのリードとしたり、コネクタを基板３０上に実装してもよい。さらに、積極的に外部端子６２を形成せず回路基板への実装時に回路基板側に塗布されるハンダクリームを利用し、その溶融時の表面張力で結果的に外部端子を形成してもよい。その半導体装置は、いわゆるランドグリッドアレイ型の半導体装置である。
【００５７】
上述の例とは別に、配線パターン３２に換えて、リードフレームを加工して形成されたリードに、複数の半導体チップを電気的に接続してもよい。その場合、リードは、部材に支持されずに自由端になっている。リードはインナーリード及びアウターリードを有し、インナーリードの部分に第１及び第２のワイヤ４０、５０がボンディングされる。第１及び第２の半導体チップ１０、２０は、ダイパッドに搭載してもよい。あるいは、ダイパッドが形成されない場合には、放熱部材（例えばヒートシンク）を設けて、そこに第１及び第２の半導体チップ１０、２０を搭載してもよい。
【００５８】
本実施の形態に係る半導体装置によれば、第２のワイヤ５０には、第１及び第２の屈曲部５４、５６が形成されている。第２の屈曲部５６は、第１の屈曲部５４よりも第２の半導体チップ２０側に形成され、かつ、第２のワイヤ５０の最頂部となる。これによって、第２のワイヤ５０と第２の半導体チップ２０の角部との距離を確保することができ、両者の接触を回避することができる。さらに、第１の屈曲部５４によって、第１及び第２のワイヤ４０、５０との距離を調整することができる。すなわち、第２のワイヤ５０がリード（配線パターン３２）から直接的に第２の屈曲部５６に延びるよりも、第２のワイヤ５０の最頂部の高さを低くでき、かつ、第１及び第２のワイヤ４０、５０の距離を確保することができる。これによって、第２のワイヤ５０が倒れにくくなり、また、封止工程で封止材で流されるのを防止することができる。したがって、低ループで最短の第２のワイヤ５０の引き回しを実現することができる。
【００５９】
図３及び図４は、本実施の形態に係る半導体装置の製造方法の一部を示す図である。本実施の形態に係る半導体装置の製造方法は、上述の内容から選択したいずれかの構成に至るために必要なプロセスを含み、上述の内容と重複する部分は省略する。
【００６０】
図３に示すように、基板３０に第１及び第２の半導体チップ１０、２０を搭載した後、第１の半導体チップ１０と配線パターン３２とを第１のワイヤ４０によって電気的に接続する。第１のワイヤ４０の形成工程は、すでに周知の内容を適用することができる。
【００６１】
第２のワイヤ５０が支持されたツール（例えばキャピラリ）を用意する。第２のワイヤ５０は、金などの導電材料で形成されている。ツール７０は、穴を有し、穴７２の内側に第２のワイヤ５０が挿通されている。ツール７０は、図示しない支持体（例えば超音波ホーン）によって、図示しない製造装置の本体（ワイヤボンダー）に支持されている。第２のワイヤ５０は、クランパ７４の開閉によって、上下方向に移動可能になっている。そして、ツール７０の開口端部７６が第２のワイヤ５０の一部（ボール状に形成される先端部）を押圧できるようになっている。
【００６２】
ツール７０を、配線パターン３２の上方に配置し、第２のワイヤ５０のうち、ツール７０の外部に引き出された先端部をボール状（又は塊状）に形成する。熱エネルギー（例えば放電又はガス炎）によって、先端部を溶融させてボール状に形成してもよい。
【００６３】
そして、図３に示すように、第２のワイヤ５０を配線パターン３２にボンディングする。その後に、第２のワイヤ５０を、第１及び第２の屈曲部５４、５６を形成して、第２の半導体チップ２０の方向に引き出す。第２の半導体チップ２０の電極２２上にバンプ２４を形成しておけば、ボンディング時に電極２２を損傷させずに済む。
【００６４】
図４に示すように、第２のワイヤ５０の一部をバンプ２４にボンディングする。詳しくは、開口端部７６における第２のワイヤ５０がすでに引き出された側で、第２のワイヤ５０の一部をボンディングする。その後、第２のワイヤ５０をバンプ２４上で引きちぎる。こうして、第２のワイヤ５０を、第１のワイヤ４０の上方に形成することができる。なお、第１のワイヤ４０も上述と同様の工程で形成してもよい。
【００６５】
本実施の形態の半導体装置の製造方法によれば、上述の効果を達成することができる。
【００６６】
図５には、上述の実施の形態を適用した回路基板が示されている。半導体装置１は、回路基板１０００に実装されている。回路基板１０００には、例えば、ガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板１０００には例えば銅等からなる配線パターン１１００が所望の回路となるように形成されていて、配線パターン１１００と半導体装置の外部端子６２とが接合されている。
【００６７】
本発明の実施の形態に係る半導体装置を有する電子機器として、図６にはノート型パーソナルコンピュータ２０００が示され、図７には携帯電話３０００が示されている。
【００６８】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１は、本発明の実施の形態に係る半導体装置を示す図である。
【図２】図２は、図１の部分拡大図である。
【図３】図３は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図４】図４は、本発明の実施の形態に係る半導体装置の製造方法を示す図である。
【図５】図５は、本発明の実施の形態に係る回路基板を示す図である。
【図６】図６は、本発明の実施の形態に係る電子機器を示す図である。
【図７】図７は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
１０ 第１の半導体チップ
２０ 第２の半導体チップ
３０ 基板
３２ 配線パターン
４０ 第１のワイヤ
５０ 第２のワイヤ
５４ 第１の屈曲部
５６ 第２の屈曲部
Claims (15)
- リードと、
積み重ねられてなる複数の半導体チップと、
前記複数の半導体チップのうち第１の半導体チップと、前記リードと、を電気的に接続する第１のワイヤと、
前記複数の半導体チップのうち前記第１の半導体チップに積み重ねられた第２の半導体チップと、前記リードと、を電気的に接続する第２のワイヤと、
前記第２のワイヤに形成され、他の部分よりも曲率の大きい第１及び第２の屈曲部と、
を含み、
前記第２のワイヤは、前記リードの上方に前記第１の屈曲部に至るように延びてなり、前記第１の屈曲部から前記第２の半導体チップの方向に斜め上方向に延びてなり、前記第２の屈曲部から下方向に延びることで前記第２の半導体チップに電気的に接続され、
前記第１の屈曲部は、前記第１のワイヤの高さよりも低い位置に形成されてなる半導体装置。 - リードと、
積み重ねられてなる複数の半導体チップと、
前記複数の半導体チップのうち第１の半導体チップと、前記リードと、を電気的に接続する第１のワイヤと、
前記複数の半導体チップのうち前記第１の半導体チップに積み重ねられた第２の半導体チップと、前記リードと、を電気的に接続する第２のワイヤと、
前記第２のワイヤに形成され、他の部分よりも曲率の大きい第１及び第２の屈曲部と、
を含み、
前記第２のワイヤは、前記リードの上方に前記第１の屈曲部に至るように延びてなり、前記第１の屈曲部から前記第２の半導体チップの方向に斜め上方向に延びてなり、前記第２の屈曲部から下方向に延びることで前記第２の半導体チップに電気的に接続され、
前記第１の屈曲部の接線と前記リードの面とのなす前記第２の半導体チップ側の角度は、前記第１のワイヤの高さ方向の中間部の接線と前記リードの面とのなす前記第１の半導体チップ側の角度よりも小さく、
前記第２のワイヤのうち前記第１の屈曲部よりも前記リード側の部分の接線と、前記リードの面とのなす前記第２の半導体チップ側の角度は、前記第１のワイヤの高さ方向の中間部の接線と前記リードの面とのなす前記第１の半導体チップ側の角度よりも大きい半導体装置。 - 請求項１又は２記載の半導体装置において、
前記第２のワイヤは、前記リードにボンディングされた後に前記第２の半導体チップの電極にボンディングされてなる半導体装置。 - 請求項１から３のいずれかに記載の半導体装置において、
前記第２の屈曲部は、前記第１の半導体チップの内側に形成されてなる半導体装置。 - 請求項１から４のいずれかに記載の半導体装置において、
前記第２の屈曲部は、前記第２の半導体チップよりも、少なくとも前記第２のワイヤの幅の大きさ以上に高い位置に形成されてなる半導体装置。 - 請求項１から５のいずれかに記載の半導体装置において、
前記第２のワイヤは、前記第１及び第２の屈曲部を最短で結ぶように延びてなる半導体装置。 - 請求項１から６のいずれかに記載の半導体装置において、
前記リードは、基板で支持された配線パターンである半導体装置。 - 請求項１から７のいずれかに記載の半導体装置が実装された回路基板。
- 請求項１から７のいずれかに記載の半導体装置を有する電子機器。
- 積み重ねられてなる複数の半導体チップのうち第１の半導体チップと、リードと、を電気的に接続する第１のワイヤを形成し、
前記複数の半導体チップのうち前記第１の半導体チップに積み重ねられた第２の半導体チップと、前記リードと、を電気的に接続する第２のワイヤを、他の部分よりも曲率の大きい第１及び第２の屈曲部を有するように形成し、
前記第２のワイヤを、前記リードの上方に前記第１の屈曲部に至るように引き出し、前記第１の屈曲部から前記第２の半導体チップの方向に斜め上方向に引き出し、前記第２の屈曲部から下方向に引き出すことで前記第２の半導体チップに電気的に接続し、
第１の屈曲部を、第１のワイヤの高さよりも低い位置に形成する半導体装置の製造方法。 - 積み重ねられてなる複数の半導体チップのうち第１の半導体チップと、リードと、を電気的に接続する第１のワイヤを形成し、
前記複数の半導体チップのうち前記第１の半導体チップに積み重ねられた第２の半導体チップと、前記リードと、を電気的に接続する第２のワイヤを、他の部分よりも曲率の大きい第１及び第２の屈曲部を有するように形成し、
前記第２のワイヤを、前記リードの上方に前記第１の屈曲部に至るように引き出し、前記第１の屈曲部から前記第２の半導体チップの方向に斜め上方向に引き出し、前記第２の屈曲部から下方向に引き出すことで前記第２の半導体チップに電気的に接続し、
前記第１の屈曲部の接線と前記リードの面とのなす前記第２の半導体チップ側の角度を、前記第１のワイヤの高さ方向の中間部の接線と前記リードの面とのなす前記第１の半導体チップ側の角度よりも小さくするように、前記第２のワイヤを形成し、
前記第２のワイヤのうち前記第１の屈曲部よりも前記リード側の部分の接線と、前記リードの面とのなす前記第２の半導体チップ側の角度を、前記第１のワイヤの高さ方向の中間部の接線と前記リードの面とのなす前記第１の半導体チップ側の角度よりも大きくするように、前記第２のワイヤを形成する半導体装置の製造方法。 - 請求項１１記載の半導体装置の製造方法において、
前記第２の屈曲部を、前記第１の半導体チップの内側に形成する半導体装置の製造方法。 - 請求項１１又は１２記載の半導体装置の製造方法において、
前記第２の屈曲部を、前記第２の半導体チップよりも、少なくとも前記第２のワイヤの幅の大きさ以上に高い位置に形成する半導体装置の製造方法。 - 請求項１１から１３のいずれかに記載の半導体装置の製造方法において、
前記第２のワイヤを、前記第１及び第２の屈曲部を最短で結ぶように引き出す半導体装置。 - 請求項１１から１４のいずれかに記載の半導体装置の製造方法において、
前記リードは、基板で支持された配線パターンである半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002048321A JP3888438B2 (ja) | 2002-02-25 | 2002-02-25 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| CNB031037801A CN1314119C (zh) | 2002-02-25 | 2003-02-19 | 半导体装置及其制造方法、电路板和电子仪器 |
| US10/370,699 US6770511B2 (en) | 2002-02-25 | 2003-02-24 | Semiconductor device, and its manufacturing method, circuit substrate, and electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002048321A JP3888438B2 (ja) | 2002-02-25 | 2002-02-25 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003249621A JP2003249621A (ja) | 2003-09-05 |
| JP3888438B2 true JP3888438B2 (ja) | 2007-03-07 |
Family
ID=27784558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002048321A Expired - Fee Related JP3888438B2 (ja) | 2002-02-25 | 2002-02-25 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6770511B2 (ja) |
| JP (1) | JP3888438B2 (ja) |
| CN (1) | CN1314119C (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100802393B1 (ko) * | 2007-02-15 | 2008-02-13 | 삼성전기주식회사 | 패키지 기판 및 그 제조방법 |
| US20110123796A1 (en) * | 2009-11-20 | 2011-05-26 | E.I. Dupont De Nemours And Company | Interposer films useful in semiconductor packaging applications, and methods relating thereto |
| CN102074543B (zh) * | 2009-11-20 | 2012-08-29 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体封装基座 |
| CN102456824A (zh) * | 2010-10-21 | 2012-05-16 | 展晶科技(深圳)有限公司 | 发光二极管封装结构 |
| KR101805118B1 (ko) * | 2011-05-30 | 2017-12-05 | 엘지이노텍 주식회사 | 발광소자패키지 |
| CN112666776B (zh) * | 2019-09-29 | 2022-09-02 | 宁波舜宇光电信息有限公司 | 发射模组及其制造方法、深度信息获取模组以及电子设备 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5874781A (en) * | 1995-08-16 | 1999-02-23 | Micron Technology, Inc. | Angularly offset stacked die multichip device and method of manufacture |
| JP2914337B2 (ja) * | 1997-02-27 | 1999-06-28 | 日本電気株式会社 | ワイヤボンディング装置 |
| US6161753A (en) * | 1999-11-01 | 2000-12-19 | Advanced Semiconductor Engineering, Inc. | Method of making a low-profile wire connection for stacked dies |
| JP3768761B2 (ja) * | 2000-01-31 | 2006-04-19 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| US6391759B1 (en) * | 2000-04-27 | 2002-05-21 | Advanced Semiconductor Engineering, Inc. | Bonding method which prevents wire sweep and the wire structure thereof |
| JP3370646B2 (ja) * | 2000-06-02 | 2003-01-27 | 株式会社新川 | 半導体装置 |
| US6429536B1 (en) * | 2000-07-12 | 2002-08-06 | Advanced Semiconductor Engineering, Inc. | Semiconductor device |
| US6340846B1 (en) * | 2000-12-06 | 2002-01-22 | Amkor Technology, Inc. | Making semiconductor packages with stacked dies and reinforced wire bonds |
-
2002
- 2002-02-25 JP JP2002048321A patent/JP3888438B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-19 CN CNB031037801A patent/CN1314119C/zh not_active Expired - Fee Related
- 2003-02-24 US US10/370,699 patent/US6770511B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003249621A (ja) | 2003-09-05 |
| US20030207510A1 (en) | 2003-11-06 |
| CN1314119C (zh) | 2007-05-02 |
| CN1441495A (zh) | 2003-09-10 |
| US6770511B2 (en) | 2004-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3865055B2 (ja) | 半導体装置の製造方法 | |
| JP3935370B2 (ja) | バンプ付き半導体素子の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| CN103582946B (zh) | 具有到封装表面的线键合的封装堆叠组件 | |
| JP3722209B2 (ja) | 半導体装置 | |
| JP3584930B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2609382B2 (ja) | 半導体装置 | |
| JP3573133B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2008166439A (ja) | 半導体装置およびその製造方法 | |
| JP2008103685A (ja) | 半導体装置及びその製造方法 | |
| US20080274588A1 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic instrument | |
| JP5358089B2 (ja) | 半導体装置 | |
| JP3818359B2 (ja) | 半導体装置、回路基板及び電子機器 | |
| JP3888438B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2009054684A (ja) | 半導体ｐｏｐ装置 | |
| KR100833187B1 (ko) | 반도체 패키지의 와이어 본딩방법 | |
| JP3824545B2 (ja) | 配線基板、それを用いた半導体装置、それらの製造方法 | |
| CN222690682U (zh) | 一种功率器件MOS堆叠封装Bumpless引线键合结构 | |
| JP3850712B2 (ja) | 積層型半導体装置 | |
| US9966364B2 (en) | Semiconductor package and method for fabricating the same | |
| JP2004221264A (ja) | 半導体装置及びその製造方法 | |
| JP2004207292A (ja) | ワイヤボンディング方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3973309B2 (ja) | 半導体装置 | |
| JP4544407B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| CN116469840A (zh) | 封装结构及其制造方法 | |
| JP2005353704A (ja) | 積層型半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041014 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060626 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060705 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060825 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061121 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3888438 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131208 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |