JP4551013B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4551013B2 JP4551013B2 JP2001100001A JP2001100001A JP4551013B2 JP 4551013 B2 JP4551013 B2 JP 4551013B2 JP 2001100001 A JP2001100001 A JP 2001100001A JP 2001100001 A JP2001100001 A JP 2001100001A JP 4551013 B2 JP4551013 B2 JP 4551013B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- leads
- bonding tool
- lead
- inner leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子の電極パッドにインナーリードを接合する半導体装置の製造方法に関し、特に、複数のインナーリードを同時にボンディングツールによって押圧して接合する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年半導体デバイスへの実装技術の重要性はデバイスの高機能化と高集積化に伴い増加し、特にＬＳＩの配線ルール縮小に伴い狭ピッチ化する入出力端子への接続技術の重要性が高まっている。ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）技術は、ＩＬＢ（Ｉｎｎｅｒ Ｌｅａｄ Ｂｏｎｄｉｎｇ）プロセスによって狭ピッチでインナーリードを半導体デバイスの入出力端子に接続可能な技術として応用されている。
【０００３】
現在一般的なＴＡＢ技術では半導体チップの電極パッド上、またはインナーリード上に金バンプを形成し、これを介して両者の接合を得ることが一般的である。しかし金バンプの形成は組立コストの増加および工期の長期化というデメリットを抱えている。この問題を解決する技術として、バンプ形成工程を省いたバンプレスＩＬＢ法が提案されている。
【０００４】
図９ａおよび図９ｂは、バンプレスＩＬＢ法によるボンディングの形態を模式的に示したものである。ＴＡＢテープのインナーリード１を半導体チップ２のアルミパッド３上に配置し、超音波ボンディングが可能なシングルポイントボンダーをＩＬＢツール４として用い、リードを１本ずつ押圧しながらＩＬＢツールに超音波を印加し、インナーリード１とアルミパッド３とを接合する超音波併用熱圧着方式により直接接合する。バンプ形成を必要としない反面、デバイスの入出力端子増加に伴ってインナーリードが増加して、１パッケージあたりのボンディング時間が増加して生産性が低下するという問題があった。
【０００５】
複数のインナーリード１を一括してアルミパッド３に押圧して接合するセミギャング方式では、接合の際に押圧リードの本数に関わらず同一ボンディング条件で接合を行うか、または押圧するインナーリード１の数毎にボンディング条件の設定を行っていた。または一括して接合を行うインナーリード１のペアを形成する際に、インナーリード１が不足しないようにテープの設計を行っていた。
【０００６】
しかし、押圧するインナーリード１の本数に関わらず同一条件でボンディングする場合には、一括して押圧するインナーリード１の本数が異なると、インナーリード１一本あたりの荷重が異なるために過剰変形が発生し、リード間ショートおよびリードネック強度低下発生の可能性があった。また、一括して押圧する本数毎に荷重および超音波設定を決定することは作業の煩雑さを招くことになる。また、一括して押圧するインナーリード１のペアを形成するためにダミーリードを用いると、ＴＡＢテープの設計自由度に制限を与えてしまうという問題があった。
【０００７】
一方、インナーリード１とアルミパッド３を接合する別の手段として、ギャングボンディングによって全てのインナーリード１を一括して接合する手法があるが、ボンディングツールに高精度の平面度が要求され、その調整が困難であった。
【発明が解決しようとする課題】
以上の従来技術の問題点を解決するために本願発明は、一括してインナーリードをボンディングしてパッケージあたりのボンディング所要時間を短縮すると共に、インナーリードの過剰変形を低減することができる半導体製造方法を提供することを課題とする。
【０００８】
【課題を解決するための手段】
前記課題を解決するための本願発明の半導体装置の製造方法は、複数の接続用電極パッドを備えた半導体素子に、底面形状が長方形のボンディングツールによって複数のインナーリードを一括して押圧して接合する半導体装置製造方法において、前記ボンディングツールが一回の押圧工程で同時に押圧する前記インナーリードの本数が常に同じ本数となるように、接合済みインナーリードと未接合インナーリードとを、同時に一括して前記ボンディングツールで押圧する工程を含み、前記長方形のボンディングツールを、前記接続用電極パッドの配列に対応させて回転させ、前記長方形のボンディングツールの回転は、前記ボンディングツールの短辺がインナーリードの延伸方向と平行となるようにし、前記長方形のボンディングツールの回転によって常にインナーリードの延伸方向と平行な方向に超音波を印可することを特徴とする。
【０００９】
接合済みのインナーリードを再度未接合のインナーリードと共に押圧することにより、押圧時にボンディングツールに印加する荷重を変更することなく、インナーリード一本あたりへの荷重を同等にすることが可能であるため、未接合インナーリードの本数が一回の押圧設定数よりも少ない場合にも、荷重のばらつきによるインナーリードの過剰変形を抑制することが可能である。そのため、インナーリードの過剰変形に起因するインナーリードの短絡を防止することができ、電極パッドのピッチを減少させることが可能なため、半導体パッケージのサイズ縮小化を図ることが可能となる。
【００１０】
また、押圧するインナーリードの本数が常に同じ本数であるため、ボンディングツールに印加する荷重を変更することなく、インナーリード一本あたりへの荷重を一定にすることが可能であるため、未接合インナーリードの本数が一回の押圧設定数よりも少ない場合にも、荷重のばらつきによるインナーリードの過剰変形を抑制することが可能である。そのため、インナーリードの過剰変形に起因するインナーリードの短絡を防止することができ、電極パッドのピッチを減少させることが可能なため、半導体パッケージのサイズ縮小化を図ることが可能となる。
【００１１】
さらに、長方形の底面形状を持つボンディングツールで押圧を行うことにより、一括して押圧して接合することが可能なインナーリードの本数が増加し、ボンディングに要する時間を短縮することが可能となる。これにより、製造工程全体の時間短縮を図ることが可能となるため、製造コストの低減を行うことが可能となる。
【００１２】
しかも電極パッドの配列方向に対応してボンディングツールを回転させることにより、超音波や熱をボンディングツールに印加する方向とインナーリードの方向とを一致させることができ、ボンディングツールの方向に起因する異方性をインナーリードに影響させることなく接合を行うことが可能となる。このため、半導体素子を回転させることなく全ての電極パッドにインナーリードを均一に接合することが可能となる。
【００１３】
また前記複数の前記インナーリードを含むＴＡＢテープによって、前記接続用電極パッドへの前記インナーリードの供給を行うことができる。
【００１４】
TABテープでインナーリードの供給を行うことで、半導体素子に応じて簡便にインナーリードの供給を行うことが可能となり、製品の多品種化に柔軟に対応することが可能となる。
【００１５】
また前記ボンディングツールによる前記インナーリードの前記接続用電極パッドへの接合に、超音波方式及び超音波併用熱圧着方式の何れか一の方式を用いることができる。
【００１６】
本発明の半導体製造方法は、電極パッドとインナーリードの接合に用いられる接合方式に依存せずに過剰変形を低減可能であるために、所望の半導体素子の形状や特性に最適な接合方式を選択することにより、製造コストおよび製造時間および接合信頼性に応じた製造方法とすることが可能となる。
【００１９】
前記半導体素子は第１の辺と第１の辺に直交する第２の辺とを備え、前記接続用電極パッドは第１の辺と第２の辺のそれぞれに沿って配列されており、前記接合済みインナーリードと未接合インナーリードとを同時一括で前記ボンディングツールで押圧する工程で第１の辺に沿って配列された接続用電極パッドをボンディングする工程と、前記ボンディングツールを、前記第２の辺にそって配列された接続用電極パッドの配列に対応させて９０度回転させて第２の辺をボンディングする工程とを含むようにしてもよい。
【００２０】
【実施の形態】
以下、本発明の実施の形態について図を参照しながら説明する。以下は本発明の一実施形態であって本発明を限定するものではない。
【００２１】
図１ａにシングルポイントボンダーを用いたセミギャングＩＬＢ法の原理図を示す。半導体素子２は第１の辺と第１の辺に直交する第２の辺とを備え、接続用電極パッド３は第１の辺と第２の辺のそれぞれに沿って配列されている。底面形状が正方形のボンディングツール４を用いることでチップ２各辺において等しい接合領域を得ることができる。この場合一括接合可能なリード１の本数はパッドサイズにより制約を受ける。この制約を回避するため、図１ｂのように底面形状を長方形としてボンドヘッドに回転機構を備えることでＩＬＢツール４を接合領域の形状に適合させてボンディングを行うことが可能となる。
これにより一括接合リード１の本数の増加させることが可能となり、またパッド３開口長縮小に対応したツール設計を行うことが可能となる。
【００２２】
接合済みインナーリードと未接合インナーリードとを同時一括で前記ボンディングツール４で押圧する工程で第１の辺に沿って配列された接続用電極パッド３をボンディングする工程と、前記ボンディングツール４を、前記第２の辺にそって配列された接続用電極パッド３の配列に対応させて９０度回転させて第２の辺をボンディングする工程とを行う。
ボンドヘッド４が回転することによってツール設計自由度が拡大されると共に、接合性に影響を及ぼす。図１ａに示す非回転ヘッド４では、接合を得るために印可する超音波の方向はインナーリード１の方向に関わらず一定であった。そのため、超音波によるＩＬＢツール４の振幅方向がインナーリード１と垂直になると、圧延されたインナーリード１の幅が接合部では大きくなる傾向がみられた。一方、図１ｂに示す回転ヘッド４では、常にインナーリード１と平行に超音波を印加することが可能であるため、接合部の過剰な変形を抑制することが可能である。
【００２３】
図２に超音波を印加する各方向における接合部のインナーリード幅およびインナーリードの引張強度測定による接合強度およびＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）写真を示す。インナーリードに垂直に超音波を印加した場合には、インナーリード１が過剰に変形して幅が１６．６μｍから１９．８μｍへと拡大し、それに伴いアルミパッド３との接合強度が５．６ｇｆから４．６ｇｆへと低下していることがわかる。
【００２４】
パッド開口長４０μｍ×６０μｍ（５０μｍパッドピッチ）対応のボンディングツールにより１０本のインナーリードを一括して接合した場合の接合性評価を実施した、このときの１リードあたりの接合時間は２０ｍｓｅｃであった。リード幅およびリード高さおよび接合強度の測定値を図３に示す。接合部リード形状および接合強度に大きな差はなく、接合強度は平均で５．５ｇｆ程度得られていることが確認された。ここではインナーリード１とアルミパッドの接合方法として超音波併用熱圧着方式を例示したが、超音波接合のみでもよく、熱圧着方式のみでもよく、また、共晶接合方式を用いても良い。
【００２５】
図４に示されるように、リードが存在しない空きパッドが存在する場合、同時に接続されるリード本数が目標とする数に満たないため、１リードあたりに加わる荷重が増加することから、リードの過剰変形によるショート不良発生の可能性が考えられる。図５に示すように、６リードを一括接合に対して空きパッド２個まではリード変形状態および接合強度に大きな差は見られなかったが、空きパッドの増加に伴いリード幅が増加する傾向が観測された。
【００２６】
一括接合時の不足分のリードを補い、リードの過剰変形を防止する手段として、図６に示す１度押圧されたリードを再度押圧する２回押圧を実施した。一回目の押圧でのみ押圧されるリードを通常ボンディングリード、１回目と２回目の押圧で押圧されるリードを２回押圧リード、２回目の押圧でのみ押圧されるリードを２回押圧隣接リードとする。
【００２７】
通常ボンディングと２回押圧と２回押圧隣接リードの評価の結果を図７に示す。全てのリードにおいてリード幅１７．０μｍ程度、リード厚１４．６μｍ程度、接合強度６．０ｇｆ程度であり、通常ボンディングおよび２回押圧部および２回押圧隣接部のリード形状および接合強度に大きな差は見られず、均質な接合が得られていることが確認された。
【００２８】
一括接合可能なリード数の増加によりボンディング時間の短縮が可能となることから、生産性の向上が期待される。図８に５０μｍパッドピッチ、インナーリード数５８０リードパッケージにおける１パッケージあたりのボンディング時間の比較を示す。１０リード一括接合時における１パッケージあたりのボンディング時間は１１．８ｓｅｃであり、マルチリードＩＬＢ化することで大幅にボンディング時間の短縮が可能であることが確認された。
【００２９】
これらの結果から、一括接合リード数整合の為にリードを追加することなく均一な接合が得られることが確認され、回転ヘッド方式によるセミギャングＩＬＢ法が高い汎用性を持つことがわかる。また、１リードあたり２０ｍｓｅｃの高速ボンディングを可能にする接続技術であることがわかる。
【００３０】
【発明の効果】
一括接合ペア形成にリードが不足する時、ボンディング済みリードと未ボンディングリードによって一括接合ペアを形成するため、ペア形成のためのダミーリードを用いることなく、１リードあたりの印可荷重が均一な条件下でリード接合が可能となる。またボンディング済みリードによって一括接合リード数は均一となっているため、１リードあたりの荷重は一定であり、ボンディングポイント毎に条件設定をする必要はない。また本発明に用いるボンディングツールは全リードを一括接合するギャングボンディングに用いるツールと比較して、その押圧部面積は小さいためツール平行調整は容易となる。
【００３１】
接合済みのインナーリードを再度未接合のインナーリードと共に押圧することにより、押圧時にボンディングツールに印加する荷重を変更することなく、インナーリード一本あたりへの荷重を同等にすることが可能であるため、未接合インナーリードの本数が一回の押圧設定数よりも少ない場合にも、荷重のばらつきによるインナーリードの過剰変形を抑制することが可能である。そのため、インナーリードの過剰変形に起因するインナーリードの短絡を防止することができ、電極パッドのピッチを減少させることが可能なため、半導体パッケージのサイズ縮小化を図ることが可能となる。
【００３２】
TABテープでインナーリードの供給を行うことで、半導体素子に応じて簡便にインナーリードの供給を行うことが可能となり、製品の多品種化に柔軟に対応することが可能となる。また、長方形の底面形状を持つボンディングツールで押圧を行うことにより、一括して押圧して接合することが可能なインナーリードの本数が増加し、ボンディングに要する時間を短縮することが可能となる。これにより、製造工程全体の時間短縮を図ることが可能となるため、製造コストの低減を行うことが可能となる。
【００３３】
電極パッドの配列方向に対応してボンディングツールを回転させることにより、超音波や熱をボンディングツールに印加する方向とインナーリードの方向とを一致させることができ、ボンディングツールの方向に起因する異方性をインナーリードに影響させることなく接合を行うことが可能となる。このため、半導体素子を回転させることなく全ての電極パッドにインナーリードを均一に接合することが可能となる。
【００３４】
請求項１乃至請求項５に記載された半導体製造方法は、電極パッドとインナーリードの接合に用いられる接合方式に依存せずに過剰変形を低減可能であるために、所望の半導体素子の形状や特性に最適な接合方式を選択することにより、製造コストおよび製造時間および接合信頼性に応じた製造方法とすることが可能となる。
【図面の簡単な説明】
【図１】シングルポイントボンダーを用いたセミギャングＩＬＢ法の図
【図２】接合部のインナーリード幅、接合強度、ＳＥＭ写真
【図３】リード幅、リード高さ、接合強度の測定値
【図４】空きパッドが存在する場合の過剰変形の発生について示した図
【図５】空きパッドが存在する場合の接合強度とリード幅の測定値
【図６】２回押圧について模式的に示した図
【図７】通常ボンディングと２回押圧と２回押圧隣接リードの評価結果
【図８】１パッケージあたりのボンディング時間の比較を示すグラフ
【図９】従来のバンプレスＩＬＢ法ボンディングを模式的に示した図
【符号の説明】
１…インナーリード
２…半導体チップ
３…アルミパッド
４…ＩＬＢ（ボンディング）ツール
【発明の属する技術分野】
本発明は半導体素子の電極パッドにインナーリードを接合する半導体装置の製造方法に関し、特に、複数のインナーリードを同時にボンディングツールによって押圧して接合する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年半導体デバイスへの実装技術の重要性はデバイスの高機能化と高集積化に伴い増加し、特にＬＳＩの配線ルール縮小に伴い狭ピッチ化する入出力端子への接続技術の重要性が高まっている。ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）技術は、ＩＬＢ（Ｉｎｎｅｒ Ｌｅａｄ Ｂｏｎｄｉｎｇ）プロセスによって狭ピッチでインナーリードを半導体デバイスの入出力端子に接続可能な技術として応用されている。
【０００３】
現在一般的なＴＡＢ技術では半導体チップの電極パッド上、またはインナーリード上に金バンプを形成し、これを介して両者の接合を得ることが一般的である。しかし金バンプの形成は組立コストの増加および工期の長期化というデメリットを抱えている。この問題を解決する技術として、バンプ形成工程を省いたバンプレスＩＬＢ法が提案されている。
【０００４】
図９ａおよび図９ｂは、バンプレスＩＬＢ法によるボンディングの形態を模式的に示したものである。ＴＡＢテープのインナーリード１を半導体チップ２のアルミパッド３上に配置し、超音波ボンディングが可能なシングルポイントボンダーをＩＬＢツール４として用い、リードを１本ずつ押圧しながらＩＬＢツールに超音波を印加し、インナーリード１とアルミパッド３とを接合する超音波併用熱圧着方式により直接接合する。バンプ形成を必要としない反面、デバイスの入出力端子増加に伴ってインナーリードが増加して、１パッケージあたりのボンディング時間が増加して生産性が低下するという問題があった。
【０００５】
複数のインナーリード１を一括してアルミパッド３に押圧して接合するセミギャング方式では、接合の際に押圧リードの本数に関わらず同一ボンディング条件で接合を行うか、または押圧するインナーリード１の数毎にボンディング条件の設定を行っていた。または一括して接合を行うインナーリード１のペアを形成する際に、インナーリード１が不足しないようにテープの設計を行っていた。
【０００６】
しかし、押圧するインナーリード１の本数に関わらず同一条件でボンディングする場合には、一括して押圧するインナーリード１の本数が異なると、インナーリード１一本あたりの荷重が異なるために過剰変形が発生し、リード間ショートおよびリードネック強度低下発生の可能性があった。また、一括して押圧する本数毎に荷重および超音波設定を決定することは作業の煩雑さを招くことになる。また、一括して押圧するインナーリード１のペアを形成するためにダミーリードを用いると、ＴＡＢテープの設計自由度に制限を与えてしまうという問題があった。
【０００７】
一方、インナーリード１とアルミパッド３を接合する別の手段として、ギャングボンディングによって全てのインナーリード１を一括して接合する手法があるが、ボンディングツールに高精度の平面度が要求され、その調整が困難であった。
【発明が解決しようとする課題】
以上の従来技術の問題点を解決するために本願発明は、一括してインナーリードをボンディングしてパッケージあたりのボンディング所要時間を短縮すると共に、インナーリードの過剰変形を低減することができる半導体製造方法を提供することを課題とする。
【０００８】
【課題を解決するための手段】
前記課題を解決するための本願発明の半導体装置の製造方法は、複数の接続用電極パッドを備えた半導体素子に、底面形状が長方形のボンディングツールによって複数のインナーリードを一括して押圧して接合する半導体装置製造方法において、前記ボンディングツールが一回の押圧工程で同時に押圧する前記インナーリードの本数が常に同じ本数となるように、接合済みインナーリードと未接合インナーリードとを、同時に一括して前記ボンディングツールで押圧する工程を含み、前記長方形のボンディングツールを、前記接続用電極パッドの配列に対応させて回転させ、前記長方形のボンディングツールの回転は、前記ボンディングツールの短辺がインナーリードの延伸方向と平行となるようにし、前記長方形のボンディングツールの回転によって常にインナーリードの延伸方向と平行な方向に超音波を印可することを特徴とする。
【０００９】
接合済みのインナーリードを再度未接合のインナーリードと共に押圧することにより、押圧時にボンディングツールに印加する荷重を変更することなく、インナーリード一本あたりへの荷重を同等にすることが可能であるため、未接合インナーリードの本数が一回の押圧設定数よりも少ない場合にも、荷重のばらつきによるインナーリードの過剰変形を抑制することが可能である。そのため、インナーリードの過剰変形に起因するインナーリードの短絡を防止することができ、電極パッドのピッチを減少させることが可能なため、半導体パッケージのサイズ縮小化を図ることが可能となる。
【００１０】
また、押圧するインナーリードの本数が常に同じ本数であるため、ボンディングツールに印加する荷重を変更することなく、インナーリード一本あたりへの荷重を一定にすることが可能であるため、未接合インナーリードの本数が一回の押圧設定数よりも少ない場合にも、荷重のばらつきによるインナーリードの過剰変形を抑制することが可能である。そのため、インナーリードの過剰変形に起因するインナーリードの短絡を防止することができ、電極パッドのピッチを減少させることが可能なため、半導体パッケージのサイズ縮小化を図ることが可能となる。
【００１１】
さらに、長方形の底面形状を持つボンディングツールで押圧を行うことにより、一括して押圧して接合することが可能なインナーリードの本数が増加し、ボンディングに要する時間を短縮することが可能となる。これにより、製造工程全体の時間短縮を図ることが可能となるため、製造コストの低減を行うことが可能となる。
【００１２】
しかも電極パッドの配列方向に対応してボンディングツールを回転させることにより、超音波や熱をボンディングツールに印加する方向とインナーリードの方向とを一致させることができ、ボンディングツールの方向に起因する異方性をインナーリードに影響させることなく接合を行うことが可能となる。このため、半導体素子を回転させることなく全ての電極パッドにインナーリードを均一に接合することが可能となる。
【００１３】
また前記複数の前記インナーリードを含むＴＡＢテープによって、前記接続用電極パッドへの前記インナーリードの供給を行うことができる。
【００１４】
TABテープでインナーリードの供給を行うことで、半導体素子に応じて簡便にインナーリードの供給を行うことが可能となり、製品の多品種化に柔軟に対応することが可能となる。
【００１５】
また前記ボンディングツールによる前記インナーリードの前記接続用電極パッドへの接合に、超音波方式及び超音波併用熱圧着方式の何れか一の方式を用いることができる。
【００１６】
本発明の半導体製造方法は、電極パッドとインナーリードの接合に用いられる接合方式に依存せずに過剰変形を低減可能であるために、所望の半導体素子の形状や特性に最適な接合方式を選択することにより、製造コストおよび製造時間および接合信頼性に応じた製造方法とすることが可能となる。
【００１９】
前記半導体素子は第１の辺と第１の辺に直交する第２の辺とを備え、前記接続用電極パッドは第１の辺と第２の辺のそれぞれに沿って配列されており、前記接合済みインナーリードと未接合インナーリードとを同時一括で前記ボンディングツールで押圧する工程で第１の辺に沿って配列された接続用電極パッドをボンディングする工程と、前記ボンディングツールを、前記第２の辺にそって配列された接続用電極パッドの配列に対応させて９０度回転させて第２の辺をボンディングする工程とを含むようにしてもよい。
【００２０】
【実施の形態】
以下、本発明の実施の形態について図を参照しながら説明する。以下は本発明の一実施形態であって本発明を限定するものではない。
【００２１】
図１ａにシングルポイントボンダーを用いたセミギャングＩＬＢ法の原理図を示す。半導体素子２は第１の辺と第１の辺に直交する第２の辺とを備え、接続用電極パッド３は第１の辺と第２の辺のそれぞれに沿って配列されている。底面形状が正方形のボンディングツール４を用いることでチップ２各辺において等しい接合領域を得ることができる。この場合一括接合可能なリード１の本数はパッドサイズにより制約を受ける。この制約を回避するため、図１ｂのように底面形状を長方形としてボンドヘッドに回転機構を備えることでＩＬＢツール４を接合領域の形状に適合させてボンディングを行うことが可能となる。
これにより一括接合リード１の本数の増加させることが可能となり、またパッド３開口長縮小に対応したツール設計を行うことが可能となる。
【００２２】
接合済みインナーリードと未接合インナーリードとを同時一括で前記ボンディングツール４で押圧する工程で第１の辺に沿って配列された接続用電極パッド３をボンディングする工程と、前記ボンディングツール４を、前記第２の辺にそって配列された接続用電極パッド３の配列に対応させて９０度回転させて第２の辺をボンディングする工程とを行う。
ボンドヘッド４が回転することによってツール設計自由度が拡大されると共に、接合性に影響を及ぼす。図１ａに示す非回転ヘッド４では、接合を得るために印可する超音波の方向はインナーリード１の方向に関わらず一定であった。そのため、超音波によるＩＬＢツール４の振幅方向がインナーリード１と垂直になると、圧延されたインナーリード１の幅が接合部では大きくなる傾向がみられた。一方、図１ｂに示す回転ヘッド４では、常にインナーリード１と平行に超音波を印加することが可能であるため、接合部の過剰な変形を抑制することが可能である。
【００２３】
図２に超音波を印加する各方向における接合部のインナーリード幅およびインナーリードの引張強度測定による接合強度およびＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）写真を示す。インナーリードに垂直に超音波を印加した場合には、インナーリード１が過剰に変形して幅が１６．６μｍから１９．８μｍへと拡大し、それに伴いアルミパッド３との接合強度が５．６ｇｆから４．６ｇｆへと低下していることがわかる。
【００２４】
パッド開口長４０μｍ×６０μｍ（５０μｍパッドピッチ）対応のボンディングツールにより１０本のインナーリードを一括して接合した場合の接合性評価を実施した、このときの１リードあたりの接合時間は２０ｍｓｅｃであった。リード幅およびリード高さおよび接合強度の測定値を図３に示す。接合部リード形状および接合強度に大きな差はなく、接合強度は平均で５．５ｇｆ程度得られていることが確認された。ここではインナーリード１とアルミパッドの接合方法として超音波併用熱圧着方式を例示したが、超音波接合のみでもよく、熱圧着方式のみでもよく、また、共晶接合方式を用いても良い。
【００２５】
図４に示されるように、リードが存在しない空きパッドが存在する場合、同時に接続されるリード本数が目標とする数に満たないため、１リードあたりに加わる荷重が増加することから、リードの過剰変形によるショート不良発生の可能性が考えられる。図５に示すように、６リードを一括接合に対して空きパッド２個まではリード変形状態および接合強度に大きな差は見られなかったが、空きパッドの増加に伴いリード幅が増加する傾向が観測された。
【００２６】
一括接合時の不足分のリードを補い、リードの過剰変形を防止する手段として、図６に示す１度押圧されたリードを再度押圧する２回押圧を実施した。一回目の押圧でのみ押圧されるリードを通常ボンディングリード、１回目と２回目の押圧で押圧されるリードを２回押圧リード、２回目の押圧でのみ押圧されるリードを２回押圧隣接リードとする。
【００２７】
通常ボンディングと２回押圧と２回押圧隣接リードの評価の結果を図７に示す。全てのリードにおいてリード幅１７．０μｍ程度、リード厚１４．６μｍ程度、接合強度６．０ｇｆ程度であり、通常ボンディングおよび２回押圧部および２回押圧隣接部のリード形状および接合強度に大きな差は見られず、均質な接合が得られていることが確認された。
【００２８】
一括接合可能なリード数の増加によりボンディング時間の短縮が可能となることから、生産性の向上が期待される。図８に５０μｍパッドピッチ、インナーリード数５８０リードパッケージにおける１パッケージあたりのボンディング時間の比較を示す。１０リード一括接合時における１パッケージあたりのボンディング時間は１１．８ｓｅｃであり、マルチリードＩＬＢ化することで大幅にボンディング時間の短縮が可能であることが確認された。
【００２９】
これらの結果から、一括接合リード数整合の為にリードを追加することなく均一な接合が得られることが確認され、回転ヘッド方式によるセミギャングＩＬＢ法が高い汎用性を持つことがわかる。また、１リードあたり２０ｍｓｅｃの高速ボンディングを可能にする接続技術であることがわかる。
【００３０】
【発明の効果】
一括接合ペア形成にリードが不足する時、ボンディング済みリードと未ボンディングリードによって一括接合ペアを形成するため、ペア形成のためのダミーリードを用いることなく、１リードあたりの印可荷重が均一な条件下でリード接合が可能となる。またボンディング済みリードによって一括接合リード数は均一となっているため、１リードあたりの荷重は一定であり、ボンディングポイント毎に条件設定をする必要はない。また本発明に用いるボンディングツールは全リードを一括接合するギャングボンディングに用いるツールと比較して、その押圧部面積は小さいためツール平行調整は容易となる。
【００３１】
接合済みのインナーリードを再度未接合のインナーリードと共に押圧することにより、押圧時にボンディングツールに印加する荷重を変更することなく、インナーリード一本あたりへの荷重を同等にすることが可能であるため、未接合インナーリードの本数が一回の押圧設定数よりも少ない場合にも、荷重のばらつきによるインナーリードの過剰変形を抑制することが可能である。そのため、インナーリードの過剰変形に起因するインナーリードの短絡を防止することができ、電極パッドのピッチを減少させることが可能なため、半導体パッケージのサイズ縮小化を図ることが可能となる。
【００３２】
TABテープでインナーリードの供給を行うことで、半導体素子に応じて簡便にインナーリードの供給を行うことが可能となり、製品の多品種化に柔軟に対応することが可能となる。また、長方形の底面形状を持つボンディングツールで押圧を行うことにより、一括して押圧して接合することが可能なインナーリードの本数が増加し、ボンディングに要する時間を短縮することが可能となる。これにより、製造工程全体の時間短縮を図ることが可能となるため、製造コストの低減を行うことが可能となる。
【００３３】
電極パッドの配列方向に対応してボンディングツールを回転させることにより、超音波や熱をボンディングツールに印加する方向とインナーリードの方向とを一致させることができ、ボンディングツールの方向に起因する異方性をインナーリードに影響させることなく接合を行うことが可能となる。このため、半導体素子を回転させることなく全ての電極パッドにインナーリードを均一に接合することが可能となる。
【００３４】
請求項１乃至請求項５に記載された半導体製造方法は、電極パッドとインナーリードの接合に用いられる接合方式に依存せずに過剰変形を低減可能であるために、所望の半導体素子の形状や特性に最適な接合方式を選択することにより、製造コストおよび製造時間および接合信頼性に応じた製造方法とすることが可能となる。
【図面の簡単な説明】
【図１】シングルポイントボンダーを用いたセミギャングＩＬＢ法の図
【図２】接合部のインナーリード幅、接合強度、ＳＥＭ写真
【図３】リード幅、リード高さ、接合強度の測定値
【図４】空きパッドが存在する場合の過剰変形の発生について示した図
【図５】空きパッドが存在する場合の接合強度とリード幅の測定値
【図６】２回押圧について模式的に示した図
【図７】通常ボンディングと２回押圧と２回押圧隣接リードの評価結果
【図８】１パッケージあたりのボンディング時間の比較を示すグラフ
【図９】従来のバンプレスＩＬＢ法ボンディングを模式的に示した図
【符号の説明】
１…インナーリード
２…半導体チップ
３…アルミパッド
４…ＩＬＢ（ボンディング）ツール
Claims (4)
- 複数の接続用電極パッドを備えた半導体素子に、底面形状が長方形のボンディングツールによって複数のインナーリードを一括して押圧して接合する半導体装置製造方法において、前記ボンディングツールが一回の押圧工程で同時に押圧する前記インナーリードの本数が常に同じ本数となるように、接合済みインナーリードと未接合インナーリードとを、同時に一括して前記ボンディングツールで押圧する工程を含み、前記長方形のボンディングツールを、前記接続用電極パッドの配列に対応させて回転させ、前記長方形のボンディングツールの回転は、前記ボンディングツールの短辺がインナーリードの延伸方向と平行となるようにし、前記長方形のボンディングツールの回転によって常にインナーリードの延伸方向と平行な方向に超音波を印可することを特徴とする半導体装置の製造方法。
- 複数の前記インナーリードを含むＴＡＢテープによって、前記接続用電極パッドへの前記インナーリードの供給を行うことを特徴とする請求項１に記載された半導体装置の製造方法。
- 前記ボンディングツールによる前記インナーリードの前記接続用電極パッドへの接合に、超音波方式及び超音波併用熱圧着方式の何れか一の方式を用いることを特徴とする請求項１又は請求項２に記載された半導体装置の製造方法。
- 前記半導体素子は第１の辺と第１の辺に直交する第２の辺とを備え、前記接続用電極パッドは第１の辺と第２の辺のそれぞれに沿って配列されており、
前記接合済みインナーリードと未接合インナーリードとを同時一括で前記ボンディングツールで押圧する工程で第１の辺に沿って配列された接続用電極パッドをボンディングする工程と、前記ボンディングツールを、前記第２の辺にそって配列された接続用電極パッドの配列に対応させて９０度回転させて第２の辺をボンディングする工程とを含む請求項１〜請求項３のいずれか一に記載された半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001100001A JP4551013B2 (ja) | 2001-03-30 | 2001-03-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001100001A JP4551013B2 (ja) | 2001-03-30 | 2001-03-30 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002368040A JP2002368040A (ja) | 2002-12-20 |
| JP2002368040A5 JP2002368040A5 (ja) | 2008-04-24 |
| JP4551013B2 true JP4551013B2 (ja) | 2010-09-22 |
Family
ID=18953484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001100001A Expired - Fee Related JP4551013B2 (ja) | 2001-03-30 | 2001-03-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4551013B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9082885B2 (en) | 2013-05-30 | 2015-07-14 | Samsung Electronics Co., Ltd. | Semiconductor chip bonding apparatus and method of forming semiconductor device using the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0397239A (ja) * | 1989-09-11 | 1991-04-23 | Nec Corp | ボンディング方法及びその装置 |
| JPH05109815A (ja) * | 1991-10-16 | 1993-04-30 | Toshiba Corp | インナリードボンデイング方法およびインナリードボンデイング装置 |
| JP2000040716A (ja) * | 1998-07-24 | 2000-02-08 | Hitachi Ltd | ボンディング装置 |
| JP2000077485A (ja) * | 1998-09-02 | 2000-03-14 | Matsushita Electric Ind Co Ltd | バンプ付電子部品の実装方法 |
-
2001
- 2001-03-30 JP JP2001100001A patent/JP4551013B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0397239A (ja) * | 1989-09-11 | 1991-04-23 | Nec Corp | ボンディング方法及びその装置 |
| JPH05109815A (ja) * | 1991-10-16 | 1993-04-30 | Toshiba Corp | インナリードボンデイング方法およびインナリードボンデイング装置 |
| JP2000040716A (ja) * | 1998-07-24 | 2000-02-08 | Hitachi Ltd | ボンディング装置 |
| JP2000077485A (ja) * | 1998-09-02 | 2000-03-14 | Matsushita Electric Ind Co Ltd | バンプ付電子部品の実装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002368040A (ja) | 2002-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6624059B2 (en) | Method of improving interconnect of semiconductor devices by utilizing a flattened ball bond | |
| US5328079A (en) | Method of and arrangement for bond wire connecting together certain integrated circuit components | |
| US7064425B2 (en) | Semiconductor device circuit board, and electronic equipment | |
| US20020093108A1 (en) | Flip chip packaged semiconductor device having double stud bumps and method of forming same | |
| US20080272487A1 (en) | System for implementing hard-metal wire bonds | |
| TWI395301B (zh) | 使用在金屬氧化物半導體場效電晶體球閘陣列封裝技術上之摺疊框架載體 | |
| WO2014077044A1 (ja) | フリップチップ接合方法、および当該フリップチップ接合方法を含むことを特徴とする固体撮像装置の製造方法 | |
| JP4666592B2 (ja) | 半導体装置の製造方法 | |
| WO2011030368A1 (ja) | 半導体装置とその製造方法 | |
| JP4551013B2 (ja) | 半導体装置の製造方法 | |
| US7009305B2 (en) | Methods and apparatus for integrated circuit ball bonding using stacked ball bumps | |
| JP2003059961A (ja) | ワイヤボンディング方法、および半導体装置 | |
| WO2011033566A1 (ja) | 半導体装置とその製造方法 | |
| JPH11214451A (ja) | 半導体装置とその製造装置および製造方法 | |
| US20230275060A1 (en) | Leaded semiconductor package with lead mold flash reduction | |
| JP2005026630A (ja) | 半導体装置及びその製造方法 | |
| JPH03163858A (ja) | 樹脂封止型半導体装置 | |
| JP2002076048A (ja) | フリップチップ接続によるバンプの配置方法 | |
| JPH0428241A (ja) | 半導体装置の製造方法 | |
| JP2001068497A (ja) | 半導体素子と回路基板との接続方法 | |
| JP2901572B2 (ja) | 半導体装置のワイヤボンディング方法 | |
| TWI613780B (zh) | 半導體結構及其製作方法 | |
| JPH11135537A (ja) | 半導体チップの実装構造および半導体装置 | |
| JP2020205394A (ja) | 半導体装置及びその製造方法 | |
| JP2681145B2 (ja) | 樹脂封止半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080311 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100419 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100616 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100706 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100709 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100419 |
|
| LAPS | Cancellation because of no payment of annual fees |