TW201421658A - 覆晶接合方法、及特徵爲包含該覆晶接合方法之固體攝像裝置之製造方法 - Google Patents

覆晶接合方法、及特徵爲包含該覆晶接合方法之固體攝像裝置之製造方法 Download PDF

Info

Publication number
TW201421658A
TW201421658A TW102137025A TW102137025A TW201421658A TW 201421658 A TW201421658 A TW 201421658A TW 102137025 A TW102137025 A TW 102137025A TW 102137025 A TW102137025 A TW 102137025A TW 201421658 A TW201421658 A TW 201421658A
Authority
TW
Taiwan
Prior art keywords
bump
electrode
substrate
electronic component
flip chip
Prior art date
Application number
TW102137025A
Other languages
English (en)
Other versions
TWI539586B (zh
Inventor
Naoki Sakota
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW201421658A publication Critical patent/TW201421658A/zh
Application granted granted Critical
Publication of TWI539586B publication Critical patent/TWI539586B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75343—Means for applying energy, e.g. heating means by means of pressure by ultrasonic vibrations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8103—Reshaping the bump connector in the bonding apparatus, e.g. flattening the bump connector
    • H01L2224/81047—Reshaping the bump connector in the bonding apparatus, e.g. flattening the bump connector by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81208—Compression bonding applying unidirectional static pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本發明係在將電子零件元件(1)之電極介隔凸塊(2)而接合於基板(4)之電極(5)時，施加僅凸塊(2)之塊體材料之屈服應力以上之第1壓力後，降低或停止施加第1壓力，並對凸塊(2)施加特定之超音波振動，而階段性地施加壓力直到成為凸塊(2)之塊體材料之屈服應力以上之第2壓力為止。

Description

覆晶接合方法、及特徵為包含該覆晶接合方法之固體攝像裝置之製造方法
本發明係關於將電子零件元件之電極介隔突起電極接合於基板之連接端子之覆晶接合方法，及特徵為包含該覆晶接合方法之固體攝像裝置之製造方法。
在先前係使用打線接合方法，作為將半導體元件及固體攝像元件等之電子零件元件安裝於電路基板及封裝載體等之基板之技術。打線接合方法係於電子零件元件之電極與基板之電極上，分別接合極細導線之兩端而取得電性連接之方法。
但，近年來開始使用生產效率更高之覆晶接合方法。覆晶接合方法係將電子零件元件之電極與基板之電極(接合端子)，藉由具有導電性之連接構件即凸塊(突起電極)接合之方法。因在覆晶接合方法中可介隔凸塊統一接合複數個接合部位，故與基本上將接合部位以極細導線每1部位依序接合之打線接合方法相比，具有生產效率較高之優點。又，在覆晶接合方法中因基板之接合端子即電極之配置不限於電子零件元件之周邊，故可大幅增加接合端子之數量且可縮小電子零件元件之安裝面積，又亦可縮短電路之配線長度。因此，覆晶接合方法適合於電子零件元件之高密度安裝或高速安裝等。
作為覆晶接合方法之具體技術存在介隔導電性糊料等之中間材接合凸塊與基板之電極之技術，或藉由熱壓接或併用超音波之熱壓接直接接合凸塊與基板之電極之技術等。在後者之技術中因可省去中間材故步驟數變少，進而具有可縮短接合時間之優點。因此，最近作為覆晶接合方法多數使用併用超音波之熱壓接(超音波覆晶接合方法)。
在超音波覆晶接合方法中，一般係在對凸塊負載恒定負荷之狀態下施加超音波振動，而進行凸塊與基板之電極之接合。
在此超音波覆晶接合方法中存在接合強度不充分，導致缺乏電性連接之可靠性之問題。因此，為解決上述問題，一般已知將負載於凸塊之負重、與所施加之超音波之輸出分別階段性地變大，而接合凸塊與基板之電極之方法。在此接合方法中因負重之負載與超音波之施加同時開始，故係在凸塊之前端未充分壓擠之狀態下施加超音波。即，因在幾乎未進行凸塊與基板之電極之接合之狀態下施加超音波，故隨著來自超音波振動器之超音波振動，電子零件元件與基板會滑動。由此引起電子零件元件移動，從而電子零件元件與基板之相對位置產生偏移。在如此之狀態下，若進而增加負載負重且增大超音波輸出，則存在於凸塊與基板之電極之抵接部處於位置偏移狀態下接合之問題。
因此，於專利文獻1及2中揭示有用於使凸塊與基板之電極之抵接狀態均一，而進行接合強度優異之接合之方法。於圖6中顯示專利文獻1所揭示之接合方法之負載負重量及超音波輸出狀態之變化。圖6中之(a)顯示負載之負重量之變化，(b)顯示所施加之超音波之輸出狀態之變化。如圖6所示般，在專利文獻1所揭示之接合方法中包含如下步驟：第1步驟，其對電子零件元件之突起電極增加施加負重，並使突起電極抵接於焊墊電極；第2步驟，其對突起電極增加施加負重，並施加超音波振動使突起電極熔接於焊墊電極；及第3步驟，其對突 起電極施加一定負重，並施加超音波振動使突起電極熔接於焊墊電極。且記載有藉此，即使存在基板之高低差或各凸塊間有高度差異之情形，仍可使凸塊與基板之電極之抵接狀態均一，從而進行接合強度優異之接合。
進而，於專利文獻2中揭示有一種接合方法，其包含：第1步驟，其一面施加超音波一面將接合工具以特定之速度下降，從而控制凸塊之壓擠速度；及第2步驟，其在第1步驟後，一面施加超音波一面對接合工具施加特定之按壓負重，而使凸塊接合於被接合面。且記載有藉此，可使凸塊漸漸壓擠，又可使超音波振動充分地作用於接合面，結果可提高接合強度。
[先前技術文獻] [專利文獻]
[專利文獻1]日本國公開專利公報「日本特開2002-43354號公報(2002年2月8日公開)」
[專利文獻2]日本國公開專利公報「專利第4548059號公報(2010年9月22日發行)」
在專利文獻1所揭示之接合方法中，因係對凸塊一邊施加負重一邊施加超音波振動，故在施加超音波振動瞬間，凸塊之剛性變低。因此，存在凸塊在施加超音波振動後之非常短之時間(數msec)期間內急劇壓擠之傾向。由於無法使充足之超音波振動充分地作用於在此時壓擠之部分，故不能充分地接合於基板。即，由於最初壓擠之部分即凸塊中央部不能充分地接合，故存在接合強度較弱之問題。
又，在專利文獻2所揭示之接合方法中，因具有接合凸塊中央部之可能性，故可期待使接合強度較專利文獻1所揭示之接合方法提 高。但，在各凸塊間之高度存在差異或基板存在翹曲之情形時，各凸塊對基板之各電極(接合端子)之按壓狀態變得不均一。因此，結果接合狀態因凸塊及基板之電極不同而異，導致確保穩定之接合狀態及可靠性較困難。
進而，隨著各種電子零件元件之小型化，存在電極間距朝微細化進展之傾向。為對應此，伴隨凸塊直徑之小型化，凸塊之高度變低。但，若凸塊之高度較低，則會明顯地受到使用於電子零件元件之基板之翹曲之影響，電子零件元件與基板之間隙部分地變窄。因此，在覆晶接合後之封裝步驟中，存在電子零件元件與基板之間隙之封裝樹脂之流動性惡化，導致殘留氣泡之缺點。
因此，本發明係鑑於上述之問題而完成者，其目的在於提供一種覆晶接合方法，其可使將電子零件元件之電極介隔突起電極接合於基板之連接端子時之抵接狀態均一，且獲得良好之接合強度；及一種固體攝像裝置之製造方法，其特徵在於包含該覆晶接合方法。
為解決上述問題，本發明之一態樣之覆晶接合方法，其特徵在於：其係使電子零件元件之電極介隔突起電極而接合於基板之連接端子者，且包含如下步驟：位置對準步驟，其進行上述電子零件元件與上述基板之位置對準；接觸步驟，其在上述位置對準步驟之後，一邊將上述電子零件元件之電極及上述基板之連接端子之至少任一者加熱，一邊使上述電子零件元件之電極介隔上述突起電極而接觸於上述基板之連接端子；第1施加步驟，其在上述接觸步驟之後，對上述突起電極不施加超音波振動而施加構成上述突起電極之塊體材料之屈服應力以上之第1壓力，藉此使上述突起電極之一部分變形；降低、停止步驟，其降低或停止上述第1壓力之施加；及第2施加步驟，其在上述降低、停止步驟之後，對上述突起電極一邊施加特定之超音波振 動，一邊階段性地施加壓力，直到成為構成上述突起電極之塊體材料之屈服應力以上之第2壓力為止。
為解決上述問題，本發明之一態樣之固體攝像裝置之製造方法，其特徵在於包含上述覆晶接合方法。
本發明之其他目的、特徵、及優點，藉由以下所示之記載可充分理解。又，本發明之優點由參照附加圖式之以下之說明中可明確。
根據本發明之一態樣之覆晶接合方法，藉由在第1施加步驟中使突起電極變形，可使突起電極之高度一致，且使突起電極成為適合於各個基板之翹曲之高度。即，即使存在各突起電極間之高度差異、各個基板之翹曲、及基板間翹曲有差異，亦由於在第1施加步驟中直接使突起電極接觸於基板，故可將各突起電極間之高度之差異與基板之翹曲同時抵消而使突起電極之高度一致，從而抑制各突起電極間之高度之差異。尤其，在本發明之一態樣中，因不對突起電極施加超音波振動，故可避免起因於超音波振動之突起電極之剛性降低所引起之過度之變形。
且，根據本發明之一態樣之覆晶接合方法，由於在開始對突起電極施加超音波振動之時點，已使突起電極之前端部之一部分變形，故不存在突起電極在施加超音波振動之瞬間急劇壓擠之虞。結果，即使對突起電極施加超音波振動，亦由於在突起電極與基板之連接端子之間確保了充分之接觸面積，故可在突起電極與基板之連接端子之間有效地產生有助於接合之新生面，從而形成良好之接合面。其原因在於，各突起電極對基板之各連接端子之按壓狀態均一，故可使超音波振動對全部突起電極充分地作用，從而可於突起電極與基板之連接端子之間實現較強之接合。藉由以上，較先前之覆晶接合方法生產性提高，無關各突起電極間之高度之差異或基板之翹曲，即使電子零件元 件之電極微小，仍可於突起電極與基板之連接端子之間形成良好之接合面，從而可確保較高之連接可靠性、及高品質。
1‧‧‧電子零件元件
2‧‧‧凸塊
2a‧‧‧第1階部
2b‧‧‧第2階部
2c‧‧‧第3階部
3‧‧‧工具
4‧‧‧基板
5‧‧‧電極
6‧‧‧第1凸塊
7‧‧‧第2凸塊
7a‧‧‧第1階部
7b‧‧‧第2階部
7c‧‧‧第3階部
8‧‧‧2段凸塊
8a‧‧‧第1階部
8b‧‧‧第2階部
9‧‧‧載台
10‧‧‧覆晶接合裝置
11‧‧‧工具驅動部
12‧‧‧載台驅動部
13‧‧‧超音波振動器
16‧‧‧控制系統
F1‧‧‧第1壓力
F2‧‧‧第2壓力
H‧‧‧高度
H1‧‧‧第1凸塊之高度
H2‧‧‧第2凸塊之高度
2/3H‧‧‧2/3高度
H3‧‧‧凸塊之高度
R1‧‧‧第1凸塊凸塊直徑
R2‧‧‧第2凸塊凸塊直徑
T1‧‧‧時間
T2‧‧‧時間
T3‧‧‧時間
T4‧‧‧時間
W‧‧‧超音波振動振幅
圖1中(a)係顯示本發明之一實施形態之位置對準步驟時之凸塊之狀態之圖，圖中(b)係顯示本發明之一實施形態之接觸步驟時之凸塊之狀態之圖，圖中(c)係顯示本發明之一實施形態之第1施加步驟時之凸塊之狀態之圖。
圖2係本發明之一實施形態之覆晶接合裝置之概要圖。
圖3中之(a)係顯示本發明之一實施形態之覆晶接合前之凸塊之狀態之圖，圖中之(b)係顯示本發明之一實施形態之第1施加步驟後之凸塊之狀態之圖，圖中之(c)係顯示本發明之一實施形態之第2施加步驟後之凸塊之狀態之圖。
圖4係顯示本發明之一實施形態之覆晶接合方法之施加壓力及施加超音波振動之變化，圖中之(a)係顯示施加之壓力之變化，圖中之(b)係顯示施加之超音波振動振幅之變化。
圖5中之(a)係顯示本發明之一實施形態之覆晶接合前之2段凸塊之狀態之圖，圖中之(b)係顯示本發明之一實施形態之第1施加步驟後之2段凸塊之狀態之圖，圖中之(c)係顯示本發明之一實施形態之第2施加步驟後之凸塊之狀態之圖。
圖6係顯示先前之接合方法之負載負重量及超音波輸出狀態之變化之圖，圖中之(a)係顯示負載之負重量之變化，圖中之(b)係顯示施加之超音波之輸出狀態之變化。
基於圖式針對本發明之實施形態進行詳細地說明。另，於以下之說明中，關於顯示相同之功能及作用之構件附加相同之符號，且省略說明。
(覆晶接合之概要)
在本實施形態中，提供一種將半導體元件及固體攝像元件等之電子零件元件之電極、與電路基板及封裝載體等之基板之電極(接合端子)，介隔凸塊(突起電極)進行併用超音波之覆晶接合，藉此將電子零件元件之電極與基板之接合端子接合之方法(超音波覆晶接合方法)。首先，參照圖2說明本實施形態之覆晶接合之概要。圖2係本實施形態之覆晶接合裝置10之概要圖。
如圖2所示般，本實施形態之覆晶接合裝置10具有：工具3，其一面吸著保持電子零件元件1一面於上下左右移動；載台9，其載置基板4；工具驅動部11，其驅動工具3；載台驅動部12，其驅動載台9；超音波振動器13，其產生特定之超音波振動；及控制系統16，其控制工具驅動部11、載台驅動部12、及超音波振動器13。工具3於上下左右移動而對載台9按壓電子零件元件1，藉此可對該電子零件元件1施加壓力。此時，亦可為載台9於上下左右移動。工具驅動部11接受來自控制系統16之控制，使工具3上下左右移動。同樣的，載台驅動部12接受來自控制系統16之控制，使載台9上下左右移動。又，藉由超音波振動器13對電子零件元件1施加之超音波振動係由控制系統16予以控制。
工具3具有未圖示之加熱機構，可將由工具3吸著保持之電子零件元件1加熱至特定溫度。同樣的，載台9亦具有未圖示之加熱機構，可將載置於載台9上之基板4加熱至特定溫度。另，加熱機構無須一定設置於工具3與載台9兩者上，只要設置於至少任一者上即可。
在本實施形態之覆晶接合裝置10中，進行由工具3予以吸著保持之電子零件元件1與載置於載台9上之基板4之位置對準，且將設置於電子零件元件1之電極與設置於基板4之電極介隔凸塊而接合者。基板4係於中央具有開口部者，該基板4之電極設置於較開口部更內側。在 覆晶接合裝置10中，控制系統16控制工具驅動部11使工具3上下左右移動，藉此將電子零件元件1之位置對準基板4之開口部之位置，且控制系統16控制工具驅動部11使工具3進一步下降至載台9側，藉此對載台9按壓電子零件元件1。藉此，將設置於較基板4之開口部更內側之電極與電子零件元件1之電極接合。另，電子零件元件1之電極與基板4之電極係介隔凸塊而接合，且該凸塊係預先形成於電子零件元件1之電極或基板4之電極。以下，假定凸塊已預先形成於電子零件元件1之電極之情形進行說明。
詳細內容將於後述，在覆晶接合裝置10中，首先控制系統16控制工具驅動部11，將吸著保持具有形成有凸塊之電極之電子零件元件1之工具3下降至載台9側，藉此對載台9按壓電子零件元件1，對凸塊施加一定之壓力而進行凸塊之平坦化。此處，所謂凸塊之平坦化係指，藉由對設置於電子零件元件1之電極與基板4之電極之間之複數個凸塊施加壓力，而賦予微小之塑性變形之操作。藉此，可使微觀時不同之複數個凸塊之尺寸一致。其後，控制系統16再次控制工具驅動部11，使工具3暫時向上方上升。其後，藉由使工具3下降至載台9側，使經平坦化之凸塊再次接觸於基板4之電極，一邊對載台9按壓電子零件元件1而將壓力階段性地施加於凸塊，一邊由控制系統16藉由超音波振動器13對凸塊施加特定之超音波振動，藉此接合凸塊與基板之電極。
(各構件之詳細內容)
形成於電子零件元件之電極係於電子零件元件之安裝面上，藉由濺鍍等形成包含例如鋁(Al)-矽(Si)之導電層者。若例示形成於電子零件元件之電極之尺寸，則大小為70μm見方，厚度為1μm。另，電子零件元件之大小較基板之開口部稍大。
凸塊係在形成於電子零件元件之電極上，藉由例如金(Au)線形成 為球形狀之球形凸塊。若例示凸塊之尺寸，則直徑為60μm，高度為大約40μm~45μm。凸塊因形成於電子零件元件之電極上時之誤差，其高度不均一且在各個凸塊間高度產生差異。
基板係中央開口之基板。其開口部在電子零件元件為固體攝像元件之情形時，係較像素區域更大地開口。基板可為陶瓷基板，亦可為由玻璃布環氧樹脂、聚芳醯胺纖維不織布環氧樹脂、及液晶聚合物樹脂等之絕緣材料構成之有機基板。形成於基板上之電極(接合端子)，於陶瓷基板之情形係在形成於基板上之鎢(W)等之配線上，藉由依次鍍敷例如鎳(Ni)及Au而形成。另，鍍敷於電極之最表層之Au，藉由例如無電解電鍍法鍍敷成0.5μm厚。
(覆晶接合方法之詳細內容)
本實施形態之覆晶接合方法包含以下步驟。
(a)位置對準步驟，其進行電子零件元件與基板之位置對準
(b)接觸步驟，其在位置對準步驟之後，一邊自電子零件元件及基板之至少任一者側加熱，一邊使電子零件元件之電極介隔凸塊(突起電極)接觸於基板之電極(連接端子)
(c)第1施加步驟，其在接觸步驟之後，對凸塊不施加超音波振動，而施加構成凸塊之塊體材料之屈服應力以上之第1壓力，藉此使凸塊之一部分變形
(d)降低、停止步驟，其降低或停止第1壓力之施加
(e)第2施加步驟，其在降低、停止步驟之後，對凸塊一邊施加特定之超音波振動，一邊階段性地施加壓力，直到成為構成凸塊之塊體材料之屈服應力以上之第2壓力為止
針對以上之各步驟，參照圖1、圖3及圖4進行詳細地說明。圖1中之(a)係顯示位置對準步驟時凸塊之狀態之圖，(b)係顯示接觸步驟時凸塊之狀態之圖，(c)係顯示第1施加步驟時凸塊之狀態之圖。圖3 中之(a)係顯示覆晶接合前之凸塊之狀態之圖，(b)係顯示第1施加步驟後之凸塊之狀態之圖，(c)係顯示第2施加步驟後之凸塊之狀態之圖。圖4係顯示本實施形態之覆晶接合方法之施加壓力及施加超音波振動之變化，(a)係顯示施加之壓力之變化，(b)係顯示施加之超音波振動振幅之變化。
首先，如圖1中之(a)所示般，準備於電極上形成有凸塊2之電子零件元件1、與基板4。具體而言，覆晶接合裝置10之工具3吸著保持電子零件元件1，而基板4載置於載台上。於圖3中之(a)顯示此時之凸塊2之放大圖。如圖3中之(a)所示般，凸塊2係保持形成於電子零件元件1之電極之狀態，包含具有高度H之突起。此處，藉由形成球形凸塊時所使用之焊針，於凸塊2上形成第1階部2a~第3階部2c。第1階部2a係相當於凸塊2之台座部之階部，第2階部2b係具有藉由焊針形成之形狀之階部，第3階部2c係掐下金線凸塊之前端部，且具有藉由使用之焊針所形成之形狀之階部。
接著，在電子零件元件藉由工具3吸著保持之狀態下，藉由控制系統16控制工具驅動部11使工具3上下左右移動，進行電子零件元件1與載置於載台上之基板4之位置對準(位置對準步驟)。詳細而言，將電子零件元件1之位置對準基板4之開口部之位置，而使設置於電子零件元件1之凸塊2與設置於基板4之電極5對向。
藉由在此狀態下控制系統16控制工具驅動部11，使工具3下降至載台9側，如圖1中之(b)所示般使電子零件元件1之電極介隔凸塊2接觸於基板4之電極5(接觸步驟)。此時，藉由設置於工具3及載台9中之至少任一者上之加熱機構，將電子零件元件1之電極及基板4之電極5中之至少任一者加熱至特定之溫度。
且，控制系統16控制工具驅動部11使工具3進一步下降至載台9側，藉此如圖1中之(c)所示般，藉由對載台9按壓電子零件元件1，而 對該電子零件元件1之凸塊2，施加構成凸塊2之塊體材料之屈服應力以上之第1壓力(第1施加步驟)。所謂屈服應力係指，屈服點(當對物體施加之外力漸漸增大，物體之變形快速增加，而幾乎不伴隨應力之變化產生永久變形之點)之應力。此時，控制系統16控制工具驅動部11，藉由工具3於時間T1中對凸塊2施加第1壓力F1(圖4中之(a))，且控制系統16控制超音波振動器以使其不對凸塊2施加超音波振動(圖4中之(b))。藉由此步驟，使形成於電子零件元件1之各電極上之全部之凸塊2之一部分變形。於圖3中之(b)顯示此時之凸塊2之放大圖。如圖3中之(b)所示般，凸塊2之前端部(第3階部2c)之一部分被壓擠。因於電子零件元件1之電極上形成凸塊2時之誤差，在各個凸塊2間高度產生差異、或於基板4上產生翹曲。在本實施形態中藉由在第1施加步驟中使凸塊2變形，可使凸塊2之高度一致，且使凸塊2成為適合於基板4之翹曲之高度。即，即使各凸塊2間之高度產生差異、或於基板4上產生翹曲，仍可使電子零件元件1之各凸塊2間之高度之差異與基板4之翹曲同時抵消，使凸塊2之高度一致且抑制各凸塊2間之高度之差異。尤其在本實施形態中，因不對凸塊2施加超音波振動，故可避免起因於超音波振動凸塊2之剛性降低所引起之過度之變形。進而，在電子零件元件1內之全部之凸塊2與基板4之電極5之接合面上，可確保兩者之接觸面積，其結果，可在全部接合面上有效地施加超音波振動。
此時，藉由工具3對凸塊2施加之第1壓力F1，期望使凸塊2之前端起大致3分之1之長度之部分變形之壓力，即，使凸塊2之前端部變形直到凸塊2之高度成為2/3H為止之壓力。更具體而言，使對向於基板4之撓曲為最大之部分之凸塊2之高度變形1/3以上為佳。藉此，可一面充分地確保凸塊2之高度，一面確保經平坦化之凸塊2與基板4之電極5之充分之接觸面積，從而可使凸塊2平坦化。具體而言，藉由施加第1壓力，在凸塊2與基板4之電極5之間固定凸塊2之高度方向及寬 度方向之變形中心。若此固定不充分，則產生向超音波振動方向之歪斜使凸塊2傾斜，導致各個凸塊2間形狀不均一，從而電子零件元件1之電極與基板4之電極5之接合變不穩定。因此，藉由在第1施加步驟中使凸塊2變形，可形成電子零件元件1之電極與基板4之電極5之間之鞏固之接合面。
又，由於充分地確保凸塊2之高度，故可防止受到基板4之翹曲之影響，電子零件元件1與基板4之間隙部分地變窄。即，在覆晶接合後之封裝步驟中，可防止電子零件元件1與基板4之間隙之封裝樹脂之流動性惡化、從而殘留氣泡等之問題。例如，在凸塊2為Au之情形時，對1個凸塊2施加0.25N~0.3N為佳。
在第1施加步驟後，藉由控制系統16控制工具驅動部11使工具3上升至載台9之相反側，降低或停止對載台9按壓電子零件元件1，藉此降低或停止對該電子零件元件1之凸塊2施加第1壓力F1(降低、停止步驟)。此降低、停止步驟持續時間T2(圖4中之(a))。藉由暫時解除第1壓力F1之施加，在後述之第2施加步驟中，可於形成於凸塊2之平坦化面上，以超音波振動振幅有效地產生塊體材料之新生面，從而黏結凸塊2之全面。此處，若不降低或停止第1壓力F1之施加，則經平坦化之凸塊2之中央部難以接合，導致僅凸塊2之周圍被接合。因此，為於仿照基板4之電極5之形狀之凸塊2與該基板4之電極5之間形成良好之接合面，且加強凸塊2與基板4之電極5之間之接合強度，需要以上之第1施加步驟及降低、停止步驟。
接著，藉由控制系統16一面使超音波振動器對電子零件元件1之凸塊2施加特定之超音波振動，一面控制工具驅動部11而使工具3再次下降至載台9側，對載台9按壓電子零件元件1，藉此對該電子零件元件1之凸塊2階段性地施加壓力，直到成為構成凸塊2之塊體材料之屈服應力以上之第2壓力為止(第2施加步驟)。第2壓力F2係與第1壓力F1 同等以上之壓力(例如，0.25N~0.4N)。此時，控制系統16雖僅於時間T3藉由超音波振動器對凸塊2施加特定之超音波振動振幅W之超音波振動(圖4中之(b))，但控制系統16控制工具驅動部11，在時間T3期間以使對凸塊2施加之壓力階段性地成為第2壓力F2之方式控制工具3(圖4中之(a))。藉由此步驟，如圖3中之(c)所示般，使電子零件元件1之凸塊2進一步變形，凸塊2之高度H3變得小於2/3H。又，與此同時，繼續地形成凸塊2之新生面，使接合面之接觸面積增加，而形成電子零件元件1之凸塊2與基板4之電極端子面之接合面。另，對超音波振動振幅W之值並未特別限定，根據構成電子零件元件1之電極、凸塊2、及基板4之電極5之材料設定適宜之值即可。
此時，在開始對凸塊2施加超音波振動振幅W之時點，由於凸塊2之前端部(第3階部2c)之一部分已經變形，故不存在凸塊2在施加超音波振動振幅W之瞬間急劇壓擠之顧慮。結果，即使對凸塊2施加超音波振動振幅W，仍可於凸塊2與基板4之電極5之間形成良好之接合面。因此，由於各凸塊2對基板4之各電極5之按壓狀態均一，故可使超音波振動對全部之凸塊2充分作用，從而可於凸塊2與基板4之電極5之間實現強固之接合。
最後，控制系統16於時間T4期間，將對電子零件元件1之凸塊2施加之壓力維持在第2壓力F2(圖4中之(a))，且將對凸塊2施加之超音波振動維持在超音波振動振幅W(圖4中之(b))。其後，控制系統16藉由控制工具驅動部11而使工具3上升至與載台9相反側，而停止對載台9按壓電子零件元件1，藉此停止對該電子零件元件1之凸塊2施加第2壓力F2。同樣地，控制系統16停止施加由超音波振動器產生之超音波振動振幅W。藉由以上，結束將電子零件元件1之電極與基板4之電極5介隔凸塊2接合之一連串之步驟。
(變化例)
由於使用於電子零件之基板4具有開口部，故基板4中搭載電子零件元件1之面並非完全之平面，多為產生有起伏且部分地存在數十μm之高低差之情形。因此，在接合時將電子零件元件1搭載於基板4之狀態下，凸塊2與基板4之電極5之抵接面未必為全部之凸塊2均成為均一地抵接之狀態，有凸塊2部分地未接觸於電極5，成為所謂的局部接觸之狀態之情形。若保持此狀態對凸塊2施加超音波振動，則超音波振動會集中於與基板4之電極5接觸狀態較好之一部分之凸塊2上，進而由於在凸塊2與電極5之間部分地存在間隙，故於電子零件元件1與基板4之抵接面上產生遊隙。其結果，未正常之接合，且電子零件元件1與基板4之間產生傾斜之可能性變高。具有傾斜之電子零件最終成為不良品。
因此，為藉由超音波覆晶接合方法良好地接合凸塊2與基板4之電極5，謀求凸塊2與基板4之電極5在接合所需之適當之條件下接觸。具體而言，在具有多個凸塊2之電子零件元件1之情形時，需要使全部凸塊2均一地抵接於基板4之電極5。因此，為穩定進行接合強度優異之接合，期望將凸塊2設為包含第1凸塊與第2凸塊之2階凸塊。因藉由將凸塊2設為2階凸塊，凸塊2之總高度變高，故可吸收基板4之翹曲，從而避免電子零件元件1與基板4之過度之接近。於圖5中顯示2階凸塊之放大圖。圖5中之(a)係顯示覆晶接合前之2階凸塊之狀態之圖，(b)係顯示第1施加步驟後之2階凸塊之狀態之圖，(c)係顯示第2施加步驟後之2階凸塊之狀態之圖。
如圖5中之(a)所示般，2階凸塊8包含第1凸塊6及積層於該第1凸塊6上之第2凸塊7。於以下簡單地說明2階凸塊8之製造方法。首先，藉由按壓周知之金屬球且施加超音波振動來切斷金屬線。藉此形成第1凸塊6。其後，同樣地將另一金屬球接合於第1凸塊6上，並將焊針之前端於橫方向移動後，藉由對金屬球施加超音波振動而切斷金屬線。 藉此，形成第2凸塊7，從而完成2階凸塊8。此處，第1凸塊6及第2凸塊7藉由形成各個球形凸塊時所使用之焊針，可形成第1階部8a及第2階部8b、以及第1階部7a~第3階部7c。第1階部8a係相當於第1凸塊6之台座部之階部；第2階部8b係有助於第1凸塊6與第2凸塊7之連接之部分，且係具有由所使用之焊針形成之形狀之階部。該第2階部8b因第1凸塊6與第2凸塊7之連接而變形。另一方面，第1階部7a係相當於第2凸塊7之台座部之階部；第2階部7b係具有由焊針形成之形狀之階部；第3階部7c係掐下金線凸塊之前端部，且係具有由所使用之焊針形成之形狀之階部。
在2階凸塊8中較佳的是，第1凸塊6之高度H1低於第2凸塊7之高度H2，並且，第1凸塊6之凸塊直徑R1小於第2凸塊7之凸塊直徑R2。更具體而言，宜使對向於基板4之翹曲為最大之部分之凸塊2之高度變形1/3以上，且使凸塊直徑相對第1凸塊6之凸塊直徑變形1/6以上、1/3以下。藉此，第2凸塊7之變形成為接合之主要因素，而未過度變形之第1凸塊6可發揮作為確保2階凸塊8之總高度之止動部之作用。尤其，根據電子零件元件1之電極之損傷之觀點，由於無法使第1凸塊6進行過度之變形，故第2凸塊7成為變形之主要原因。為實現此，以藉由使第1凸塊6之高度低於第2凸塊7之高度，而消除第1凸塊6之變形之可能，即不使其變形為佳。若例示第1凸塊6之尺寸，則直徑為60μm，高度約為30~40μm。形成於該第1凸塊6上之第2凸塊7例如直徑為65μm~70μm，高度為40~50μm。
另，由於第2凸塊7為變形及接合之主要原因，故期望與其相對之基板4之電極5大於電子零件元件1之電極。又，在使用陶瓷基板作為電子零件元件1之基板之情形時，由於電極為半圓柱狀，確保電極之平坦度較困難，故期望基板4之電極5大於電子零件元件1之電極。
在本變化例中除使用2段凸塊8作為凸塊之點外，與上述實施形 態相同。因此，在第1施加步驟時，如圖5中之(b)所示般使2段凸塊8之第2凸塊7之前端部(第3階部7c)之一部分變形。此時，期望藉由工具3對2段凸塊8施加之第1壓力為使2段凸塊8之第2凸塊7之前端起3分之1之長度之部分變形之壓力，即，使第2凸塊7之前端部(第3階部7c)變形直到第2凸塊7之高度成為2/3H2為止之壓力。例如，2段凸塊8為Au之情形時，對1個2段凸塊8施加0.25N~0.3N為佳。
藉由將凸塊設為2段凸塊8，凸塊之高度變高。因此，在第1施加步驟中使第2凸塊7變形時，可使2段凸塊8之高度一致，且使2段凸塊8成為適合於基板4之翹曲或起伏之高度。即，即使各2段凸塊8間之高度產生差異、或於基板4上產生翹曲或起伏，仍可使電子零件元件1之各2段凸塊8間之高度之差異與基板4之翹曲或起伏同時抵消，使2段凸塊8之高度一致且抑制各2段凸塊8間之高度之差異。且，如圖5中之(c)所示般藉由第2施加步驟使第2凸塊7陷入第1凸塊6，使2段凸塊8之第2凸塊7之高度H4小於2/3H2。藉此，結合第1凸塊6與第2凸塊7，且在與基板4之電極5之間形成良好之接合面。尤其，在本變化例中因以同種材料形成第1凸塊6與第2凸塊7，故兩者之結合性良好。
進而，藉由將凸塊設為2段凸塊8，與上述實施形態相比更容易確保電子零件元件1與基板4之間隙。藉此，可充分確保2段凸塊8之高度，且使2段凸塊8平坦化。又，由於充分地確保了2段凸塊8之高度，故可防止受基板4之翹曲之影響、電子零件元件1與基板4之間隙部分地變窄。即，在覆晶接合後之封裝步驟中，由於電子零件元件1與基板4之間隙變寬，故封裝樹脂之流動性提高，從而可防止殘留氣泡之問題。
又，在先前之超音波覆晶接合方法中，由於藉由將凸塊設為2段凸塊而使凸塊之高度變高，故凸塊因施加超音波振動而傾斜之可能性變高。其原因在於，相對於凸塊之根部直徑固定，由於凸塊之高度變 高，故當施加橫向振動之超音波振動則凸塊激烈搖動，其結果係與高度較低之1段凸塊相比容易彎曲、即凸塊自身發生傾斜。但，在本變化例中由於係在施加超音波振動前使第2凸塊7變形，故可在全部之2段凸塊8上確保與基板4之電極5之接觸面積。
(作用效果)
根據本發明之一態樣之覆晶接合方法，藉由在第1施加步驟中使凸塊平坦化，而使全部之凸塊之尺寸一致。尤其，在本發明之一態樣中因不對凸塊施加超音波振動，故可避免起因於超音波振動之凸塊之剛性降低引起之過度之變形。
且，根據本發明之一態樣之覆晶接合方法，因在開始對凸塊施加超音波振動之時點，已使凸塊之前端部之一部分變形，故不存在施加超音波振動之瞬間凸塊急劇壓擠之慮。結果，即使對凸塊施加超音波振動，亦由於在凸塊與基板之電極之間確保了充分之接觸面積，故可在凸塊與基板之電極之間有效地產生有助於接合之新生面，從而形成良好之接合面。其原因在於，各凸塊對基板之各電極之按壓狀態均一，故可使超音波振動對全部之凸塊充分作用，從而可在凸塊與基板之電極之間實現較強之接合。藉由以上，較先前之覆晶接合方法生產性提高，無關各凸塊間之高度之差異或基板之翹曲，即使電子零件元件之電極微小仍可於凸塊與基板之電極之間形成良好之接合面，從而可確保較高之連接可靠性、及高品質。
尤其，使用2段凸塊作為凸塊之情形，在本發明之一態樣中以使2段凸塊之壓扁(第1施加步驟)適合於基板之電極之表面狀態之方式，使2段凸塊之高度一致。因此，可在適合於基板之翹曲或起伏之狀態下接合2段凸塊與基板之電極。如此般，藉由本發明之一態樣可提供一種較好地適應於翹曲或起伏之覆晶接合方法。
本發明並非限定於上述實施形態者，在請求項所示之範圍內可 進行各種變更。即，本發明之技術範圍亦包含在請求項所示之範圍內組合適當變更之技術手段而取得之實施形態。
(總結)
本發明之一態樣之覆晶接合方法，其係使電子零件元件之電極介隔突起電極而接合於基板之連接端子者，且包含如下步驟：位置對準步驟，其進行上述電子零件元件與上述基板之位置對準；接觸步驟，其在上述位置對準步驟之後，一邊將上述電子零件元件之電極及上述基板之連接端子之至少任一者加熱，一邊使上述電子零件元件之電極介隔上述突起電極而接觸於上述基板之連接端子；第1施加步驟，其在上述接觸步驟之後，對上述突起電極不施加超音波振動而施加構成上述突起電極之塊體材料之屈服應力以上之第1壓力，藉此使上述突起電極之一部分變形；降低、停止步驟，其降低或停止上述第1壓力之施加；及第2施加步驟，其在上述降低、停止步驟之後，對上述突起電極一邊施加特定之超音波振動，一邊階段性地施加壓力直到成為構成上述突起電極之塊體材料之屈服應力以上之第2壓力為止。
根據上述方法藉由在第1施加步驟中使突起電極變形，可使突起電極之高度一致，且使突起電極成為適合於各個基板之翹曲之高度。即，即使存在各個突起電極間之高度有差異、各個基板之翹曲、且基板間翹曲存在差異，由於係在第1施加步驟中使突起電極直接接觸於基板，故可將各突起電極間之高度之差異與基板之翹曲同時抵消而使突起電極之高度一致，從而抑制各突起電極間之高度之差異。尤其，在本發明之一態樣中，因不對突起電極施加超音波振動，故可避免起因於超音波振動之突起電極之剛性降低所引起之過度之變形。
且，根據本發明之一態樣之覆晶接合方法，由於在開始對突起電極施加超音波振動之時點，已使突起電極之前端部之一部分變形，故不存在突起電極在施加超音波振動之瞬間急劇壓擠之慮。結果，即 使對突起電極施加超音波振動，亦由於在突起電極與基板之連接端子之間確保了充分之接觸面積，故可在突起電極與基板之連接端子之間有效地產生有助於接合之新生面，從而形成良好之接合面。其原因在於，各突起電極對基板之各連接端子之按壓狀態均一，故可使超音波振動對全部突起電極充分作用，從而可於突起電極與基板之連接端子之間實現較強之接合。藉由以上，較先前之覆晶接合方法生產性提高，無關各突起電極間之高度之差異或基板之翹曲，即使電子零件元件之電極微小仍可於突起電極與基板之連接端子之間形成良好之接合面，從而可確保較高之連接可靠性、及高品質。
又，在本發明之一態樣之覆晶接合方法中，可在上述第1施加步驟中藉由施加上述第1壓力，而使上述突起電極之前端起大致3分之1長度之部分變形。
根據上述方法可充分確保突起電極之高度，且使突起電極平坦化。由於充分地確保了突起電極之高度，故可防止受基板之翹曲之影響，電子零件元件與基板之間隙部分地變窄。即，在覆晶接合後之封裝步驟中，可防止電子零件元件與基板之間隙之封裝樹脂之流動性惡化、氣泡殘留之問題。
又，由於藉由上述方法可防止產生相對超音波振動方向之歪斜而使突起電極傾斜，導致各個突起電極間形狀不均一之情況，故可形成電子零件元件之電極與基板之連接端子之間之鞏固之接合面。
又，在本發明之一態樣之覆晶接合方法中，上述突起電極為包含第1凸塊、及積層於該第1凸塊上之第2凸塊之導電性之2段凸塊，且亦可在上述第1施加步驟中藉由施加上述第1壓力，而使上述第2凸塊之一部分變形。
根據上述方法，藉由將突起電極設為2段凸塊，凸塊電極之高度變高。因此，在第1施加步驟中使第2凸塊變形時，可使2段凸塊之高 度一致，且使2段凸塊成為適合於基板之翹曲之高度。即，即使各2段凸塊間之高度產生差異、或於基板上產生翹曲或起伏，仍可使電子零件元件之各2段凸塊間之高度之差異與基板之翹曲或起伏同時抵消，使2段凸塊之高度一致且抑制各2段凸塊間之高度之差異。且，由於藉由第2施加步驟第2凸塊陷入第1凸塊，故使第1凸塊與第2凸塊結合，且在與基板之連接端子之間形成良好之接合面。
又，在本發明之一態樣之覆晶接合方法中，上述基板之連接端子亦可大於上述電子零件元件之電極，上述第1凸塊之高度低於上述第2凸塊，並且凸塊直徑小於上述第2凸塊。
根據上述方法，第2凸塊之變形成為接合之主要因素，而未過度變形之第1凸塊可發揮作為確保凸塊之總高度之止動部之作用。尤其，根據電子零件元件之電極之損傷之觀點，由於無法使第1凸塊進行過度之變形，故第2凸塊成為變形之主要原因。為實現此，宜使第1凸塊之高度低於第2凸塊之高度，消除第1凸塊之變形之可能，即不使其變形。又，由於第2凸塊成為變形及接合之主要原因，故期望與其對向之基板之連接端子大於電子零件元件之電極。
藉由包含上述任一之覆晶接合方法，可實現本發明之一態樣之固體攝像裝置之製造方法。
根據上述方法，可使固體攝像元件之電極介隔突起電極接合於電路基板之連接端子時之抵接狀態均一，從而取得良好之接合強度。
[產業上之可利用性]
本發明之覆晶接合方法可較好地使用於在車載用、資訊通訊終端用、及醫療用等廣泛使用之攝像裝置之CCD(charge-coupled device：電荷耦合裝置)等之固體攝像元件(光電轉換元件)之接合時。
在發明之詳細說明項中所進行之具體之實施形態或實施例，僅為明確本發明之技術內容者，並非應僅限定於如此之具體例進行狹義 地解釋者，而係可在本發明之精神與以下記載之申請範圍內，進行各種變更而實施者。
1‧‧‧電子零件元件
2‧‧‧凸塊
3‧‧‧工具
4‧‧‧基板
5‧‧‧電極
10‧‧‧覆晶接合裝置

Claims (5)

  1. 一種覆晶接合方法，其特徵在於：其係使電子零件元件之電極介隔突起電極而接合於基板之連接端子者，且包含如下步驟：位置對準步驟，其進行上述電子零件元件與上述基板之位置對準；接觸步驟，其在上述位置對準步驟之後，一邊將上述電子零件元件之電極及上述基板之連接端子之至少任一者加熱，一邊使上述電子零件元件之電極介隔上述突起電極而接觸於上述基板之連接端子；第1施加步驟，其在上述接觸步驟之後，對上述突起電極不施加超音波振動而施加構成上述突起電極之塊體材料之屈服應力以上之第1壓力，藉此使上述突起電極之一部分變形；降低、停止步驟，其降低或停止上述第1壓力之施加；及第2施加步驟，其在上述降低、停止步驟之後，對上述突起電極一邊施加特定之超音波振動，一邊階段性地施加壓力，直到成為構成上述突起電極之塊體材料之屈服應力以上之第2壓力為止。
  2. 如請求項1之覆晶接合方法，其中在上述第1施加步驟中，藉由施加上述第1壓力，而使上述突起電極之前端起大致3分之1之長度之部分變形。
  3. 如請求項1之覆晶接合方法，其中上述突起電極為包含第1凸塊及積層於該第1凸塊上之第2凸塊之導電性之2段凸塊；且在上述第1施加步驟中，藉由施加上述第1壓力，而使上述第2凸塊之一部分變形。
  4. 如請求項3之覆晶接合方法，其中上述基板之連接端子大於上述 電子零件元件之電極；且上述第1凸塊之高度低於上述第2凸塊，且凸塊直徑亦小於上述第2凸塊。
  5. 一種固體攝像裝置之製造方法，其特徵在於包含如請求項1至4中任一項之覆晶接合方法。
TW102137025A 2012-11-16 2013-10-14 覆晶接合方法、及特徵爲包含該覆晶接合方法之固體攝像裝置之製造方法 TWI539586B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012252542 2012-11-16

Publications (2)

Publication Number Publication Date
TW201421658A true TW201421658A (zh) 2014-06-01
TWI539586B TWI539586B (zh) 2016-06-21

Family

ID=50730965

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102137025A TWI539586B (zh) 2012-11-16 2013-10-14 覆晶接合方法、及特徵爲包含該覆晶接合方法之固體攝像裝置之製造方法

Country Status (5)

Country Link
US (1) US9685478B2 (zh)
JP (1) JPWO2014077044A1 (zh)
CN (1) CN104798187B (zh)
TW (1) TWI539586B (zh)
WO (1) WO2014077044A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI788430B (zh) * 2017-10-30 2023-01-01 日商索尼半導體解決方案公司 背面照射型之固體攝像裝置、背面照射型之固體攝像裝置之製造方法、攝像裝置及電子機器
TWI801873B (zh) * 2020-06-15 2023-05-11 日商新川股份有限公司 半導體裝置的製造裝置及製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10879211B2 (en) 2016-06-30 2020-12-29 R.S.M. Electron Power, Inc. Method of joining a surface-mount component to a substrate with solder that has been temporarily secured
CN106206339B (zh) * 2016-07-12 2018-12-21 中南大学 一种微铜柱间铜铜直接热超声倒装键合方法及其装置
DE102017119344A1 (de) * 2017-08-24 2019-02-28 Osram Opto Semiconductors Gmbh Träger und Bauteil mit Pufferschicht sowie Verfahren zur Herstellung eines Bauteils

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6083773A (en) * 1997-09-16 2000-07-04 Micron Technology, Inc. Methods of forming flip chip bumps and related flip chip bump constructions
JP2002043354A (ja) 2000-07-28 2002-02-08 Kyocera Corp フリップチップ実装方法
US6940178B2 (en) * 2001-02-27 2005-09-06 Chippac, Inc. Self-coplanarity bumping shape for flip chip
JP2002270642A (ja) * 2001-03-12 2002-09-20 Sony Corp 半導体装置の製造方法
JP3717899B2 (ja) 2002-04-01 2005-11-16 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP4548059B2 (ja) 2004-09-16 2010-09-22 株式会社村田製作所 超音波接合方法および超音波接合装置
JP2008288327A (ja) 2007-05-16 2008-11-27 Panasonic Corp 半導体装置及びその製造方法
US8080884B2 (en) 2008-06-27 2011-12-20 Panasonic Corporation Mounting structure and mounting method
JP5476891B2 (ja) 2009-09-29 2014-04-23 日本テキサス・インスツルメンツ株式会社 超音波フリップチップ実装方法および超音波実装装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI788430B (zh) * 2017-10-30 2023-01-01 日商索尼半導體解決方案公司 背面照射型之固體攝像裝置、背面照射型之固體攝像裝置之製造方法、攝像裝置及電子機器
TWI801873B (zh) * 2020-06-15 2023-05-11 日商新川股份有限公司 半導體裝置的製造裝置及製造方法

Also Published As

Publication number Publication date
JPWO2014077044A1 (ja) 2017-01-05
CN104798187A (zh) 2015-07-22
US20150303236A1 (en) 2015-10-22
WO2014077044A1 (ja) 2014-05-22
US9685478B2 (en) 2017-06-20
TWI539586B (zh) 2016-06-21
CN104798187B (zh) 2017-07-25

Similar Documents

Publication Publication Date Title
JP3880775B2 (ja) 回路基板への電子部品の実装方法
TWI539586B (zh) 覆晶接合方法、及特徵爲包含該覆晶接合方法之固體攝像裝置之製造方法
JP4901933B2 (ja) 半導体装置の製造方法
JP4190525B2 (ja) 半導体装置の製造方法
KR20020036669A (ko) 반도체 장치의 플립 칩 실장 구조 및 실장 방법
JP3660275B2 (ja) 半導体装置およびその製造方法
JP2010040884A (ja) 半導体装置及び半導体チップのボンディング方法
WO2011090049A1 (ja) フリップチップ実装構造及びフリップチップ実装方法
JP3746719B2 (ja) フリップチップ実装方法
JP2016001752A (ja) フリップチップ実装構造、フリップチップ実装方法及びフリップチップ実装構造の使用方法
JP2003297874A (ja) 電子部品の接続構造及び接続方法
JP4154410B2 (ja) 半導体装置の製造方法
JP4208867B2 (ja) 半導体装置の製造方法
JP2008085094A (ja) 半導体装置の製造方法
JP2002299374A (ja) 半導体装置及びその製造方法
US20100148364A1 (en) Semiconductor device and method for producing semiconductor device
JP2006114649A (ja) 半導体装置の製造方法およびその製造装置
JP4551013B2 (ja) 半導体装置の製造方法
KR20120093589A (ko) 반도체 패키지 및 그의 제조방법
JP2001351948A (ja) 半導体チップ実装回路基板及び回路基板への半導体チップの実装方法
JP3674550B2 (ja) 半導体装置
KR101054491B1 (ko) 스트립범프를 이용한 고상접합방법
JP2020178000A (ja) 光モジュールおよびその製造方法
JPH07130749A (ja) 電子部品のリード接合装置並びに接合方法
TW200933755A (en) Chip package process and structure thereof

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees