JP2011077093A - 超音波フリップチップ実装方法および超音波実装装置 - Google Patents
超音波フリップチップ実装方法および超音波実装装置 Download PDFInfo
- Publication number
- JP2011077093A JP2011077093A JP2009224057A JP2009224057A JP2011077093A JP 2011077093 A JP2011077093 A JP 2011077093A JP 2009224057 A JP2009224057 A JP 2009224057A JP 2009224057 A JP2009224057 A JP 2009224057A JP 2011077093 A JP2011077093 A JP 2011077093A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- ultrasonic
- pressure
- semiconductor chip
- protruding electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000004065 semiconductor Substances 0.000 claims abstract description 160
- 239000000758 substrate Substances 0.000 claims abstract description 129
- 239000004020 conductor Substances 0.000 claims description 22
- 229910001020 Au alloy Inorganic materials 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 3
- 238000013459 approach Methods 0.000 claims 1
- 238000005304 joining Methods 0.000 abstract description 10
- 239000010949 copper Substances 0.000 description 11
- 239000011347 resin Substances 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- 239000010931 gold Substances 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 7
- 239000011805 ball Substances 0.000 description 6
- 238000003466 welding Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000003825 pressing Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000011806 microball Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000003353 gold alloy Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000001802 infusion Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000009864 tensile test Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】 本発明による半導体チップを基板に超音波実装する方法は、一方の主面に複数のバンプ電極156が形成された半導体チップS、および一方の主面に複数の電極パターン176が形成された基板Bを用意し、半導体チップSのバンプ電極156を基板Bの電極パターン176に接触させる第1のステップと、半導体チップSのバンプ電極156を基板Bの電極パターン176から離間させる第2のステップと、半導体チップSのバンプ電極156を基板Bの電極パターン176に接触させかつ超音波振動を与えてバンプ電極156を電極パターン176に接合する第3のステップとを含む。
【選択図】 図10
Description
さらに本発明は、半導体チップと基板間の電極の接合状態にバラツキの少ない超音波実装方法および超音波実装装置を提供することを目的とする。
B:基板
14:ステージ
18:接合ツール
20:超音波ホーン
22:超音波振動子
150:一方の主面(回路形成面)
152:他方の主面
154:電極パッド
156、156A、156B:バンプ電極(Auスタッドバンプ)
170:一方の主面
172:他方の主面
174:導体パターン(Cuリード)
176、176A、176B、218、316:電極パターン
178:内部配線
180:外部電極
182:マイクロボール
Claims (14)
- 半導体チップを基板に超音波実装する方法であって、
一方の主面に複数の突起状の電極が形成された半導体チップ、および一方の主面に複数の電極領域が形成された基板を用意し、
半導体チップの複数の突起状の電極を基板上の対応する電極領域に接触させる第1のステップと、
半導体チップの複数の突起状の電極を基板上の対応する電極領域から離間させる第2のステップと、
半導体チップの複数の突起状の電極を基板上の対応する電極領域に接触させかつ超音波振動を与えて複数の突起状の電極を対応する電極領域に接合する第3のステップとを含む、
超音波実装方法。 - 第1のステップは、複数の突起状の電極を対応する電極領域に第1の圧力で接触させる、請求項1に記載の超音波実装方法。
- 前記複数の突起状の電極は、AuまたはAu合金を含むバンプ電極から構成され、当該バンプ電極は、第1の圧力によって変形される、請求項2に記載の超音波実装方法。
- 前記電極領域は、前記バンプ電極よりも硬度が高い導体パターンを含む、請求項3に記載の超音波実装方法。
- 前記電極領域は、AuまたはAu合金を含むバンプ電極を含み、当該バンプ電極は、第1の圧力によって変形される、請求項2に記載の超音波実装方法。
- 第3のステップは、複数の突起状の電極を対応する電極領域に第2の圧力で接触させ、第2の圧力に到達したときに超音波振動が印加され、第2の圧力は第1の圧力よりも小さい、請求項1に記載の超音波実装方法。
- 第3のステップは、複数の突起状の電極と電極領域間の圧力が第3の圧力に到達したとき、超音波振動を停止させ、第3の圧力は、第1の圧力よりも大きい、請求項1に記載の超音波実装方法。
- 半導体パッケージを基板に超音波実装する方法であって、
一方の主面に複数の突起状の電極が形成された半導体パッケージ、および一方の主面に複数の電極領域が形成された基板を用意し、
半導体パッケージの複数の突起状の電極を基板上の対応する電極領域に接触させる第1のステップと、
半導体パッケージの複数の突起状の電極を基板上の対応する電極領域から離間させる第2のステップと、
半導体パッケージの複数の突起状の電極を基板上の対応する電極領域に接触させかつ超音波振動を与えて複数の突起状の電極を対応する電極領域に接合する第3のステップとを含む、
超音波実装方法。 - 第1の半導体パッケージを第2の半導体パッケージに超音波実装する方法であって、
一方の主面に複数の突起状の電極が形成された第1の半導体パッケージ、および一方の主面に複数の電極領域が形成された第2の半導体パッケージを用意し、
第1の半導体パッケージの複数の突起状の電極を第2の半導体パッケージ上の対応する電極領域に接触させる第1のステップと、
第1の半導体パッケージの複数の突起状の電極を第2の半導体パッケージ上の対応する電極領域から離間させる第2のステップと、
第1の半導体パッケージの複数の突起状の電極を第2の半導体パッケージ上の対応する電極領域に接触させかつ超音波振動を与えて複数の突起状の電極を対応する電極領域に接合する第3のステップとを含む、
超音波実装方法。 - 半導体チップを基板に超音波実装するための超音波実装装置であって、
基板を保持するステージと、
半導体チップを保持する保持手段と、
半導体チップが基板に向けて接近または離間するように前記保持手段を駆動する駆動手段と、
前記保持手段に保持された半導体チップに超音波振動を印加可能な超音波印加手段と、
前記駆動手段および前記超音波手段を制御する制御手段とを含み、
前記制御手段は、半導体チップの一面に形成された複数の突起状の電極を前記基板上の対応する電極領域に接触させ、次いで、半導体チップを前記基板から離間させ、次いで、半導体チップの複数の突起状の電極を前記基板上の対応する電極領域に接触させかつ複数の突起状の電極と電極領域間に超音波振動が印加されるように、前記駆動手段および前記超音波手段を制御する、
超音波実装装置。 - 超音波実装装置はさらに、前記保持手段に保持された半導体チップへの圧力を検出する検出手段を含み、前記制御手段は、検出された圧力が第1の圧力値に到達するまで前記駆動手段を介して半導体チップを基板に接近させ、さらに検出された圧力が第2の圧力値に到達したとき前記超音波印加手段による超音波印加を開始させる、
請求項10に記載の超音波実装装置。 - 前記制御手段は、前記駆動手段および前記超音波印加手段を制御するためのプログラムを格納したメモリと、当該プログラムを実行するための処理装置とを含む、請求項10または11に記載の超音波実装装置。
- 第1の基体に形成された複数の電極と、第2の基体に形成された複数の突起状電極とを超音波信号により接合する超音波接合方法であって、
上記複数の電極と上記複数の突起状電極とを接触させ、上記第1の基体と上記第2の基体との間に第1の圧力を印加する工程と、
上記第1の基体と上記第2の基体との間に印加される圧力を、上記第1の圧力よりも低い第2の圧力から上記第1の圧力よりも高い第3の圧力に変化させる間に、上記第1の基体に超音波を印加する工程と、
を含む、超音波接合方法。 - 請求項13に記載の超音波接合方法であって、
上記複数の電極と上記複数の突起状電極とが接触する際に、上記複数の突起状電極が変形する、方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009224057A JP5476891B2 (ja) | 2009-09-29 | 2009-09-29 | 超音波フリップチップ実装方法および超音波実装装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009224057A JP5476891B2 (ja) | 2009-09-29 | 2009-09-29 | 超音波フリップチップ実装方法および超音波実装装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013090987A Division JP5637249B2 (ja) | 2013-04-24 | 2013-04-24 | 超音波接合方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011077093A true JP2011077093A (ja) | 2011-04-14 |
JP5476891B2 JP5476891B2 (ja) | 2014-04-23 |
Family
ID=44020813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009224057A Active JP5476891B2 (ja) | 2009-09-29 | 2009-09-29 | 超音波フリップチップ実装方法および超音波実装装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5476891B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014077044A1 (ja) * | 2012-11-16 | 2014-05-22 | シャープ株式会社 | フリップチップ接合方法、および当該フリップチップ接合方法を含むことを特徴とする固体撮像装置の製造方法 |
JP2016221527A (ja) * | 2015-05-27 | 2016-12-28 | 三菱電機株式会社 | 半導体装置の製造方法 |
KR101847162B1 (ko) * | 2011-09-27 | 2018-05-29 | 삼성전기주식회사 | 반도체 패키지 및 그 제조방법 |
JP6763090B1 (ja) * | 2018-09-20 | 2020-09-30 | 東芝三菱電機産業システム株式会社 | 超音波振動接合装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1117103A (ja) * | 1997-06-20 | 1999-01-22 | Tokai Rika Co Ltd | バンプを備える基材同士の接合方法 |
JPH11265913A (ja) * | 1998-03-17 | 1999-09-28 | Matsushita Electric Ind Co Ltd | バンプ付電子部品のボンディング方法 |
JPH11284005A (ja) * | 1998-01-30 | 1999-10-15 | Toshiba Corp | バンプアレイの形成方法および接続方法 |
JPH11345835A (ja) * | 1998-06-03 | 1999-12-14 | Matsushita Electric Ind Co Ltd | バンプ付き電子部品のボンディング方法 |
JP2005101199A (ja) * | 2003-09-24 | 2005-04-14 | Sharp Corp | 超音波フリップチップ接合方法 |
JP2006128484A (ja) * | 2004-10-29 | 2006-05-18 | Fujitsu Ltd | 電子部品の実装構造および実装方法 |
JP2006135207A (ja) * | 2004-11-09 | 2006-05-25 | Fujitsu Ltd | フリップチップ接合方法 |
JP2007201307A (ja) * | 2006-01-30 | 2007-08-09 | Seiko Epson Corp | ボンディング装置および半導体装置の製造方法 |
-
2009
- 2009-09-29 JP JP2009224057A patent/JP5476891B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1117103A (ja) * | 1997-06-20 | 1999-01-22 | Tokai Rika Co Ltd | バンプを備える基材同士の接合方法 |
JPH11284005A (ja) * | 1998-01-30 | 1999-10-15 | Toshiba Corp | バンプアレイの形成方法および接続方法 |
JPH11265913A (ja) * | 1998-03-17 | 1999-09-28 | Matsushita Electric Ind Co Ltd | バンプ付電子部品のボンディング方法 |
JPH11345835A (ja) * | 1998-06-03 | 1999-12-14 | Matsushita Electric Ind Co Ltd | バンプ付き電子部品のボンディング方法 |
JP2005101199A (ja) * | 2003-09-24 | 2005-04-14 | Sharp Corp | 超音波フリップチップ接合方法 |
JP2006128484A (ja) * | 2004-10-29 | 2006-05-18 | Fujitsu Ltd | 電子部品の実装構造および実装方法 |
JP2006135207A (ja) * | 2004-11-09 | 2006-05-25 | Fujitsu Ltd | フリップチップ接合方法 |
JP2007201307A (ja) * | 2006-01-30 | 2007-08-09 | Seiko Epson Corp | ボンディング装置および半導体装置の製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101847162B1 (ko) * | 2011-09-27 | 2018-05-29 | 삼성전기주식회사 | 반도체 패키지 및 그 제조방법 |
WO2014077044A1 (ja) * | 2012-11-16 | 2014-05-22 | シャープ株式会社 | フリップチップ接合方法、および当該フリップチップ接合方法を含むことを特徴とする固体撮像装置の製造方法 |
CN104798187A (zh) * | 2012-11-16 | 2015-07-22 | 夏普株式会社 | 倒装接合方法、和特征在于包含该倒装接合方法的固体摄像装置的制造方法 |
JPWO2014077044A1 (ja) * | 2012-11-16 | 2017-01-05 | シャープ株式会社 | フリップチップ接合方法、および当該フリップチップ接合方法を含むことを特徴とする固体撮像装置の製造方法 |
US9685478B2 (en) | 2012-11-16 | 2017-06-20 | Sharp Kabushiki Kaisha | Flip-chip bonding method and solid-state image pickup device manufacturing method characterized in including flip-chip bonding method |
JP2016221527A (ja) * | 2015-05-27 | 2016-12-28 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP6763090B1 (ja) * | 2018-09-20 | 2020-09-30 | 東芝三菱電機産業システム株式会社 | 超音波振動接合装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5476891B2 (ja) | 2014-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6316822B1 (en) | Multichip assembly semiconductor | |
US6388336B1 (en) | Multichip semiconductor assembly | |
JP2008166439A (ja) | 半導体装置およびその製造方法 | |
US7064425B2 (en) | Semiconductor device circuit board, and electronic equipment | |
TWI629732B (zh) | 接合半導體元件的系統及方法 | |
JP2009239256A (ja) | 半導体装置及びその製造方法 | |
JP2001308220A (ja) | 半導体パッケージ及びその製造方法 | |
JP2009099697A (ja) | 半導体装置及びその製造方法 | |
JP2004296897A (ja) | 半導体装置、電子デバイス、電子機器および半導体装置の製造方法 | |
JP5476891B2 (ja) | 超音波フリップチップ実装方法および超音波実装装置 | |
US20090057866A1 (en) | Microelectronic Package Having Second Level Interconnects Including Stud Bumps and Method of Forming Same | |
TWI710078B (zh) | 導線貫穿模具連接之設備及方法 | |
JP5637249B2 (ja) | 超音波接合方法 | |
JP2009049249A (ja) | 半導体装置及びその製造方法 | |
JP2000150560A (ja) | バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
JP2010147225A (ja) | 半導体装置及びその製造方法 | |
JP2010258302A (ja) | 超音波フリップチップ実装方法およびそれに用いられる基板 | |
JP5365373B2 (ja) | 電子部品パッケージおよびその製造方法 | |
JP2008130727A (ja) | 半導体装置の製造方法及びそれに用いられるチップボンダ | |
JP2007035863A (ja) | 半導体装置 | |
JP2002299374A (ja) | 半導体装置及びその製造方法 | |
JP2002237566A (ja) | 半導体装置の3次元実装構造体とその製造方法 | |
JP2007048860A (ja) | 半導体装置とその製造方法 | |
JP4544407B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004014637A (ja) | 半導体装置及びワイヤボンディング方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120924 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140127 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5476891 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |