JP4289912B2 - 基板間配線電極接合方法 - Google Patents

基板間配線電極接合方法 Download PDF

Info

Publication number
JP4289912B2
JP4289912B2 JP2003066257A JP2003066257A JP4289912B2 JP 4289912 B2 JP4289912 B2 JP 4289912B2 JP 2003066257 A JP2003066257 A JP 2003066257A JP 2003066257 A JP2003066257 A JP 2003066257A JP 4289912 B2 JP4289912 B2 JP 4289912B2
Authority
JP
Japan
Prior art keywords
substrate
insulating film
wiring
electrodes
thin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003066257A
Other languages
English (en)
Other versions
JP2004273980A5 (ja
JP2004273980A (ja
Inventor
正剛 赤池
治人 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2003066257A priority Critical patent/JP4289912B2/ja
Publication of JP2004273980A publication Critical patent/JP2004273980A/ja
Publication of JP2004273980A5 publication Critical patent/JP2004273980A5/ja
Application granted granted Critical
Publication of JP4289912B2 publication Critical patent/JP4289912B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、基板同士の接合と同時に両基板に設けた配線電極間接合を行う方法、及びそうした接合が行われた構造体に関するものである。
【0002】
【従来の技術】
近年、MEMS(Micro-Electro-Mechanical-System)の多機能化と小型軽量化に伴って素子自体が複雑化しており、その製作が困難になってきている。このため、電子回路及びMEMSをそれぞれ異なる基板に作製し、この後、両基板を一体化接合し、同時に本接合により配線電極同士を電気的に接合する必要性が高まっている。
【0003】
しかしながら、基板間の接合において、両基板に形成した微小な多数の電極同士を全て同時に接合し、さらに経時変化及び応力変化による接合個所の剥離を防止したり、そして何らかの理由で一旦剥離して非導通となった電気的接合個所において再び電気的導通を復元することは困難であった。
【0004】
こうした状況において、1つの例では、面実装型半導体パッケージングとして半田ボールを利用したBGA(ボール・グリッド・アレイ)を用いている(例えば、特許文献1参照)。この半田ボールを介して両基板間の電極同士を接合し、同時に基板間が剥離しないように一体化接合している。
【0005】
さらに、他例では、両基板を接合する手法として、金属バンプを形成してなる異方導電コネクターを用いており、この異方導電コネクターを用いて配線電極間の電気的接合を得る方法を採っている(例えば、特許文献2参照)。
【0006】
【特許文献1】
特開平9-307022号公報
【0007】
【特許文献2】
特開平6-231818号公報
【0008】
【発明が解決しようとする課題】
しかしながら、上述の特許文献1に開示している半田ボールを用いた場合、該半田ボールの塑性変形を利用して両基板の配線電極同士を接合することから、一旦剥離してしまった電極を再び復元して電気的導通を得ることは困難である。さらに、今後進展するであろう高密度に配置した微小な電極同士を上記方法で接合するためには、半田ボール電極の体積を更に一層微小にする必要性が生じ、該半田ボール電極同士の接合強度を低下させる。
【0009】
また、特許文献2に開示されている異方導電コネクターを用いた場合、MEMS基板に設ける微小な配線電極、及び電気的制御系を有する配線基板の微小な配線電極を作成することはプロセス上困難であり、かつ接合する場合、両基板間の配線電極間のアライメント精度を確保することが困難である。
【0010】
本発明の目的は、上記の課題に鑑み、安定的に電気的導通が保たれる基板間配線電極接合の方法、及びそうした接合が行われた構造体を提供することにある。
【0011】
【課題を解決するための手段】
上述した目的を達成するための本発明の基板間配線電極接合の方法は、一方の基板の片面に該基板と線膨張係数の異なる絶縁膜を成膜し、該絶縁膜の上に配線及び電極を設け、かつ他方の基板の両面に該他方の基板と線膨張係数の異なる絶縁膜を成膜し、該他方の基板の片面の絶縁膜の上に配線及び電極を設け、該一方の基板を該他方の基板に対して凸状にした状態で該一方の基板と該他方の基板を相対向させて両基板側から加重を印加して両基板の対応する電極同士を接合することを特徴とする(この方法では、片面に絶縁膜が成膜されて冷却過程で基板と絶縁膜の熱収縮が生じて湾曲した一方の基板の該絶縁膜上に配線及び電極を設ける)。或いは、一方の基板の両面に該基板と線膨張係数の異なる絶縁膜を成膜し、該一方の基板の片面の絶縁膜の上に配線及び電極を設け、かつ他方の基板の両面に該他方の基板と線膨張係数の異なる絶縁膜を成膜し、該他方の基板の片面の絶縁膜の上に配線及び電極を設け、両基板のうちの少なくとも一方の基板の配線及び電極の設けられていない絶縁層を除去し(一方の基板の絶縁層を除去する例は、後述の第1の実施の形態に説明され、両方の基板の絶縁層を除去する例は、後述の第2の実施の形態に説明されている)、該絶縁層を除去した基板を他方の基板に対して凸状にした状態で該一方の基板と該他方の基板を相対向させて両基板側から加重を印加して両基板の対応する電極同士を接合することを特徴とする。或いは、一方の基板の片面に該基板と線膨張係数の異なる絶縁膜を成膜し、該絶縁膜の上に配線及び電極を設け、かつ他方の基板の片面に該他方の基板と線膨張係数の異なる絶縁膜を成膜し、該他方の基板の片面の絶縁膜の上に配線及び電極を設け、各基板を他方の基板に対して凸状にした状態で該一方の基板と該他方の基板を相対向させて両基板側から加重を印加して両基板の対応する電極同士を接合することを特徴とする(この方法では、片面に絶縁膜が成膜されて湾曲した一方の基板の該絶縁膜上に配線及び電極を設け、同じく片面に絶縁膜が成膜されて湾曲した他方の基板の該絶縁膜上に配線及び電極を設ける)。
【0012】
これらの基板間配線電極接合の方法では、両基板同士を相対向させて所定の対応する電極同士を接合するようにアライメントし、両基板への荷重印加による接合によって湾曲状態にあった一方または両方の基板を平板状にするので、それによって両基板の間に、復元力による圧縮応力が発生する。従って、接合された電極間は常に圧縮応力を受けている状態にあり、該電極間の電気的導通が保持される。
【0013】
上記方法において、前記基板はSi基板、GaAs基板などの基板であり得るが、典型的にはSi基板であり、前記絶縁膜はSi酸化膜あるいは窒化シリコン膜である。
【0014】
また、上述した目的を達成するための本発明の基板間配線電極接合の方法は、一方の基板の面に溝を設け、該基板面及び溝の上に薄い層を形成し、該薄い層の上に該薄い層と線膨張係数の異なる絶縁膜を成膜し、さらに該絶縁膜の上に配線及び電極を形成した後に該溝の上の該絶縁膜と該薄い層の一部をカットすることによって該溝の上の該薄い層と該絶縁膜に両持梁ないしその類似構造(両持梁と同様な湾曲状態になる構造)としての機能を持たせるか或いは該溝の上の該絶縁膜と該薄い層の一部をカットすることによって該溝の上の該薄い層と該絶縁膜に両持梁ないしその類似構造としての機能を持たせた後に該絶縁膜の上に配線及び電極を形成し(後述の第3の実施の形態は後者の方法を採っている)、そして他方の基板の片面または両面に絶縁膜を成膜し(後述の第3の実施の形態では両面に絶縁膜を成膜している)、該他方の基板の片面の該絶縁膜の上に配線及び電極を設け、該両持梁ないしその類似構造の部分を他方の基板に対して凸状にした状態で該一方の基板と該他方の基板を相対向させて荷重印加し、両基板の対応する電極同士を接合することを特徴とする。或いは、一方の基板の面に溝を設け、該基板面及び溝の上に薄い層を形成し、該薄い層の上に該薄い層と線膨張係数の異なる絶縁膜を成膜し、さらに該絶縁膜の上に該薄い層と線膨張係数の異なる配線及び電極を形成した後に該溝の上の該絶縁膜と該薄い層の一部をカットすることによって該溝の上の該薄い層と該絶縁膜に片持ち梁ないしその類似構造(片持ち梁と同様な湾曲状態になる構造)としての機能を持たせ、そして他方の基板の片面または両面に絶縁膜を成膜し(後述の第4の実施の形態では片面に絶縁膜を成膜している)、該他方の基板の片面の該絶縁膜の上に配線及び電極を設け、該片持ち梁ないしその類似構造の部分を他方の基板に対して凸状に湾曲させた状態で該一方の基板と該他方の基板を相対向させて荷重印加し、両基板の対応する電極同士を接合することを特徴とする。
【0015】
これらの基板間配線電極接合の方法でも、両基板同士を相対向させて所定の対応する電極同士を接合するようにアライメントし、両基板への荷重印加による接合によって湾曲状態にあった配線及び電極を平板状に変移するので、それによって両基板の電極間に、該変移に相当する復元力が、すなわち圧縮応力が発生する。従って、接合された電極間は常に圧縮応力を受けている状態にあり、このため該電極間の電気的導通が保持される。
【0016】
上記基板間配線電極接合方法において、前記薄い層と基板の接合性を良くする為に該薄い層を形成する前に前記一方の基板の溝を設けた面上に接合介在層としての絶縁膜を形成してもよい(後述の第3、第4の実施の形態ではそうしている)。これらの方法において、前記基板はSi基板、GaAs基板などの基板であり得るが、典型的にはSi基板であり、前記薄い層はSi層であり、前記絶縁膜はSi酸化膜、窒化シリコン膜あるいはPZTなどの圧電体膜である。上記片持ち梁ないしその類似構造を形成する方法において、所望の湾曲状態を実現する為に前記一方の基板上の配線及び電極の線膨張係数は該一方の基板上の前記絶縁層の線膨張係数よりも大きいことが望ましい。
【0017】
更に、上述した目的を達成するための本発明の基板間配線電極接合の構造体は、両基板の対応する電極同士を接合することにより基板間配線電極接合を達成した構造体であって、一方の基板の片面に該一方の基板と線膨張係数の異なる絶縁膜が成膜され、該絶縁膜の上に配線及び電極が設けられており、かつ他方の基板の両面または片面に該他方の基板と線膨張係数の異なる絶縁膜が成膜され、該他方の基板の片面の該絶縁膜の上に配線及び電極が設けられ、該一方の基板と該他方の基板が相対向されて両基板の対応する電極同士が接合されていることを特徴とする。或いは、両基板の対応する電極同士を接合することにより基板間配線電極接合を達成した構造体であって、一方の基板の面に溝が設けられ、該溝の上に薄い層が形成され、該薄い層の上に該薄い層と線膨張係数の異なる絶縁膜が成膜され、さらに該絶縁膜の上に配線及び電極が形成され且つ該溝の上の該絶縁膜と該薄い層の一部がカットされて該溝の上の該薄い層と該絶縁膜に両持梁ないしその類似構造、または片持ち梁ないしその類似構造としての機能が持たされ、かつ他方の基板の両面または片面に該他方の基板と線膨張係数の異なる絶縁膜が成膜され、該他方の基板の片面の該絶縁膜の上に配線及び電極が設けられ、該一方の基板と該他方の基板が相対向されて両基板の対応する電極同士が接合されていることを特徴とする。これらの構造体にも、上記基板間配線電極接合の方法で説明したことが適用される。
【0018】
【発明の実施の形態】
以下、図面を用いて本発明の具体的な実施の形態を説明する。
【0019】
(第1の実施の形態)
図1、図2、図3、図4は本発明の第1の実施の形態を説明する断面図である。同図において、1は一方のSi基板、2は他方のSi基板、3は一方のSi基板1に形成したSi酸化膜からなる絶縁膜、6はSi基板2のSi酸化膜からなる絶縁膜、8はSi基板2に形成したSi酸化膜からなる絶縁膜、10は絶縁膜3の上に形成された配線(配線層)、11は絶縁層8の上に形成された配線(配線層)、12は配線11の上に形成されたAu(金)からなる電極パッド、13は配線10の上に形成されたAuからなる電極パッド、14は電極パッド12の上に形成されたAuからなるバンプ、15は絶縁層3の上に形成されたストッパー、16は絶縁層の上に形成されたストッパーである。
【0020】
上記構成の作製方法を説明する。Si基板1において、その両面にSi熱酸化膜から成る絶縁層を形成し、この後、フォト・リソ・プロセスを用いて、片面のSi酸化膜3の上に所定のパターンのAlからなる配線層10を形成し、さらに該配線層10の上にAuからなる電極パッド13及びストッパー15を形成する。さらに、上記一連のプロセス終了後、配線10及び電極パッド13を形成したSi基板1の面に対して反対側の面のSi酸化膜を除去する(図1ではこのSi酸化膜が既に除去されている)。
【0021】
上記プロセス後、Si基板1は電極パッド13のある面側に凸状に湾曲変形する。すなわち、Si基板1の線膨張係数は3×10−6(1/度)であり、一方Si酸化膜3の線膨張係数は0.5×10−6(1/度)であることから、熱酸化膜形成後、室温までの冷却過程において、線膨張係数の違いによる熱歪がSi基板1に生じる。そして、Si基板1の片面の熱酸化膜を除去した時、一部の熱歪は解放され、図1に見るようにSi基板1は電極パッド13側に凸状に湾曲変形する。ここにおいて、Si基板1の片面の熱酸化膜を除去した後に、Si酸化膜3の上に配線層10等を形成することも可能である。
【0022】
他方のSi基板2についても、その両面に熱酸化膜6、8を成膜し、この後、上記と同様なフォト・リソ・プロセスを用いて該Si酸化膜8の上にAlからなる他の所定のパターンの配線11を形成する。この配線11は、両Si基板1、2がアライメントされて接合されるとき、Si基板1上の配線10とは電極パッド12、13の部分においてのみ交差するパターンになっている。さらに、該Al配線11の上にAuからなる電極パッド12を形成し、この後、Auからなるバンプ14を電極パッド12上に、そしてAuからなる凸状のストッパー16を図1に見るように形成する。この場合、Si基板2内では熱的な内部応力は生じているが、両面に熱酸化膜6、8が存在するため、湾曲変形は生じない。すなわち、図1に見るようにSi基板2は平面性を保っている。
【0023】
次に、上記プロセスを経た後、室温において、Si基板1及びSi基板2にそれぞれ形成した電極パッド12、13及び電極バンプ14を、図2に見るように互いに相対向させてアライメントし、この後、Si両基板1、2を近接させ、図3に見るように両Si基板1、2に両側から荷重Fを印加する。この荷重印加過程により、電極パッド13及び電極バンプ14は、互いに塑性変形を生じながら原子間距離まで接近し、強固に接合する(図4)。そして、この荷重印加過程において、ストッパー15、16も、互いに塑性変形を生じながら原子間距離まで接近し、上記同様に強固に接合する(図4)。ストッパー15、16の存在により、電極パッド13及び電極バンプ14に過度な荷重がかかってこの部分が潰れてしまうのが確実に防止される。
【0024】
上記接合過程で一体化した両Si基板1、2は、図4に見るように、一方のSi基板1の湾曲の曲率は小さくなり、平板状の形態に近くなる。従って、両基板1、2の一体化接合後、電極パッド13および電極パンプ14は、バネ性を有するSi基板1の復元力で、常に互いに押し付け合う状態を保持する。従って、電極パッド12、13間では安定的に電気的導通が保たれる。また、電気的接合部で半田バンプなどを用いないので、微小な配線電極を作成して、両基板間の配線電極間のアライメント精度を確保することも可能である。
【0025】
本実施形態において、配線基板とした一方のSi基板1に配線10、電極パッド13及びストッパー15をそれぞれ形成し、MEMSを形成してあるMEMS基板とした他方のSi基板2に配線11、電極バンプ14及びストッパー16をそれぞれ形成し、この後、両Si基板1、2を上記と同様にして一体化接合した。そして、該配線基板の配線10、11を介して電気信号(図示なし)を送ったところ、MEMS基板2に作製した駆動系が作動するのを確認できた。
【0026】
本実施形態において、絶縁膜3、絶縁膜6、絶縁膜8にSi酸化膜を用いたが、この他にも、例えば窒化シリコンでもよい。この他にも、該絶縁膜はSi基板と線膨張係数の異なる絶縁体材料であればよい。また、図示の配線、ストッパーなどの形態、配置は例示であり、他の形態、配置も可能である。さらに、基板として、GaAsなどの基板を用いることもできる。
【0027】
(第2の実施の形態)
図5、図6、図7は本発明の第2の実施の形態を説明する断面図である。本実施形態では、MEMSを形成してあるMEMS基板とした他方のSi基板2の片面のSi酸化膜からなる絶縁膜6を除去した。この場合でも、配線基板とした一方の該Si基板1と他方のMEMS基板とした該Si基板2の一体化接合は強固であり、パッド電極13とパンプ電極14の電極同士の電気的接合が可能であった。その他の点は、第1の実施の形態と同様である。
【0028】
(第3の実施の形態)
図8、図9、図10、図11は本発明の第3の実施の形態の特徴を良く表す断面図である。同図において、図1の符号と同じ符号で示すものは同様な部分であることを示し、そして、4はSi基板2に形成したSi酸化膜、5はSi基板1に形成したSi酸化膜からなる絶縁膜、7はSi酸化膜4の上に形成したSi層、9はSi基板2に設けた溝である。
【0029】
上記構成の作製方法を説明する。Si基板1において、図8に見るように、その両面にSi熱酸化膜から成る絶縁層3、5を形成し、この後、フォト・リソ・プロセスを用いて、片面のSi酸化膜3の上にAlからなる配線層10を形成し、さらに該配線層10の上にAuからなる電極パッド13を形成する。そして、さらに他方のSi基板2に溝9を設け、Si基板2の両面にSi酸化膜4、6を形成し、Si酸化膜4の上にSi基板7を拡散接合(FusionBonding)で直接接合し、該接合後にSi基板7を研磨により薄片化する。Si酸化膜4は、Si基板7をSi基板2上に接合するのに必要とされる接合介在層である。さらに、該Si基板7の上にSi酸化膜8を形成し、図8のA矢視図である図9に見るように、溝9の側壁の外周部の一部に溝開放部9-(1)(図面では丸付き数字で表す)を形成し、配線11を形成し、パッド12を形成し、そして該パッド12の上にバンプ14を形成する。上記プロセスから、溝9の直上に形成したSi層7及び絶縁層8は複合材料からなる両持梁としての機能を有する。この場合、複合材料からなる該両持梁は、線膨張係数の差により、図8に見るように該Si酸化膜8側に湾曲変形する。ここにおいて、配線11、パッド12、バンプ14を形成した後に、溝9の側壁の外周部の一部に溝開放部9-(1)(図面では丸付き数字で表す)を形成してもよい。絶縁膜は、Si酸化膜、窒化シリコン膜あるいはPZTなどの圧電体膜を用いることができる。
【0030】
上記線膨張係数の差について、Si層7の線膨張係数は3×10−6(1/度)であり、一方Si酸化膜8の線膨張係数は0.5×10−6(1/度)であることから、熱酸化膜8の形成後、室温までの冷却過程において、線膨張係数の違いによる熱歪がSi層7に生じる。そして、図9に見るように、該溝9の直上の且つ該溝9の壁面に沿った周囲の一部をカットすることによって溝開放部9-▲1▼を形成して、一部の熱歪は解放され、図8に見るように絶縁層8側に、すなわちバンプ14側に凸状にSi層7が湾曲変形する。
【0031】
次に、上記プロセスを経た後、室温において、Si基板1(この上面を図8のB矢視図である図10に示す)及びSi基板2(この上面を図8のA矢視図である図9に示す)にそれぞれ形成した電極パッド12、13及び電極バンプ14を、図8に見るように互いに相対向させてアライメントし、この後、両Si基板1、2を近接させ、図11に見るように両Si基板1、2に両側から荷重を印加する。この荷重印加過程により、電極パッド13及び電極バンプ14は互いに接近して電気的接合を得る。そして、この荷重印加過程において、ストッパー15、16(図1に記載したものと同等なもの)は、互いに塑性変形を生じながら原子間距離まで接近し、基板1及び基板2を強固に接合する。上記接合過程で一体化した両Si基板1、2は、本発明の第1の実施形態で説明した場合と同様に、上記Si層7の湾曲の曲率は小さくなり、平板状の形態に近くなる。従って、両基板1、2の一体化接合後、電極パッド13および電極パンプ14は、バネ性を有する該両持梁の復元力で常に互いに押し付け合う状態を保持する。本実施形態では、上記荷重印加過程において、両持梁の作用により過度な荷重が吸収されて電極パッド13および電極パンプ14が潰される恐れが余りないので、ストッパー15、16は省くこともできる。その他の点は、上記実施形態と同様である。
【0032】
本実施例においても、配線基板とした一方のSi基板1に配線10、電極パッド13及びストッパー(図示なし)をそれぞれ形成し、MEMSを形成してあるMEMS基板とした他方のSi基板2に配線11、電極バンプ14及びストッパー(図示なし)をそれぞれ形成し、この後、両Si基板1、2を上記と同様に一体化接合した。そして、配線基板1の配線を介して電気信号(図示なし)を送ったところ、MEMS基板2に作製した駆動系が作動した。
【0033】
(第4の実施の形態)
図12、図13、図14は本発明の第4の実施の形態の特徴を良く表す断面図である。同図において、図8の符号と同じ符号で示すものは同様な部分であることを示す。ここでは、溝9の直上のSi層7と絶縁膜8の面上に配線11、電極パッド12、バンプ14を形成し、該溝9の壁面に沿った外周部の三方に溝開放部9-▲1▼を図13の上面図に示す様に形成し、Si層7、絶縁膜8及び配線層11の複合材料に片持梁としてのバネの機能を付加した。この場合においても、Si基板1とSi基板2を図14に示す様に互いに密着接合した時、電極パッド13とバンプ14の電気的接合を得ることができた。この場合、図12に示す様にSi層7を湾曲させる為に、配線層11の線膨張係数はSi層7及び絶縁膜8よりも大きいことが必要である。図12、図14において、基板1は一方の面のみに絶縁層3が形成されているので、図1に示す如く湾曲させることもできる。こうしても、同様に電極パッド13とバンプ14の電気的接合を得られる。その他の点は、第3の実施形態と同様である。
【0034】
【発明の効果】
以上説明したように本発明によれば、湾曲状態にあってバネ性を持たされた基板、両持梁、片持ち梁或いはその類似構造は、荷重印加によって平板状になり、接合された電極間に、復元力から引き起こされる圧縮応力が常に作用している状態が実現される。このため該電極間において、安定的に電気的導通が保持される。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に関わる基板間配線電極接合の方法及び構造を説明する断面図である。
【図2】第1の実施の形態におけるアライメント状態を示す断面図である。
【図3】第1の実施の形態における荷重印加状態を示す断面図である。
【図4】第1の実施の形態における接合状態を示す断面図である。
【図5】本発明の第2の実施の形態に関わる基板間配線電極接合の方法及び構造を説明する断面図である。
【図6】第2の実施の形態におけるアライメント状態を示す断面図である。
【図7】第2の実施の形態における接合状態を示す断面図である。
【図8】本発明の第3の実施の形態に関わる基板間配線電極接合の方法及び構造を説明する断面図である。
【図9】図8のA矢視図である。
【図10】図8のB矢視図である。
【図11】第3の実施の形態におけるアライメント状態を示す断面図である。
【図12】本発明の第4の実施の形態に関わる基板間配線電極接合の方法及び構造を説明する断面図である。
【図13】第4の実施の形態における基板2の上面図である。
【図14】第4の実施の形態におけるアライメント状態を示す断面図である。
【符号の説明】
1、2:Si基板
3、4、5、6、8:絶縁膜
7:Si層
9:溝
9-▲1▼:溝開放部
10、11:配線
12、13:パッド電極
14:バンプ電極
15、16:ストッパー

Claims (9)

  1. 一方の基板の片面に該基板と線膨張係数の異なる絶縁膜を成膜し、該絶縁膜の上に配線及び電極を設け、かつ他方の基板の両面に該他方の基板と線膨張係数の異なる絶縁膜を成膜し、該他方の基板の片面の絶縁膜の上に配線及び電極を設け、該一方の基板を該他方の基板に対して凸状にした状態で該一方の基板と該他方の基板を相対向させて両基板側から加重を印加して両基板の対応する電極同士を接合することを特徴とする基板間配線電極接合方法。
  2. 一方の基板の両面に該基板と線膨張係数の異なる絶縁膜を成膜し、該一方の基板の片面の絶縁膜の上に配線及び電極を設け、かつ他方の基板の両面に該他方の基板と線膨張係数の異なる絶縁膜を成膜し、該他方の基板の片面の絶縁膜の上に配線及び電極を設け、両基板のうちの少なくとも一方の基板の配線及び電極の設けられていない絶縁層を除去し、該絶縁層を除去した基板を他方の基板に対して凸状にした状態で該一方の基板と該他方の基板を相対向させて両基板側から加重を印加して両基板の対応する電極同士を接合することを特徴とする基板間配線電極接合方法。
  3. 一方の基板の片面に該基板と線膨張係数の異なる絶縁膜を成膜し、該絶縁膜の上に配線及び電極を設け、かつ他方の基板の片面に該他方の基板と線膨張係数の異なる絶縁膜を成膜し、該他方の基板の片面の絶縁膜の上に配線及び電極を設け、各基板を他方の基板に対して凸状にした状態で該一方の基板と該他方の基板を相対向させて両基板側から加重を印加して両基板の対応する電極同士を接合することを特徴とする基板間配線電極接合方法。
  4. 前記基板はSi基板であり、前記絶縁膜はSi酸化膜あるいは窒化シリコン膜であることを特徴とする請求項1、2または3記載の基板間配線電極接合方法。
  5. 一方の基板の面に溝を設け、該基板の面及び溝の上に薄い層を形成し、該薄い層の上に該薄い層と線膨張係数の異なる絶縁膜を成膜し、さらに該絶縁膜の上に配線及び電極を形成した後に該溝の上の該絶縁膜と該薄い層の一部をカットすることによって該溝の上の該薄い層と該絶縁膜に両持梁ないしその類似構造としての機能を持たせるか、或いは該溝の上の該絶縁膜と該薄い層の一部をカットすることによって該溝の上の該薄い層と該絶縁膜に両持梁ないしその類似構造としての機能を持たせた後に該絶縁膜の上に配線及び電極を形成し、そして他方の基板の片面または両面に絶縁膜を成膜し、該他方の基板の片面の該絶縁膜の上に配線及び電極を設け、該両持梁ないしその類似構造の部分を他方の基板に対して凸状にした状態で該一方の基板と該他方の基板を相対向させて両基板側から加重を印加して両基板の対応する電極同士を接合することを特徴とする基板間配線電極接合方法。
  6. 一方の基板の面に溝を設け、該基板の面及び溝の上に薄い層を形成し、該薄い層の上に該薄い層と線膨張係数の異なる絶縁膜を成膜し、さらに該絶縁膜の上に該薄い層と線膨張係数の異なる配線及び電極を形成した後に該溝の上の該絶縁膜と該薄い層の一部をカットすることによって該溝の上の該薄い層と該絶縁膜に片持ち梁ないしその類似構造としての機能を持たせ、そして他方の基板の片面または両面に絶縁膜を成膜し、該他方の基板の片面の該絶縁膜の上に配線及び電極を設け、該片持ち梁ないしその類似構造の部分を他方の基板に対して凸状に湾曲させた状態で該一方の基板と該他方の基板を相対向させて両基板側から加重を印加して両基板の対応する電極同士を接合することを特徴とする基板間配線電極接合方法。
  7. 前記薄い層を形成する前に前記一方の基板の溝を設けた面上に接合介在層としての絶縁膜を形成することを特徴とする請求項5または6記載の基板間配線電極接合方法。
  8. 前記基板はSi基板であり、前記薄い層はSi層であり、前記絶縁膜はSi酸化膜、窒化シリコン膜あるいは圧電体膜であることを特徴とする請求項5、6または7記載の基板間配線電極接合方法。
  9. 前記一方の基板の上の配線及び電極の線膨張係数は該一方の基板の上の前記絶縁層の線膨張係数よりも大きいことを特徴とする請求項6、7または8記載の基板間配線電極接合方法。
JP2003066257A 2003-03-12 2003-03-12 基板間配線電極接合方法 Expired - Fee Related JP4289912B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003066257A JP4289912B2 (ja) 2003-03-12 2003-03-12 基板間配線電極接合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003066257A JP4289912B2 (ja) 2003-03-12 2003-03-12 基板間配線電極接合方法

Publications (3)

Publication Number Publication Date
JP2004273980A JP2004273980A (ja) 2004-09-30
JP2004273980A5 JP2004273980A5 (ja) 2007-11-08
JP4289912B2 true JP4289912B2 (ja) 2009-07-01

Family

ID=33127029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003066257A Expired - Fee Related JP4289912B2 (ja) 2003-03-12 2003-03-12 基板間配線電極接合方法

Country Status (1)

Country Link
JP (1) JP4289912B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5314523B2 (ja) * 2009-07-24 2013-10-16 東レエンジニアリング株式会社 基板の貼合せ装置及び方法、並びに、基板貼合せヘッド
JP2011155149A (ja) * 2010-01-27 2011-08-11 Shinko Electric Ind Co Ltd 配線基板及びその製造方法並びに半導体パッケージ

Also Published As

Publication number Publication date
JP2004273980A (ja) 2004-09-30

Similar Documents

Publication Publication Date Title
KR100817646B1 (ko) 플립칩 상호연결 구조물
US5525545A (en) Semiconductor chip assemblies and components with pressure contact
JPH07112041B2 (ja) 半導体装置の製造方法
KR20010098592A (ko) 반도체패키지 및 그 제조방법
JP2000077479A (ja) チップ及び基板の応力除去用中間層
JP2002016101A (ja) 半導体装置及びその製造方法
JPH10294423A (ja) 半導体装置
JPH0267742A (ja) 半導体集積回路チップの組合体及びその接着方法
JPH05243231A (ja) 電子部品実装接続体およびその製造方法
JP3180800B2 (ja) 半導体装置及びその製造方法
JP3168256B2 (ja) 接点パッドのアレイをはんだボンディングする方法とその部品アッセンブリ
US20060078715A1 (en) Bonding structure of device packaging
JP2001237268A (ja) 半導体素子の実装方法及び製造装置
JP2009177078A (ja) 実装構造
JP3252745B2 (ja) 半導体装置およびその製造方法
JP3490198B2 (ja) 半導体装置とその製造方法
JP4289912B2 (ja) 基板間配線電極接合方法
JPS6349900B2 (ja)
JP2002368159A (ja) 半導体装置およびその製造方法
JP4386012B2 (ja) バンプ接合体の製造方法
JP3947502B2 (ja) 異方導電性フィルムからなる封止部材の製造方法
JP3419398B2 (ja) 半導体装置の製造方法
JPH1187682A (ja) ハイブリッド型半導体装置及びその製造方法
WO2023228940A1 (ja) 半導体装置の製造方法
JP2006080470A (ja) 基板間の電極間接合方法及び構造体

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20030324

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20030324

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090324

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090331

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140410

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees