JPH0267742A - 半導体集積回路チップの組合体及びその接着方法 - Google Patents

半導体集積回路チップの組合体及びその接着方法

Info

Publication number
JPH0267742A
JPH0267742A JP1184845A JP18484589A JPH0267742A JP H0267742 A JPH0267742 A JP H0267742A JP 1184845 A JP1184845 A JP 1184845A JP 18484589 A JP18484589 A JP 18484589A JP H0267742 A JPH0267742 A JP H0267742A
Authority
JP
Japan
Prior art keywords
chip
carrier
pad
pads
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1184845A
Other languages
English (en)
Other versions
JPH0574224B2 (ja
Inventor
Greg E Blonder
グレッグ　イー．ブロンダー
Theodore A Fulton
セオドレ　アラン　フルトン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH0267742A publication Critical patent/JPH0267742A/ja
Publication of JPH0574224B2 publication Critical patent/JPH0574224B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8103—Reshaping the bump connector in the bonding apparatus, e.g. flattening the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H01L2224/8183—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の属する技術分野］ 本発明は半導体集積回路に関し、さらに特には１つの半
導体集積回路（ＩＣ）をチップキャリア上の他のＩＣに
相互接続するための構造に関する。
［従来技術の説明］ 今日の技術においては、半導体シリコンのＩＣチップは
数十万個ないし百万個という多数のトランジスタを含む
ことが可能である。１個以上の他のシリコンチップから
これらのトランジスタへの電気的アクセスは、チップ上
で適合し、かつ金属相互接続配線により他のチップに電
気的に確実に接続可能な代表例では金属パッドの形状を
なす入／出力（Ｉｌｏ）ポートの数により限定される。
チップ当たりのＩ１０ポート数のこの制限はＩＣチップ
の回路設計の融通性を制限するので好ましくなく、また
所定の電気回路を実現するためにＩＣ技術で必要とされ
るチップ数を増大させることでも好ましくない。
チップ−チップ間相互接続を形成するのに構造上付随す
る困難な問題点の１つは、これらの相互接続が完成チッ
プすなわち完成された集積回路を有するチップを用いて
行なわなければならず、従ってチップ−チップ間相互接
続が行なわれる時点ではチップは３００℃をはるかに超
える温度に耐えることができず、もしそのような高温に
曝されるとそれらの集積回路は破損することになるとい
うことである。
ｒ　ＩＥＥＥ　　Ｔｒａｎｓａｃｔｉｏｎ　　ｏｎ　　
Ｅｌｅｃｔｒｏｎ　　ＤｅｖｉｃｅｓＪ　　ＥＤ−第１
５巻（１９６８）　、６６０−６６３頁に開示されたビ
ー・クレイナク（Ｐ、Ｋｒａｙｎａｋ　）による「大規
模集積用ウェーハチップ組立体（シａｆｅｒ−Ｃｈｉｐ
　Ａｓ５ｅ＋ｍｂｌｙ　ｒｏｒ　Ｌａｒｇｅ−８ｃａｌ
ｅ　Ｉｎｔｅｇｒａｔｉｏｎ　）　Ｊという題名の文献
に各チップの回路面が代表例では金またはアルミニウム
で製作された複数の平滑な金属Ｉ１０パッドを有したチ
ップ−チップ間相互接続が記載されている。各チップの
回路面は下向きに配置されているのでこれらのパッド（
以後「チップパッドｊという）の各々はチップキャリア
（以後「キャリア」という）として働く平坦シリコンウ
ェーハの上面上に配置された複数の平滑金属パッドの対
応する１つと結合配置される。キャリアの上面は絶縁層
で被覆され、その上に代表例ではアルミニウムからなる
相互接続配線パターンが所定のチップ−チップ間電気的
相互接続パターンに従って堆積される。キャリアの上面
上のパッド（以後「キャリアパッド」という）は代表例
では単に、キャリア上のこのチップ−チップ間電気的相
互接続パターンのうちチップパッドの直接下側に（結合
されて）存在するこれらの部分により形成される。各キ
ャリアパッドとそれに対応の（結合される）チップパッ
ドとの間の比較的抵抗の少ない接触接着は、各キャリア
パッド又は各チップパッドあるいはその両方の上に金又
ははんだのような適当な金属からなる金属隆起又は金属
塊を形成し、それに続いて超音波、熱圧着又ははんだ流
の接着技術により各キャリアパッドをそれに対応のチッ
プパッドに接着することにより達成される。このように
して１個以上のこのようなチップが同様に単一キャリア
上に接着可能である。従ってキャリアはそれの相互接続
配線と共に、チップのためのチップ−チップ間電気的相
互接続手段として並びに熱吸込部（ｔｈｅｒｍａｌ　５
ｉｎｋ）及び各チップに対する機械的支持部材としての
役をなす。
従来技術において発生する問題点は、チップの表面は一
般に曲がり（湾曲）をなしていて、従って全ての金属塊
を対応のキャリアパッドに接触させ、かつそれに接着さ
せるのに十分な程平坦ではないのでチップを破壊する危
険性のある程の大きい圧着力を加えない限り接着が行な
われないということである。
（発明の概要） 半導体ＩＣのチップ−チップ間相互接続に付随する上記
の問題点は、本発明により１マイクロメートルのオーダ
ー（すなわち１０倍内で）の造形寸法（ｆ’ａａｔｕｒ
ｅ　５ｉｚｅ）好ましくは約１又は２マイクロメートル
以下の造形寸法でその表面が粗面にされ、すなわち表層
部構造が形成されたキャリアパッドに直接接着されるチ
ップパッドを使用することにより軽減される。すなわち
例えばキャリアパッドの表層部構造面は凹凸（ぎざぎざ
）すなわち溝又は突起を有し、それらの深さ又は高さ並
びに好ましくはそれらの幅（溝の頂部で測定された幅）
が約１マイクロメートルである。用語「直接接着される
」はこのようにして相互に接着されるキャリアパッドと
チップパッドとの間にいかなる材料も介在することなく
接着されることを意味する。表層部構造の深さがゼロで
ないことはチップの表面が平坦でないことから発生する
問題点を解決する。
製造を容易にするために代表例ではキャリアパッドのみ
の表面に表層部構造が形成される二それにもかかわらず
本発明はまた、キャリアパッドの代わりに又はキャリア
パッドに加えてチップパッドに表層部構造が形成される
場合をも含む。
従って本発明は、チップの主要表面上に配置された複数
の金属チップパッドに接続された集積回路を有する半導
体集積回路チップにおいて：チップパッドに接着される
金属キャリアパッドを有する金属相互接続部がその上に
配置されたキャリアであって、キャリアパッド、チップ
パッド又は両パッドの各々が１マイクロメートル好まし
くは約１ないし２マイクロメートル以下のオーダーの造
形寸法で表層部構造が形成された少なくともそれらの一
部分を有するところのキャリアが特徴である半導体集積
回路を含む。
室温における圧着によりチップパッドと対応のキャリア
パッドとの間に十分に強力な金−全接着を形成する能力
は、下側に存在する個々のキャリアパッドの７字溝のよ
うな表層部構造の傾斜側面に沿ってチップパッドの底部
を強制的に滑動し、圧入しかつ擦傷させることによって
通常金の表面を被覆する異物の極めて薄い層（約１ナノ
メートル）を貫通侵入しこれによりチップパッド及びキ
ヤリアバツトの新鮮な清浄表面が相互に露出されてこれ
らが相互に物理的に接触することに帰せられるものと思
われる。同時に、初めからより近くに接近している対を
なすチップパッドとキャリアパッドとの間の接触領域か
らはより多量の金が押出されるで、当然限度はあるがチ
ップパッドとキャリアパッドとの間の距離の変動が許容
可能であり、これによりあまり接近していない対も接触
が可能となる。しかしながら本発明の実際の成功は上記
の理論が正しく守られるか否かには依存しないことを理
解すべきである。
（実施例の説明） 第１図に示すように一対の半導体ＩＣチップ１０１．１
０２が回路面を下側に向けてシリコンウェーハキャリア
１０上に装着されている。電気的に絶縁するためにこの
キャリア１０の上面はいずれの場所も代表例では厚さが
約０．１マイクロメートルの二酸化ケイ素の比較的薄い
絶縁層１５（第３図）で被覆されている。チップ１０１
　、１０２の各々はそれぞれ相互接続されるべき図示の
ようなメタライズされた相互接続ライン２３．３３を有
する。この相互接続は、それぞれキャリアの１０の上面
上に配置されたチップ−チップ相互接続配線１３と組合
わせられたキャリアパッド１２、Ｉ４に接着された図示
のようなチップパッド２４．３４により達成される。　
チップパッド２４．３４の各々又はこれらのパッドの各
々の少なくとも底部部分は金で製作されるのが有利であ
り、ホトレジストマスク内のアンダーカットを通過して
スパッタ付着により形成されるのが好ましい。同様にチ
ップパッドをキャリアパッドに金−全溶着をするために
キャリアパッド１２．１４各々の頂部部分が金で製作さ
れる。
チップパッド２４．３４は従来技術に示すようにそれぞ
れ対応の相互接続ライン２３．３３の部分と接触するよ
うに形成される。キャリアパッド１２．１４の各々はそ
れぞれチップパッド２４．３４の下側に存在する配線１
３の対応するそれぞれの表層部構造部分である。キャリ
アパッド１２．１４の各々の上面並びにそれ自身これら
のパッドの下側に存在する領域におけるキャリア１０の
上面の部分には以下にさらに完全に説明するように表層
部構造が形成されている。代表例ではここに示した丁度
２個のチップ１０１．１０２より多いチップがキャリア
ｌＯ上に装着され１、代表例ではチップの各々は他のチ
ップのラインと接続されるべき数百のライン（例え数千
といわなくても）を含み、一方第１図は、このようなチ
ップ−チップ間の多くの相互接続部のうちの唯１つの図
示例を示しかつキャリア１０上の配線を介して相互接続
される多くの可能なチップのうちのこのようなチップの
わずか２個だけを示すことを理解すべきである。
チップ１０１をシリコンキャリアｌＯに組立てる直前の
第１図の一部分の拡大図である第２図に示すように、パ
ッドの下側に存在する領域におけるシリコンキャリア１
０の上面にはかなり密に充填されたＶ字形状溝でパター
ン化され、「粗面化され」又は表層部構造が形成される
。例えば溝の各々は頂部を横断して約１×１マイクロメ
ートル平方の寸法を有し、また最も近接する溝の中心間
の距離は約３マイクロメートル以下である。これらの溝
は既知のホトグラフィックマスキング及びシリコンの（
１００）結晶面上のウェットエッチＫＯＨのようなシリ
コンに対する異方性ウェット化学的エツチング技術によ
り製作され、これにより結果的に得られるＶ字溝の側部
の各々は（１１１）又は（ＩＴＩ）結晶面に平行である
。従って二酸化ケイ素層１５（第３図）は上にＶ字溝を
含むシリコンウェーハの上面上に熱的に成長される。
各チップのキャリアへの組立てすなわちチップパッドの
キャリアパッドへの圧着接着は、チップパッドを洗浄し
、かつチップパッドをそれぞれ対応のキャリアパッドと
心合せをし、及びチップ内の全てのチップパッドの底面
をそれぞれのキャリアパッドの上面に対して同時に圧着
するために室温にて（熱を加えることなしに）約５秒の
持続時間の間チップ及びキャリアに対しパッドにつき約
２０ないし４０Ｋｇｆ’　／ｌｌ２（７）機械的圧力（
圧着）を加えることにより達成される。心合せは室温で
行われるので通常は相互に対角方向に配置された２個の
パッドだけを心合せすれば十分であり、これにより他の
全てのパッドは自動的に心合せされる。
チップをキャリアに接着する前にチップを洗浄するため
に特にチップからホトレジストを除去するために標準技
術が使用される。
結果として得られるチップパッドのキャリアパッドへの
接着は、圧着接着の間にパッドへ超音波を加えることに
より又は接着後各パッド上に焦点が結ばれるレーザービ
ームでパッドを加熱する事によりさらに強力にすること
が可能である。約３マイクロメートルの波長を有する二
酸化炭素レーザ（これに対してはシリコンキャリアは透
過性がある）がこの目的のために使用される。
レーザ加熱又は超音波を使用しない場合は、１個以上の
選択されたチップが無傷のまま分離脱着が可能であり、
かつ単に機械的に引離すことによりそれを破損すること
なくキャリアから脱着させることが可能である。この脱
着性は１個以上のチップが作動不良と成った場合には極
めて有利であり、この場合に作動不良のチップは全パ・
ンド面に対し約Ｉ　Ｋｇｆ／ｍｍ”以上の引張り応力を
加えることにより単にこのようなチップを引離すことに
よってキャリアに損傷を与えることなくキャリアから脱
着させることが可能であり、また同様にチップパッドと
キャリアパッドとの冷間溶着圧着接着によりこのような
脱着されたチップを正常作動と交換することが可能であ
る。代替方法として、あるキャリアに接着されているい
くつかの又は全ての作動チップが引離しによりキャリア
から脱着され次に異なる配線パターンを有する他のキャ
リアに接着されてこれによりいくつかの又は全ての同じ
チップを異なるチップ−チップ間電気的相互接続形状に
おいて使用することが可能である。
上記の機械的圧力によりチップをキャリアに組立てた後
の第２図の拡大部分である第３図に示すように、チップ
１０１がキャリアｌＯに対して圧着されたときにパッド
２４の金は押出されてＶ火影状溝（以後「Ｖ字溝」とい
う）に沿って摩擦し、これによりチップパッドとキャリ
アパッドとの両方の新鮮な金の面を露出し、その結果機
械的に信頼できるチップパッドのキャリアパッドに対す
る冷間溶着接合室温接着が得られる。
第４図に示すように、キャリアパッドの上面に表層部構
造を形成する代りに（又は形成した上に）約１マイクロ
メートルの造形寸法でチップパッドの金の底面に表層部
構造を形成してもよい。チップパッドの金の面のこのよ
うな表層部構造は、ホトリソグラフィックマスキングに
より及び金のエツチングにより又は自動的に表層部構造
を形成した金の面が得られるプロセスである金のニッケ
ル上への電気メツキにより達成可能である。
上から見たＶ字溝は正方形の代りに第５図に示すように
入れ層状に組まれたＬ字形状としてもよく、この場合各
り字形状溝４４は溝の底部４５の方向へ下方に傾斜をな
す側部を有する。各り字形状溝を形成する２つの伸長マ
スク開口の幅は代表例では約１マイクロメートルであり
、最も近い隣接し字間の間隔は代表例では約２マイクロ
メートルであり、従ってＬ字の中心間の間隔は約３マイ
クロメータとなる。
さらに特には、第１図の実施態様において相互接続ライ
ン２３．３３の各々は代表例では約１／２ないし１マイ
クロメートルの厚さと及び約２マイクロメートル以下の
幅とを有するアルミニウムの単層で製作されるか、又は
それは同様に約０．１マイクロメートルの合計厚さを有
するアルミニウムーチタン−白金−全一又はアルミニウ
ムーチタン−白金−金一錫一金の層状構造の形状に製作
してもよく、この場合はチタンは約０．０５マイクロメ
ートルの厚さを有する。チップパッド２４．３４の各々
の厚さは代表例では金の約３マイクロメータ以上であり
、その幅寸法は代表例では約１０ＸＩＯマイクロメート
ル平方である。垂直方向から見たチップパッド形状（及
び従ってキャリアパッド形状）は任意であって、正方形
、矩形、円等いずれでもよいことは当然理解されるべき
である。各キャリアバ・ノドの金属化（メタライゼーシ
ョン）は代表例では約０，０５マイクロメートルの厚さ
を有するチタンの層上に約０．３マイクロメートルの厚
さを有する金の層であり、チタンは下側に存在する二酸
化ケイ素の層１５への金の接着を確実にする。キャリア
１０上の配線１３は代表例では相互接続ライン２３．３
３の材料及び厚さと同じ材料及び厚さで製作されるが（
キャリアパッド１２．１４の領域を含む）いずれの場所
においても配線１３は約１０マイクロメータ又はそれよ
りわずかに大きい幅すなわちチップパッドの幅と実質的
に同じ幅を有し、但しキャリアパッドの幅はおそらく比
較的小さい追加の安全余裕を見込んでいよう。
最も近い隣接チップパッド間の空間は約１０マイクロメ
ートルである。従って最も近い隣接チップの中心間距離
は約２０マイクロメートル以下と小さい。このように１
ｃｍＸ１ｃｉの寸法（周長４　ｃａｂ）を有するチップ
はもしチップの全周に沿って１パツドずつ並べられたと
して２０００個以上の多数のパッドを有することが可能
であり、もしチップの周縁のほかにチップの内部にもパ
ッドが設けられたとしたらさらに多くのパッドを有する
ことが可能である。このように内部に配置されたパッド
は、チップからキャリアへの熱伝導率従って熱吸込み（
ヒートシンキング）が量、均一性において改善されるこ
と及びチップ上内部から周縁への長い伝導径路に付随す
る寄生現象が減少可能なこととにおいて利点を有する。
比較的多数のパッドが設けられるという観点からさらに
、装着強度を増すために、電気的信頼性を増すため及び
熱吸込みを改善するために電気的に機能しない（「ダミ
ー」の）パッド又は電気的に機能する冗長なパッドのい
ずれかが使用可能である。
チップの下側に存在するがパッドがないキャリア部分並
びにチップ間のキャリア上の相互接続配線は金で製作し
てもまたはアルミニウムのような他の金属で製作しても
よい。キャリア上の配線は当業者に既知のように例えば
二酸化ケイ素又はリン（燐）ドープガラスの絶縁層によ
り相互に絶縁された１枚以上の平面（「金属化（メタラ
イゼーション）レベル」）上に製作可能である。従って
当業者に既知のようにキャリア上でクロスオーバー（交
差）を含む任意の所定配線パターンが製作可能である。
チップの裏側とキャリアとの接触（図示なし）は、チッ
プとキャリアとの組立て後銀エポキシによりチップの裏
側と及びそれにマツチする代表例では平滑なキャリア上
のパッドとの両方に接着される細い金のワイヤにより行
なうことが可能である。
結果として得られる構造の機械的又は熱的に誘起される
応力に対する機械的追従性を増加することが望ましいな
らば、このときは本発明の他の実施態様により各チップ
パッドの一部分がチップパッドの肉厚とほぼ同じ厚さを
有する絶縁材料（第６図）の局部層により分離され、絶
縁材料の層の下側に存在する各キャリアパッドの表面の
みに表層部構造が形成される必要があり、一方チツブパ
ッドの下側に存在する残りの部分には垂直方向にくぼみ
（凹所）が設けられ、かつ平滑に製作される。絶縁材料
はチップパッドに対し粘着性傾向を殆ど有さないか又は
全く有さないように選択される。このような他の特定の
実施態様が第６図、第７図に示され、ここで第１図ない
し第３図に示した要素に対応する要素に対しては同じ参
照番号が使用されている。この実施態様（第６図、第７
図）においては、絶縁間隔層２５はチップ１０１の底面
をチップパッド２４の左側手部分から分離する。この層
２５は代表例では３マイクロメートル厚さの硬質焼付ホ
トレジスト又は窒化ケイ素であり、この物質に対するチ
ップパッドの金の粘着性は最小か又はゼロである。間隔
層２５の右側半部分の下側に存在するシリコンキャリア
ｌＯの上面の一部分３０は平滑であり、かつシリコンの
本来の上面から７字溝の底部に対応する深さまで垂直方
向にくぽみが設けられている。部分３０の垂直方向くぼ
みは７字溝のホトグラフィックマスキング及びエツチン
グと同時にホトグラフィックマスキング及びエツチング
により得られることが可能である。
第６図に示す状態から出発して機械的圧着が加えられた
後にわずかな機械的引離し力が加えられるがこの引離し
力は、チップパッド２４の左側上面と間隔層２５の左側
底面との間に垂直方向間隔ｙ（第７図）を形成するのに
十分であり、かつチップパッド２４と沈込み面部分３０
との間に垂直方向間隔を形成するのに十分であればよい
。代表例ではこの間隔ｙは約２マイクロメートルである
。チップ１０１の回路を電気的に使用する前に、チップ
底面の曲がり変化のある場合により大きな追従性すなわ
ちより大きな公差又は余裕をもたせるためにこの層２５
はこの層のホトレジスト材料（但し窒化ケイ素でない場
合）を酸素プラズマ処理により除去可能である。この構
造（第７図）は、不均一温度変化によるチップ１０１．
キャリア１０の横方向における不拘−熱膨脹により誘起
される歪みに対し相対的自由度を有するという追加の利
点を有する。
従ってこの構造は、第１図ないし第３図に示す実施態様
であれば破損させたであろうような歪みが運転中に例え
発生した場合であっても、このような歪みにに抵抗する
ことを補償する。機械的強度をさらに上げるために、チ
ップパッド２４用材料として金メツキされたニッケルを
使用可能である。
第８図は、いくつかの又は全てのチップ−チップ間相互
接続が別個のチップ−チップ間相互接続配線板２０１を
介して得られるところの他の実施態様を示す。板２０１
はキャリアバット４４．５４と及び代表例ではその他の
多数のキャリアパッド（図示せず）とに接着される相互
接続板パッド６４．７４と及び代表例ではその他の多数
の相互接続板パッド（図示せず）とによりキャリア１０
に装着される。
その接着は、例えばキャリアパッド１４に接着されるチ
ップパッド２４によりチップ１０１がキャリア１０に装
着されるのと同じように得られる。このようにしてチッ
プ１０１　、１０２から出る相互接続配線部分１３及び
従ってパッド２４．３４は相互接続板２旧のパッド６４
．７４と、さらに相互接続ライン６３．７３と及びおそ
らく存在するであろう板２０１の他のパッド（図示なし
）とを介して相互接続される。
相互接続板２０１はトランジスタを有しない単なるＩＣ
チップの形状をとることが可能であるが、種々の相互接
続板パッドを電気的に相互接続するように配置された配
線（代表例では多レベル）を有するだけでもよい。板パ
ッドの各々はＩＣチ・ノブパッドと同様に構成される。
さらにチップ−チップ間電気的相互接続は、板°２０１
を機械的に引離しかつ除去し、それを相互接続ラインの
異なるパターンを有する他の板と交換することにより修
正可能である。またチップ−チップ間相互接続板の破損
部は同様に破損した相互接続板を除′去しその後に他の
正常作動板と交換することにより修理が可能である。
本発明を特定の実施態様について詳細に説明してきたが
、本発明の範囲から逸脱することなく種々の修正態様が
可能である。例えばキャリアパッドの表面に表層部構造
を形成するために、シリコン内に１字溝以外のエツチン
グピットを使用可能である。シリコンにおいて、例えば
（１１０）方位シリコンウェーハ面上の結晶（１１１）
稜を有するエツチングピットは７字溝よりもむしろ垂直
側壁を有するように製作可能であろう。上から見てＬ字
形状又は正方形状であるこのようなエツチングピット又
は７字溝の代りに、対応する形状を有したエツチング用
マスクを使用することによりシリコンキャリア内に伸長
トレンチＶ字溝のような他の形状をエツチングすること
が可能である。下側に存在するシリコンをエツチングす
る代りに金のキャリアパッドの上面をリソグラフィツク
でエツチングすることによりまたはニッケル上に金を電
気メツキすることにより、（下側に存在するシリコンに
最初に表層部構造を形成することなしに）キャリアパッ
ドの金それ自体の表面に直接表層部構造を形成可能であ
ろう。さらに、金メツキされたニッケルは金だけよりも
大きい破壊強度を有する。
このより大きい破壊強度は、接着部分を引離すときに接
着部分が希望どおりに脱着される前に機械的引離し力に
応じてチップパッドの中央部分が引裂かれたり破壊した
りしてこれによりチップの他のキャリアへの再利用を不
可能にするような好ましくない傾向が存在するところの
第６図、第７図の実施態様においては特に好ましい。表
面の表層部構造形成は、溝の代りに複数のピラー（コラ
ム）、ピラミッド又は他の突起を表面上に形成すること
によっても形成可能である。
また表面の表層部構造形成はエツチングに対してマスキ
ングされた溝の頂部を除き全表面を異方性に所定深さに
エツチングすることにより達成可能である。代替方法と
して表層部構造形成は、パッドの領域内にのみ金属を選
択的に堆積させてその後に堆積金属層内に溝を形成する
ことにより達成される。機械的及び電気的に単に安定し
た外部アクセスをするためには、１個以上の多数のチッ
プの代りに１個のチップだけをキャリアに装着すること
も可能である。
キャリアに対してはシリコンの代りにガラス又はセラミ
ックのような他の材料の使用が可能であり；またチップ
それ自体はシリコンの代りに結晶ヒ化ガリウムであって
もよい。
さらに本発明の溶着工程は室温より高い温度又は室温よ
り低い温度において行うことが可能であり、前者は必要
ならばより強い接着を目的としく但し約３（１０℃を上
回らないようにする）、後者は表層部構造が形成されて
いるキャリアパッド表面に沿ってチップパッド表面が滑
動することにより（場合により）発生される好ましくな
い量の熱量が存在する場合でも温度をかなり低く維持す
ることにより集積回路を保護することを目的とする。
溶着は又（例えばフラッフ用として）選択されたガス又
は液体を含む環境内でも実施可能である。
最後に、溶着は全てのパッドの表面をオゾンを発生する
短紫外光線すなわち約２５０ナノメートルに等しい波長
の光線に露出することによりそれらの表面を前洗浄する
ステップと、それに続く圧着接着（冷間溶着）のステッ
プとにより実施可能であり、この場合いずれかのステッ
プ又は両ステップが真空室の中で行われる。
尚、特許請求の範囲の参照番号は単に発明の理解のため
で、発明を限定するものではない。
【図面の簡単な説明】 第１図は、本発明の特定実施態様による半導体集積回路
チップ−チップ間相互接続構造の側断面図； 第２図は、接着による組立て直前における第１図に示す
構造の一部分のやや拡大側断面図；第３図は、第１図に
示す構造の一部分のさらにやや拡大された側断面図； 第４図は、本発明の他の特定実施態様による組立て直前
における半導体集積回路チップ−チップ間相互接続構造
の側断面図； 第５図は、本発明のさらに他の特定実施態様による表層
部構造が形成されたチップ−キャリアの一部分の平面図
； 第６図は、本発明の他の特定実施態様による接着による
組立て直前における第１図の一部分のやや拡大側断面図
； 第７図は、組立て直後における第６図と同じ部分の側断
面図；及び、 第８図は、本発明のさらに他の特定実施態様による半導
体集積回路チップ−チップ間相互接続構造の側断面図で
ある。 ３０・・・くぼみ（凹所） １０１．１０２・・・半導体集積回路チップ出　願　人
：アメリカン　テレフォン　アンド１０・・・キャリア １２．１４，４４．５４・・・キャリアパッド１３・・
・金属配線相互接続部 ２４．３４・・・チップパッド ２５・・・絶縁材料層 ＦＩＧ、　　３ Ｆｉｇ、　　４ ＦＴｏ、　　５

Claims (17)

    【特許請求の範囲】
  1. （１）チップの主要表面上に配置された複数の金属チッ
    プパッド（２４）に接続された集積回路を有する半導体
    集積回路チップ（１０１）の組合体において； 前記チップパッドに接着される金属キャリアパッド（１
    ４）を有する金属配線相互接続部（１３）がその上に配
    置されるキャリア（１０）を有し、キャリアパッド、チ
    ップパッドまたは両パッドの各々が１マイクロメートル
    以下のオーダーの造形寸法で表層部構造が形成される ことを特徴とする半導体集積回路の組合体。
  2. （２）各チップパッドが絶縁層によりチップの主要表面
    から分離された部分を有し； キャリアパッドが、絶縁層の下側に存在する補足領域内
    のチップパッドの下側に存在し、平滑面に対して垂直方
    向にくぽみが形成される第２の部分を有し、 絶縁材料がチップパッドに対し粘着性を殆ど有さないか
    または全く有さない； ことを特徴とする請求項１記載の組合体。
  3. （３）キャリアがシリコンウェーハからなることを特徴
    とする請求項２記載の組合体。
  4. （４）シリコンウェーハがキャリアパッドの下側に存在
    する部分の各々に複数のＶ字溝を有することを特徴とす
    る請求項３記載の組合体。
  5. （５）チップパッドの表面が本質的に金であることを特
    徴とする請求項２記載の組合体。
  6. （６）キャリアパッドの表面が本質的に金であり；及び
    、 チップパッドが機械的に引離すことによりキャリアパッ
    ドから非破壊的に脱着可能である；ことを特徴とする請
    求項５記載の組合体。
  7. （７）チップキャリアがキャリアパッドの下側に存在す
    る部分に表層部構造が形成されたシリコンウェーハから
    なることを特徴とする請求項１記載の組合体。
  8. （８）シリコンウェーハがキャリアパッドの下側に存在
    する部分の各々に複数のＶ字溝を有することを特徴とす
    る請求項７記載の組合体。
  9. （９）造形寸法が約２マイクロメートル以下であること
    を特徴とする請求項１記載の組合体。
  10. （１０）チップパッドに接着されるキャリアパッドのり
    領域が本質的に金であり；及び、 チップパッドが機械的に引離すことによりキャリアパッ
    ドから被破壊的に脱着可能である；ことを特徴とする請
    求項１０記載の組合体。
  11. （１１）チップパッドの表面が本質的に金であることを
    特徴とする請求項１０記載の組合体。
  12. （１２）チップパッドの表面が本質的に金であることを
    特徴とする請求項１記載の組合体。
  13. （１３）各々分離した複数の分離チップパッドを有する
    集積回路チップを、各々チップパッドにそれぞれ対応す
    るキャリアパッドを有するキャリアに接着する半導体集
    積回路チップ接着方法において； （ａ）キャリアパッド、チップパッド、又はその両方に
    対し、１ミクロン以下の造形寸法を有する表層部構造を
    形成する表層部構造形成ステップと；（ｂ）所定温度を
    有する雰囲気内で、所定圧力で所定時間間隔の間チップ
    パッドを対応のキャリアパッドに対し圧着し、接着する
    ステップと；ことを特徴とする半導体集積回路チップ接
    着方法。
  14. （１４）所定の温度は実質的に室温であり；及びチップ
    パッドとキャリアパッドとの間にはいかなる材料も介在
    しない； ことを特徴とする請求項１３記載の方法。
  15. （１５）チップパッドの領域に接着されるキャリアパッ
    ドの領域が本質的に金で被覆され；及びチップパッドと
    キャリアパッドとの間にはいかなる材料も介在しない； ことを特徴とする請求項１３記載の方法。
  16. （１６）キャリアパッドの表層部構造形成がキャリアパ
    ッドが配置されるキャリアの領域におけるキャリアの主
    要表面に表層部構造を形成するステップを含み、及び その後にキャリアパッドがキャリアの主要表面上に堆積
    され、これによりチップパッドに接着されるキャリアパ
    ッドの領域においてもまた表層部構造が形成されること
    を特徴とする請求項１５記載の方法。
  17. （１７）チップパッドの領域が本質的に金であることを
    特徴とする請求項１５記載の方法。
JP1184845A 1988-07-21 1989-07-19 半導体集積回路チップの組合体及びその接着方法 Granted JPH0267742A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/222,465 US4937653A (en) 1988-07-21 1988-07-21 Semiconductor integrated circuit chip-to-chip interconnection scheme
US222465 1998-12-29

Publications (2)

Publication Number Publication Date
JPH0267742A true JPH0267742A (ja) 1990-03-07
JPH0574224B2 JPH0574224B2 (ja) 1993-10-18

Family

ID=22832332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1184845A Granted JPH0267742A (ja) 1988-07-21 1989-07-19 半導体集積回路チップの組合体及びその接着方法

Country Status (4)

Country Link
US (2) US4937653A (ja)
EP (1) EP0352020B1 (ja)
JP (1) JPH0267742A (ja)
DE (1) DE68918775T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5169745A (en) * 1989-09-12 1992-12-08 Ricoh Company, Ltd. Optical information recording medium
JP2003526937A (ja) * 2000-03-10 2003-09-09 チップパック，インク． フリップチップ接合構造
US10388626B2 (en) 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure

Families Citing this family (178)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5323035A (en) * 1992-10-13 1994-06-21 Glenn Leedy Interconnection structure for integrated circuits and method for making same
US4937653A (en) * 1988-07-21 1990-06-26 American Telephone And Telegraph Company Semiconductor integrated circuit chip-to-chip interconnection scheme
US5640762A (en) 1988-09-30 1997-06-24 Micron Technology, Inc. Method and apparatus for manufacturing known good semiconductor die
US5634267A (en) * 1991-06-04 1997-06-03 Micron Technology, Inc. Method and apparatus for manufacturing known good semiconductor die
AU645283B2 (en) * 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
US5124281A (en) * 1990-08-27 1992-06-23 At&T Bell Laboratories Method of fabricating a photonics module comprising a spherical lens
NL9001982A (nl) * 1990-09-10 1992-04-01 Koninkl Philips Electronics Nv Interconnectiestructuur.
JP3137375B2 (ja) * 1990-09-20 2001-02-19 株式会社東芝 圧接型半導体装置
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US20010030370A1 (en) * 1990-09-24 2001-10-18 Khandros Igor Y. Microelectronic assembly having encapsulated wire bonding leads
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US7198969B1 (en) * 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5134539A (en) * 1990-12-17 1992-07-28 Nchip, Inc. Multichip module having integral decoupling capacitor
US5274270A (en) * 1990-12-17 1993-12-28 Nchip, Inc. Multichip module having SiO2 insulating layer
US5214844A (en) * 1990-12-17 1993-06-01 Nchip, Inc. Method of assembling integrated circuits to a silicon board
US5262674A (en) * 1991-02-04 1993-11-16 Motorola, Inc. Chip carrier for an integrated circuit assembly
US6094058A (en) * 1991-06-04 2000-07-25 Micron Technology, Inc. Temporary semiconductor package having dense array external contacts
US6828812B2 (en) * 1991-06-04 2004-12-07 Micron Technology, Inc. Test apparatus for testing semiconductor dice including substrate with penetration limiting contacts for making electrical connections
US5815000A (en) * 1991-06-04 1998-09-29 Micron Technology, Inc. Method for testing semiconductor dice with conventionally sized temporary packages
US5559444A (en) * 1991-06-04 1996-09-24 Micron Technology, Inc. Method and apparatus for testing unpackaged semiconductor dice
US5578934A (en) * 1991-06-04 1996-11-26 Micron Technology, Inc. Method and apparatus for testing unpackaged semiconductor dice
US6340894B1 (en) 1991-06-04 2002-01-22 Micron Technology, Inc. Semiconductor testing apparatus including substrate with contact members and conductive polymer interconnect
US5541525A (en) * 1991-06-04 1996-07-30 Micron Technology, Inc. Carrier for testing an unpackaged semiconductor die
US5716218A (en) * 1991-06-04 1998-02-10 Micron Technology, Inc. Process for manufacturing an interconnect for testing a semiconductor die
US5585282A (en) * 1991-06-04 1996-12-17 Micron Technology, Inc. Process for forming a raised portion on a projecting contact for electrical testing of a semiconductor
US5686317A (en) * 1991-06-04 1997-11-11 Micron Technology, Inc. Method for forming an interconnect having a penetration limited contact structure for establishing a temporary electrical connection with a semiconductor die
US5946553A (en) * 1991-06-04 1999-08-31 Micron Technology, Inc. Process for manufacturing a semiconductor package with bi-substrate die
US6219908B1 (en) * 1991-06-04 2001-04-24 Micron Technology, Inc. Method and apparatus for manufacturing known good semiconductor die
US5519332A (en) * 1991-06-04 1996-05-21 Micron Technology, Inc. Carrier for testing an unpackaged semiconductor die
US5495179A (en) * 1991-06-04 1996-02-27 Micron Technology, Inc. Carrier having interchangeable substrate used for testing of semiconductor dies
JP2839795B2 (ja) * 1991-08-09 1998-12-16 シャープ株式会社 半導体装置
US5578526A (en) * 1992-03-06 1996-11-26 Micron Technology, Inc. Method for forming a multi chip module (MCM)
KR940001341A (ko) * 1992-06-29 1994-01-11 디. 아이. 캐플란 전자 장치로의 빠른 전기 접근을 위한 순간 접속법
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US20050062492A1 (en) * 2001-08-03 2005-03-24 Beaman Brian Samuel High density integrated circuit apparatus, test probe and methods of use thereof
JPH06188385A (ja) * 1992-10-22 1994-07-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5291572A (en) * 1993-01-14 1994-03-01 At&T Bell Laboratories Article comprising compression bonded parts
US5545589A (en) * 1993-01-28 1996-08-13 Matsushita Electric Industrial Co., Ltd. Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device
US5461333A (en) * 1993-03-15 1995-10-24 At&T Ipm Corp. Multi-chip modules having chip-to-chip interconnections with reduced signal voltage level and swing
US5478779A (en) * 1994-03-07 1995-12-26 Micron Technology, Inc. Electrically conductive projections and semiconductor processing method of forming same
US6414506B2 (en) 1993-09-03 2002-07-02 Micron Technology, Inc. Interconnect for testing semiconductor dice having raised bond pads
US5326428A (en) * 1993-09-03 1994-07-05 Micron Semiconductor, Inc. Method for testing semiconductor circuitry for operability and method of forming apparatus for testing semiconductor circuitry for operability
US5592736A (en) * 1993-09-03 1997-01-14 Micron Technology, Inc. Fabricating an interconnect for testing unpackaged semiconductor dice having raised bond pads
US5483741A (en) * 1993-09-03 1996-01-16 Micron Technology, Inc. Method for fabricating a self limiting silicon based interconnect for testing bare semiconductor dice
US5677203A (en) * 1993-12-15 1997-10-14 Chip Supply, Inc. Method for providing known good bare semiconductor die
US5620906A (en) 1994-02-28 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device by introducing hydrogen ions
US5632631A (en) * 1994-06-07 1997-05-27 Tessera, Inc. Microelectronic contacts with asperities and methods of making same
US5615824A (en) * 1994-06-07 1997-04-01 Tessera, Inc. Soldering with resilient contacts
US5830782A (en) * 1994-07-07 1998-11-03 Tessera, Inc. Microelectronic element bonding with deformation of leads in rows
US5688716A (en) 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US5798286A (en) * 1995-09-22 1998-08-25 Tessera, Inc. Connecting multiple microelectronic elements with lead deformation
US6429112B1 (en) 1994-07-07 2002-08-06 Tessera, Inc. Multi-layer substrates and fabrication processes
US6361959B1 (en) 1994-07-07 2002-03-26 Tessera, Inc. Microelectronic unit forming methods and materials
US6117694A (en) * 1994-07-07 2000-09-12 Tessera, Inc. Flexible lead structures and methods of making same
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US6828668B2 (en) * 1994-07-07 2004-12-07 Tessera, Inc. Flexible lead structures and methods of making same
US6848173B2 (en) * 1994-07-07 2005-02-01 Tessera, Inc. Microelectric packages having deformed bonded leads and methods therefor
US5675179A (en) * 1995-01-13 1997-10-07 Vlsi Technology, Inc. Universal test die and method for fine pad pitch designs
AT407773B (de) * 1995-09-22 2001-06-25 Avl Verbrennungskraft Messtech Viertakt-brennkraftmaschine
US5795194A (en) 1995-09-29 1998-08-18 Berg Technology, Inc. Electrical connector with V-grooves
KR100202998B1 (ko) * 1995-12-02 1999-06-15 남재우 마이크로 팁을 갖는 웨이퍼 프로브 카드 및 그 제조방법
US5789278A (en) * 1996-07-30 1998-08-04 Micron Technology, Inc. Method for fabricating chip modules
US6493934B2 (en) 1996-11-12 2002-12-17 Salman Akram Method for sawing wafers employing multiple indexing techniques for multiple die dimensions
US6006739A (en) * 1996-11-12 1999-12-28 Micron Technology, Inc. Method for sawing wafers employing multiple indexing techniques for multiple die dimensions
US6250192B1 (en) 1996-11-12 2001-06-26 Micron Technology, Inc. Method for sawing wafers employing multiple indexing techniques for multiple die dimensions
US6037786A (en) * 1996-12-13 2000-03-14 International Business Machines Corporation Testing integrated circuit chips
SE508968C2 (sv) * 1996-12-19 1998-11-23 Ericsson Telefon Ab L M Förfarande för att göra elastiska kulor
US6016060A (en) * 1997-03-25 2000-01-18 Micron Technology, Inc. Method, apparatus and system for testing bumped semiconductor components
US5962921A (en) * 1997-03-31 1999-10-05 Micron Technology, Inc. Interconnect having recessed contact members with penetrating blades for testing semiconductor dice and packages with contact bumps
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
JP3704883B2 (ja) * 1997-05-01 2005-10-12 コニカミノルタホールディングス株式会社 有機エレクトロルミネセンス素子及びその製造方法
US5931685A (en) * 1997-06-02 1999-08-03 Micron Technology, Inc. Interconnect for making temporary electrical connections with bumped semiconductor components
US6040702A (en) 1997-07-03 2000-03-21 Micron Technology, Inc. Carrier and system for testing bumped semiconductor components
US6072326A (en) * 1997-08-22 2000-06-06 Micron Technology, Inc. System for testing semiconductor components
US5977642A (en) * 1997-08-25 1999-11-02 International Business Machines Corporation Dendrite interconnect for planarization and method for producing same
JPH11214450A (ja) * 1997-11-18 1999-08-06 Matsushita Electric Ind Co Ltd 電子部品実装体とそれを用いた電子機器と電子部品実装体の製造方法
US6028436A (en) 1997-12-02 2000-02-22 Micron Technology, Inc. Method for forming coaxial silicon interconnects
JP4311774B2 (ja) * 1998-03-11 2009-08-12 富士通株式会社 電子部品パッケージおよびプリント配線板
JP3278055B2 (ja) * 1998-06-30 2002-04-30 セイコーインスツルメンツ株式会社 電子回路装置
US6221750B1 (en) 1998-10-28 2001-04-24 Tessera, Inc. Fabrication of deformable leads of microelectronic elements
US6441315B1 (en) 1998-11-10 2002-08-27 Formfactor, Inc. Contact structures with blades having a wiping motion
US6980017B1 (en) 1999-03-10 2005-12-27 Micron Technology, Inc. Test interconnect for bumped semiconductor components and method of fabrication
US6468638B2 (en) * 1999-03-16 2002-10-22 Alien Technology Corporation Web process interconnect in electronic assemblies
US6222280B1 (en) 1999-03-22 2001-04-24 Micron Technology, Inc. Test interconnect for semiconductor components having bumped and planar contacts
US6437591B1 (en) * 1999-03-25 2002-08-20 Micron Technology, Inc. Test interconnect for bumped semiconductor components and method of fabrication
US6396291B1 (en) 1999-04-23 2002-05-28 Micron Technology, Inc. Method for testing semiconductor components
US6333207B1 (en) 1999-05-24 2001-12-25 Tessera, Inc. Peelable lead structure and method of manufacture
US6285203B1 (en) 1999-06-14 2001-09-04 Micron Technology, Inc. Test system having alignment member for aligning semiconductor components
US6556030B1 (en) * 1999-09-01 2003-04-29 Micron Technology, Inc. Method of forming an electrical contact
US6297562B1 (en) * 1999-09-20 2001-10-02 Telefonaktieboalget Lm Ericsson (Publ) Semiconductive chip having a bond pad located on an active device
US6759858B2 (en) * 1999-10-20 2004-07-06 Intel Corporation Integrated circuit test probe having ridge contact
JP2001124961A (ja) * 1999-10-29 2001-05-11 Kyocera Corp 光部品実装用基板及びその製造方法
DE10014300A1 (de) * 2000-03-23 2001-10-04 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
US6525413B1 (en) 2000-07-12 2003-02-25 Micron Technology, Inc. Die to die connection method and assemblies and packages including dice so connected
US6350632B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with ball bond connection joint
US6350386B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
US6511865B1 (en) 2000-09-20 2003-01-28 Charles W. C. Lin Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly
US6448108B1 (en) 2000-10-02 2002-09-10 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6544813B1 (en) 2000-10-02 2003-04-08 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6548393B1 (en) 2000-10-13 2003-04-15 Charles W. C. Lin Semiconductor chip assembly with hardened connection joint
US7190080B1 (en) 2000-10-13 2007-03-13 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US6949408B1 (en) 2000-10-13 2005-09-27 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US7009297B1 (en) 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
US7264991B1 (en) 2000-10-13 2007-09-04 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using conductive adhesive
US7319265B1 (en) 2000-10-13 2008-01-15 Bridge Semiconductor Corporation Semiconductor chip assembly with precision-formed metal pillar
US7262082B1 (en) 2000-10-13 2007-08-28 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar and a conductive interconnect in an encapsulant aperture
US6576493B1 (en) 2000-10-13 2003-06-10 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US7132741B1 (en) 2000-10-13 2006-11-07 Bridge Semiconductor Corporation Semiconductor chip assembly with carved bumped terminal
US6673710B1 (en) 2000-10-13 2004-01-06 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip
US6908788B1 (en) 2000-10-13 2005-06-21 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using a metal base
US6876072B1 (en) 2000-10-13 2005-04-05 Bridge Semiconductor Corporation Semiconductor chip assembly with chip in substrate cavity
US6984576B1 (en) 2000-10-13 2006-01-10 Bridge Semiconductor Corporation Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip
US7129575B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped metal pillar
US7414319B2 (en) * 2000-10-13 2008-08-19 Bridge Semiconductor Corporation Semiconductor chip assembly with metal containment wall and solder terminal
US6576539B1 (en) 2000-10-13 2003-06-10 Charles W.C. Lin Semiconductor chip assembly with interlocked conductive trace
US6740576B1 (en) 2000-10-13 2004-05-25 Bridge Semiconductor Corporation Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly
US6440835B1 (en) 2000-10-13 2002-08-27 Charles W. C. Lin Method of connecting a conductive trace to a semiconductor chip
US7071089B1 (en) 2000-10-13 2006-07-04 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a carved bumped terminal
US6537851B1 (en) 2000-10-13 2003-03-25 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace to a semiconductor chip
US7094676B1 (en) 2000-10-13 2006-08-22 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US7075186B1 (en) 2000-10-13 2006-07-11 Bridge Semiconductor Corporation Semiconductor chip assembly with interlocked contact terminal
US6699780B1 (en) 2000-10-13 2004-03-02 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching
US7129113B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar in an encapsulant aperture
US6872591B1 (en) 2000-10-13 2005-03-29 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a conductive trace and a substrate
US6492252B1 (en) 2000-10-13 2002-12-10 Bridge Semiconductor Corporation Method of connecting a bumped conductive trace to a semiconductor chip
US6667229B1 (en) 2000-10-13 2003-12-23 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip
US6444489B1 (en) 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate
US6735387B1 (en) 2001-01-10 2004-05-11 Tim Schnell Motion detector camera
JP2002222832A (ja) * 2001-01-29 2002-08-09 Nec Corp 半導体装置及び半導体素子の実装方法
US6653170B1 (en) 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
US6707684B1 (en) 2001-04-02 2004-03-16 Advanced Micro Devices, Inc. Method and apparatus for direct connection between two integrated circuits via a connector
US6606247B2 (en) * 2001-05-31 2003-08-12 Alien Technology Corporation Multi-feature-size electronic structures
US20020185121A1 (en) * 2001-06-06 2002-12-12 Farnworth Warren M. Group encapsulated dicing chuck
US20030113947A1 (en) 2001-12-19 2003-06-19 Vandentop Gilroy J. Electrical/optical integration scheme using direct copper bonding
US7214569B2 (en) * 2002-01-23 2007-05-08 Alien Technology Corporation Apparatus incorporating small-feature-size and large-feature-size components and method for making same
US20040105244A1 (en) * 2002-08-06 2004-06-03 Ilyas Mohammed Lead assemblies with offset portions and microelectronic assemblies with leads having offset portions
US7253735B2 (en) * 2003-03-24 2007-08-07 Alien Technology Corporation RFID tags and processes for producing RFID tags
JP4036786B2 (ja) * 2003-04-24 2008-01-23 唯知 須賀 電子部品実装方法
US7993983B1 (en) 2003-11-17 2011-08-09 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with chip and encapsulant grinding
US7425759B1 (en) 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
US7538415B1 (en) 2003-11-20 2009-05-26 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal, filler and insulative base
DE102005049235B4 (de) * 2004-10-20 2009-07-09 Panasonic Corp., Kadoma Schalter und Verfahren zum Herstellen desselben
CA2832969C (en) * 2004-11-04 2018-01-23 Microchips, Inc. Compression and cold weld sealing methods and devices
US7452748B1 (en) 2004-11-08 2008-11-18 Alien Technology Corporation Strap assembly comprising functional block deposited therein and method of making same
US7551141B1 (en) 2004-11-08 2009-06-23 Alien Technology Corporation RFID strap capacitively coupled and method of making same
US7353598B2 (en) * 2004-11-08 2008-04-08 Alien Technology Corporation Assembly comprising functional devices and method of making same
US7446419B1 (en) 2004-11-10 2008-11-04 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar of stacked metal balls
US7268421B1 (en) 2004-11-10 2007-09-11 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond
US7750483B1 (en) 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
US7688206B2 (en) * 2004-11-22 2010-03-30 Alien Technology Corporation Radio frequency identification (RFID) tag for an item having a conductive layer included or attached
US7385284B2 (en) * 2004-11-22 2008-06-10 Alien Technology Corporation Transponder incorporated into an electronic device
US7542301B1 (en) 2005-06-22 2009-06-02 Alien Technology Corporation Creating recessed regions in a substrate and assemblies having such recessed regions
US7630174B2 (en) 2006-01-20 2009-12-08 Hitachi Global Storage Technologies Netherlands B.V. Suspension and prober designs for recording head testing
ITMI20060478A1 (it) 2006-03-16 2007-09-17 Eles Semiconductor Equipment Spa Sistema per contattare dispositivim elettronici e relativo metodo di produzione basato su filo conduttore annegato in materiale isolante
WO2007129496A1 (ja) * 2006-04-07 2007-11-15 Murata Manufacturing Co., Ltd. 電子部品およびその製造方法
US7704107B1 (en) * 2006-05-09 2010-04-27 Randall Mark Desmond Conductive coil connector for reconfigurable electrical circuit element
DE102006028719B4 (de) * 2006-06-20 2008-05-08 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchipstapel und Verbindungselementen sowie Verfahren zur Herstellung des Halbleiterbauteils
WO2008020391A2 (en) * 2006-08-17 2008-02-21 Nxp B.V. Reducing stress between a substrate and a projecting electrode on the substrate
US7811863B1 (en) 2006-10-26 2010-10-12 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment
US7494843B1 (en) 2006-12-26 2009-02-24 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with thermal conductor and encapsulant grinding
WO2008071576A2 (de) * 2006-12-11 2008-06-19 Continental Automotive Gmbh Schaltungsanordnung und verfahren zum herstellen einer schaltungsanordnung
JP2009038139A (ja) * 2007-07-31 2009-02-19 Panasonic Corp 半導体装置およびその製造方法
US8238114B2 (en) * 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
FR2928033B1 (fr) * 2008-02-22 2010-07-30 Commissariat Energie Atomique Composant de connexion muni d'inserts creux.
DE102009002363B4 (de) * 2009-04-14 2019-03-07 Robert Bosch Gmbh Verfahren zum Befestigen einer ersten Trägereinrichtung an einer zweiten Trägereinrichtung
US20120146247A1 (en) * 2010-10-04 2012-06-14 Itzhak Pomerantz Pre-treatment of memory cards for binding glue and other curable fluids
US20120081860A1 (en) * 2010-10-04 2012-04-05 Itzhak Pomerantz Pre-treatment of memory cards for ink jet printing
JP2012124452A (ja) * 2010-12-06 2012-06-28 Samsung Electro-Mechanics Co Ltd プリント基板およびその製造方法
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
USD701864S1 (en) * 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
US20130288070A1 (en) * 2012-04-27 2013-10-31 Analog Devices, Inc. Method for Creating Asperities in Metal for Metal-to-Metal Bonding
JP6648671B2 (ja) * 2016-11-15 2020-02-14 株式会社デンソー 金属部材および金属部材と樹脂部材との複合体並びにそれらの製造方法
DE102019119521A1 (de) 2019-07-18 2021-01-21 Infineon Technologies Ag Chipgehäuse und verfahren zur herstellung eines chipgehäuses
CN112743269A (zh) * 2020-12-31 2021-05-04 昆山哈工万洲焊接研究院有限公司 一种微纳尺寸片与片的冷焊方法
CN113078055B (zh) * 2021-03-23 2024-04-23 浙江集迈科微电子有限公司 一种不规则晶圆互联结构及互联工艺
CN116944759A (zh) * 2023-09-20 2023-10-27 武汉高芯科技有限公司 一种低接触电阻的倒装焊加工方法及倒装互联结构

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1070302B (ja) * 1959-09-30
BE624264A (ja) * 1961-10-31 1900-01-01
DE2556469C3 (de) * 1975-12-15 1978-09-07 Siemens Ag, 1000 Berlin Und 8000 Muenchen Halbleiterbauelement mit Druckkontakt
FR2387529A1 (fr) * 1977-04-15 1978-11-10 Ibm Contacts et connexions electriques a dendrites
IT1112620B (it) * 1977-04-15 1986-01-20 Ibm Connettore elettrico perfezionato
JPS54145476A (en) * 1978-05-06 1979-11-13 Toshiba Corp Package for semiconductor
US4263702A (en) * 1979-05-18 1981-04-28 The United States Of America As Represented By The Secretary Of The Army Method of making a quartz resonator
DE2926756C2 (de) * 1979-07-03 1984-03-22 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Schottky-Dioden-Anordnung
US4670770A (en) * 1984-02-21 1987-06-02 American Telephone And Telegraph Company Integrated circuit chip-and-substrate assembly
JPS60186042A (ja) * 1984-03-05 1985-09-21 Ngk Spark Plug Co Ltd セラミツクパツケ−ジ
JPS60194545A (ja) * 1984-03-16 1985-10-03 Hitachi Ltd 半導体装置およびその製造方法
JPS61172362A (ja) * 1985-01-28 1986-08-04 Seiko Epson Corp ボンデイング電極構造
US4695870A (en) * 1986-03-27 1987-09-22 Hughes Aircraft Company Inverted chip carrier
GB2215125B (en) * 1988-02-22 1991-04-24 Mitsubishi Electric Corp Semiconductor device
US4937653A (en) * 1988-07-21 1990-06-26 American Telephone And Telegraph Company Semiconductor integrated circuit chip-to-chip interconnection scheme
US5124281A (en) * 1990-08-27 1992-06-23 At&T Bell Laboratories Method of fabricating a photonics module comprising a spherical lens

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5169745A (en) * 1989-09-12 1992-12-08 Ricoh Company, Ltd. Optical information recording medium
JP2003526937A (ja) * 2000-03-10 2003-09-09 チップパック，インク． フリップチップ接合構造
US7994636B2 (en) 2000-03-10 2011-08-09 Stats Chippac, Ltd. Flip chip interconnection structure
JP4903966B2 (ja) * 2000-03-10 2012-03-28 スタッツ・チップパック・インコーポレイテッド フリップチップ接合構造及びフリップチップ接合構造を形成する方法
US8697490B2 (en) 2000-03-10 2014-04-15 Stats Chippac, Ltd. Flip chip interconnection structure
US10388626B2 (en) 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure

Also Published As

Publication number Publication date
DE68918775T2 (de) 1995-02-16
EP0352020A2 (en) 1990-01-24
JPH0574224B2 (ja) 1993-10-18
US4937653A (en) 1990-06-26
USRE35119E (en) 1995-12-12
EP0352020B1 (en) 1994-10-12
EP0352020A3 (en) 1991-07-17
DE68918775D1 (de) 1994-11-17

Similar Documents

Publication Publication Date Title
JPH0267742A (ja) 半導体集積回路チップの組合体及びその接着方法
US5817541A (en) Methods of fabricating an HDMI decal chip scale package
US5341979A (en) Method of bonding a semiconductor substrate to a support substrate and structure therefore
KR100903472B1 (ko) 웨이퍼로부터 반도체 다이를 분리하는 방법
JP4028017B2 (ja) 薄膜を最初の基体から目的の基体上に移動させる方法
US7939376B2 (en) Patterned die attach and packaging method using the same
TW417232B (en) Semiconductor device and process for producing the same
JP2007260866A (ja) 半導体装置およびその製造方法
KR940004246B1 (ko) Tab 테이프와 반도체칩을 접속하는 방법 및 그것에 사용하는 범프시이트와 범프 부착 tab 테이프
JPH02155242A (ja) 半田を除去するための方法及び装置
US6255137B1 (en) Method for making air pockets in an HDI context
US4200975A (en) Additive method of forming circuit crossovers
JP2001257437A (ja) 電子回路基板及びその製造方法
JPH1022334A (ja) 半導体装置
JPH01140753A (ja) 立体型半導体装置の製造方法
JP3752829B2 (ja) 液晶表示パネルと半導体チップとの接合方法
JPH0533536B2 (ja)
US4815208A (en) Method of joining substrates for planar electrical interconnections of hybrid circuits
JPH1187682A (ja) ハイブリッド型半導体装置及びその製造方法
JP2959215B2 (ja) 電子部品およびその実装方法
JPS63143851A (ja) 半導体装置
JP4051290B2 (ja) 半導体装置の実装体及びその製造方法
JP3107060B2 (ja) 半導体装置の製造方法
JP2998507B2 (ja) 半導体装置の製造方法
JPH06224258A (ja) 半導体装置の製造方法