JP3107060B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3107060B2 JP3107060B2 JP10280953A JP28095398A JP3107060B2 JP 3107060 B2 JP3107060 B2 JP 3107060B2 JP 10280953 A JP10280953 A JP 10280953A JP 28095398 A JP28095398 A JP 28095398A JP 3107060 B2 JP3107060 B2 JP 3107060B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- substrate
- air bridge
- layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係わり、特に、エアブリッジ配線を有する半導体
装置の製造方法に関する。
方法に係わり、特に、エアブリッジ配線を有する半導体
装置の製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置におけるエアブリッジ
配線の製法と構造を図６乃至図８を参照して説明する。
まず、図６（ａ）に示す様にＧａＡｓ基板５表面にＦＥ
Ｔ等の素子を形成した後、表面配線層６を形成し、エア
ブリッジの支柱部分を開口したフォトレジストパターン
１０を形成する（図６（ｂ））。次に、めっきパスとな
る金層１１をスパッタにより形成し（図６（ｃ））、図
６（ｄ）のようにエアブリッジ配線部分を開口したフォ
トレジストパターン１２をマスクに金層１３を部分めっ
きにより形成する（図６（ｅ））。
配線の製法と構造を図６乃至図８を参照して説明する。
まず、図６（ａ）に示す様にＧａＡｓ基板５表面にＦＥ
Ｔ等の素子を形成した後、表面配線層６を形成し、エア
ブリッジの支柱部分を開口したフォトレジストパターン
１０を形成する（図６（ｂ））。次に、めっきパスとな
る金層１１をスパッタにより形成し（図６（ｃ））、図
６（ｄ）のようにエアブリッジ配線部分を開口したフォ
トレジストパターン１２をマスクに金層１３を部分めっ
きにより形成する（図６（ｅ））。
【０００３】図７（ａ）に示すように、フォトレジスト
１２を除去し、金めっきパターンをマスクにミリングに
よりスパッタ金層１１をパターニングし、フォトレジス
ト１０を除去することにより、エアブリッジ配線が完成
する（図７（ｂ））。その後、通常のフォトレジスト４
を介してガラス板１へ貼り付け（図７（ｃ））、ＧａＡ
ｓ基板１の裏面研磨による基板薄膜化とバイアホールと
スクライブ線領域の開口とめっきパス層となる金層７の
スパッタによる成膜（図７（ｄ））、スクライブ線領域
にマスクとなるフォトレジスト８をパターニングし、部
分めっきにより金層９を形成し（図７（ｅ））、フォト
レジスト８の除去とスパッタ金層７のミリング（図８
（ａ））によりチップの分離を行い、フォトレジスト４
の除去工程を経て、チップ化が完了する（図８
（ｂ））。
１２を除去し、金めっきパターンをマスクにミリングに
よりスパッタ金層１１をパターニングし、フォトレジス
ト１０を除去することにより、エアブリッジ配線が完成
する（図７（ｂ））。その後、通常のフォトレジスト４
を介してガラス板１へ貼り付け（図７（ｃ））、ＧａＡ
ｓ基板１の裏面研磨による基板薄膜化とバイアホールと
スクライブ線領域の開口とめっきパス層となる金層７の
スパッタによる成膜（図７（ｄ））、スクライブ線領域
にマスクとなるフォトレジスト８をパターニングし、部
分めっきにより金層９を形成し（図７（ｅ））、フォト
レジスト８の除去とスパッタ金層７のミリング（図８
（ａ））によりチップの分離を行い、フォトレジスト４
の除去工程を経て、チップ化が完了する（図８
（ｂ））。
【０００４】しかしながら、この従来の製造方法では、
エアブリッジ配線の高さがフォトレジスト１０の厚さに
より制限され、また、表面の凹凸に応じてエアブリッジ
配線の平坦性が損なわれたり、支柱部分をエアブリッジ
配線層と同時に形成しているため支柱部分の金属のカバ
レッジ性が不十分であるため強度の低下や、或いは、設
計の自由度が著しく制限されるというような不具合があ
った。
エアブリッジ配線の高さがフォトレジスト１０の厚さに
より制限され、また、表面の凹凸に応じてエアブリッジ
配線の平坦性が損なわれたり、支柱部分をエアブリッジ
配線層と同時に形成しているため支柱部分の金属のカバ
レッジ性が不十分であるため強度の低下や、或いは、設
計の自由度が著しく制限されるというような不具合があ
った。
【０００５】更に、エアブリッジ配線を形成した後に裏
面加工工程のためにガラス基板に貼り付けを行うため、
圧力の加わり方によりエアブリッジ配線が押しつぶされ
るおそれがあり、長い配線のエアブリッジは形成できな
いという欠点があった。
面加工工程のためにガラス基板に貼り付けを行うため、
圧力の加わり方によりエアブリッジ配線が押しつぶされ
るおそれがあり、長い配線のエアブリッジは形成できな
いという欠点があった。
【０００６】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、十分な強度を持
ち、且つ、半導体装置とエアブリッジ配線との間隔にお
いて所定の間隔を確保できる新規な半導体装置の製造方
法を提供するものである。
した従来技術の欠点を改良し、特に、十分な強度を持
ち、且つ、半導体装置とエアブリッジ配線との間隔にお
いて所定の間隔を確保できる新規な半導体装置の製造方
法を提供するものである。
【０００７】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる半
導体装置の製造方法の第１態様は、エアーブリッジ配線
構造を有する半導体装置の製造方法であって、ガラス等
の支持基板上にエアーブリッジ配線部分となる第１の配
線層を成膜する第１の工程と、素子を形成すると共に基
板表面に第２の配線層を形成した半導体基板をフォトレ
ジストを介して前記支持基板に接合する第２の工程と、
前記半導体基板とこの基板表面上の第２の配線層とをエ
ッチングしてバイアホールを形成し、このバイアホール
内に前記第１の配線層を前記半導体基板上に支持するた
めの支持部を形成する第３の工程と、前記フォトレジス
トを除去する第４の工程と、を含むことを特徴とするも
のであり、又、第２態様は、前記第１の工程は、ガラス
基板上にフォトレジスト層を介して金層を成膜する工程
と、この金層をパターニングする工程とを含むことを特
徴とするものであり、又、第３態様は、前記第２の工程
終了後、前記半導体基板の膜厚が所定の膜厚になるよう
に研磨することを特徴とするものであり、又、第４態様
は、前記第３の工程は、前記第１の配線層と第２の配線
層とを接続する工程を含むことを特徴とするものであ
り、又、第５態様は、前記第３の工程は、前記バイアホ
ール内を埋める工程を含むことを特徴とするものであ
り、又、第６態様は、前記第３の工程は、前記バイアホ
ール内を埋めた裏面配線層をパターニングして、第１の
配線層が前記裏面配線層と電気的に分離する工程を含む
ことを特徴とするものである。
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる半
導体装置の製造方法の第１態様は、エアーブリッジ配線
構造を有する半導体装置の製造方法であって、ガラス等
の支持基板上にエアーブリッジ配線部分となる第１の配
線層を成膜する第１の工程と、素子を形成すると共に基
板表面に第２の配線層を形成した半導体基板をフォトレ
ジストを介して前記支持基板に接合する第２の工程と、
前記半導体基板とこの基板表面上の第２の配線層とをエ
ッチングしてバイアホールを形成し、このバイアホール
内に前記第１の配線層を前記半導体基板上に支持するた
めの支持部を形成する第３の工程と、前記フォトレジス
トを除去する第４の工程と、を含むことを特徴とするも
のであり、又、第２態様は、前記第１の工程は、ガラス
基板上にフォトレジスト層を介して金層を成膜する工程
と、この金層をパターニングする工程とを含むことを特
徴とするものであり、又、第３態様は、前記第２の工程
終了後、前記半導体基板の膜厚が所定の膜厚になるよう
に研磨することを特徴とするものであり、又、第４態様
は、前記第３の工程は、前記第１の配線層と第２の配線
層とを接続する工程を含むことを特徴とするものであ
り、又、第５態様は、前記第３の工程は、前記バイアホ
ール内を埋める工程を含むことを特徴とするものであ
り、又、第６態様は、前記第３の工程は、前記バイアホ
ール内を埋めた裏面配線層をパターニングして、第１の
配線層が前記裏面配線層と電気的に分離する工程を含む
ことを特徴とするものである。
【０００８】
【発明の実施の形態】本発明に係わる半導体装置の製造
方法は、エアーブリッジ配線構造を有する半導体装置の
製造方法であって、ガラス等の支持基板上にエアーブリ
ッジ配線部分となる第１の配線層を成膜する第１の工程
と、素子を形成すると共に基板表面に第２の配線層を形
成した半導体基板をフォトレジストを介して前記支持基
板に接合する第２の工程と、前記半導体基板とこの基板
表面上の第２の配線層とをエッチングしてバイアホール
を形成し、このバイアホール内に前記エアーブリッジの
配線層を前記半導体基板上に支持するための支持部を形
成する第３の工程と、前記フォトレジストを除去する第
４の工程と、を含むことを特徴とするものである。
方法は、エアーブリッジ配線構造を有する半導体装置の
製造方法であって、ガラス等の支持基板上にエアーブリ
ッジ配線部分となる第１の配線層を成膜する第１の工程
と、素子を形成すると共に基板表面に第２の配線層を形
成した半導体基板をフォトレジストを介して前記支持基
板に接合する第２の工程と、前記半導体基板とこの基板
表面上の第２の配線層とをエッチングしてバイアホール
を形成し、このバイアホール内に前記エアーブリッジの
配線層を前記半導体基板上に支持するための支持部を形
成する第３の工程と、前記フォトレジストを除去する第
４の工程と、を含むことを特徴とするものである。
【０００９】図１乃至図３に本発明に係わる半導体装置
の製造工程を示す。半導体基板表面にＦＥＴなどの素子
を形成後、放熱特性向上を目的として半導体基板を研
磨、薄膜化するため、ガラス基板への貼り付けの前に、
ガラス基板上に金属層をスパッタ等の方法により形成
し、エアブリッジ配線部分を残すようにパターニングす
る。
の製造工程を示す。半導体基板表面にＦＥＴなどの素子
を形成後、放熱特性向上を目的として半導体基板を研
磨、薄膜化するため、ガラス基板への貼り付けの前に、
ガラス基板上に金属層をスパッタ等の方法により形成
し、エアブリッジ配線部分を残すようにパターニングす
る。
【００１０】その後、半導体基板を張り付け、通常の研
磨工程を経て、バイアホール形成時に同時にエアブリッ
ジ配線の支柱部分を形成する。最後に、裏面金属形成工
程を経て、チップ化を行う。このような製造方法によ
り、配線層が表面の凹凸に関わらずフラットな形状で、
且つ配線層を厚くすることが可能となり、設計性に優れ
たエアブリッジ配線を得ることができる。また、エアブ
リッジを形成してから半導体基板を支持基板に張り付け
た場合には圧力の加わり方によりエアブリッジ配線が押
しつぶされるおそれがあり、長い配線のエアブリッジは
形成困難であったが、本発明によればエアブリッジ形成
後、外力がエアブリッジ配線に加わることがないため、
長いエアブリッジ配線が形成できる。
磨工程を経て、バイアホール形成時に同時にエアブリッ
ジ配線の支柱部分を形成する。最後に、裏面金属形成工
程を経て、チップ化を行う。このような製造方法によ
り、配線層が表面の凹凸に関わらずフラットな形状で、
且つ配線層を厚くすることが可能となり、設計性に優れ
たエアブリッジ配線を得ることができる。また、エアブ
リッジを形成してから半導体基板を支持基板に張り付け
た場合には圧力の加わり方によりエアブリッジ配線が押
しつぶされるおそれがあり、長い配線のエアブリッジは
形成困難であったが、本発明によればエアブリッジ形成
後、外力がエアブリッジ配線に加わることがないため、
長いエアブリッジ配線が形成できる。
【００１１】
【実施例】以下に、本発明に係わる半導体装置の製造方
法の具体例を図面を参照しながら詳細に説明する。 （第１の具体例）図１乃至図３は、本発明に関わる半導
体装置の製造方法の具体例の構造を示す図であって、こ
れらの図には、エアーブリッジ配線構造を有する半導体
装置の製造方法であって、ガラス等の支持基板１上にエ
アーブリッジ配線部分となる第１の配線層３を成膜する
第１の工程と、素子を形成すると共に基板表面１に第２
の配線層６を形成した半導体基板５をフォトレジスト４
を介して前記支持基板１に接合する第２の工程と、前記
半導体基板１とこの基板表面上の第２の配線層６とをエ
ッチングしてバイアホール２０を形成し、このバイアホ
ール２０内に前記第１の配線層３を前記半導体基板１上
に支持するための支持部２１を形成する第３の工程と、
前記フォトレジスト４を除去する第４の工程と、を含む
ことを特徴とする半導体装置の製造方法が示されてい
る。
法の具体例を図面を参照しながら詳細に説明する。 （第１の具体例）図１乃至図３は、本発明に関わる半導
体装置の製造方法の具体例の構造を示す図であって、こ
れらの図には、エアーブリッジ配線構造を有する半導体
装置の製造方法であって、ガラス等の支持基板１上にエ
アーブリッジ配線部分となる第１の配線層３を成膜する
第１の工程と、素子を形成すると共に基板表面１に第２
の配線層６を形成した半導体基板５をフォトレジスト４
を介して前記支持基板１に接合する第２の工程と、前記
半導体基板１とこの基板表面上の第２の配線層６とをエ
ッチングしてバイアホール２０を形成し、このバイアホ
ール２０内に前記第１の配線層３を前記半導体基板１上
に支持するための支持部２１を形成する第３の工程と、
前記フォトレジスト４を除去する第４の工程と、を含む
ことを特徴とする半導体装置の製造方法が示されてい
る。
【００１２】以下に、本発明を更に詳細に説明する。Ｇ
ａＡｓ基板を用いた高出力電力用半導体装置の製造にお
いては、ＧａＡｓ基板表面にＦＥＴなどの素子を形成
後、放熱特性向上のためにＧａＡｓ基板を研磨、薄膜化
し、その後ＧａＡｓ基板裏面に接地電位となる裏面金属
層を形成するが、ＧａＡｓ基板を薄膜化するため、Ｇａ
Ａｓ基板をガラス板等の支持基板へ貼り付ける必要があ
る。
ａＡｓ基板を用いた高出力電力用半導体装置の製造にお
いては、ＧａＡｓ基板表面にＦＥＴなどの素子を形成
後、放熱特性向上のためにＧａＡｓ基板を研磨、薄膜化
し、その後ＧａＡｓ基板裏面に接地電位となる裏面金属
層を形成するが、ＧａＡｓ基板を薄膜化するため、Ｇａ
Ａｓ基板をガラス板等の支持基板へ貼り付ける必要があ
る。
【００１３】本発明によれば、まず図１（ａ）に示すよ
うに支持基板であるガラス基板１にエアブリッジ配線の
材料となる金層３をスパッタなどの製法により接着材料
として使用するフォトレジスト層２の上に形成する。次
に、図１（ｂ）に示すように所望のエアブリッジ配線部
分のみを残すように金層３をミリングあるいはエッチン
グによりパターニングする。その後、図１（ｃ）に示す
ように、ＧａＡｓ基板５をやはり接着材料として使用す
るフォトレジスト層４を介してガラス基板１に貼り付け
る。ここで６はＧａＡｓ基板５上に形成されている表面
配線用金層である。そして、ＧａＡｓ基板５を研磨した
後、図１（ｄ）に示すようにスクライブ線領域とエアブ
リッジ配線の支柱となる部分にバイアホール２０をＧａ
Ａｓ基板をエッチングして形成し、エアブリッジ支柱部
分については表面配線用金層６とフォトレジスト層４も
ミリングまたはエッチングにより除去し、エアブリッジ
配線用金層３が露出するようにする。その後、図１
（ｅ）のように、裏面金属のめっきパス、及びエアブリ
ッジ配線の支柱２１となる金層７をスパッタにより形成
する。次に、図２（ａ）に示すように、通常のフォトリ
ソグラフィ工程によりスクライブ線領域の中央にフォト
レジストパターン８を形成し、このフォトレジストパタ
ーン８をマスクとして、部分にめっきによる厚い裏面金
層９を形成する（図２（ｂ））。そして、フォトレジス
トパターン８を除去した後、裏面金層９をマスクにスパ
ッタ金層７をミリング除去し、チップの分離を行う（図
２（ｃ））。最後にフォトレジスト２、４を除去するこ
とにより、ガラス基板１から基板５を剥離し、個々のチ
ップ化が完了する。この時、エアブリッジ下のフォトレ
ジスト４も除去され、最終的には、図２（ｄ）のような
断面構造のエアブリッジ配線を持つチップが完成する。
うに支持基板であるガラス基板１にエアブリッジ配線の
材料となる金層３をスパッタなどの製法により接着材料
として使用するフォトレジスト層２の上に形成する。次
に、図１（ｂ）に示すように所望のエアブリッジ配線部
分のみを残すように金層３をミリングあるいはエッチン
グによりパターニングする。その後、図１（ｃ）に示す
ように、ＧａＡｓ基板５をやはり接着材料として使用す
るフォトレジスト層４を介してガラス基板１に貼り付け
る。ここで６はＧａＡｓ基板５上に形成されている表面
配線用金層である。そして、ＧａＡｓ基板５を研磨した
後、図１（ｄ）に示すようにスクライブ線領域とエアブ
リッジ配線の支柱となる部分にバイアホール２０をＧａ
Ａｓ基板をエッチングして形成し、エアブリッジ支柱部
分については表面配線用金層６とフォトレジスト層４も
ミリングまたはエッチングにより除去し、エアブリッジ
配線用金層３が露出するようにする。その後、図１
（ｅ）のように、裏面金属のめっきパス、及びエアブリ
ッジ配線の支柱２１となる金層７をスパッタにより形成
する。次に、図２（ａ）に示すように、通常のフォトリ
ソグラフィ工程によりスクライブ線領域の中央にフォト
レジストパターン８を形成し、このフォトレジストパタ
ーン８をマスクとして、部分にめっきによる厚い裏面金
層９を形成する（図２（ｂ））。そして、フォトレジス
トパターン８を除去した後、裏面金層９をマスクにスパ
ッタ金層７をミリング除去し、チップの分離を行う（図
２（ｃ））。最後にフォトレジスト２、４を除去するこ
とにより、ガラス基板１から基板５を剥離し、個々のチ
ップ化が完了する。この時、エアブリッジ下のフォトレ
ジスト４も除去され、最終的には、図２（ｄ）のような
断面構造のエアブリッジ配線を持つチップが完成する。
【００１４】このチップを上面から見た図を図３に示
す。本発明の製造方法による構造では、配線層が表面の
凹凸に関わらずフラットな形状で、かつ配線層を厚くす
ることが可能となり、設計性に優れたエアブリッジ配線
を得ることができる。また、従来の製造方法では、エア
ブリッジを形成してから半導体基板を支持基板に張り付
けた場合には圧力の加わり方によりエアブリッジ配線が
押しつぶされるおそれがあり、長い配線のエアブリッジ
は形成困難であったが、本発明によればエアブリッジ形
成後外力がエアブリッジ配線に加わることがないため、
長いエアブリッジ配線が形成できるという優れた利点が
ある。
す。本発明の製造方法による構造では、配線層が表面の
凹凸に関わらずフラットな形状で、かつ配線層を厚くす
ることが可能となり、設計性に優れたエアブリッジ配線
を得ることができる。また、従来の製造方法では、エア
ブリッジを形成してから半導体基板を支持基板に張り付
けた場合には圧力の加わり方によりエアブリッジ配線が
押しつぶされるおそれがあり、長い配線のエアブリッジ
は形成困難であったが、本発明によればエアブリッジ形
成後外力がエアブリッジ配線に加わることがないため、
長いエアブリッジ配線が形成できるという優れた利点が
ある。
【００１５】（第２の具体例）次に、本発明の第２の具
体例を図４、５を参照して説明する。第１の具体例で
は、エアブリッジ配線の支柱をバイアホールと同時に形
成しているため、エアブリッジ配線は裏面金層と同電位
となり、接地電位となる配線のみに適用できるという制
限がある。しかしながら支柱部分の裏面金層を分離して
配線層として用いることにより、接地電位と絶縁した回
路を構成することが可能である。
体例を図４、５を参照して説明する。第１の具体例で
は、エアブリッジ配線の支柱をバイアホールと同時に形
成しているため、エアブリッジ配線は裏面金層と同電位
となり、接地電位となる配線のみに適用できるという制
限がある。しかしながら支柱部分の裏面金層を分離して
配線層として用いることにより、接地電位と絶縁した回
路を構成することが可能である。
【００１６】第１の具体例と同様に、ガラス基板１に金
層３を接着材としてのフォトレジスト層２の上に形成し
（図４（ａ））、エアブリッジ配線部分のみを残すよう
に金層３をパターニングした後（図４（ｂ））、ＧａＡ
ｓ基板５を接着材となるフォトレジスト４を介して貼り
付ける（図４（ｃ））。次に、スクライブ線領域とエア
ブリッジ配線の支柱となるバイアホール部分のＧａＡｓ
基板５をエッチングし、又、エアブリッジ支柱部分の表
面配線用金層６とフォトレジスト層４も除去し、エアブ
リッジ配線用金層３が露出するようにする（図４
（ｄ））。しかるのち、図４（ｅ）に示すように、裏面
金属のめっきパス、及びエアブリッジ配線の支柱となる
金層７をスパッタにより形成する。次に前記具体例では
スクライブ線領域の中央にのみフォトレジストパターン
を形成したが、本具体例ではスクライブ線領域と、絶縁
分離したい裏面金層の領域を取り囲むようにフォトレジ
ストパターン８ａを形成する（図５（ａ））。このフォ
トレジストパターン８ａをマスクとしてめっきにより厚
い裏面金層９を形成し（図５（ｂ））、次に、フォトレ
ジストパターン８ａを除去した後、裏面金層９をマスク
にスパッタ金層７をミリング除去し、チップの分離を行
う（図５（ｃ））。最後に、フォトレジスト２、４の除
去により、ガラス基板１からの基板５を剥離し、個々の
チップ化が完了する。この時にエアブリッジ下のフォト
レジスト４も除去され、最終的には図５（ｄ）のような
断面構造のエアブリッジ配線を持つチップが完成する。
層３を接着材としてのフォトレジスト層２の上に形成し
（図４（ａ））、エアブリッジ配線部分のみを残すよう
に金層３をパターニングした後（図４（ｂ））、ＧａＡ
ｓ基板５を接着材となるフォトレジスト４を介して貼り
付ける（図４（ｃ））。次に、スクライブ線領域とエア
ブリッジ配線の支柱となるバイアホール部分のＧａＡｓ
基板５をエッチングし、又、エアブリッジ支柱部分の表
面配線用金層６とフォトレジスト層４も除去し、エアブ
リッジ配線用金層３が露出するようにする（図４
（ｄ））。しかるのち、図４（ｅ）に示すように、裏面
金属のめっきパス、及びエアブリッジ配線の支柱となる
金層７をスパッタにより形成する。次に前記具体例では
スクライブ線領域の中央にのみフォトレジストパターン
を形成したが、本具体例ではスクライブ線領域と、絶縁
分離したい裏面金層の領域を取り囲むようにフォトレジ
ストパターン８ａを形成する（図５（ａ））。このフォ
トレジストパターン８ａをマスクとしてめっきにより厚
い裏面金層９を形成し（図５（ｂ））、次に、フォトレ
ジストパターン８ａを除去した後、裏面金層９をマスク
にスパッタ金層７をミリング除去し、チップの分離を行
う（図５（ｃ））。最後に、フォトレジスト２、４の除
去により、ガラス基板１からの基板５を剥離し、個々の
チップ化が完了する。この時にエアブリッジ下のフォト
レジスト４も除去され、最終的には図５（ｄ）のような
断面構造のエアブリッジ配線を持つチップが完成する。
【００１７】この具体例では、エアブリッジ配線の支柱
部分の裏面金層の領域を絶縁分離し、配線に用いること
により、接地電位と異なるエアブリッジ配線を得ること
ができ、接地電位と絶縁した回路を構成することが可能
であるという効果がある。
部分の裏面金層の領域を絶縁分離し、配線に用いること
により、接地電位と異なるエアブリッジ配線を得ること
ができ、接地電位と絶縁した回路を構成することが可能
であるという効果がある。
【００１８】
【発明の効果】本発明に係わる半導体装置の製造方法
は、上述のように構成したので、十分な強度を持ち、且
つ、半導体基板とエアブリッジ配線との間隔において、
所定の間隔を確保することができるから、歩留まりが向
上する。
は、上述のように構成したので、十分な強度を持ち、且
つ、半導体基板とエアブリッジ配線との間隔において、
所定の間隔を確保することができるから、歩留まりが向
上する。
【図１】本発明に係わる半導体装置の製造方法の第１の
具体例の製造工程を示す図である。
具体例の製造工程を示す図である。
【図２】図１の続きの製造工程を示す図である。
【図３】第１の具体例によるチップの平面図である。
【図４】本発明の第２の具体例の製造工程を示す図であ
る。
る。
【図５】図４の続きの製造工程を示す図である。
【図６】従来技術による製造工程を示す図である。
【図７】図６の続きの製造工程を示す図である。
【図８】図７の続きの製造工程を示す図である。
１ ガラス基板 ２、４ フォトレジスト層 ３ 金層（第２の配線層） ５ ＧａＡｓ基板 ６ 表面配線用金層（第１の配線層） ７ 金層 ８、８ａ フォトレジストパターン ９ 裏面金層 ２０ バイアホール ２１ 支持部
Claims (6)
- 【請求項１】 エアーブリッジ配線構造を有する半導体
装置の製造方法であって、 ガラス等の支持基板上にエアーブリッジ配線部分となる
第１の配線層を成膜する第１の工程と、 素子を形成すると共に基板表面に第２の配線層を形成し
た半導体基板をフォトレジストを介して前記支持基板に
接合する第２の工程と、 前記半導体基板とこの基板表面上の第２の配線層とをエ
ッチングしてバイアホールを形成し、このバイアホール
内に前記第１の配線層を前記半導体基板上に支持するた
めの支持部を形成する第３の工程と、 前記フォトレジストを除去する第４の工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記第１の工程は、ガラス基板上にフォ
トレジスト層を介して金層を成膜する工程と、この金層
をパターニングする工程とを含むことを特徴とする請求
項１記載の半導体装置の製造方法。 - 【請求項３】 前記第２の工程終了後、前記半導体基板
の膜厚が所定の膜厚になるように研磨することを特徴と
する請求項１又は２記載の半導体装置の製造方法。 - 【請求項４】 前記第３の工程は、前記第１の配線層と
第２の配線層とを接続する工程を含むことを特徴とする
請求項１乃至３の何れかに記載の半導体装置の製造方
法。 - 【請求項５】 前記第３の工程は、前記バイアホール内
を埋める工程を含むことを特徴とする請求項１乃至４の
何れかに記載の半導体装置の製造方法。 - 【請求項６】 前記第３の工程は、前記バイアホール内
を埋めた裏面配線層をパターニングして、第１の配線層
が前記裏面配線層と電気的に分離する工程を含むことを
特徴とする請求項１乃至５の何れかに記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10280953A JP3107060B2 (ja) | 1998-10-02 | 1998-10-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10280953A JP3107060B2 (ja) | 1998-10-02 | 1998-10-02 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000114363A JP2000114363A (ja) | 2000-04-21 |
| JP3107060B2 true JP3107060B2 (ja) | 2000-11-06 |
Family
ID=17632211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10280953A Expired - Fee Related JP3107060B2 (ja) | 1998-10-02 | 1998-10-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3107060B2 (ja) |
-
1998
- 1998-10-02 JP JP10280953A patent/JP3107060B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000114363A (ja) | 2000-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5481133A (en) | Three-dimensional multichip package | |
| US7265440B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
| US5731222A (en) | Externally connected thin electronic circuit having recessed bonding pads | |
| JP5065586B2 (ja) | 半導体装置の製造方法 | |
| JP3904228B2 (ja) | 三次元回路装置の製造方法 | |
| KR20040092435A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH1140522A (ja) | 半導体ウエハの製造方法、この方法により作製された半導体ウエハ、半導体チップの製造方法、およびこの方法により製造された半導体チップ、ならびにこの半導体チップを備えたｉｃカード | |
| JP2001185519A5 (ja) | ||
| JPH08213548A (ja) | ３次元集積回路の製造方法 | |
| JPH0267742A (ja) | 半導体集積回路チップの組合体及びその接着方法 | |
| JPH07221051A (ja) | 半導体装置の製造方法およびかかる製造方法により製造された半導体装置 | |
| JP2012156551A (ja) | コンポーネントをパッケージングするプロセス、およびパッケージングされたコンポーネント | |
| JP2002057128A (ja) | 半導体装置及びその製造方法 | |
| JP2000173952A (ja) | 半導体装置及びその製造方法 | |
| JP3107060B2 (ja) | 半導体装置の製造方法 | |
| JP2005203390A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP5033682B2 (ja) | 半導体素子およびその製造方法並びに半導体装置およびその製造方法 | |
| JP2001068513A (ja) | 半導体装置 | |
| JPH01140753A (ja) | 立体型半導体装置の製造方法 | |
| JPH09330992A (ja) | 半導体装置実装体とその製造方法 | |
| JP3331985B2 (ja) | 半導体装置とその製造方法 | |
| JP2792421B2 (ja) | 半導体装置の製造方法 | |
| JPH04240762A (ja) | 積層型半導体装置の製造方法 | |
| JPS63269549A (ja) | 半導体集積回路の製造方法 | |
| JPH04258150A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |