JP4028017B2 - 薄膜を最初の基体から目的の基体上に移動させる方法 - Google Patents

薄膜を最初の基体から目的の基体上に移動させる方法 Download PDF

Info

Publication number
JP4028017B2
JP4028017B2 JP00960497A JP960497A JP4028017B2 JP 4028017 B2 JP4028017 B2 JP 4028017B2 JP 00960497 A JP00960497 A JP 00960497A JP 960497 A JP960497 A JP 960497A JP 4028017 B2 JP4028017 B2 JP 4028017B2
Authority
JP
Japan
Prior art keywords
substrate
thin film
bonding
film
operating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP00960497A
Other languages
English (en)
Other versions
JPH09213594A (ja
Inventor
ベアトリス・ビアッセ
ミシェル・ブリュエル
マルク・ジュシー
Original Assignee
コミツサリア タ レネルジー アトミーク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミツサリア タ レネルジー アトミーク filed Critical コミツサリア タ レネルジー アトミーク
Publication of JPH09213594A publication Critical patent/JPH09213594A/ja
Application granted granted Critical
Publication of JP4028017B2 publication Critical patent/JP4028017B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は薄膜を最初の基体から目的の基体上に移動させる方法に関するものである。
”薄膜”という表現は厚さが約数μｍ、直径または他の寸法が100mm 以上に達する膜を意味するものと理解される。
薄膜の移動は特に微小電子機器の製造において応用される。
その移動方法は、例えば、電子回路を含む単結晶性半導体薄膜を例えばアクティブマトリックスフラットディスプレイのスクリーンの板などのガラス板上に移動させるために使用される。
薄膜移動はまた集積回路の立体構造の製造にも応用される。
【０００２】
【従来の技術】
本発明の目的のために使用される意味において、薄膜はそのまま移動するには小さすぎるし脆すぎる。
従って、もし薄膜を移動する必要がある場合は、特に最初の基体から目的の基体へ移動させる場合は、数百μｍの厚さを有する移動用基体と接合させる必要がある。
このような基体を使えば、薄膜を操作することは可能である。この基体は操作の役割を果たすと見られ、事実以下では”操作基体”と呼ばれる。
【０００３】
図１乃至図５は、薄膜を裏返しにしないで最初の基体から目的の基体に移動させる公知の方法を示す。
図１は最初の基体１０および薄膜１２を示す。
例えば、電子回路が形成された薄膜の第一の面１４が基体１０に接合される。
第一の面１４の反対側にあたる薄膜１２の第二の面１６には、何も無い。
操作基体２０は、図２に示される構造を得るために薄膜の第二の面１６上に張り付けられる。
【０００４】
図３および図４は最初の基体１０を取り除き、薄膜１２の第一の面を目的の基体３２の面３０に張り付ける連続工程を示す。
最初の基体は例えば機械的研磨により取り除かれる。
最後に、公知の移動方法の最終工程が図５に示されているが、操作基体を取り除くことからなる。
操作基体は機械的研磨または食刻により完全に壊される。これら両方の手段を組み合わせて除去してもよい。図５に示される構造は目的の基体３２と薄膜１２から構成される。
【０００５】
報文「立体（累積的に結合されたＩＣ）装置の評価、Ｙ．林、将来の電子装置に関する第９回シンポジウム、1990年11月14-15 日、267-272 頁。」は、操作基体の移動方法と取り除き方に関して有用であるかもしれない。
しかし、以上説明した方法に対するかなりの限度がある。
事実、操作基体の機械的研磨は、その厚さが約500μｍ以上であるので、処理時間は数時間必要である。この処理は薄い膜および／またはその中に作られた回路を損傷するかもしれない。
さらに、操作基体は除去する最中に破壊され、従って別の移動操作用に使用できない。
【０００６】
【発明が解決しようとする課題】
この発明の一つの目的は操作基体を使用することにより薄膜をひっくり返さないで移動させる方法を提供することであり、その際に操作基体は破壊されず、再び使用できる。
本発明の別の目的は操作基体を取り除く最中に薄膜が重い応力を受けないことを特徴とする薄膜を移動させる方法を提供することである。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明はさらに具体的に操作基体と呼ばれる基体を介在して最初の基体から薄膜を目的の基体上に移動する方法に関するものであり、その薄膜は第一の面が最初の基体に接合され、反対側の第二の面には何も接合されておらず、その移動方法は下記の連続工程からなる：
薄膜の何も接合されていない面を、操作基体の固体部分に裂開区域を介して接合された表面膜と接合させる工程；
最初の基体を取り除く工程；
薄膜の第一の面と目的の基体の表面とを接合する工程；
裂開区域に沿って操作基体を裂開する工程。
【０００８】
薄膜は能動素子を含有してもよく、その場合に該膜は半導体材料からなり、能動素子は操作基体と接合する工程の前に作成される。
このように、裂開により操作基体の固体部分を除去することができる。操作基体の表面の膜だけが薄膜の第二の面に残される。この表面の膜は非常に薄いので、場合によって薄膜上の所与の箇所に残されてもよい。この場合に、例えば、薄膜の受動態化層の一部となる。
表面の膜はまた食刻または他の適当な方法により除去されてもよい。
従って、本発明の方法によれば、薄膜は大きな応力を受けず、特に機械的研磨による処理の応力を受けない。
【０００９】
薄膜と操作基体との接合は、薄膜を目的の基体上に接合することと同様に、接着剤粘着によるか、膠によるか、または直接粘着により、言い換えると接着性化合物を使わないで行われる。これらの作業はこの説明の後半でさらに詳細に説明される。
本発明の別の態様に従って、最初の基体は薄膜から剥すことにより、または破壊することにより取り除かれる。
本発明の他の特性および利点は下記の記載および添付図面からさらに明解になるが、この記載は単に説明のためであり限定を目的とするものではない。
【００１０】
【発明の実施の形態】
以下の説明において、図６（Ａ）、（Ｂ）および図７乃至図１０の各要素は図１乃至図５の要素と同じかまたは類似しており、同じ参照符号に１００の数値を付け加えている。
図６（Ａ）に示されるように、本発明方法で使用される操作基体120 は固体部分122 および表面膜124 を有する。固体部分と表面膜は、裂開区域126 により区分されている。
【００１１】
裂開区域は、例えば基体120 の面128 を通じて水素Ｈ+ イオンを３×１０16ｃｍ-2以上の量で、５０ｋｅＶ以下のエネルギーで注入することにより得られる。これらの注入されたイオンは、そのイオンの平均貫通深さで、裂開区域126 を限定する微小気泡の膜を形成する。
操作基体120 が珪素であり、注入量およびエネルギー量が上記された値を有する場合、裂開区域は基体の面128 の約０．５μｍの深さに位置する。従って、これは表面の膜124 の厚さに相当する。
不活性ガスまたは水素イオンのイオン注入により裂開区域を形成することに関して、FR-A-2 681 472 号明細書を参照することができる。
【００１２】
図６（Ｂ）は、最初の基体110 と薄膜とを示す。既に説明した図１に類似している。薄膜は、基体に接合された第一の面114 と何も接合されていない第二の面116 とを有する。
最初の基体110 と薄膜とから成る構造体は、ＳＯＩ（Silicon On Insulator）型でもよい。この場合、この構造体は、必要なら集積回路を備え、前記薄膜を形成する珪素の薄い膜、薄膜の一部を形成するとも考えられ、酸化珪素の膜、および最初の基体を構成する珪素の固体部分を包含する。
【００１３】
図７は最初の基体110および薄膜112から成る構造体上に、操作基体120を接合する工程を示す。
基体120の表面膜124は薄膜の面116に張り付けられる。
張り付けるのは接着剤でもよく、すなわち、高温に耐えられる膠を使用する。また直接張り付けてもよく、その場合は面116と128は機械的化学研磨および／または化学的洗浄により調製される。
この方法で調製された表面は互いに接触するように配置され、得られた構造体は窒素の雰囲気下で焼きなまされる。
焼きなまし温度は操作基体と薄膜により形成されたユニットの優れた機械強度を得るために選ばれる。しかし、薄膜中に形成された集積回路を損傷しないように充分低い温度が選ばれる。例えば、薄膜がアルミニウムの導体部分を含有するなら、焼きなまし温度は450℃を越えるべきではない。
同様に、焼きなまし温度は操作基体120の裂開が早まらないように選ばれるべきである。例えば、焼きなましは約350℃の温度で行われる。
【００１４】
移動方法の次の工程は、最初の基体を取り除くことである。この工程は図８に示される。
本発明のこの工程を実施できる方法がいくつか考えられる。
操作基体と薄膜との接合を、薄膜と最初の基体との連結エネルギーより大きい連結エネルギーで行うと、最初の基体は引き裂くことにより剥がされる。
この目的のために、反対方向の引張力が最初の基体と操作基体に加えられ、前記引張力により薄膜の第一の面に沿って最初の基体を引き裂くことができる。
【００１５】
本発明の別の実施態様によると、最初の基体に犠牲となる材料の膜を提供してもよい。この膜は好ましくは最初の基体の表面上に薄膜の第一の面114 と接触して、つまり最初の基体と薄膜との界面に提供される。
この犠牲の膜を化学的方法により取り除くと、最初の基体が何も接合されていない状態になり再利用できる。FR-A-2 715 503 号明細書は、これに関して参照できる。
【００１６】
別の実施態様によると、最初の基体も機械的研磨、食刻またはこれら２つの方法を組み合わせて完全に剥すことができる。
例えば、最初の基体はＳＯＩ型であるので、それを剥すのは機械的研磨法であり、すなわち、珪素の固体部分を回転研磨装置で磨くかまたは矯正する。次に、TMAH（テトラメチルアンモニウムヒドロキシド）による化学作用で約１０分の数μｍの厚さの珪素残部を除去する。この食刻の間に、ＳＯＩ構造体の酸化珪素の膜は消耗膜として作用する。
【００１７】
図９は薄膜の第一の面114を目的の基体132の表面134と接合した後に得られる構造体を示す。目的の基体132は、例えばガラス板である。薄膜上に操作基体を接合する場合と同様に、目的の基体と接合するためには、膠で接着するかまたは直接接着させるかいずれかの方法で実施可能である。
直接接着は、機械的化学研磨および／または化学的洗浄により面114および面134を調製し、これらの表面を互いに接触させ、必要なら、このようにして得られた構造体を窒素雰囲気下で焼きなますことからなる。
焼きなましは、約350℃の温度で行われ、接着性を改善する。
【００１８】
本発明の方法の次の工程は、裂開区域126 において裂開することにより操作基体を取り除くことである（図６（Ａ）参照）。
操作基体の裂開は熱処理により促進される。この熱処理は、操作基体の結晶再配置効果および微小気泡膜の圧力効果により表面の固体の分離を引き起こす。この方法で、図１０に示される構造体が得られ、前記構造体中には操作気体の表面の膜124 だけが薄膜の面116 上に残る。
【００１９】
熱処理は、目的の基体上に薄膜を接着するのに対応する焼きなましと同じであってもよい。
熱処理および／または接着焼きなましの条件、すなわち、その温度と時間は充分に裂開を引き起こし、目的の基体上の薄膜の優れた機械強度を得るように選定される。
しかし、選ばれた温度は薄膜中に形成された電子回路または機器を損傷しない程度に低くする。
例えば、熱処理は30分間、450 ℃で行われる。
薄膜上に残っている表面の膜124 を取り除くために、食刻工程により開裂を完成することができる。例えば、TMAH食刻により取り除ける。
場合によって、膜124 は薄膜の受動態化層としてそのままにしてもよい。
【００２０】
【発明の効果】
以上説明したように、本発明によれば、操作基体を使用することにより薄膜をひっくり返さないで移動させる方法を提供でき、しかもその際操作基体は破壊されず、再び使用でき、また操作基体を取り除く最中に薄膜が重い応力を受けることも無い。
【図面の簡単な説明】
【図１】従来の薄膜の移動方法の一工程を説明するための図である。
【図２】従来の薄膜の移動方法の一工程を説明するための図である。
【図３】従来の薄膜の移動方法の一工程を説明するための図である。
【図４】従来の薄膜の移動方法の一工程を説明するための図である。
【図５】従来の薄膜の移動方法の一工程を説明するための図である。
【図６】（Ａ）本発明の方法で使用される操作基体と呼ばれる基体の略断面図である。
（Ｂ）本発明の方法で使用される最初の基体と薄膜を含む構造の略断面図である。
【図７】本発明の薄膜の移動方法の一工程を説明するための図である。
【図８】本発明の薄膜の移動方法の一工程を説明するための図である。
【図９】本発明の薄膜の移動方法の一工程を説明するための図である。
【図１０】本発明の薄膜の移動方法の一工程を説明するための図である。
【符号の説明】
１１０・・・最初の基体
１１２・・・薄膜
１２０・・・操作基体
１３２・・・目的の基体

Claims (13)

  1. 操作基体(120)を用いて最初の基体(100)から目的の基体(132)上へ薄膜(112)を移動させる方法であって、前記薄膜は最初の基体(100)に接合する第一の面(114)及び前記第１の面の反対側に位置し、何も接合されない第二の面(116)とを有しており、その移動方法は下記の連続工程：
    薄膜の何も接合されていない面(116)を、操作基体(120)の固体部分(122)に裂開区域(126)を介して接合された表面膜(124)と接合させる工程；
    最初の基体(110)を取り除く工程；
    薄膜(112)の第一の面(114)と目的の基体(132)の表面(134)とを接合する工程；
    裂開区域(126)に沿って操作基体(120)を裂開する工程から成ることを特徴とする前記方法。
  2. 裂開の後で、薄膜(112)の第二の面(116)と接触している操作基体の表面膜(124)を取り除くことを特徴とする請求項１記載の方法。
  3. 最初の基体(110)を、機械的研磨および食刻の中から選ばれる少なくとも１つの手段により除去することを特徴とする請求項１記載の方法。
  4. 珪素製で、酸化珪素膜を介して薄膜(112)に連結される最初の基体(110)を使用し、該最初の基体(110)を機械的研磨および酸化珪素膜上の食刻液により連続的に取り除くことを特徴とする請求項３記載の方法。
  5. 最初の基体(110)を、薄膜(112)からその第一の面(114)に沿って剥すことにより取り除くことを特徴とする請求項１記載の方法。
  6. 最初の基体(110)を、薄膜(112)の第一の面(114)に沿って最初の基体の引き裂きを引き起こすことのできる反対方向の引張力を加えることにより剥離することを特徴とする請求項５記載の方法。
  7. 最初の基体(110)は薄膜 (112) の第一の面 (114) と接する犠牲膜を有しており、前記犠牲膜を薄膜 (112) から取り除くことにより最初の基体（ 110 ）を剥離することを特徴とする請求項５記載の方法。
  8. 操作基体(120)上の薄膜(112)の接合は：
    操作基体(120)の表面膜(124)の片面(128)の機械的化学研磨および／または化学的洗浄；
    薄膜(112)の第二の面(116)と操作基体の表面膜(124)の面(128)を接触させるように配置して得られた構造体の焼きなまし
    から成ることを特徴とする請求項１記載の方法。
  9. 目的の基体(132)上の薄膜(112)の接合は：
    薄膜(112)の第一の面(114)と目的基体の前記面(134)の機械的化学研磨および／または化学的洗浄；
    前記両面(114,134)を相互に接触するように配置して得られた構造体の焼きなまし
    から成ることを特徴とする請求項１記載の方法。
  10. 焼きなましは約350℃の温度で行なわれることを特徴とする請求項８記載の方法。
  11. 操作基体(120)上に薄膜を接合する工程と、目的基体(132)上に薄膜(112)を接合する工程の少なくとも１つの工程は、膠を利用する接着剤による接着であることを特徴とする請求項１記載の方法。
  12. 裂開は、裂開区域(126)を形成する微小気泡の膜に沿って操作基体の固体部分(122)と表面膜(124)とを分離させるための熱処理から成ることを特徴とする請求項１記載の方法。
  13. 目的基体(132)上の薄膜(112)の接合は：
    薄膜(112)の第一の面(114)と目的基体の前記面(134)の機械的化学研磨および／または化学的洗浄；
    前記両面(114,134)を相互に接触するように配置して得られた構造体の焼きなましから成り、
    裂開は裂開区域(126)を形成する微小気泡の膜に沿って操作基体の固体部分(122)と表面膜(124)とを分離させるための熱処理から成り、
    目的基体(132)上に薄膜(112)を接合させる工程の焼きなましは前記熱裂開処理から成ることを特徴とする請求項１記載の方法。
JP00960497A 1996-01-25 1997-01-22 薄膜を最初の基体から目的の基体上に移動させる方法 Expired - Lifetime JP4028017B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9600852A FR2744285B1 (fr) 1996-01-25 1996-01-25 Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
FR96-00852 1996-01-25

Publications (2)

Publication Number Publication Date
JPH09213594A JPH09213594A (ja) 1997-08-15
JP4028017B2 true JP4028017B2 (ja) 2007-12-26

Family

ID=9488458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00960497A Expired - Lifetime JP4028017B2 (ja) 1996-01-25 1997-01-22 薄膜を最初の基体から目的の基体上に移動させる方法

Country Status (6)

Country Link
US (1) US5993677A (ja)
EP (1) EP0786801B1 (ja)
JP (1) JP4028017B2 (ja)
KR (1) KR100491356B1 (ja)
DE (1) DE69722832T2 (ja)
FR (1) FR2744285B1 (ja)

Families Citing this family (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2755537B1 (fr) * 1996-11-05 1999-03-05 Commissariat Energie Atomique Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
US6191007B1 (en) 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US6251754B1 (en) 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6159824A (en) * 1997-05-12 2000-12-12 Silicon Genesis Corporation Silicon-on-silicon wafer bonding process using a thin film blister-separation method
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US20070122997A1 (en) 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US8835282B2 (en) * 1997-05-12 2014-09-16 Silicon Genesis Corporation Controlled process and resulting device
EP0996967B1 (de) 1997-06-30 2008-11-19 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren zur Herstellung von schichtartigen Gebilden auf einem Halbleitersubstrat, Halbleitersubstrat sowie mittels des Verfahrens hergestellte Halbleiterbauelemente
DE19730975A1 (de) * 1997-06-30 1999-01-07 Max Planck Gesellschaft Verfahren zur Herstellung von schichtartigen Gebilden auf einem Substrat, Substrat sowie mittels des Verfahrens hergestellte Halbleiterbauelemente
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US6788866B2 (en) 2001-08-17 2004-09-07 Nanogram Corporation Layer materials and planar optical devices
FR2767416B1 (fr) * 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US7227176B2 (en) 1998-04-10 2007-06-05 Massachusetts Institute Of Technology Etch stop layer system
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
JP3500063B2 (ja) * 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
FR2784795B1 (fr) * 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
US20040229443A1 (en) * 1998-12-31 2004-11-18 Bower Robert W. Structures, materials and methods for fabrication of nanostructures by transposed split of ion cut materials
US20040175901A1 (en) * 1999-02-10 2004-09-09 Commissariat A L'energie Atomique Method for forming an optical silicon layer on a support and use of said method in the production of optical components
FR2795866B1 (fr) * 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6544862B1 (en) 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
US6326285B1 (en) 2000-02-24 2001-12-04 International Business Machines Corporation Simultaneous multiple silicon on insulator (SOI) wafer production
US6287891B1 (en) 2000-04-05 2001-09-11 Hrl Laboratories, Llc Method for transferring semiconductor device layers to different substrates
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
EP1309989B1 (en) 2000-08-16 2007-01-10 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
FR2816445B1 (fr) 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
FR2821697B1 (fr) * 2001-03-02 2004-06-25 Commissariat Energie Atomique Procede de fabrication de couches minces sur un support specifique et une application
US6940089B2 (en) 2001-04-04 2005-09-06 Massachusetts Institute Of Technology Semiconductor device structure
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
FR2823596B1 (fr) 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
US7045878B2 (en) * 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
US6956268B2 (en) * 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS
US7033910B2 (en) * 2001-09-12 2006-04-25 Reveo, Inc. Method of fabricating multi layer MEMS and microfluidic devices
US7163826B2 (en) * 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
US6875671B2 (en) * 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
US6555451B1 (en) 2001-09-28 2003-04-29 The United States Of America As Represented By The Secretary Of The Navy Method for making shallow diffusion junctions in semiconductors using elemental doping
FR2830983B1 (fr) * 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
US6593212B1 (en) 2001-10-29 2003-07-15 The United States Of America As Represented By The Secretary Of The Navy Method for making electro-optical devices using a hydrogenion splitting technique
US7060632B2 (en) 2002-03-14 2006-06-13 Amberwave Systems Corporation Methods for fabricating strained layers on semiconductor substrates
US6607969B1 (en) 2002-03-18 2003-08-19 The United States Of America As Represented By The Secretary Of The Navy Method for making pyroelectric, electro-optical and decoupling capacitors using thin film transfer and hydrogen ion splitting techniques
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
US6767749B2 (en) 2002-04-22 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting
US6885781B2 (en) * 2002-05-03 2005-04-26 Fujitsu Limited Thin film electro-optical deflector device and a method of fabrication of such a device
US7335545B2 (en) 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7307273B2 (en) 2002-06-07 2007-12-11 Amberwave Systems Corporation Control of strain in device layers by selective relaxation
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US8513087B2 (en) 2002-08-14 2013-08-20 Advanced Analogic Technologies, Incorporated Processes for forming isolation structures for integrated circuit devices
US8089129B2 (en) 2002-08-14 2012-01-03 Advanced Analogic Technologies, Inc. Isolated CMOS transistors
US7825488B2 (en) 2006-05-31 2010-11-02 Advanced Analogic Technologies, Inc. Isolation structures for integrated circuits and modular methods of forming the same
US7667268B2 (en) 2002-08-14 2010-02-23 Advanced Analogic Technologies, Inc. Isolated transistor
US7956391B2 (en) * 2002-08-14 2011-06-07 Advanced Analogic Technologies, Inc. Isolated junction field-effect transistor
US7939420B2 (en) * 2002-08-14 2011-05-10 Advanced Analogic Technologies, Inc. Processes for forming isolation structures for integrated circuit devices
US7902630B2 (en) * 2002-08-14 2011-03-08 Advanced Analogic Technologies, Inc. Isolated bipolar transistor
US8187377B2 (en) 2002-10-04 2012-05-29 Silicon Genesis Corporation Non-contact etch annealing of strained layers
US20040065638A1 (en) * 2002-10-07 2004-04-08 Bishnu Gogoi Method of forming a sensor for detecting motion
US7176108B2 (en) * 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2847075B1 (fr) * 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
US7056815B1 (en) * 2002-11-12 2006-06-06 The Regents Of The University Of Michigan Narrow energy band gap gallium arsenide nitride semi-conductors and an ion-cut-synthesis method for producing the same
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
WO2005041249A2 (en) 2003-10-28 2005-05-06 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing optical film
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7601236B2 (en) 2003-11-28 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
US7772087B2 (en) * 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
US20060113603A1 (en) * 2004-12-01 2006-06-01 Amberwave Systems Corporation Hybrid semiconductor-on-insulator structures and related methods
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US8105941B2 (en) * 2005-05-18 2012-01-31 Kolo Technologies, Inc. Through-wafer interconnection
WO2006123300A2 (en) * 2005-05-18 2006-11-23 Kolo Technologies, Inc. Micro-electro-mechanical transducers
FR2886051B1 (fr) 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
WO2006134580A2 (en) * 2005-06-17 2006-12-21 Kolo Technologies, Inc. Micro-electro-mechanical transducer having an insulation extension
US7262112B2 (en) * 2005-06-27 2007-08-28 The Regents Of The University Of California Method for producing dislocation-free strained crystalline films
US7754008B2 (en) * 2005-07-19 2010-07-13 The Regents Of The University Of California Method of forming dislocation-free strained thin films
US7635637B2 (en) * 2005-07-25 2009-12-22 Fairchild Semiconductor Corporation Semiconductor structures formed on substrates and methods of manufacturing the same
US20070029043A1 (en) * 2005-08-08 2007-02-08 Silicon Genesis Corporation Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US7863157B2 (en) * 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
FR2899378B1 (fr) * 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
US8030731B2 (en) * 2007-03-28 2011-10-04 Advanced Analogic Technologies, Inc. Isolated rectifier diode
KR20100029126A (ko) * 2007-06-15 2010-03-15 나노그램 코포레이션 무기물 포일의 반응성 유동 증착 및 합성
JP5498670B2 (ja) * 2007-07-13 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
US9070764B2 (en) * 2008-05-30 2015-06-30 Alta Devices, Inc. Epitaxial lift off stack having a pre-curved handle and methods thereof
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US8461017B2 (en) 2010-07-19 2013-06-11 Soitec Methods of forming bonded semiconductor structures using a temporary carrier having a weakened ion implant region for subsequent separation along the weakened region
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
FR2978600B1 (fr) 2011-07-25 2014-02-07 Soitec Silicon On Insulator Procede et dispositif de fabrication de couche de materiau semi-conducteur
FR3019374A1 (fr) 2014-03-28 2015-10-02 Soitec Silicon On Insulator Procede de separation et de transfert de couches

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5362682A (en) * 1980-04-10 1994-11-08 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3806151B2 (ja) * 1993-07-13 2006-08-09 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 第１物体の第２物体への結合方法
US5391257A (en) * 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
FR2715503B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Substrat pour composants intégrés comportant une couche mince et son procédé de réalisation.
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
FR2725074B1 (fr) * 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
DE69525739T2 (de) * 1994-12-23 2002-10-02 Koninkl Philips Electronics Nv Verfahren zur herstellung von halbleiterbauteilen mit halbleiterelementen, die in einer halbleiterschicht gebildet wurden, welche auf einen trägerwafer geklebt sind
FR2738671B1 (fr) * 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur

Also Published As

Publication number Publication date
FR2744285B1 (fr) 1998-03-06
JPH09213594A (ja) 1997-08-15
DE69722832T2 (de) 2004-05-19
FR2744285A1 (fr) 1997-08-01
EP0786801A1 (fr) 1997-07-30
KR970060444A (ko) 1997-08-12
US5993677A (en) 1999-11-30
EP0786801B1 (fr) 2003-06-18
DE69722832D1 (de) 2003-07-24
KR100491356B1 (ko) 2005-08-24

Similar Documents

Publication Publication Date Title
JP4028017B2 (ja) 薄膜を最初の基体から目的の基体上に移動させる方法
JP3584035B2 (ja) 石英基板上の単結晶シリコン・アイランド作製方法
JP3324469B2 (ja) Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP3321882B2 (ja) 基板はり合わせ方法
JP4800593B2 (ja) 異質構造の製造方法
JPH0344067A (ja) 半導体基板の積層方法
JP2004533717A (ja) 制御された機械的保持力を有する剥離可能な基板、およびその製造方法
KR20040028993A (ko) 전자 회로용의 자립 반도체 박층을 얻는 방법
JPH0267742A (ja) 半導体集積回路チップの組合体及びその接着方法
JPH0897389A (ja) 基板上に半導体薄膜を有する構造の製造方法
EP2211380B1 (en) Method of Manufacturing Laminated Wafer by High Temperature Laminating Method
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
JP4277469B2 (ja) 貼り合わせウエーハの製造方法及び貼り合わせウエーハ
KR20070055382A (ko) 접합웨이퍼의 제조방법
JP2024022682A (ja) ハイブリッド構造
JPH0312775B2 (ja)
JP3582566B2 (ja) Ｓｏｉ基板の製造方法
CN108231646A (zh) 一种半导体器件的制造方法
JPH06268183A (ja) 半導体装置の製造方法
JPH0682753B2 (ja) 半導体装置の製造方法
JP3921823B2 (ja) Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP4468107B2 (ja) 半導体装置の製造方法、半導体装置及び半導体回路基板
JPH0794675A (ja) 半導体製造装置
KR20090020612A (ko) 절연체 구조 위에 반도체의 형성을 위한 방법
JPH05275300A (ja) 半導体ウェーハの貼合わせ方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051108

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070411

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070710

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071011

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term