JPH09213594A - 薄膜を最初の基体から目的の基体上に移動させる方法 - Google Patents

薄膜を最初の基体から目的の基体上に移動させる方法

Info

Publication number
JPH09213594A
JPH09213594A JP9009604A JP960497A JPH09213594A JP H09213594 A JPH09213594 A JP H09213594A JP 9009604 A JP9009604 A JP 9009604A JP 960497 A JP960497 A JP 960497A JP H09213594 A JPH09213594 A JP H09213594A
Authority
JP
Japan
Prior art keywords
substrate
thin film
film
operating
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9009604A
Other languages
English (en)
Other versions
JP4028017B2 (ja
Inventor
Beatrice Biasse
ベアトリス・ビアッセ
Michel Bruel
ミシェル・ブリュエル
Marc Zussy
マルク・ジュシー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JPH09213594A publication Critical patent/JPH09213594A/ja
Application granted granted Critical
Publication of JP4028017B2 publication Critical patent/JP4028017B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 操作基体の破壊が無く、また操作基体を取り
除く最中に薄膜が重い応力を受けないことを特徴とする
薄膜を移動させる方法を提供する。 【解決手段】 薄膜を最初の基体から目的の基体上に移
動させる方法。この方法は下記の連続工程：裂開区域を
有する操作基体(120)上に薄膜(112)を接合する工程；最
初の基体を取り除く工程；薄膜(112)を目的の基体(132)
と接合する工程；裂開区域に沿って操作基体(120)を裂
開する工程から成ることを特徴とする。本発明は特に集
積回路の立体構造の製造に応用される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は薄膜を最初の基体か
ら目的の基体上に移動させる方法に関するものであ
る。”薄膜”という表現は厚さが約数μｍ、直径または
他の寸法が100mm 以上に達する膜を意味するものと理解
される。薄膜の移動は特に微小電子機器の製造において
応用される。その移動方法は、例えば、電子回路を含む
単結晶性半導体薄膜を例えばアクティブマトリックスフ
ラットディスプレイのスクリーンの板などのガラス板上
に移動させるために使用される。薄膜移動はまた集積回
路の立体構造の製造にも応用される。
【０００２】
【従来の技術】本発明の目的のために使用される意味に
おいて、薄膜はそのまま移動するには小さすぎるし脆す
ぎる。従って、もし薄膜を移動する必要がある場合は、
特に最初の基体から目的の基体へ移動させる場合は、数
百μｍの厚さを有する移動用基体と接合させる必要があ
る。このような基体を使えば、薄膜を操作することは可
能である。この基体は操作の役割を果たすと見られ、事
実以下では”操作基体”と呼ばれる。
【０００３】図１乃至図５は、薄膜を裏返しにしないで
最初の基体から目的の基体に移動させる公知の方法を示
す。図１は最初の基体１０および薄膜１２を示す。例え
ば、電子回路が形成された薄膜の第一の面１４が基体１
０に接合される。第一の面１４の反対側にあたる薄膜１
２の第二の面１６には、何も無い。操作基体２０は、図
２に示される構造を得るために薄膜の第二の面１６上に
張り付けられる。
【０００４】図３および図４は最初の基体１０を取り除
き、薄膜１２の第一の面を目的の基体３２の面３０に張
り付ける連続工程を示す。最初の基体は例えば機械的摩
滅により取り除かれる。最後に、公知の移動方法の最終
工程が図５に示されているが、操作基体を取り除くこと
からなる。操作基体は機械的摩滅または食刻により完全
に壊される。これら両方の手段を組み合わせて除去して
もよい。図５に示される構造は目的の基体３２と薄膜１
２から構成される。
【０００５】報文「立体（累積的に結合されたＩＣ）装
置の評価、Ｙ．林、将来の電子装置に関する第９回シン
ポジウム、1990年11月14-15 日、267-272 頁。」は、操
作基体の移動方法と取り除き方に関して有用であるかも
しれない。しかし、以上説明した方法に対するかなりの
限度がある。事実、操作基体の機械的摩滅は、その厚さ
が約500 μｍ以上であるので、処理時間は数時間必要で
ある。この処理は薄い膜および／またはその中に作られ
た回路を損傷するかもしれない。さらに、操作基体は除
去する最中に破壊され、従って別の移動操作用に使用で
きない。
【０００６】
【発明が解決しようとする課題】この発明の一つの目的
は操作基体を使用することにより薄膜をひっくり返さな
いで移動させる方法を提供することであり、その際に操
作基体は破壊されず、再び使用できる。本発明の別の目
的は操作基体を取り除く最中に薄膜が重い応力を受けな
いことを特徴とする薄膜を移動させる方法を提供するこ
とである。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明はさらに具体的に操作基体と呼ばれる基体を
介在して最初の基体から薄膜を目的の基体上に移動する
方法に関するものであり、その薄膜は第一の面が最初の
基体に接合され、反対側の第二の面には何も接合されて
おらず、その移動方法は下記の連続工程からなる：薄膜
の何も接合されていない面を、操作基体の固体部分に裂
開区域を介して接合された表面膜と接合させる工程；最
初の基体を取り除く工程；薄膜の第一の面と目的の基体
の表面とを接合する工程；裂開区域に沿って操作基体を
裂開する工程。
【０００８】薄膜は能動素子を含有してもよく、その場
合に該膜は半導体材料からなり、能動素子は操作基体と
接合する工程の前に作成される。このように、裂開によ
り操作基体の固体部分を除去することができる。操作基
体の表面の膜だけが薄膜の第二の面に残される。この表
面の膜は非常に薄いので、場合によって薄膜上の所与の
箇所に残されてもよい。この場合に、例えば、薄膜の受
動態化層の一部となる。表面の膜はまた食刻または他の
適当な方法により除去されてもよい。従って、本発明の
方法によれば、薄膜は大きな応力を受けず、特に機械的
摩滅による処理の応力を受けない。
【０００９】薄膜と操作基体との接合は、薄膜を目的の
基体上に接合することと同様に、接着剤粘着によるか、
膠によるか、または直接粘着により、言い換えると接着
性化合物を使わないで行われる。これらの作業はこの説
明の後半でさらに詳細に説明される。本発明の別の態様
に従って、最初の基体は薄膜から剥すことにより、また
は破壊することにより取り除かれる。本発明の他の特性
および利点は下記の記載および添付図面からさらに明解
になるが、この記載は単に説明のためであり限定を目的
とするものではない。
【００１０】
【発明の実施の形態】以下の説明において、図６
（Ａ）、（Ｂ）および図７乃至図１０の各要素は図１乃
至図５の要素と同じかまたは類似しており、同じ参照符
号に１００の数値を付け加えている。図６（Ａ）に示さ
れるように、本発明方法で使用される操作基体120 は固
体部分122 および表面膜124 を有する。固体部分と表面
膜は、裂開区域126 により区分されている。
【００１１】裂開区域は、例えば基体120 の面128 を通
じて水素Ｈ+ イオンを３×１０16ｃｍ-2以上の量で、５
０ｋｅＶ以下のエネルギーで注入することにより得られ
る。これらの注入されたイオンは、そのイオンの平均貫
通深さで、裂開区域126 を限定する微小気泡の膜を形成
する。操作基体120 が珪素であり、注入量およびエネル
ギー量が上記された値を有する場合、裂開区域は基体の
面128 の約０．５μｍの深さに位置する。従って、これ
は表面の膜124 の厚さに相当する。不活性ガスまたは水
素イオンのイオン注入により裂開区域を形成することに
関して、FR-A-2 681 472 号明細書を参照することがで
きる。
【００１２】図６（Ｂ）は、最初の基体110 と薄膜とを
示す。既に説明した図１に類似している。薄膜は、基体
に接合された第一の面114 と何も接合されていない第二
の面116 とを有する。最初の基体110 と薄膜とから成る
構造体は、ＳＯＩ（Silicon On Insulator）型でもよ
い。この場合、この構造体は、必要なら集積回路を備
え、前記薄膜を形成する珪素の薄い膜、薄膜の一部を形
成するとも考えられ、酸化珪素の膜、および最初の基体
を構成する珪素の固体部分を包含する。
【００１３】図７は最初の基体110 および薄膜112 から
成る構造体上に、操作基体120 を接合する工程を示す。
基体120 の表面膜124 は薄膜の面116 に張り付けられ
る。張り付けるのは接着剤でもよく、すなわち、高温に
耐えられる膠を使用する。また直接張り付けてもよく、
その場合は面116 と128 は機械的化学的磨きおよび／ま
たは化学的洗浄により調製される。この方法で調製され
た表面は互いに接触するように配置され、得られた構造
体は窒素の雰囲気下で焼きなまされる。焼きなまし温度
は操作基体と薄膜により形成されたユニットの優れた機
械強度を得るために選ばれる。しかし、薄膜中に形成さ
れた集積回路を損傷しないように充分低い温度が選ばれ
る。例えば、薄膜がアルミニウムの導体部分を含有する
なら、焼きなまし温度は450 ℃を越えるべきではない。
同様に、焼きなまし温度は操作基体120 の裂開が早まら
ないように選ばれるべきである。例えば、焼きなましは
約350 ℃の温度で行われる。
【００１４】移動方法の次の工程は、最初の基体を取り
除くことである。この工程は図８に示される。本発明の
この工程を実施できる方法がいくつか考えられる。操作
基体と薄膜との接合を、薄膜と最初の基体との連結エネ
ルギーより大きい連結エネルギーで行うと、最初の基体
は引き裂くことにより剥がされる。この目的のために、
反対方向の引張力が最初の基体と操作基体に加えられ、
前記引張力により薄膜の第一の面に沿って最初の基体を
引き裂くことができる。
【００１５】本発明の別の実施態様によると、最初の基
体に犠牲となる材料の膜を提供してもよい。この膜は好
ましくは最初の基体の表面上に薄膜の第一の面114 と接
触して、つまり最初の基体と薄膜との界面に提供され
る。この犠牲の膜を化学的方法により取り除くと、最初
の基体が何も接合されていない状態になり再利用でき
る。FR-A-2 715 503 号明細書は、これに関して参照で
きる。
【００１６】別の実施態様によると、最初の基体も機械
的摩滅、食刻またはこれら２つの方法を組み合わせて完
全に剥すことができる。例えば、最初の基体はＳＯＩ型
であるので、それを剥すのは機械的摩滅法であり、すな
わち、珪素の固体部分を回転研磨装置で磨くかまたは矯
正する。次に、TMAH（テトラメチルアンモニウムヒドロ
キシド）による化学作用で約１０分の数μｍの厚さの珪
素残部を除去する。この食刻の間に、ＳＯＩ構造体の酸
化珪素の膜は消耗膜として作用する。
【００１７】図９は薄膜の第一の面114 を目的の基体13
2 の表面134 と接合した後に得られる構造体を示す。目
的の基体132 は、例えばガラス板である。薄膜上に操作
基体を接合する場合と同様に、目的の基体と接合するた
めには、膠で接着するかまたは直接接着させるかいずれ
かの方法で実施可能である。直接接着は、機械的化学的
磨きおよび／または化学的洗浄により面114 および面13
4 を調製し、これらの表面を互いに接触させ、必要な
ら、このようにして得られた構造体を窒素雰囲気下で焼
きなますことからなる。焼きなましは、約350 ℃の温度
で行われ、接着性を改善する。
【００１８】本発明の方法の次の工程は、裂開区域126
において裂開することにより操作基体を取り除くことで
ある（図６（Ａ）参照）。操作基体の裂開は熱処理によ
り促進される。この熱処理は、操作基体の結晶再配置効
果および微小気泡膜の圧力効果により表面の固体の分離
を引き起こす。この方法で、図１０に示される構造体が
得られ、前記構造体中には操作気体の表面の膜124 だけ
が薄膜の面116 上に残る。
【００１９】熱処理は、目的の基体上に薄膜を接着する
のに対応する焼きなましと同じであってもよい。熱処理
および／または接着焼きなましの条件、すなわち、その
温度と時間は充分に裂開を引き起こし、目的の基体上の
薄膜の優れた機械強度を得るように選定される。しか
し、選ばれた温度は薄膜中に形成された電子回路または
機器を損傷しない程度に低くする。例えば、熱処理は30
分間、450 ℃で行われる。薄膜上に残っている表面の膜
124 を取り除くために、食刻工程により開裂を完成する
ことができる。例えば、TMAH食刻により取り除ける。場
合によって、膜124 は薄膜の受動態化層としてそのまま
にしてもよい。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
操作基体を使用することにより薄膜をひっくり返さない
で移動させる方法を提供でき、しかもその際操作基体は
破壊されず、再び使用でき、また操作基体を取り除く最
中に薄膜が重い応力を受けることも無い。
【図面の簡単な説明】
【図１】従来の薄膜の移動方法の一工程を説明するため
の図である。
【図２】従来の薄膜の移動方法の一工程を説明するため
の図である。
【図３】従来の薄膜の移動方法の一工程を説明するため
の図である。
【図４】従来の薄膜の移動方法の一工程を説明するため
の図である。
【図５】従来の薄膜の移動方法の一工程を説明するため
の図である。
【図６】（Ａ）本発明の方法で使用される操作基体と呼
ばれる基体の略断面図である。（Ｂ）本発明の方法で使
用される最初の基体と薄膜を含む構造の略断面図であ
る。
【図７】本発明の薄膜の移動方法の一工程を説明するた
めの図である。
【図８】本発明の薄膜の移動方法の一工程を説明するた
めの図である。
【図９】本発明の薄膜の移動方法の一工程を説明するた
めの図である。
【図１０】本発明の薄膜の移動方法の一工程を説明する
ための図である。
【符号の説明】
１１０・・・最初の基体 １１２・・・薄膜 １２０・・・操作基体 １３２・・・目的の基体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マルク・ジュシー フランス国 ラ・トロシュ、ケ・シャパナ イ 16

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】操作基体(120) を用いて最初の基体(100)
    から目的の基体(132) 上へ薄膜(112) を移動させる方法
    であって、前記薄膜は最初の基体(100) に接合する第一
    の面(114) 及び前記第１の面の反対側に位置し、何も接
    合されない第二の面(116) とを有しており、その移動方
    法は下記の連続工程：薄膜の何も接合されていない面(1
    16) を、操作基体(120) の固体部分(122) に裂開区域(1
    26) を介して接合された表面膜(124) と接合させる工
    程；最初の基体(110) を取り除く工程；薄膜(112) の第
    一の面(114) と目的の基体(132) の表面(134) とを接合
    する工程；裂開区域(126) に沿って操作基体(120) を裂
    開する工程から成ることを特徴とする前記方法。
  2. 【請求項２】裂開の後で、薄膜(112) の第二の面(116)
    と接触している操作基体の表面膜(124) を取り除くこと
    を特徴とする請求項１記載の方法。
  3. 【請求項３】最初の基体(110) を、機械的摩滅および食
    刻の中から選ばれる少なくとも１つの手段により除去す
    ることを特徴とする請求項１記載の方法。
  4. 【請求項４】珪素製で、酸化珪素膜を介して薄膜(112)
    に連結される最初の基体(110) を使用し、該最初の基体
    (110) を機械的摩滅および酸化珪素膜上の分散液により
    連続的に取り除くことを特徴とする請求項３記載の方
    法。
  5. 【請求項５】最初の基体(110) を、薄膜(112) からその
    第一の面(114) に沿って剥すことにより取り除くことを
    特徴とする請求項１記載の方法。
  6. 【請求項６】最初の基体(110) を、薄膜(112) の第一の
    面(114) に沿って最初の基体の引き裂きを引き起こすこ
    とのできる反対方向の引張力を加えることにより剥離す
    ることを特徴とする請求項５記載の方法。
  7. 【請求項７】最初の基体(110) を、薄膜の第一の面と接
    触している表面の犠牲膜を該最初の基体から取り除くこ
    とにより剥離することを特徴とする請求項５記載の方
    法。
  8. 【請求項８】操作基体(120) 上の薄膜(112) の接合は：
    操作基体(120) の表面膜(124) の片面(128) の機械的化
    学的磨きおよび／または化学的洗浄；薄膜(112) の第二
    の面(116) と操作基体の表面膜(124) の面(128) を接触
    させるように配置；このようにして得られた構造体の焼
    きなましから成ることを特徴とする請求項１記載の方
    法。
  9. 【請求項９】目的の基体(132) 上の薄膜(112) の接合
    は：薄膜(112) の第一の面(114) と目的基体の前記面(1
    34) の機械的化学的磨きおよび／または化学的洗浄；前
    記両面(114,134) を相互に接触するように配置；このよ
    うにして得られた構造体の焼きなましから成ることを特
    徴とする請求項１記載の方法。
  10. 【請求項１０】焼きなましは約350 ℃の温度で行なわれ
    ることを特徴とする請求項８記載の方法。
  11. 【請求項１１】操作基体(120) 上に薄膜を接合する工程
    と、目的基体(132)上に薄膜(112) を接合する工程の少
    なくとも１つの工程は、膠を利用する接着剤による接着
    であることを特徴とする請求項１記載の方法。
  12. 【請求項１２】裂開は、裂開区域(126) を形成する微小
    気泡の膜に沿って操作基体の固体部分(122) と表面膜(1
    24) とを分離させるための熱処理から成ることを特徴と
    する請求項１記載の方法。
  13. 【請求項１３】目的基体(132) 上の薄膜(112) の接合
    は：薄膜(112) の第一の面(114) と目的基体の前記面(1
    34) の機械的化学的磨きおよび／または化学的洗浄；前
    記両面(114,134) を相互に接触するように配置；このよ
    うにして得られた構造体の焼きなましから成り、裂開は
    裂開区域(126) を形成する微小気泡の膜に沿って操作基
    体の固体部分(122) と表面膜(124) とを分離させるため
    の熱処理から成り、目的基体(132) 上に薄膜(112) を接
    合させる工程の焼きなましは前記熱裂開処理から成るこ
    とを特徴とする請求項１記載の方法。
JP00960497A 1996-01-25 1997-01-22 薄膜を最初の基体から目的の基体上に移動させる方法 Expired - Lifetime JP4028017B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9600852A FR2744285B1 (fr) 1996-01-25 1996-01-25 Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
FR96-00852 1996-01-25

Publications (2)

Publication Number Publication Date
JPH09213594A true JPH09213594A (ja) 1997-08-15
JP4028017B2 JP4028017B2 (ja) 2007-12-26

Family

ID=9488458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00960497A Expired - Lifetime JP4028017B2 (ja) 1996-01-25 1997-01-22 薄膜を最初の基体から目的の基体上に移動させる方法

Country Status (6)

Country Link
US (1) US5993677A (ja)
EP (1) EP0786801B1 (ja)
JP (1) JP4028017B2 (ja)
KR (1) KR100491356B1 (ja)
DE (1) DE69722832T2 (ja)
FR (1) FR2744285B1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191007B1 (en) 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US6251754B1 (en) 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JP2004513517A (ja) * 2000-11-06 2004-04-30 コミツサリア　タ　レネルジー　アトミーク ターゲット基板に結合される少なくとも一の薄層を備えた積層構造の作製方法
JP2006505941A (ja) * 2002-11-07 2006-02-16 コミサリヤ・ア・レネルジ・アトミク 同時注入により基板内に脆性領域を生成する方法
US7176108B2 (en) 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
US7229899B2 (en) 1997-12-30 2007-06-12 Commissariat A L'energie Atomique Process for the transfer of a thin film
US7439092B2 (en) 2005-05-20 2008-10-21 Commissariat A L'energie Atomique Thin film splitting method
JP2009044136A (ja) * 2007-07-13 2009-02-26 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法
US7615463B2 (en) 2001-10-11 2009-11-10 Commissariat A L'energie Atomique Method for making thin layers containing microcomponents
US7670930B2 (en) 2006-03-29 2010-03-02 Commissariat A L 'energie Atomique Method of detaching a thin film by melting precipitates
US7713369B2 (en) 2001-04-13 2010-05-11 Commissariat A L'energie Atomique Detachable substrate or detachable structure and method for the production thereof
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2755537B1 (fr) * 1996-11-05 1999-03-05 Commissariat Energie Atomique Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
US6013563A (en) * 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
US8835282B2 (en) * 1997-05-12 2014-09-16 Silicon Genesis Corporation Controlled process and resulting device
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US20070122997A1 (en) 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
DE19730975A1 (de) * 1997-06-30 1999-01-07 Max Planck Gesellschaft Verfahren zur Herstellung von schichtartigen Gebilden auf einem Substrat, Substrat sowie mittels des Verfahrens hergestellte Halbleiterbauelemente
EP0996967B1 (de) 1997-06-30 2008-11-19 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren zur Herstellung von schichtartigen Gebilden auf einem Halbleitersubstrat, Halbleitersubstrat sowie mittels des Verfahrens hergestellte Halbleiterbauelemente
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
US6788866B2 (en) 2001-08-17 2004-09-07 Nanogram Corporation Layer materials and planar optical devices
FR2767416B1 (fr) * 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US7227176B2 (en) 1998-04-10 2007-06-05 Massachusetts Institute Of Technology Etch stop layer system
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
JP3500063B2 (ja) 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
FR2784795B1 (fr) * 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
US20040229443A1 (en) * 1998-12-31 2004-11-18 Bower Robert W. Structures, materials and methods for fabrication of nanostructures by transposed split of ion cut materials
US20040175901A1 (en) * 1999-02-10 2004-09-09 Commissariat A L'energie Atomique Method for forming an optical silicon layer on a support and use of said method in the production of optical components
FR2795866B1 (fr) * 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
US6544862B1 (en) 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
US6326285B1 (en) 2000-02-24 2001-12-04 International Business Machines Corporation Simultaneous multiple silicon on insulator (SOI) wafer production
US6287891B1 (en) 2000-04-05 2001-09-11 Hrl Laboratories, Llc Method for transferring semiconductor device layers to different substrates
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
US6573126B2 (en) 2000-08-16 2003-06-03 Massachusetts Institute Of Technology Process for producing semiconductor article using graded epitaxial growth
FR2821697B1 (fr) * 2001-03-02 2004-06-25 Commissariat Energie Atomique Procede de fabrication de couches minces sur un support specifique et une application
WO2002082514A1 (en) 2001-04-04 2002-10-17 Massachusetts Institute Of Technology A method for semiconductor device fabrication
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
US7045878B2 (en) * 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
US6956268B2 (en) * 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS
US7163826B2 (en) * 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
US6875671B2 (en) * 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
US7033910B2 (en) * 2001-09-12 2006-04-25 Reveo, Inc. Method of fabricating multi layer MEMS and microfluidic devices
US6555451B1 (en) 2001-09-28 2003-04-29 The United States Of America As Represented By The Secretary Of The Navy Method for making shallow diffusion junctions in semiconductors using elemental doping
US6593212B1 (en) 2001-10-29 2003-07-15 The United States Of America As Represented By The Secretary Of The Navy Method for making electro-optical devices using a hydrogenion splitting technique
AU2003222003A1 (en) 2002-03-14 2003-09-29 Amberwave Systems Corporation Methods for fabricating strained layers on semiconductor substrates
US6607969B1 (en) 2002-03-18 2003-08-19 The United States Of America As Represented By The Secretary Of The Navy Method for making pyroelectric, electro-optical and decoupling capacitors using thin film transfer and hydrogen ion splitting techniques
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
US6767749B2 (en) 2002-04-22 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting
US6885781B2 (en) * 2002-05-03 2005-04-26 Fujitsu Limited Thin film electro-optical deflector device and a method of fabrication of such a device
US7335545B2 (en) 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US7307273B2 (en) 2002-06-07 2007-12-11 Amberwave Systems Corporation Control of strain in device layers by selective relaxation
US7956391B2 (en) * 2002-08-14 2011-06-07 Advanced Analogic Technologies, Inc. Isolated junction field-effect transistor
US7825488B2 (en) 2006-05-31 2010-11-02 Advanced Analogic Technologies, Inc. Isolation structures for integrated circuits and modular methods of forming the same
US8513087B2 (en) 2002-08-14 2013-08-20 Advanced Analogic Technologies, Incorporated Processes for forming isolation structures for integrated circuit devices
US7902630B2 (en) * 2002-08-14 2011-03-08 Advanced Analogic Technologies, Inc. Isolated bipolar transistor
US7667268B2 (en) 2002-08-14 2010-02-23 Advanced Analogic Technologies, Inc. Isolated transistor
US8089129B2 (en) 2002-08-14 2012-01-03 Advanced Analogic Technologies, Inc. Isolated CMOS transistors
US7939420B2 (en) * 2002-08-14 2011-05-10 Advanced Analogic Technologies, Inc. Processes for forming isolation structures for integrated circuit devices
US8187377B2 (en) 2002-10-04 2012-05-29 Silicon Genesis Corporation Non-contact etch annealing of strained layers
US20040065638A1 (en) * 2002-10-07 2004-04-08 Bishnu Gogoi Method of forming a sensor for detecting motion
US7056815B1 (en) * 2002-11-12 2006-06-06 The Regents Of The University Of Michigan Narrow energy band gap gallium arsenide nitride semi-conductors and an ion-cut-synthesis method for producing the same
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
CN100489569C (zh) 2003-10-28 2009-05-20 株式会社半导体能源研究所 制作光学膜的方法
KR101095293B1 (ko) 2003-11-28 2011-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 제조 방법
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US20060113603A1 (en) * 2004-12-01 2006-06-01 Amberwave Systems Corporation Hybrid semiconductor-on-insulator structures and related methods
US8120229B2 (en) 2005-05-18 2012-02-21 Kolo Technologies, Inc. Middle spring supported micro-electro-mechanical transducers
CA2607885A1 (en) * 2005-05-18 2006-11-23 Kolo Technologies, Inc. Through-wafer interconnection
US8796901B2 (en) * 2005-06-17 2014-08-05 Kolo Technologies, Inc. Micro-electro-mechanical transducer having an insulation extension
US7262112B2 (en) * 2005-06-27 2007-08-28 The Regents Of The University Of California Method for producing dislocation-free strained crystalline films
US7754008B2 (en) * 2005-07-19 2010-07-13 The Regents Of The University Of California Method of forming dislocation-free strained thin films
US7635637B2 (en) * 2005-07-25 2009-12-22 Fairchild Semiconductor Corporation Semiconductor structures formed on substrates and methods of manufacturing the same
US20070029043A1 (en) * 2005-08-08 2007-02-08 Silicon Genesis Corporation Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US7863157B2 (en) * 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
US8138570B2 (en) 2007-03-28 2012-03-20 Advanced Analogic Technologies, Inc. Isolated junction field-effect transistor
KR20100029126A (ko) * 2007-06-15 2010-03-15 나노그램 코포레이션 무기물 포일의 반응성 유동 증착 및 합성
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
WO2009155122A2 (en) 2008-05-30 2009-12-23 Alta Devices, Inc. Epitaxial lift off stacks and methods
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US8461017B2 (en) 2010-07-19 2013-06-11 Soitec Methods of forming bonded semiconductor structures using a temporary carrier having a weakened ion implant region for subsequent separation along the weakened region
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
FR2978600B1 (fr) 2011-07-25 2014-02-07 Soitec Silicon On Insulator Procede et dispositif de fabrication de couche de materiau semi-conducteur
FR3019374A1 (fr) 2014-03-28 2015-10-02 Soitec Silicon On Insulator Procede de separation et de transfert de couches

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5362682A (en) * 1980-04-10 1994-11-08 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5580407A (en) * 1993-07-13 1996-12-03 U.S. Philips Corporation Method of bonding two objects, at least one of which comprises organic materials
US5391257A (en) * 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
FR2715503B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Substrat pour composants intégrés comportant une couche mince et son procédé de réalisation.
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
FR2725074B1 (fr) * 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
EP0746875B1 (en) * 1994-12-23 2002-03-06 Koninklijke Philips Electronics N.V. Method of manufacturing semiconductor devices with semiconductor elements formed in a layer of semiconductor material glued on a support wafer
FR2738671B1 (fr) * 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191007B1 (en) 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US6251754B1 (en) 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US7229899B2 (en) 1997-12-30 2007-06-12 Commissariat A L'energie Atomique Process for the transfer of a thin film
JP2004513517A (ja) * 2000-11-06 2004-04-30 コミツサリア　タ　レネルジー　アトミーク ターゲット基板に結合される少なくとも一の薄層を備えた積層構造の作製方法
US8679946B2 (en) 2000-11-06 2014-03-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Manufacturing process for a stacked structure comprising a thin layer bonding to a target substrate
US8481409B2 (en) 2000-11-06 2013-07-09 Commissariat A L'energie Atomique Manufacturing process for a stacked structure comprising a thin layer bonding to a target substrate
JP2009081478A (ja) * 2000-11-06 2009-04-16 Commiss Energ Atom ターゲット基板に結合される少なくとも一の薄層を備えた積層構造の作製方法
US7713369B2 (en) 2001-04-13 2010-05-11 Commissariat A L'energie Atomique Detachable substrate or detachable structure and method for the production thereof
US7615463B2 (en) 2001-10-11 2009-11-10 Commissariat A L'energie Atomique Method for making thin layers containing microcomponents
JP2006505941A (ja) * 2002-11-07 2006-02-16 コミサリヤ・ア・レネルジ・アトミク 同時注入により基板内に脆性領域を生成する方法
US7176108B2 (en) 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
US7439092B2 (en) 2005-05-20 2008-10-21 Commissariat A L'energie Atomique Thin film splitting method
US7670930B2 (en) 2006-03-29 2010-03-02 Commissariat A L 'energie Atomique Method of detaching a thin film by melting precipitates
JP2009044136A (ja) * 2007-07-13 2009-02-26 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法

Also Published As

Publication number Publication date
KR100491356B1 (ko) 2005-08-24
FR2744285B1 (fr) 1998-03-06
US5993677A (en) 1999-11-30
EP0786801A1 (fr) 1997-07-30
FR2744285A1 (fr) 1997-08-01
KR970060444A (ko) 1997-08-12
EP0786801B1 (fr) 2003-06-18
DE69722832T2 (de) 2004-05-19
JP4028017B2 (ja) 2007-12-26
DE69722832D1 (de) 2003-07-24

Similar Documents

Publication Publication Date Title
JPH09213594A (ja) 薄膜を最初の基体から目的の基体上に移動させる方法
US5863830A (en) Process for the production of a structure having a thin semiconductor film on a substrate
JP4800593B2 (ja) 異質構造の製造方法
US7498245B2 (en) Embrittled substrate and method for making same
JP3584035B2 (ja) 石英基板上の単結晶シリコン・アイランド作製方法
JP3321882B2 (ja) 基板はり合わせ方法
JP4163310B2 (ja) 第一基板上に形成された微細構造部の最終基板への選択的なトランスファープロセス
JP4249490B2 (ja) 少なくとも一つの要素を初期支持体から最終支持体まで選択的に移送する方法
JPH0267742A (ja) 半導体集積回路チップの組合体及びその接着方法
JPH11154652A (ja) ２つの構造体の分子結合および分子結合解除のための処理プロセス
KR20040028993A (ko) 전자 회로용의 자립 반도체 박층을 얻는 방법
JPH04365377A (ja) 半導体装置
JPH098124A (ja) 絶縁分離基板及びその製造方法
JPH0312775B2 (ja)
JPH06268183A (ja) 半導体装置の製造方法
JPH11186187A (ja) Ｓｏｉ基板の製造方法
JPH0682753B2 (ja) 半導体装置の製造方法
JP3921823B2 (ja) Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP2846994B2 (ja) 半導体ウェーハの貼合わせ方法
KR20090020612A (ko) 절연체 구조 위에 반도체의 형성을 위한 방법
JP3422225B2 (ja) 貼り合わせ半導体基板及びその製造方法
JP2589994B2 (ja) ウェーハの接着方法
JPH1187203A (ja) 基板の貼り合わせ方法
JP2627157B2 (ja) 半導体基板の製造方法
JPH03250666A (ja) 半導体膜の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051108

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070411

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070710

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071011

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term