JP2002222832A - 半導体装置及び半導体素子の実装方法 - Google Patents

半導体装置及び半導体素子の実装方法

Info

Publication number
JP2002222832A
JP2002222832A JP2001020467A JP2001020467A JP2002222832A JP 2002222832 A JP2002222832 A JP 2002222832A JP 2001020467 A JP2001020467 A JP 2001020467A JP 2001020467 A JP2001020467 A JP 2001020467A JP 2002222832 A JP2002222832 A JP 2002222832A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
bump
needle
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001020467A
Other languages
English (en)
Inventor
Toshiyasu Shimada
利泰 嶋田
Rieka Oouchi
利枝佳 大内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001020467A priority Critical patent/JP2002222832A/ja
Priority to US10/057,572 priority patent/US6538335B2/en
Publication of JP2002222832A publication Critical patent/JP2002222832A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8134—Bonding interfaces of the bump connector
    • H01L2224/81345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 基板と半導体素子との機械的接続力の向上し
た半導体装置を提供すること。 【解決手段】 本発明の半導体装置は、基板上に形成さ
れた実装用パッドと半導体素子に形成されたバンプとを
電気的に接合されており、パッド又はバンプ上に複数の
針状又は樹状突起がアンカーとして形成され、針状又は
樹状突起がバンプ又はパッドに食い込み、針状又は樹状
突起の周囲にバンプ材又はパッド材が接したアンカー接
合してなることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及び半導
体素子の実装方法に関するものであり、更に詳細には基
板と半導体素子との機械的接続力の向上した半導体装
置、及び半導体素子と基板との機械的接続力を向上させ
る半導体素子の実装方法に関するものである。
【０００２】
【従来の技術】近年、電子機器の小型化及び低価格化が
進み、半導体素子を基板に高密度で実装するための構造
が簡略されてきている。半導体素子を高密度で実装する
ための構造として、フリップチップ方式が提案されてい
る。フリップチップ方式における半導体素子の実装方式
は、複数のバンプ電極が少なくとも一つの面に実装され
た半導体素子を、バンプが実装された面をフェイスダウ
ンさせて回路基板に接続する方式である。
【０００３】図７（ｃ）を参照して従来のフリップチッ
プ実装構造について説明する。図７（ｃ）に示すよう
に、従来のフリップチップ実装構造は、回路基板７１上
に、実装用パッド７３が形成されており、半導体素子７
２上の基板７１側の面には、複数のバンプ電極７４が形
成されている。前記パッドは通常は銅メッキで製造され
ており、その上にニッケル−金メッキが形成されてお
り、その表面は比較的に平滑である。半導体素子にワイ
ヤーボンディング法により金のスタッドバンプを形成
し、回路実装学会誌Vol.11 No5(1996) p347に記載され
ているように、スタッドバンプの上部にＡｇペーストを
付着させ基板パッドに押し付けて接着させたり、また、
同p319に記載されているようにスタッドバンプと基板を
はんだ付けすることが行われている。また、同p343に記
載されているようにバンプにはんだを用いる方式におい
ては基板パッドにはんだを供給し、バンプ７４と基板パ
ッド７３とをはんだ付けして接続していた。
【０００４】上記方法においては、いずれも図７（ｃ）
に示すように、半導体素子７２を基板７１上に搭載した
後に両者間に封止樹脂７５を充填している。これらにお
いてはパッド７３とバンプ７４との境界面は全面に渡り
一体的に接合されているが、半導体素子７２と基板７１
との間では熱膨張係数が異なっており、特に有機基板と
の間では５倍ほどの違いがあるため、接続部には大きな
応力が発生し、接続不良が発生する可能性があった。従
って、半導体素子７２と基板７１との間に封止樹脂７５
を充填し応力を分散させる必要があった。
【０００５】一方、封止樹脂７５の収縮力を用いて接続
させる方式においては、図７（ａ）に示すように、半導
体素子７２を搭載する個所の基板７１上に封止樹脂７５
を供給し、図７（ｂ）に示すようにフェースダウンで半
導体素子７２を基板パッドに位置合わせし、図７（ｃ）
に示すように半導体素子７２を搭載し加熱加圧下でバン
プ７４の先端を変形しながらパッド７３とバンプ７４を
直接接触させ、封止樹脂７５が硬化するまで加熱加圧を
継続し、機械的電気的接続を得ている。
【０００６】上記方法においては、封止樹脂７５が硬化
するまでは半導体素子７２と基板７１とは機械的な固定
がなされていないため、搭載機の占有時間を短縮する目
的で半導体素子７２の位置合わせを行った後に搭載し、
直ちに別装置に移動させ加熱加圧処理をするということ
が困難であった。上述したことに鑑み、基板７１と半導
体素子７２との機械的接続力の向上した、また生産性の
よい半導体装置が望まれており、そのような装置として
は、例えば特開平10-50765号公報に、表面に凹凸部を有
する実装用半導体素子の面に形成され、実装用パッドの
凹凸部に食い込むバンプ電極とを有する半導体装置が提
案されている。
【０００７】また、特開平7-201917号公報には薄膜金属
電極の表面に凹凸層を形成した回路形成基板が、特開平
10-270498号公報には表面にはんだ突起電極を有する電
子素子が開示されている。
【０００８】しかしながら、上記公報に開示された半導
体装置等においては、基板表面に凹凸があるため平面的
な方向の応力に対しては強いが垂直的な力に対しては弱
い。なぜならば上記方法で形成される凹凸部は基本的に
下が広く上が小さい形状であり、半導体素子を基板から
引き剥がす垂直方向の外力又は熱膨張に対してはほとん
ど無力である。また、サンドブラスト、金属粉等により
凹凸を付与しようとしても、これらは基本的に球形又は
多角形に近い形状であるためアンカーとして有効な高さ
を得るためにはかなり大きな粒子、例えばサンドブラス
トにより深さが５μｍの凹凸を付ける場合に、最低でも
直径１０μｍの砥材が必要であり、数１０μｍ程度の幅
の狭いパッド部では有効的な凹凸を付けることが困難で
あった。
【０００９】
【発明が解決しようとする課題】従って、本発明の目的
は、基板と半導体素子との機械的接続力の向上した半導
体装置、及び半導体素子と基板との機械的接続力を向上
させ、かつ生産性のよい半導体素子の実装方法を提供す
ることにある。
【００１０】
【課題を解決するための手段】前記課題を解決する本出
願の第１の発明は、基板上に形成された実装用パッドと
半導体素子に形成されたバンプとを電気的に接合して成
る半導体装置において、前記パッド又は前記バンプ上に
複数の針状又は樹状突起がアンカーとして形成され、前
記針状又は樹状突起が前記バンプ又は前記パッドに食い
込み、前記針状又は樹状突起の周囲にバンプ材又はパッ
ド材が接したアンカー接合してなることを特徴とする半
導体装置である。
【００１１】かかる構成とすることにより、アンカー部
が針状又は樹状であるので、本発明の半導体装置は基板
と半導体素子とがアンカー接合しており、機械的接続力
の向上したものとなる。なお、本明細書において「アン
カー部」とは、対向する側の実装用パッド又はバンプに
食い込む凸部のことをいい、このアンカー部が対向する
側の実装用パッド又はバンプに食い込むことにより、実
装用パッドとバンプとがアンカー接合されて半導体装置
の半導体素子と基板との機械的接続力が向上する。
【００１２】また、本出願の請求項２に記載の発明は、
請求項１に記載の半導体装置において、相互に交叉する
方向に突出する、少なくとも１対の前記針状又は樹状突
起がアンカーとして形成されていることを特徴とする。
かかる構成とすることにより、相互に交叉する方向に突
出する、少なくとも１対の前記針状又は樹状突起が形成
されているので、すなわち突起の成長方向がランダムで
ありバンプに食い込んだ後、更に加重を継続すると例え
ばバンプが金の場合、塑性変形しながらアンカー部の周
囲を取り囲むことによりアンカー部と一体化され、平面
的な外力のみでなく、垂直方向の外力に対しても強固な
機械的接続を得ることができる。
【００１３】また、本出願の請求項３に記載の発明は、
請求項１に記載の半導体装置において、方向性の無い針
状又は樹状突起がアンカーとして形成されていることを
特徴とする。かかる構成とすることにより、方向性の無
い針状又は樹状突起が形成されているので、すなわち突
起の成長方向がランダムでありバンプに食い込んだ後、
更に加重を継続すると例えばバンプが金の場合、塑性変
形しながらアンカー部の周囲を取り囲むことによりアン
カー部と一体化され、平面的な外力のみでなく、垂直方
向の外力に対しても強固な機械的接続を得ることができ
る。
【００１４】また、本出願の請求項４に記載の発明は、
請求項１〜３のいずれか１項に記載の半導体装置におい
て、前記針状又は樹状突起の高さが５〜１０μｍであ
り、かつ１ｍｍ２当たり１０００００〜２０００００個
形成されていることを特徴とする。かかる構成とするこ
とにより、針状又は樹状突起がバンプ又はパッドに刺さ
りやすくなり、アンカー接合を容易に形成することがで
きる。
【００１５】また、本出願の請求項５に記載の発明は、
請求項１〜３のいずれか１項に記載の半導体装置におい
て、前記針状又は樹状突起の高さが１０〜１５μｍであ
り、かつ１ｍｍ２当たり５００００〜１０００００個形
成されていることを特徴とする。かかる構成とすること
により、針状又は樹状突起がバンプ又はパッドに刺さり
やすくなり、アンカー接合を容易に形成することができ
る。
【００１６】また、本出願の請求項６に記載の発明は、
請求項１〜５のいずれか１項に記載の半導体装置におい
て、前記基板がフルアディティブ工法又はサブアディテ
ィブ工法により製造されており、前記アンカー部が前記
パッドの前記半導体素子側の面にのみ形成されているこ
とを特徴とする。かかる構成とすることにより、アンカ
ー部がパッドの半導体素子の面にのみ形成されるのでパ
ッド間ピッチが狭くなった場合でも隣接するパッド上に
形成されるアンカー部と接触することがなくなり、ショ
ートの発生を防止することができ、６０μｍピッチ以下
の場合であっても半導体装置を製造することが可能とな
る。
【００１７】また、本出願の請求項７に記載の発明は、
請求項６に記載の半導体装置において、前記半導体素子
の前記基板側の面に形成されたバンプが、メッキで形成
された金バンプであることを特徴とする。かかる構成と
することにより、パッド間ピッチが狭い場合にもアンカ
ー接続を容易に形成することができ、５０μｍピッチ以
下の場合であっても半導体装置を製造することが可能と
なる。
【００１８】また、本出願の請求項８に記載の発明は、
請求項１〜７のいずれか１項に記載の半導体装置におい
て、前記アンカー部が前記半導体素子のバンプ上に形成
されていることを特徴とする。かかる構成とすることに
より、実装用パッド上にアンカー部を形成する場合に比
べ、アンカー部によって半導体素子表面を傷つけること
がなくなる。
【００１９】また、本出願の請求項９に記載の発明は、
請求項８に記載の半導体装置において、前記基板上に形
成された実装用パッドに厚みが５μｍ以上の金層が形成
されていることを特徴とする。かかる構成とすることに
より、実装用パッドに金層が形成されているので、バン
プ上に形成されているアンカー部が実装用パッドに刺さ
りやすくなり、アンカー接合を容易に形成することがで
きる。
【００２０】また、本出願の請求項１０に記載の発明
は、請求項１〜９のいずれか１項に記載の半導体装置に
おいて、前記アンカー部の表面に金メッキが形成されて
いることを特徴とする。かかる構成とすることにより、
前記アンカー部と前記バンプの機械的接続力を向上させ
るとともに接触抵抗が低い半導体装置を製造することが
できる。
【００２１】また、本出願の請求項１１に記載の発明
は、請求項１０に記載の半導体装置において、前記基板
上に形成された実装用パッドと前記半導体素子の前記基
板側の面に形成されたバンプとの間が金属接合となって
いることを特徴とする。かかる構成とすることにより、
本発明の半導体装置は更に機械的接続力の向上したもの
となる。
【００２２】また、本出願の請求項１２に記載の発明
は、請求項１〜１１のいずれか１項に記載の半導体装置
において、前記アンカー部の表面に非鉛系の低温ろう材
によるメッキが形成されていることを特徴とする。かか
る構成とすることにより、半導体装置製造の際の圧力が
低い場合でも加熱によりはんだが溶解し、バンプとのは
んだ接続が形成され更に機械的接続力の向上したものと
なる。
【００２３】また、本出願の請求項１３に記載の発明
は、請求項１〜１２のいずれか１項に記載の半導体装置
において、前記半導体素子と前記基板との間に封止樹脂
を有することを特徴とする。かかる構成とすることによ
り、半導体素子と基板とが封止樹脂によって接続される
ので、本発明の半導体装置は更に機械的強度の向上した
ものとなる。
【００２４】また、本出願の請求項１４に記載の発明
は、半導体素子を基板に実装する方法であって、前記基
板上に形成された実装用パッド又は前記半導体素子の前
記基板側の面に形成されたバンプの表面に針状又は樹状
のメッキによるアンカー部を形成するステップ、前記基
板上に封止樹脂を供給するステップ、前記半導体素子を
前記基板に位置合わせしフェースダウンにより前記半導
体素子を前記基板上に搭載するステップ、前記基板上に
形成された実装用パッド又は前記半導体素子の前記基板
側の面に形成されたバンプの表面に形成されたアンカー
部を、前記バンプ又は実装用パッドに刺し込み更に針状
又は樹状のメッキによるアンカー部の周囲にパッド材又
はバンプ材が接するように変形させアンカー接合部を形
成するステップ、及び前記封止樹脂を硬化させるステッ
プを有することを特徴とする半導体素子の実装方法であ
る。かかる構成とすることにより、基板と半導体素子と
がアンカー接合し、封止樹脂により更に機械的接続力の
向上した半導体装置を生産性よく製造することが可能と
なる。
【００２５】また、本出願の請求項１５に記載の発明
は、請求項１４に記載の半導体装置において、前記封止
樹脂の硬化を、前記半導体素子を前記基板に搭載した搭
載機とは異なる装置で行なうことを特徴とする。かかる
構成とすることにより、高価な搭載機を多数用意せずに
半導体装置を大量生産することが可能となる。
【００２６】
【発明の実施の形態】以下に、先ず本発明の半導体装置
について、図面を参照して説明する。図１は、本発明の
半導体装置の断面図を示す図である。図１に示すよう
に、本発明の半導体装置は、基板１１上に形成された実
装用パッド１３と半導体素子１２に形成されたバンプ１
４とを電気的に接合してなり、前記実装用パッド１３上
に針状又は樹状のメッキによるアンカー部１６が形成さ
れ、前記バンプ１４に刺さっており前記バンプ１４は塑
性変形してアンカー部１６の周囲を埋めアンカー接合せ
しめられてなる。図１においては、パッド１３上に針状
又は樹状のメッキ１６が形成されている半導体装置を示
したが、図５に示すように前記針状又は樹状のメッキ１
６はバンプ１４上に形成されていてもよい。
【００２７】図１に示される基板１１はセミアディティ
ブ工法により製造されており、針状又は樹状のメッキ１
６は前記実装用パッド１３の前記半導体素子１２側の面
にのみ形成されている。
【００２８】前記針状又は樹状のメッキ１６をバンプ１
４上に形成することにより、実装用パッド１３上に針状
又は樹状のメッキ１６を形成する場合に比べ、針状又は
樹状のメッキ１６によって半導体素子１２の表面を傷付
けることがなくなる。
【００２９】前記針状又は樹状のメッキ１６の長さは好
ましくは５μｍ〜２０μｍであり、更に好ましくは５μ
ｍ〜１５μｍである。前記針状又は樹状のメッキ１６の
長さが５μｍ未満であると、前記針状又は樹状のメッキ
１６が前記バンプ１４又は前記実装用パッド１３へ刺さ
らなかったり、突き刺さりが不十分である場合があり、
一方前記針状又は樹状のメッキ１６の長さが２０μｍを
超えると、針状又は樹状のメッキ１６が半導体素子に突
き刺さってしまう場合があるので、上記範囲内とするこ
とが好ましい。前記針状又は樹状のメッキ１６の長さ
は、通常は５〜１０μｍ又は１０〜１５μｍ程度であ
る。
【００３０】また、前記針状又は樹状のメッキ１６は、
１ｍｍ２当たり５００００〜２００００個形成されてい
ることが好ましい。前記針状又は樹状のメッキ１６は、
通常は１ｍｍ２当たり５００００〜１０００００個又は
１０００００〜２０００００個形成されている。また、
前記実装用パッド１３又は前記バンプに針状又は樹状メ
ッキ１６を形成する方法については、どのような方法に
よってもよいが、例えば後述する本発明の半導体素子の
実装方法において説明する方法により形成することがで
きる。
【００３１】前記基板１１は、フルアディティブ工法又
はサブアディティブ工法により製造されていることが好
ましい。フルアディティブ工法又はサブアディティブ工
法により製造された基板１１においては、前記針状又は
樹状のメッキ１６が前記パッド１３の前記半導体素子１
２側の面にのみ形成されている。このようにされること
により、隣接するパッド１３上に形成される針状又は樹
状のメッキ１６と接触することがなくなるので、ショー
トの発生を防止することができる。また、基板１１は半
導体装置を製造するために用いられる通常の材料で形成
されており、特に制限はないが、例えばエポキシ材を機
材としたプリント配線基板を用いることができる。
【００３２】前記実装用パッド１３は、例えば銅により
形成されている。前記実装用パッド１３には、厚みが５
μｍ以上の金層が形成されていることが好ましい。この
ようにすることにより、バンプ１４上に針状又は樹状の
メッキ１６が形成されている場合に針状又は樹状のメッ
キ１６が実装用パッド１３に刺さりやすくなり、アンカ
ー接合が容易に形成される。
【００３３】前記バンプ１４は金バンプであることが好
ましい。このようにすることにより、前記実装用パッド
１３上には針状又は樹状のメッキ１６が形成されている
場合に、前記針状又は樹状メッキ１６が刺さりやすく、
また塑性変形を起こして針状又は樹状メッキの周囲を埋
めアンカー接合が容易に形成される。
【００３４】また、前記針状又は樹状のメッキ１６に
は、その表面に金メッキが形成されていてもよい。針状
又は樹状のメッキ１６の表面に金メッキが形成されてい
ることにより、針状又は樹状のメッキ１６が刺さる部分
に金メッキが形成されているか、金層が形成されている
場合に、半導体素子１２と基板１１との間が金属接合と
なり、半導体素子１２と基板１１との機械的接続力は更
に向上したものとなる。
【００３５】本発明の半導体装置においては、前記バン
プ１４と前記実装用パッド１３とが金属接合となってい
ることが好ましく、そのためにはパン部１４と実装用パ
ッド１３の表面を、例えば金で形成することにより、金
属接合が形成されるが、金属接合を形成することができ
る材料であれば、他の材料を用いてもよい。
【００３６】また、前記針状又は樹状のメッキ１６に
は、その表面に非鉛系の低温ろう材によるメッキが形成
されていてもよい。針状又は樹状のメッキ１６の表面に
非鉛系の低温ろう材によるメッキが形成されることによ
り、製造の際の圧力が低くても加熱によりはんだが溶融
し、バンプとのはんだ接続を形成することができるよう
になり、また金を用いる場合に比べ、安価に半導体装置
を製造することが可能となる。
【００３７】図６に示すように、本発明の半導体装置に
おいては、前記半導体素子１２と前記基板１１との間に
封止樹脂を有していてもよい。前記半導体素子１２と前
記基板１１との間に封止樹脂を有することにより、本発
明の半導体装置は更に機械的接続力の向上したものとな
るとともに不純物による半導体素子の汚染を防止するこ
とができる。この場合、用いられる封止樹脂としては、
半導体装置を製造するために通常に用いられれる封止樹
脂を用いることができ、例えばエポキシ系の熱硬化樹脂
を用いることができる。本発明の半導体装置の製造方法
については特に制限はないが、例えば後述する本発明の
半導体素子の実装方法により製造することができる。
【００３８】図５にも本発明の半導体装置の断面図を示
すが、前記針状又は樹状メッキ１６をバンプ１４上に形
成することにより実装用パッド１３上に形成する場合に
比べ針状又は樹状メッキ１６によって半導体素子１２の
表面を傷つけることがなくなる。この場合、前記実装用
パッド１３は、例えば銅により形成されているがその表
面には厚さが５μｍ以上の金層が形成されていることが
好ましい。このようにすることにより、針状又は樹状メ
ッキ１６が金バンプに刺さりやすくなり、アンカー接合
が容易に形成される。
【００３９】次に、本発明の半導体素子の実装方法の一
実施の形態について図２を参照して説明する。図２は、
本発明の半導体素子の実装方法の一実施の形態の構成を
示す図である。本発明の半導体素子の実装方法は、基板
１１上に形成された実装用パッド１３又は前記半導体素
子１２の前記基板１１側の面に形成されたバンプ１４の
表面に針状又は樹状のメッキによるアンカー部１６を形
成するステップ、前記基板１１上に封止樹脂１５を供給
するステップ、前記半導体素子１２を前記基板１１に位
置合わせしフェースダウンにより前記半導体素子１２を
前記基板１１上に搭載するステップ、前記基板１１上に
形成された実装用パッド１３又は前記半導体素子１２の
前記基板１１側の面に形成されたバンプ１４の表面に形
成されたアンカー部１６を、前記バンプ１４又は実装用
パッド１３に刺し込み更に針状又は樹状のメッキによる
アンカー部１６の周囲にパッド材又はバンプ材が接する
ようにアンカー接合部を形成するステップ、及び前記封
止樹脂１５を硬化させるステップを有する。図２におい
ては、パッド１３上に針状又は樹状のメッキ１６が形成
されている半導体装置を示したが、前記針状又は樹状の
メッキ１６はバンプ１４上に形成されていてもよい。
【００４０】本発明の半導体素子の実装方法において用
いられる、基板１１、半導体素子１２、バンプ１４、実
装用パッド１３及び針状又は樹状のメッキ１６の材料等
については、前記本発明の半導体装置の説明において説
明したものと同様のものを用いることができる。
【００４１】本発明の半導体素子の実装方法において
は、先ず基板１１上に形成された実装用パッド１３又は
前記半導体素子１２の前記基板１１側の面に形成された
バンプ１４の表面に針状又は樹状のメッキ１６を形成す
る。実装用パッド１３又は半導体素子１２の基板１１側
の面に形成されたバンプ１４の表面に針状又は樹状メッ
キ１６を形成する方法としては、特に制限はないが、従
来公知の方法により形成することができる。
【００４２】次いで、図２（ａ）に示すように、前記基
板上に封止樹脂１５を供給する。前記封止樹脂１５の供
給方法としては、半導体素子を実装する方法において従
来より用いられている方法を何ら制限なく用いることが
でき、例えばスクリーン印刷工法やディスペンサーを用
いた供給方法等が用いられる。
【００４３】次いで、図２（ｂ）に示すように、前記半
導体素子１２を前記基板１１に位置合わせしフェースダ
ウンにより前記半導体素子１２を前記基板１１上に搭載
し、前記基板１１上に形成された実装用パッド１３又は
前記半導体素子１２の前記基板１１側の面に形成された
バンプ１４の表面に形成された針状又は樹状メッキ１６
を、前記バンプ１４又は前記実装用パッドに刺し込む。
【００４４】前記封止樹脂１５が基板１１上に供給され
た状態で、前記バンプ１４と前記実装用パッド１３を位
置合わせし、加圧によって半導体素子１２を基板１１に
接続する。その際、前記実装用パッド１３上に形成され
た針状又は樹状のメッキ１６が前記バンプ１４に突き刺
さる（図２（ｃ）参照）。
【００４５】次いで、前記封止樹脂１５を硬化させる。
前記封止樹脂１５としては、上述したように熱硬化樹脂
を用いているので、前記封止樹脂１５は加熱されること
により硬化される。この場合の加熱温度及び加熱時間に
ついては用いられる封止樹脂の種類及び用いられる量に
よって異なる。
【００４６】また、本発明の半導体素子の実装方法にお
いては、前記封止樹脂１５の硬化を、前記半導体素子１
２を前記基板１１に搭載した搭載機とは異なる装置で行
なうことが好ましい。封止樹脂１５の硬化を、前記半導
体素子１２を前記基板１１に搭載した搭載機とは異なる
装置で行なうことにより、高価な搭載機を多数用意せず
に半導体装置を大量生産することが可能となる。
【００４７】
【実施例】以下、本発明を実施例により更に詳細に説明
する。なお、本発明の範囲は、かかる実施例に限定され
ないことはいうまでもない。 実施例１ 図３は本発明の半導体装置の実施例の断面図を示す図で
ある。図３に示すように、針状メッキによる樹状の突起
１６が基板１１上に形成された実装用パッド１３の上に
形成されている。図３に示される半導体装置において
は、半導体装置１２のパッドピッチは６０μｍ以上であ
り、バンプはワイヤーボンディングで形成される金のス
タッドバンプを使用している。
【００４８】実装用パッド１３の上に高さ１０〜１５μ
ｍの方向性のない樹状突起（相互に交叉する方向に突出
する、少なくとも１対の針状突起）をメッキにより１０
μｍ ２当たり５〜１０個形成した。該針状メッキ１６の
上には２〜３μｍ厚のＮｉ及び０．５μｍ厚のＡｕメッ
キが施されている。実装用パッド１３とバンプ１４とを
位置合わせし、２００℃の温度で２０ｇ／バンプの圧力
により半導体素子１２を接続した。金のスタッドバンプ
はバンプ形成の時間短縮のために引きちぎりバンプを使
用しているため、バンプ１４の先端をつぶし実装用パッ
ド１３の上の針状又は樹状メッキ１６との接触面積を広
げるために２０ｇ／バンプで半導体素子１２を搭載し
た。本実施例においては、バンプ１４が金バンプであ
り、針状メッキ１６が金メッキされているため、それぞ
れの金が固相拡散を起こし圧着状態となり良好な電気的
接続及び機械的接続が得られた。
【００４９】実施例２ 図４は本発明の半導体装置の他の実施例の断面図を示す
図である。図４に示す実施例においては、パッドピッチ
は５０μｍ以下であり、半導体素子１２の基板１１側の
面に形成されたバンプ１４としては金メッキを使用し
た。また、基板１１はセミアディティブ工法により形成
し、隣接するパッド１３間でショートが発生しないよう
に、パッド１３の上にのみ針状メッキ１６を形成した。
基板１１表面に無電解により薄い銅メッキを施し、メッ
キレジストで配線パターンを形成した後、電解銅メッキ
で配線を形成した。次いで、パッド部１３のみを開口す
るようにメッキレジストを形成し、高さ５〜１０μｍの
方向性のない針状突起（相互に交叉する方向に突出す
る、少なくとも１対の針状突起）をメッキにより１０μ
ｍ２当たり１０〜２０個形成した後、メッキレジスト、
薄銅メッキを除去した。実施例１のメッキ時間の４分の
１にすることにより該針状メッキを得た。
【００５０】次いで、ソルダーレジストをパッド部１３
と他の必要部分を開口するように形成し、２〜３μｍの
Ｎｉ及び０．５μｍのＡｕメッキを施した。実装用パッ
ド１３とバンプ１４とを位置合わせし、２００℃の温度
で５ｇ／バンプの圧力により半導体素子１２を搭載し
た。メッキバンプは上部が平坦であり、スタッドバンプ
のようにつぶす必要がないので、針状メッキ１６をバン
プ１４に刺し込むには５ｇ／バンプ程度の圧力で十分で
あった。
【００５１】本実施例においても、バンプ１４が金メッ
キが施されており、針状メッキ１６にも金メッキが施さ
れているため、それぞれの金が固相拡散を起こし圧着状
態となり良好な電気的接続及び機械的接続が得られた。
【００５２】実施例３ 図５は本発明の半導体装置の他の実施例の断面図を示す
図である。図５に示す実施例においては、パッドピッチ
は５０μｍ以下であり、半導体素子１２の基板１１側の
面に形成されたバンプ１４の上に針状メッキ１６を形成
した。半導体素子１２にメッキレジストを形成し、パッ
ド部１３を開口し、無電解Ｎｉメッキによりバンプを形
成した後、高さ５〜１０μｍの方向性のない針状突起
（相互に交叉する方向に突出する、少なくとも１対の針
状突起）をメッキにより１０μｍ２当たり１０〜２０個
形成し、その上に２〜３μｍのＮｉ及び０．５μｍのＡ
ｕメッキを施した。
【００５３】基板１１はフルアディティブ工法により製
造した。配線の銅メッキ厚はパーマネントレジストより
約８μｍ薄くし、次いでソルダーレジストをパッド部１
３と他の必要部分を開口するように形成し、２〜３μｍ
のＮｉメッキ及び５μｍのＡｕメッキを形成した。実装
用パッド１３とバンプ１４とを位置合わせし、２００℃
の温度で５ｇ／バンプの圧力により半導体素子１２を搭
載した。バンプ１４側の針状メッキ１６は基板１１の上
に形成されている実装用パッド１３の金メッキに刺し込
まれ、固相拡散による圧着状態を実現することができ
た。本実施例においては、半導体素子１２の基板１１側
の面に形成されたバンプ１４の上にのみ針状メッキ１６
があるため、配線上に針状メッキを施す場合に比べ、針
状メッキ１６で半導体素子１２の表面を傷つける可能性
が全くない。
【００５４】実施例４ 図６は、本発明の半導体装置の他の実施例の断面図を示
す図である。図６に示すように、本実施例の半導体装置
は、半導体素子１２と基板１１との間に封止樹脂１５を
有している。図６に示す実施例においては、パッドピッ
チは５０μｍ以下であり、半導体素子１２の基板１１側
の面に形成されたバンプ１４としては金メッキを使用し
た。また、基板１１はセミアディティブ工法により形成
し、隣接するパッド１３間でショートが発生しないよう
に、パッド１３の上にのみ針状メッキ１６を形成した。
そのために基板１１表面に無電解により薄い銅メッキを
施し、メッキレジストで配線パターンを形成した後、電
解銅メッキで配線を形成した。次いで、パッド部１３の
みを開口するようにメッキレジストを形成し、高さ５〜
１０μｍの方向性のない針状突起（相互に交叉する方向
に突出する、少なくとも１対の針状突起）をメッキによ
り１０μｍ２当たり１０〜２０個形成した後、メッキレ
ジスト、薄い銅メッキを除去した。実施例１のメッキ時
間の４分の１にすることにより針状メッキを得た。
【００５５】次いで、ソルダーレジストをパッド部１３
と他の必要部分を開口するように形成し、２〜３μｍ厚
のＮｉ及び０．０３μｍ厚のＡｕメッキを施した。半導
体素子１２の搭載にあたっては、まず基板１１の半導体
素子１２搭載部に、予め熱硬化性樹脂（封止樹脂１５）
を塗布し、チップ搭載機を用いて実装用パッド１３とバ
ンプ１４とを位置合わせし、１００℃の温度で５ｇ／バ
ンプの圧力、１秒間の加圧加熱で半導体素子１２を搭載
した。メッキバンプは上部が平坦であるためスタッドバ
ンプほどにはつぶす必要がないので針状メッキ１６が突
き刺さるには５ｇ／バンプの圧力で十分であった。
【００５６】次いで、熱プレスを用い、２３０℃の温度
と５ｇ／バンプの圧力の下で熱硬化性樹脂１５を硬化さ
せた。半導体素子１２の搭載時には熱硬化性樹脂１５を
硬化させる必要はないので、従来の半導体の実装方法と
は異なり常温下での搭載も可能であった。また、本硬化
は使用樹脂により熱プレスにおける時間を３０秒以下と
することも、また恒温層での処理とすることも可能であ
る。
【００５７】従来の半導体素子の実装方法においては、
熱硬化性樹脂が硬化するまで搭載機内で加圧及び加熱を
継続する必要があり、高価なチップ搭載機を長く占有す
る必要があった。しかし、本発明の半導体素子の実装方
法においては、針状メッキ１６がバンプ１４に突き刺さ
り機械的にバンプ１４と実装用パッド１３とが固定され
ているため、樹脂が未硬化の状態で基板１１に半導体素
子１２を踏査した半導体装置を移動させても、バンプ１
４とパッド１３との相対位置がずれることがない。従っ
て、位置合わせ機構を有しない安価な熱プレスに移動さ
せ、複数個の半導体装置を一括して加圧加熱し熱硬化性
樹脂を硬化させることができる。また、本実施例におい
ては、熱硬化性樹脂を使用して半導体素子１２と基板１
１との固定を行なうために、針状メッキ１６とバンプ１
４とは必ずしも金属接合している必要がないので、０．
０３μｍのフラッシュＡｕメッキを使用することができ
る。
【００５８】
【発明の効果】以上説明したように、本発明の半導体装
置は、基板と半導体素子との機械的接続力の向上したも
のとなる。また、本発明の半導体素子の実装方法によれ
ば、半導体素子と基板との機械的接続力の向上した半導
体装置を得ることができる。
【図面の簡単な説明】
【図１】 本発明の半導体装置の断面図を示す図であ
る。
【図２】 本発明の半導体素子の実装方法の一実施の形
態の構成を示す図である。
【図３】 本発明の半導体装置の実施例の断面図を示す
図である。
【図４】 本発明の半導体装置の他の実施例の断面図を
示す図である。
【図５】 本発明の半導体装置の他の実施例の断面図を
示す図である。
【図６】 本発明の半導体装置の他の実施例の断面図を
示す図である。
【図７】 従来のフリップチップ実装構造を示す図であ
る。
【符号の説明】
１１ 基板 １２ 半導体素子 １３ 実装用パッド １４ バンプ １５ 封止樹脂 １６ アンカー部 ７１ 基板 ７２ 半導体素子 ７３ 実装用パッド ７４ バンプ ７５ 封止樹脂

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 基板上に形成された実装用パッドと半導
    体素子に形成されたバンプとを電気的に接合して成る半
    導体装置において、 前記パッド又は前記バンプ上に複数の針状又は樹状突起
    がアンカーとして形成され、前記針状又は樹状突起が前
    記バンプ又は前記パッドに食い込み、前記針状又は樹状
    突起の周囲にバンプ材又はパッド材が接したアンカー接
    合してなることを特徴とする半導体装置。
  2. 【請求項２】 相互に交叉する方向に突出する、少なく
    とも１対の前記針状又は樹状突起がアンカーとして形成
    されている、請求項１に記載の半導体装置。
  3. 【請求項３】 方向性の無い針状又は樹状突起がアンカ
    ーとして形成されている、請求項１に記載の半導体装
    置。
  4. 【請求項４】 前記針状又は樹状突起の高さが５〜１０
    μｍであり、かつ１ｍｍ２当たり１０００００〜２００
    ０００個形成されている、請求項１〜３のいずれか１項
    に記載の半導体装置。
  5. 【請求項５】 前記針状又は樹状突起の高さが１０〜１
    ５μｍであり、かつ１ｍｍ２当たり５００００〜１００
    ０００個形成されている、請求項１〜３のいずれか１項
    に記載の半導体装置。
  6. 【請求項６】 前記基板がフルアディティブ工法又はサ
    ブアディティブ工法により製造されており、前記アンカ
    ー部が前記パッドの前記半導体素子側の面にのみ形成さ
    れている、請求項１〜５のいずれか１項に記載の半導体
    装置。
  7. 【請求項７】 前記半導体素子の前記基板側の面に形成
    されたバンプが、メッキで形成された金バンプである、
    請求項６に記載の半導体装置。
  8. 【請求項８】 前記アンカー部が前記半導体素子のバン
    プ上に形成されている、請求項１〜７のいずれか１項に
    記載の半導体装置。
  9. 【請求項９】 前記基板上に形成された実装用パッドに
    厚みが５μｍ以上の金層が形成されている、請求項８に
    記載の半導体装置。
  10. 【請求項１０】 前記アンカー部の表面に金メッキが形
    成されている、請求項１〜９のいずれか１項に記載の半
    導体装置。
  11. 【請求項１１】 前記基板上に形成された実装用パッド
    と前記半導体素子の前記基板側の面に形成されたバンプ
    との間が金属接合となっている、請求項１０に記載の半
    導体装置。
  12. 【請求項１２】 前記アンカー部の表面に非鉛系の低温
    ろう材によるメッキが形成されている、請求項１〜１１
    のいずれか１項に記載の半導体装置。
  13. 【請求項１３】 前記半導体素子と前記基板との間に封
    止樹脂を有する、請求項１〜１２のいずれか１項に記載
    の半導体装置。
  14. 【請求項１４】 半導体素子を基板に実装する方法であ
    って、 前記基板上に形成された実装用パッド又は前記半導体素
    子の前記基板側の面に形成されたバンプの表面に針状又
    は樹状のメッキによるアンカー部を形成するステップ、 前記基板上に封止樹脂を供給するステップ、 前記半導体素子を前記基板に位置合わせしフェースダウ
    ンにより前記半導体素子を前記基板上に搭載するステッ
    プ、 前記基板上に形成された実装用パッド又は前記半導体素
    子の前記基板側の面に形成されたバンプの表面に形成さ
    れたアンカー部を、前記バンプ又は実装用パッドに刺し
    込み更に針状又は樹状のメッキによるアンカー部の周囲
    にパッド材又はバンプ材が接するように変形させアンカ
    ー接合部を形成するステップ、及び前記封止樹脂を硬化
    させるステップを有することを特徴とする半導体素子の
    実装方法。
  15. 【請求項１５】前記封止樹脂の硬化を、前記半導体素子
    を前記基板に搭載した搭載機とは異なる装置で行なう、
    請求項１４に記載の半導体素子の実装方法。
JP2001020467A 2001-01-29 2001-01-29 半導体装置及び半導体素子の実装方法 Pending JP2002222832A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001020467A JP2002222832A (ja) 2001-01-29 2001-01-29 半導体装置及び半導体素子の実装方法
US10/057,572 US6538335B2 (en) 2001-01-29 2002-01-24 Semiconductor apparatus and a semiconductor device mounting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001020467A JP2002222832A (ja) 2001-01-29 2001-01-29 半導体装置及び半導体素子の実装方法

Publications (1)

Publication Number Publication Date
JP2002222832A true JP2002222832A (ja) 2002-08-09

Family

ID=18886171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001020467A Pending JP2002222832A (ja) 2001-01-29 2001-01-29 半導体装置及び半導体素子の実装方法

Country Status (2)

Country Link
US (1) US6538335B2 (ja)
JP (1) JP2002222832A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806158B1 (ko) * 2005-06-28 2008-02-22 후지쯔 가부시끼가이샤 반도체 장치
JP2009238806A (ja) * 2008-03-26 2009-10-15 Denso Corp バンプの接合方法およびバンプの接合構造体
JP2013524494A (ja) * 2010-03-31 2013-06-17 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ２つの金属表面を永久的に接続するための方法
JP2016162913A (ja) * 2015-03-03 2016-09-05 三菱電機株式会社 半導体モジュールおよびその製造方法
US12107057B2 (en) 2010-03-31 2024-10-01 Ev Group E. Thallner Gmbh Method for permanent connection of two metal surfaces

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699874B1 (ko) * 2005-11-08 2007-03-28 삼성전자주식회사 삽입형 연결부를 갖는 비. 지. 에이 패키지 그 제조방법 및이를 포함하는 보드 구조
US7723830B2 (en) * 2006-01-06 2010-05-25 International Rectifier Corporation Substrate and method for mounting silicon device
WO2008020402A2 (en) * 2006-08-17 2008-02-21 Nxp B.V. Testing for correct undercutting of an electrode during an etching step
US7749887B2 (en) 2007-12-18 2010-07-06 Micron Technology, Inc. Methods of fluxless micro-piercing of solder balls, and resulting devices
CN102017820A (zh) * 2008-04-24 2011-04-13 日本电气株式会社 基板,表面安装部件的安装结构以及电子设备
DE102008025833A1 (de) * 2008-05-29 2009-12-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und Vorrichtung zum stoffschlüssigen Fügen metallischer Anschlussstrukturen
US7872332B2 (en) * 2008-09-11 2011-01-18 Micron Technology, Inc. Interconnect structures for stacked dies, including penetrating structures for through-silicon vias, and associated systems and methods
JP5134582B2 (ja) * 2009-02-13 2013-01-30 日立オートモティブシステムズ株式会社 接続構造およびパワーモジュール
US20140311774A1 (en) * 2010-10-14 2014-10-23 Nec Corporation Board, mounting structure of surface mounting component, and electronic device
JP6648671B2 (ja) * 2016-11-15 2020-02-14 株式会社デンソー 金属部材および金属部材と樹脂部材との複合体並びにそれらの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185073A (en) * 1988-06-21 1993-02-09 International Business Machines Corporation Method of fabricating nendritic materials
US4937653A (en) * 1988-07-21 1990-06-26 American Telephone And Telegraph Company Semiconductor integrated circuit chip-to-chip interconnection scheme
US5545589A (en) * 1993-01-28 1996-08-13 Matsushita Electric Industrial Co., Ltd. Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device
JPH07201917A (ja) 1993-12-28 1995-08-04 Matsushita Electric Ind Co Ltd 回路形成基板とその製造方法
US5940729A (en) * 1996-04-17 1999-08-17 International Business Machines Corp. Method of planarizing a curved substrate and resulting structure
JP2870497B2 (ja) 1996-08-01 1999-03-17 日本電気株式会社 半導体素子の実装方法
US5929521A (en) * 1997-03-26 1999-07-27 Micron Technology, Inc. Projected contact structure for bumped semiconductor device and resulting articles and assemblies
JPH10270498A (ja) 1997-03-27 1998-10-09 Toshiba Corp 電子装置の製造方法
US5962921A (en) * 1997-03-31 1999-10-05 Micron Technology, Inc. Interconnect having recessed contact members with penetrating blades for testing semiconductor dice and packages with contact bumps
US5977642A (en) * 1997-08-25 1999-11-02 International Business Machines Corporation Dendrite interconnect for planarization and method for producing same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806158B1 (ko) * 2005-06-28 2008-02-22 후지쯔 가부시끼가이샤 반도체 장치
US8810043B2 (en) 2005-06-28 2014-08-19 Fujitsu Semiconductor Limited Semiconductor device
JP2009238806A (ja) * 2008-03-26 2009-10-15 Denso Corp バンプの接合方法およびバンプの接合構造体
JP4591529B2 (ja) * 2008-03-26 2010-12-01 株式会社デンソー バンプの接合方法およびバンプの接合構造体
JP2013524494A (ja) * 2010-03-31 2013-06-17 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ２つの金属表面を永久的に接続するための方法
US9478518B2 (en) 2010-03-31 2016-10-25 Ev Group E. Thallner Gmbh Method for permanent connection of two metal surfaces
US11282801B2 (en) 2010-03-31 2022-03-22 Ev Group E. Thallner Gmbh Method for permanent connection of two metal surfaces
US12107057B2 (en) 2010-03-31 2024-10-01 Ev Group E. Thallner Gmbh Method for permanent connection of two metal surfaces
JP2016162913A (ja) * 2015-03-03 2016-09-05 三菱電機株式会社 半導体モジュールおよびその製造方法

Also Published As

Publication number Publication date
US6538335B2 (en) 2003-03-25
US20020100988A1 (en) 2002-08-01

Similar Documents

Publication Publication Date Title
JP3150347B2 (ja) 回路基板への電子部品の実装方法及びその装置
JP3297254B2 (ja) 半導体パッケージおよびその製造方法
JP4903966B2 (ja) フリップチップ接合構造及びフリップチップ接合構造を形成する方法
US7683482B2 (en) Electronic component unit
TW501208B (en) Semiconductor device and manufacturing method of the same
JP2002222832A (ja) 半導体装置及び半導体素子の実装方法
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
KR20030090481A (ko) 비도전성 접착제로 ｉｃ 칩을 기판에 본딩하는 방법과형성된 조립물
JPH063820B2 (ja) 半導体装置の実装方法
US6489180B1 (en) Flip-chip packaging process utilizing no-flow underfill technique
JP4958363B2 (ja) パッケージング構造及び方法
JPH0997816A (ja) 半導体装置の実装方法および実装構造
JP2000022300A (ja) 配線基板および電子ユニット
EP1195806A2 (en) Method for underfilling a flip-chip semiconductor device
JP2002170847A (ja) 半導体装置の製造方法および半導体装置
JPH0799202A (ja) ワイヤボンディング装置用のキャピラリー及びそのキャピラリーを用いた電気的接続バンプの形成方法
JP3923248B2 (ja) 回路基板への電子部品の実装方法及び回路基板
JPH09172021A (ja) 半導体装置、半導体装置の製造方法及び実装方法
JP2004247621A (ja) 半導体装置およびその製造方法
JP2551370B2 (ja) 半導体チップの実装方法
JP4090906B2 (ja) 半導体装置及びその製造方法
JP3389712B2 (ja) Ｉｃチップのバンプ形成方法
JP2000357700A (ja) ボールボンディング方法および電子部品の接続方法
JP3914332B2 (ja) 半導体装置の製造方法
JP2002299374A (ja) 半導体装置及びその製造方法