ITMI20060478A1 - Sistema per contattare dispositivim elettronici e relativo metodo di produzione basato su filo conduttore annegato in materiale isolante - Google Patents

Sistema per contattare dispositivim elettronici e relativo metodo di produzione basato su filo conduttore annegato in materiale isolante Download PDF

Info

Publication number
ITMI20060478A1
ITMI20060478A1 IT000478A ITMI20060478A ITMI20060478A1 IT MI20060478 A1 ITMI20060478 A1 IT MI20060478A1 IT 000478 A IT000478 A IT 000478A IT MI20060478 A ITMI20060478 A IT MI20060478A IT MI20060478 A1 ITMI20060478 A1 IT MI20060478A1
Authority
IT
Italy
Prior art keywords
substrate
metal
way
silicon
limiting example
Prior art date
Application number
IT000478A
Other languages
English (en)
Inventor
Marco Balucani
Original Assignee
Eles Semiconductor Equipment Spa
Rise Technology S R L
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eles Semiconductor Equipment Spa, Rise Technology S R L filed Critical Eles Semiconductor Equipment Spa
Priority to IT000478A priority Critical patent/ITMI20060478A1/it
Priority to PCT/EP2007/052497 priority patent/WO2007104799A1/en
Priority to US12/293,273 priority patent/US7892954B2/en
Priority to PL07726978T priority patent/PL2002471T3/pl
Priority to CN2007800089282A priority patent/CN101405852B/zh
Priority to ES07726978T priority patent/ES2359919T3/es
Priority to DE200760009810 priority patent/DE602007009810D1/de
Priority to EP20070726978 priority patent/EP2002471B1/en
Priority to JP2008558829A priority patent/JP5043870B2/ja
Priority to AT07726978T priority patent/ATE484846T1/de
Publication of ITMI20060478A1 publication Critical patent/ITMI20060478A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Weting (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)
  • Communication Cables (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Conductive Materials (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

DESCRIZIONE
dell’invenzione industriale dal titolo:
“SISTEMA PER CONTATTARE DISPOSITIVI ELETTRONICI E
RELATIVO METODO DI PRODUZIONE BASATO SU FILO
CONDUTTORE ANNEGATO IN MATERIALE ISOLANTE”
La presente invenzione riguarda il settore dell’ elettronica. Più specificamente, la presente invenzione riguarda la contrattazione di dispositivi elettronici.
In tale settore, è possibile individuare alcune specifiche applicazioni, quali: tecnica di contatto dei circuiti integrati su wafer e/o dei contenitori (package) per circuiti integrati e/o moduli multichip al fine di eseguire la funzione di test, in una volta sola, di tutti i circuiti integrati sul wafer o di una parte di essi e quindi spostando il contatto eseguire il test di tutti i circuiti integrati sul wafer, del package e/o modulo multichip a livello di singolo elemento o di più elementi contemporaneamente;
tecnica per la realizzazione di substrati rigidi e flessibili con cui si possono realizzare strutture Multi Chip Module (MCM) ad alta densità d’interconnessione, packaging per dispositivi elettronici, circuiti stampati rigidi e/o flessibili per bassa e alta frequenza.
Nell’ambito delle interconnessioni, in particolare, la problematica maggiore è quella di ottenere un’elevata densità d’interconnessione tra una superficie e l’altra. Ad esempio nell’ambito dei circuiti stampati e/o MCM a doppia faccia questo avviene mediante la realizzazione di fori passanti e quindi della metallizzazione delle loro pareti. Le problematiche nella realizzazione di questi fori passanti risiedono nella dimensione dei fori che è possibile realizzare mediante diverse tecniche. Inoltre, più il materiale da forare è spesso, più diventa complicato realizzare fori passanti di piccole dimensioni. Le tecniche mediante le quali vengono realizzati tali fori possono essere diverse, ma quelle che forniscono dimensioni più piccole (ad esempio, nell’ordine delle centinaia di micron) sfruttano il laser per eseguire il foro del materiale e successivamente mediante un processo chimico eseguono la metallizzazione del foro. La densità di interconnessione, attraverso fori, viene stabilita fornendo il numero di connessioni elettriche possibili su centimetro quadro. Ovviamente tale numero dipende anche dallo spessore del materiale. A titolo esemplificativo e non limitativo, si possono avere densità d’interconnessione per spessori nell’ordine dei 400-1.000 micron-metri di circa 2.000-400 interconnessioni per cm<2>.
Nella sua forma generale, la presente invenzione è basata sull’idea di eseguire il contatto in maniera universale dei dispositivi elettronici.
In particolare, la presente invenzione fornisce una soluzione come indicato nelle rivendicazioni indipendenti. Forme di realizzazione vantaggiose dell'invenzione sono descritte nelle rivendicazioni dipendenti.
Più specificamente, un aspetto dell’invenzione è riferito a un nuovo prodotto che consente di eseguire sia il contatto in maniera universale dei circuiti integrati e/o contenitori (package) per circuiti integrati e/o moduli multichip al fine di eseguirne il test, sia la realizzazione di substrati rigidi e flessibili in cui si ha un’elevata densità di conduttori elettrici che consentono l' interconnessione tra una faccia e l’altra del substrato rigido e/o flessibile. A titolo esemplificativo e non limitativo, i substrati rigidi possono essere sia strutture Multi Chip Module (MCM) ad alta densità d’interconnessione, come anche il packaging per dispositivi elettronici, sia circuiti stampati per bassa ed alta frequenza. Mentre, sempre a titolo di esempio non limitativo, i substrati flessibili possono essere membrane, circuiti stampati usati per collegare elettricamente diversi circuiti elettronici.
Nell’ambito della funzione di test dei circuiti integrati su wafer, il prodotto proposto consente di eseguire il contatto dei circuiti integrati su wafer sia nel caso di pads, sia nel caso di bumps. I pads e i bumps rappresentano i contatti elettrici terminali del circuito integrato con cui viene eseguita la funzione di I/O (Input/Output) del circuito stesso. Nel caso di pad la superficie di contatto è planare e di norma ha una forma quadrata o rettangolare. Mentre, il bump, è non planare e ha di norma una forma di tipo sferico, emisferico, ellittico e/o cilindrico (compliant bumps) e il circuito integrato con tali terminazioni viene normalmente interconnesso mediante la tecnica denominata flip-chip.
Nell’ambito della funzione di test dei contenitori (package) per circuiti integrati e/o moduli multichip, il prodotto proposto consente il contatto in maniera ottimale del package con le terminazioni di tipo bumps o planare. A titolo esemplificativo e non limitativo, vengono indicati alcuni esempi di famiglie di package che tale prodotto è in grado di contattare in maniera ottimale: BGA (Ball Grid Array), CSP (Chip Scale Package), Compliant bumps, Stud Bumps. Ovviamente, il presente prodotto è inoltre in grado di contattare altre famiglie di package utilizzate nella tecnica di montaggio superficiale (SMT - Surface Mounting Technology) che possono avere il condutore di terminazione a forma di ala di gabbiano (GW - gull wing), J e/o assente (leadless).
Considerando in particolare le interconnessioni, mediante la soluzione proposta, a titolo esemplificativo e non limitativo, è possibile otenere circa 5.000 o circa 12.500 interconnessioni per cm<2>per spessori rispetivamente di 1.000 e 400 micron-metri con piste metalliche larghe 10 micron. Riducendo la larghezza della pista metallica la densità d’interconnessione aumenta, come ad esempio con piste larghe 3 micron la densità d’interconnessione aumenterebbe di un fatore superiore a 3. E’ inoltre da evidenziare come con la presente soluzione è possibile realizzare interconnessioni per substrati di spessori ben oltre i 1.000 micron-metri. A titolo esemplificativo e non limitativo, mediante la presente soluzione è possibile realizzare strutture con spessori compresi tra 50 micron-metri e 15 centimetri. Sempre a titolo esemplificativo e non limitativo, gli spessori più usuali per la realizzazione di contati per il testing e per il packaging di dispositivi eletronici possono essere compresi tra 50 e 1.000 micron-metri, mentre per la realizzazione di substrati rigidi nell’ambito di packaging e/o strutture MCM e/o PCB gli spessori possono variare tra 100-1.000 micron-metri, e per la realizzazione di supporti meccanici rigidi nell’ambito delle probe card gli spessori possono essere compresi tra 500 e 10.000 micron-metri. A titolo esemplificativo e non limitativo, nell’ambito di substrati rigidi di spessori di circa 5.000 micron-metri le densità d’interconnessione, sfruttando la presente soluzione, può essere di circa 1.000 contati per cm<2>per condutori eletrici di larghezza pari a 10 micron-metri. Mediante le tecnologie attuali, per un tale spessore di substrato si possono raggiungere meno di un centinaio di contati per cm .
L'invenzione stessa, come pure ulteriori carateristiche ed i relativi vantaggi, sarà meglio compresa con riferimento alla seguente descrizione dettagliata, data puramente a titolo indicativo e non limitativo, da leggersi congiuntamente alle figure allegate, in cui:
Figure 1.A-1.D mostrano le varie fasi del processo di realizzazione della struttura di contatto in accordo con una forma di realizzazione dell’invenzione;
Figura 2 mostra diversi esempi di fili conduttori utilizzabili nella soluzione in accordo con una forma di realizzazione dell’invenzione;
Figure 3.A-3.B e 4.A-4.B mostrano ulteriori fasi del processo di realizzazione della struttura di contatto in accordo con una forma di realizzazione dell’invenzione;
Figure 5.A-5.B e 6.A-6.B mostrano le varie fasi del processo di realizzazione della struttura di contatto in accordo con una diversa forma di realizzazione dell’invenzione; e
Figure 7.A-7.C mostrano diversi esempi di fili conduttori utilizzabili nella soluzione in accordo con una forma di realizzazione dell’invenzione.
In breve, la soluzione proposta è riferita alla possibilità di sollevare fili conduttori realizzati su di un opportuno substrato e quindi annegarli in un materiale isolante dal punto di vista elettrico. In figura l.A, a titolo esemplificativo e non limitativo, viene mostrato il substrato di partenza (100) che può essere un wafer di silicio mono-cristallino o qualsiasi altro supporto, come ad esempio vetro, su cui è possibile depositare un metallo. Sul substrato (100) viene quindi depositato un metallo (101), mediante le note tecniche di film sottile, di spessore inferiore a un micron al fine di avere una buona adesione sul substrato (100). Mediante quindi l’usuale tecnica litografica, vengono definite le zone dei conduttori metallici (102’, 102”, 102’”) che successivamente saranno alzati. La geometria dei conduttori (102’, 102”, 102’”) può essere di qualsiasi forma, a titolo esemplificativo e non limitativo il filo conduttore può essere rettilineo, a spirale o a serpentina, come schematicamente raffigurato in figura 2. Lo spessore dipenderà dal tipo di photoresist utilizzato. Gli spessori dei fili conduttori (102’, 102”, 102’”) possono variare tra 1 e 500 micron-metri. Per realizzare spessori elevati è preferibile usare il photoresist negativo SU-8 con cui è possibile ottenere aperture nel photoresist anche con rapporti 50 a 1 tra altezza e larghezza dell’apertura. Nel caso di spessori inferiori ai 50-80 micron si può utilizzare qualsiasi tipo di photoresist adatto allo scopo (positivo o negativo). A titolo esemplificativo e non limitativo, sono stati utilizzati il photoresist SU-8 per realizzare fili conduttori larghi 10 micron con uno spessore di 100 micron, mentre con il photoresist positivo AZ9260 sono stati realizzati fili conduttori di larghezza 5 micron con spessore da 3 a 10 micron e fili conduttori di larghezza 10 micron con spessore da 3 a 25 micron. Nel secondo caso sono stati depositati due strati, mediante la tecnica dello spinning, di photoresist AZ9260 al fine di ottenere uno spessore di photoresist superiore a 20 micron. Una volta quindi definite le aperture nel photoresist, mediante processo fotolitografico, viene depositato il filo conduttore (102’, 102”, 102”’) mediante tecnica di deposizione galvanica. Il metallo può essere qualsiasi tipo di metallo che è possibile depositare per via chimica, come ad esempio nichel, oro, rame, cromo, platino, argento, palladio, etc. o una qualsiasi lega binaria e/o ternaria o una struttura multistrato come nichel-rame-nichel, oro-rame-oro, palladio-oro-nichel-rame-nichel-oro-palladio.
Se gli spessori dei fili conduttori che si vogliono depositare sono superiori a 5-15 micron e la larghezza del filo conduttore è elevata, (ad esempio superiore a 100 micron-metri) e/o la soluzione chimica del materiale scelto da depositare per via galvanica produce un metallo molto stressato, può accadere che l’adesione del filo conduttore (102) con il metallo (101) non sia sufficiente e il filo conduttore (102) si sollevi durante la deposizione stessa o nei successivi passaggi tecnologici. In tal caso si utilizza come substrato (100) un wafer di silicio e l’adesione può essere modulata mediante l’uso del silicio poroso (PS) realizzato mediante un processo anodico. Il trattamento anodico consiste nel far lavorare il silicio come anodo in una cella elettrochimica. Secondo le densità di corrente utilizzate durante il processo, si possono ottenere risultati morfologicamente diversi del silicio trattato:
formazione di superfici levigate, in questo caso si parla di “Regime di Electropolishing”;
formazione di strutture colonnari, in questo caso si parla di “Regime di formazione del silicio poroso”.
In entrambi i regimi è comunque necessaria la presenza di lacune o elettroni nella fase iniziale del processo. Mentre appare ovvia la disponibilità di lacune nel silicio di tipo P, non è invece banale giustificarne la presenza nel materiale drogato di tipo N. L’interfaccia silicio - elettrolita si comporta come una giunzione Schottky polarizzata inversamente, ossia presenta una regione di svuotamento (tanto più sottile quanto più alto è il drogaggio) che in prima approssimazione non contiene portatori liberi. Se la quantità di drogante all’interno del wafer di silicio è sufficientemente elevata, silicio N+, la barriera di potenziale presente ai capi della regione di svuotamento può essere attraversata per effetto tunnel, altrimenti la generazione di lacune deve essere “forzata” dall’esterno ad esempio illuminando la superficie del wafer. Quando l’anodizzazione viene condotta con valori di densità di corrente inferiori ad un determinato valore critico definito JPS, dipendente da molteplici parametri sperimentali, il processo di anodizzazione porta alla formazione di strutture colonnari sulla superficie del wafer di silicio. Il valore di JPS è indicato da un picco della curva I-V (corrente-tensione) caratteristica del set-up sperimentale.
Il PS è un materiale che presenta una struttura colonnare che mantiene la forma cristallina del silicio. La condizione per la formazione del PS è, come descritto in precedenza, che la densità di corrente sia inferiore al valore critico JPS, in queste condizioni l’acido fluoridrico (HF) accumulato sulla superficie del silicio reagisce con ogni lacuna che raggiunge la superficie stessa, quindi la reazione risulta limitata dal rifornimento di cariche e non dalla diffusione ionica nell’elettrolita.
Le proprietà meccaniche, ottiche ed elettriche del PS, sono strettamente legate alla propria morfologia. Il PS è un materiale già utilizzato per la realizzazione di dispositivi SOI/MOS (Silicon On Insulator / MOS) [vedi K. Barla, G. Bomchil, R. Herino Electronics Letter Voi. 22 (1986) pp. 1291], capacità integrate [vedi V. Lehmann, W. Honlein, H. Reisisnger, A. Spitzer, H. Wendt, J. Willer Thin Solid Films Voi. 276 (1996) pp.138], dispositivi emettitori di luce [vedi M. Balucani, S. La Monica, A. Ferrari Appi. Phys. Lett. Voi. 72 (1998) pp.12 e K. D. Hirschman, L. Tsybeskov, S. P. Duttagupta, P. M. Fauchet Nature Voi. 384 (1996) pp.338], guide d’onda [vedi H. F. Harrand, T. M. Benson, A. Loni, M. G. Kruger, M. Thonissen, H. Liuth Electronics Letters Voi. 33 (1997) pp.1724], filtri interferometrci [vedi M. Thonissen, M. G. Berger, W. Theiss, S. Hilbrich, M. G. Kruger, H. Liuth Solid State Phenomena Voi. 54 (1997) pp. 65] e sistemi di accoppiamento [vedi M. Guenouz, N. Perdono, J. Charrier, P. Joubert, J. Le Rouzie Electronics Letters Voi. 33 (1997) pp. 1965]. In tutte queste applicazioni si sfruttano in maniera diversa le proprietà del PS, intimamente collegate alla propria morfologia la quale a sua volta è determinata dai parametri di processo. Diversi sono i parametri che entrano in gioco nella determinazione delle caratteristiche della morfologia finale: alcuni sono collegati al substrato utilizzato (ad esempio la concentrazione e il tipo di drogante), altri legati al processo elettrochimico (la densità di corrente J, il tipo e la concentrazione della soluzione elettrolitica e la durata del processo).
Le caratteristiche che vengono sfruttate nel presente ambito sono quelle meccaniche, in quanto il silicio poroso viene usato come mezzo per far aderire il metallo conduttore (102) che sarà successivamente depositato, al fine di garantire l’adesione dei fili conduttori per l’intero processo produttivo indipendentemente dal loro spessore. Successivamente, mediante un’azione meccanica di tiraggio, si ha il distacco dei fili conduttori dal substrato (100). A tal proposito è importante conoscere la porosità del PS.
La porosità è definita come:
in cui:
P% è la porosità del silicio poroso in percentuale;
PPSè la densità del silicio poroso;
PSiè la densità del silicio cristallino (2.3 g/cm<3>);
Il valore della P% è ricavabile sperimentalmente tramite misure di peso del silicio prima e dopo il processo, misurando lo spessore del PS formato e conoscendo la superficie della regione trasformata, mediante la seguente equazione:
dove:
Pin è il peso iniziale del silicio;
Pfin è il peso finale del silicio dopo l'anodizzazione (misurato);
S è la superficie della regione trasformata in silicio poroso (nota);
d è lo spessore dello strato di silicio poroso (misurato).
La porosità è importante, perché modificando la porosità è possibile modulare l’adesione dei fili conduttori che saranno depositati.
Riferendosi in questo caso alla figura 1.A, mediante un processo di anodizzazione del wafer di silicio (100), viene otenuto in questo caso uno strato di PS (101). Lo spessore dello strato di PS (101), a titolo esemplificativo e non limitativo, può essere tra 0,1 e 5 micron-metri. A titolo esemplificativo e non limitativo, nella tabella sotostante vengono riportati alcuni valori di porosità del PS per un wafer di tipo P+ con resistività 0,01 ohrn-cm. Ovviamente, è possibile cambiare la concentrazione dell’acido fluoridrico e modificare quindi le porosità mostrate in tabella.
Densità di corrente Concentrazione HF Concentrazione HF 32% in volume 12% in volume 5 mA/cm<2>≈ 60% porosità 10 mA/cm<2>≈ 32% porosità ≈ 64% porosità 20 mA/cm<2>≈ 36% porosità ≈ 70% porosità 30 mA/cm<2>≈ 40% porosità ≈ 76% porosità 40 mA/cm<2>≈ 43% porosità ≈ 83% porosità 50 mA/cm<2>≈ 47% porosità ≈ 90% porosità E’ ovvio che, cambiando substrato, ad esempio passando ad un wafer di silicio N+, le porosità cambieranno, come cambieranno al variare della resistività del substrato. Ma, per un esperto del setore, è facile determinare le correte densità di corrente in funzione della concentrazione e composizione dell’acido fluoridrico allo scopo di fissare una determinata porosità.
L’adesione del metallo depositato sul PS aumenta all’aumentare della porosità, questo perché sono maggiori i punti di ancoraggio del metallo. L’adesione del metallo si può modulare modificando quindi la porosità e lo spessore del PS. Sempre a titolo esemplificativo e non limitativo, è possibile otenere adesioni elevate modulando la densità di corrente da alti valori a bassi valori, così da avere in superficie un’elevata porosità e quindi molti punti di ancoraggio per il metallo che sarà depositato e una strutura a più bassa porosità verso il substrato, garantendo così un’elevata solidità del PS realizzato. A titolo esemplificativo e non limitativo, mediante modulazione della densità di corrente da 50 a 5 mA/cm<2>in una soluzione di acido fluoridrico al 12% e spessori del PS di circa 0,25 micron è possibile ottenere adesioni per fili metallici spessi 20 micron superiori a 200MPa.
L’adesione, come è ovvio, dipenderà anche dalla quantità di metallo depositato per i fili conduttori, a titolo esemplificativo e non limitativo, spessori di metallo da 2 a 25 micron con larghezze da 2 a 100 micron sono stati depositati su uno spessore del PS di circa 0,2 micron-metri con porosità fissa per ogni campione e sono state provate varie porosità tra il 32% e l'80%. Tutti i fili conduttori (102) sono rimasti sul substrato di silicio nelle successive fasi del processo e si sono quindi separati mediante l’operazione, che verrà descritta più avanti, di sollevamento dei fili. Mentre, i fili conduttori depositati dalle dimensioni appena descritte, su uno spessore di PS di 0,25 micron e con la modulazione della densità di corrente, vista l’elevata adesione, non si sono sollevati mediante la successiva tecnica di sollevamento dei fili.
Il PS, viene attaccato dalle stesse soluzioni chimiche che attaccano il silicio e, vista la sua estesa superficie dovuta alla sua porosità, la velocità di attacco rispetto al silicio mono-cristallino è più elevata. Infatti, il silicio mono-cristallino subisce un attacco assolutamente trascurabile in una soluzione alcalina che normalmente viene usata per lo sviluppo del photoresist, mentre il PS con spessori di 0,25 micron-metri può subire un attacco considerevole in tale soluzione. E’ quindi necessario, nel caso in cui lo strato di PS (101) viene formato in maniera uniforme sul wafer di silicio, proteggerlo prima di un qualsiasi processo litografico. A titolo esemplificativo e non limitativo, una possibile tecnica è quella di depositare, mediante una soluzione acida, uno strato sottile di metallo. Sono sufficienti 0,1 micron di metallo come ad esempio nichel, rame, palladio, oro etc.
Nel caso in cui lo strato di PS non è formato su tutto il wafer di silicio, ma viene ottenuto attraverso le aperture del processo fotolitografico che definiscono i fili conduttori (102), la deposizione di metallo non è necessaria e dopo la formazione del PS (101 non uniforme) si passa a depositare il metallo o il primo strato di metallo. Ovviamente la soluzione che entra in contatto con il PS deve essere una soluzione chimica acida per evitare di attaccarlo chimicamente.
Al fine di aumentare l’uniformità di deposizione del metallo dei fili conduttori (102) e nel caso di wafer di tipo P, è conveniente eseguire dopo la formazione del PS una deposizione electroless di rame, oro o palladio. A titolo esemplificativo e non limitativo, una possibile soluzione per depositare il rame è una soluzione composta da acido fluoridrico, solfato di rame e acqua deionizzata. Variando la concentrazione del solfato di rame da 0,1 a 10 grammi e la concentrazione dell’acido fluoridrico da 1 a 10 milli-litri per 100 milli-litri di soluzione in 30 secondi si possono avere deposizioni di rame sul PS da pochi nanometri a 0,5 micron-metri. Ovviamente aspettando più tempo il rame depositato aumenta, ma all’aumentare dello spessore la deposizione diventa una polvere. La presenza dell’acido fluoridrico è necessaria al fine di rimuovere l’ossido all’ interno dei pori del PS (101). Successivamente si può quindi procedere alla deposizione del metallo dei fili conduttori (102) che, considerando che la corrente passa attraverso il substrato di silicio (100) e quindi attraverso lo strato di PS, a cui è stato fatto o meno il processo di electroless descritto precedentemente, si deposita all’interno dei pori avendo così una buona adesione. Come descritto in precedenza, tale ancoraggio dipenderà dalla porosità e dallo spessore del PS. Solo la prima deposizione di metallo deve avere una soluzione acida al fine di prevenire l’attacco del PS. Ad ogni modo, se proprio dovesse essere necessario utilizzare una soluzione alcalina per depositare il metallo, sarà sufficiente depositare uno spessore di almeno 0,1 micron-metri di rame o nichel che protegga il PS e, successivamente, se necessario può essere rimossa chimicamente dopo aver eseguito la separazione dal substrato (100).
In precedenza è stato mostrato che, mediante una modulazione delle densità di corrente, l’adesione poteva essere superiore ai 200MPa. Ovviamente, riducendo la porosità iniziale tale adesione diminuisce. Un altro modo per modulare l’adesione e consentire quindi la successiva separazione dei fili conduttori è quello di realizzare il PS non su tutta la superficie del filo conduttore, ma su parte di essa. A titolo esemplificativo e non limitativo, si vuole mostrare ora come sia possibile ottenere una modulazione dell’adesione anche utilizzando la modulazione del PS che fornisce adesione superiore a 200MPa. Se consideriamo, sempre a titolo esemplificativo e non limitativo, una superficie quadrata su cui depositare il metallo, ad esempio di 100x100 micron, e diciamo che su tale superficie il PS, con la modulazione della densità di corrente, fornisce un’adesione di 200MPa, è possibile ridurre l’adesione, riducendo la superficie del PS. Ovverosia, il PS viene cresciuto non su tutta la superficie 100x100 micron, ma ad esempio su una superficie di 10x10 micron e in questo caso l’adesione diminuisce di un fattore 100 e scende a 2MPa. E’ possibile anche distribuire in maniera uniforme 10 superfici da 1x1 micron su tutta la superficie dei 100x100micron: il risultato ottenuto è lo stesso. Si capisce quindi che giocando con i rapporti d’area tra superficie del metallo e superficie del PS formato, è possibile modulare in maniera molto accurata l’adesione del metallo. Con tale variante, appena esposta, è stato possibile sollevare fili conduttori anche se il PS era stato realizzato per fornire un’adesione superiore ai 200MPa. Ovviamente, la modulazione dei rapporti d’area comporta la realizzazione di una maschera aggiuntiva che definisce appunto le zone in cui sarà formato il PS.
Una volta realizzata quindi la struttura schematicamente raffigurata in figura l.A, con uno dei metodi sopra esposti, su una delle estremità dei fili conduttori (102) viene deposto un materiale conduttivo (103, figura l.B) che possa aderire su una superficie metallica. A titolo esemplificativo e non limitativo, il contatto (103) può essere ottenuto depositando per via elettrochimica, attraverso un’apertura nel photoresist, una qualsiasi lega saldante come ad esempio SnPb, Sn, SnBi, SnAgCu, etc. La lega saldante può essere deposta invece che per via elettrochimica anche mediante la nota tecnica di stencil printing. Nel caso quindi si usasse la tecnica dello stencil printing, è possibile usare invece che un solder anche una pasta adesiva conduttiva. Inoltre, il contatto (103) può essere anche un qualsiasi materiale metallico come ad esempio oro e/o rame ottenuto mediante tecnica a film sottile o depositato per via galvanica.
In figura 1.B, viene mostrata sempre a titolo esemplificativo e non limitativo, la struttura dei fili conduttori (102) e i relativi contatti (103) che saranno usati per saldare (lega saldante o qualsiasi altro metallo) o incollare (pasta conduttiva adesiva) una delle estremità dei fili conduttori su di un’altra superficie metallica.
In figura 1.C e 1.D, sempre a titolo esemplificativo e non limitativo, viene schematicamente presentata una delle possibili strutture atte a sollevare i fili conduttori (102). Il supporto (110) può essere un circuito stampato o un MCM a più livelli, o un wafer di silicio, su cui vi siano dei contatti metallici (111) e su tali contatti metallici ci può essere un solder o una pasta adesiva conduttiva (113).
I substrati (110) e (100) vengono posti uno di fronte all’altro e allineati uno rispetto all’altro e posti a contatto tra loro. In figura 3. A viene schematicamente raffigurata tale situazione a titolo esemplificato e non limitativo. La tecnica di allineare e saldare due superfici una rispetto all’altra è ben nota nell’ambito delle lavorazioni a semiconduttore. Infatti, essa viene normalmente utilizzata per realizzare strutture SOI (Silicon On Insulator) saldando due wafer uno rispetto all’altro. Inoltre, nell’ambito delle tecnologie MEMS, la tecnica di allineare e saldare due superimi una rispetto all’altra viene comunemente usata per realizzare saldature di substrati di vetro a substrati di silicio o per saldare due substrati tramite pad metallici. Nel caso specifico, si possono utilizzare tali macchine. Se i contatti (103, 113) sono di metallo, si esegue una saldatura per termo-compressione o di tipo anodico. Ad esempio, se i materiali (103,113) fossero oro, sarebbe sufficiente una temperatura di circa 200°C per avere la saldatura oro-oro, mentre se fossero rame-rame sarebbero necessari circa 400°C. Mentre, se il materiale (103, 113) fosse un solder o una pasta adesiva conduttiva non sarebbe necessario utilizzare le macchine per wafer bonding, ma sarebbe sufficiente predisporre due piatti rettificati complanari che supportano i substrati (100, 110) mediante vuoto o forza elettrostatica o forza magnetica, che sono in grado di muoversi per consentire l’allineamento tra i due substrati (100, 110) e quindi mantenendo fisso uno dei piatti muovere l’altro piatto che supporta uno dei substrati fino a portarlo in contatto con l’altro substrato. Movimentazioni accurate al micron con escursioni di movimento anche di 15-20 centimetri sono reperibili a livello commerciale. I piatti rettificati, oggi possono essere realizzati con planarità molto spinte, ad esempio è possibile trovare in commercio piatti (chuck da vuoto o elettrostatici) circolari o quadrati con diametro o lato anche di 300 millimetri con una planarità inferiore a 13 micron-metri.
Una volta eseguita la saldatura o l’incollaggio dei due substrati (100, 110) mediante i contatti (103, 113) con una delle tecniche esposte in precedenza, rimane solo da sollevare uno dei due substrati rispetto all’altro, controllando lo spostamento verticale in base alle accuratezze volute. I due substrati ora saldati tra di loro (figura 3.B) possono quindi essere posti in una qualsiasi macchina che sia in grado di far aderire i due substrati e quindi sollevarne almeno uno. La tecnica usata per far aderire i substrati (100, 110) è stata quella del vuoto, ma può essere usata una qualsiasi altra tecnica come dei piatti elettrostatici o magnetici. I due piatti, planari, sono posti quindi in contatto ai substrati (100, 110) e quindi attivando il vuoto questi aderiscono ai piatti. A titolo esemplificativo e non limitativo, un livello di vuoto sufficiente a mantenere i due substrati (100, 110) e quindi a distaccare circa 1000 fili conduttori (102) è di circa 500mtorr: valore facilmente ottenibile mediante una pompa rotativa da vuoto. Come i due substrati hanno aderito ai rispettivi piatti, con una opportuna movimentazione meccanica, uno dei due piatti viene spostato verticalmente di ima quantità definita. Movimentazioni in grado di spingere oltre lOKg con accuratezza nella movimentazione a livello nano-metrico con corse superiori al centimetro sono disponibili commercialmente. Ovviamente, se la movimentazione fosse solo lungo un asse si avrebbe la schematizzazione riportata a titolo esemplificativo e non limitativo in figura 3.B, ma è anche possibile invece che eseguire una sola movimentazione verso l’alto, eseguire anche una traslazione così da mettere in asse le estremità del filo conduttore (102).
E’ da evidenziare che i contatti (103) e (113), non necessariamente devono essere presenti entrambi: al fine di saldare o incollare il filo conduttore (102) è necessaria almeno la presenza di uno solo dei contatti (103, 113).
Una volta sollevati i fili conduttori, in base all’estensione voluta, viene inserito per colata o a pressione un qualsiasi materiale isolante tra i due substrati. A titolo esemplificativo e non limitativo possono essere inseriti materiali come silicone, resine epossidiche, termoplastici, termoindurenti, ceramiche colabili o qualsiasi altro materiale che abbia una viscosità inferiore a 500.000 centiStokes. Al fine di rimuovere le bolle d’aria nella fase di riempimento del materiale, che per viscosità inferiore a 1000 centiStokes non risultano formarsi, la struttura schematicamente presentata in figura 3.B può essere racchiusa in un sistema di degassing. Nel caso dovesse essere necessario, il materiale colabile può essere caricato con nanoparticelle come, a titolo esemplificativo e non limitativo, Al2O3, A1N, BN, al fine di aumentarne la rigidezza e la conducibilità termica del materiale.
In figura 4.A, a titolo esemplificativo e non limitativo, viene schematicamente illustrato il materiale (1000) inserito all’ interno dei due substrati (100,110) e i fili conduttori (102) che sono completamente immersi nel materiale (1000).
Nel caso in cui come substrato (110) fosse stato usato un circuito stampato o un MCM, non si rende necessario separare tale substrato, ma sicuramente deve essere separato il substrato (100). Se il materiale (1000) è rigido e non aderisce sul substrato (100) e/o sul materiale (101) uniformemente distribuito sul substrato (100) è sufficiente un’azione meccanica per separare il substrato (100) dal resto della struttura. Mentre, nel caso il materiale (1000) avesse adesione sul materiale (101) e/o sul substrato, la separazione può essere eseguita mediante un attacco chimico. A titolo esemplificativo e non limitativo, se il substrato fosse vetro si può usare acido fluoridrico, mentre se il substrato fosse silicio si potrebbe usare un qualsiasi attacco anisotropo o isotropo noto agli esperti del settore. Sempre a titolo esemplificativo e non limitativo, uno spessore di 1 micron di Nichel del materiale (101) è in grado di reggere un attacco all’acido fluoridrico concentrato al 48% in volume, per circa un’ora.
Nel caso in cui invece anche il substrato (110) fosse in silicio, allora sarebbe necessario separare anche tale substrato e, a seconda dei casi, si può procedere analogamente come esposto sopra.
E’ da evidenziare che nel caso in cui il substrato (110) raffigurato in figura 3.C fosse di silicio, il layer metallico (111) può essere depositato mediante le usuali tecniche a film sottile o se gli spessori voluti sono superiori a 2-3 micron-metri possono essere usati processi di deposizione galvanica. E, al fine di garantire l’adesione del metallo (111), si può nuovamente formare del PS per garantire l’adesione del metallo (111). Il metallo (111) può essere depositato in maniera uniforme o mediante l’utilizzo di maschere e quindi processi fotolitografici solo in alcune zone e può essere un singolo metallo o layer multipli di metallo.
Nella figura 4.B viene mostrata, a titolo esemplificativo e non limitativo, una possibile struttura in cui dopo la separazione dei substrati (100) e (110) il metallo (111) non è uniforme. Se il metallo (111) era stato depositato in maniera uniforme è sufficiente eseguire un attacco di tale materiale come avviene ad esempio per un normale circuito stampato. Il che significa proteggere il metallo (111) con del photoresist dove non si vuole rimuoverlo e quindi eseguire l’attacco chimico. Il materiale riempitivo è sufficientemente inerte da resistere ai brevi tempi di attacco chimico necessari a rimuovere il materiale (111). E’ possibile quindi, una volta ottenuta la struttura di figura 4.B, procedere alla realizzazione di diversi livelli di metallizzazione, sia sul lato dei contatti (111) che sul lato dei contatti (101) mediante le usuali tecniche di film sottile o film spesso. Si realizzano così circuiti stampati e/o strutture MCM ad alta densità d’interconnessione. La stessa struttura può essere utilizzata per realizzare il package dei dispostivi elettronici ad esempio realizzando su di un lato dei contatti (101) o (111) saldando o depositando delle microsfere o dei pin metallici.
La presente soluzione si riferisce anche alla possibilità di realizzare i contatti per i circuiti integrati su wafer e/o dei contenitori (package) per circuiti integrati e/o moduli multichip al fine di eseguire la funzione di test, in una volta sola, di tutti i circuiti integrati sul wafer o di una parte di essi e quindi spostando il contatto eseguire il test di tutti i circuiti integrati sul wafer, del package e/o modulo multichip a livello di singolo elemento o di più elementi contemporaneamente.
Indipendentemente dalla struttura con cui vengono realizzate le probe card e/o gli zoccoli, la parte critica è la sonda che esegue il contatto elettrico con le terminazioni di I/O dei circuiti integrati su wafer e/o contenitori (package) per circuiti integrati e/o moduli multichip. Infatti tali sonde devono garantire una movimentazione indipendente per ogni singolo contatto ed essere in grado di compensare le disomogeneità dei contatti non planari.
Si vuole ora mostrare come, con una variante alla tecnologia appena descritta, è possibile realizzare contatti che siano in grado di garantire il testing sopra citato.
In figura 5. A viene mostrata, a titolo esemplificativo e non limitativo, una schematizzazione di tali strutture. Il substrato di partenza è un wafer di silicio monocristallino (300) su cui è possibile ottenere mediante attacco anisotropo delle forme scavate a forma trapezoidale, piramidale o a cuspide. Agli esperti del settore è noto come realizzare tali strutture per cui non si ritiene necessario dettagliare i passi tecnologici. Solo a titolo esemplificativo e non limitativo in figura 7.A si mostrano ad esempio le aperture del substrato (300) che subisce l’attacco chimico anisotropo, mentre in figura 7.C il tratteggio (7001) mostra un’apertura quadrata e quindi a seconda del tempo di attacco si otterrà un tronco di piramide a base quadrata o una piramide sempre a base quadrata, come si può notare anche dal tratteggio riportato schematicamente in figura 5. A.
Ottenuto quindi il substrato (300) dopo l’attacco chimico anisotropo, si può procedere seguendo due vie, a seconda dell’adesione richiesta: se il metallo che si andrà a depositare ha spessori, larghezze e stress interni tali da rimanere aderente su un sottile strato metallico, è possibile mediante le note tecniche di film sottile depositare un film sottile di metallo (101) conforme alla geometria del substrato (300) come si mostra, a titolo esemplificativo e non limitativo, in figura 5.A. A questo punto, definendo mediante un processo fotolitografico la geometria voluta per il filo conduttore (102) sul substrato (300) e il sottile film metallico (101) si può procedere alla deposizione del materiale metallico che costituirà il filo conduttore. In figura 7.B e figura 7.C vengono riportate, a titolo esemplificativo e non limitativo, alcune geometrie per il materiale (102). Il materiale (102) può essere un qualsiasi metallo definito in precedenza.
E’ da sottolineare però che spesso nel caso di testing è necessario avere un materiale resistente all’abrasione, duro e che sia poco ossidabile. In questo caso la deposizione della struttura (102) avviene in due fasi. In una prima fase mediante processo fotolitografico viene aperta una finestra delle stesse dimensioni o leggermente più grande, della finestra usata per eseguire l’attacco anisotropo del substrato di silicio (300) (ad esempio figura 7. A e tratteggio 7001 figura 7.C) e viene quindi depositato per via chimica un materiale adatto allo scopo di eseguire il contatto dei pads e/o bumps. A titolo esemplificativo e non limitativo, tale materiale può essere nichel o sue leghe, una lega di molibdeno cromo, una lega di palladio cobalto, una lega di palladio nichel, rodio, rutenio e gli spessori di tale materiale possono variare da 0,3 a 10 micron. Successivamente vengono definiti, sempre tramite un processo fotolitografico, i fili conduttori che saranno sollevati (102). Non conviene depositare tale materiale duro anche per il filo conduttore, visto che questo a seconda della geometria richiede una certa flessibilità. Nel caso di fili conduttori rettilinei, volendo si può anche realizzare tutta la struttura (102) mediante un’unica deposizione di metallo duro. A questo punto si procede come descritto in precedenza. Nel caso in cui l’adesione non è sufficiente, si introduce prima della deposizione del metallo il PS come descritto in precedenza. Si procede quindi alla deposizione del metallo (102). Anche nel caso si dovesse utilizzare PS è possibile eseguire una doppia deposizione del metallo, in quanto i tempi per la formazione dello strato di PS sono compresi tra 30 secondi e massimo 5 minuti e in tale tempo i metalli duri non subiscono un apprezzabile attacco anzi, si può formare una leggera rugosità che ne favorisce l’adesione con la successiva deposizione metallica.
A questo punto si procede come descritto in precedenza ottenendo la struttura che, a titolo esemplificativo e non limitativo, viene riportata in figura 5.B. Il materiale (2000) sarà un materiale rigido se si vogliono realizzare packaging per dispositivi elettronici mentre sarà un materiale flessibile se si vogliono realizzare sistemi per il testing. Scegliendo l’opportuna durezza del materiale flessibile e la dimensione della superficie del tronco di piramide, che dipende solo dal tempo di attacco anisotropo del silicio, è possibile modulare la resistenza del contatto.
A questo punto si esegue la separazione del substrato (300). Tale separazione può essere eseguita in vari modi e dipende dall’adesione del metallo sul substrato e/o sul layer (101). E’ possibile procedere come descritto in precedenza. Nel caso si fosse usato PS per aumentare l’adesione, conviene non attaccare completamente il substrato (300) in una soluzione che dissolva il silicio. E’ preferibile usare soluzioni che attaccano il silicio in maniera anisotropa perché queste soluzioni o non attaccano i metalli o il tasso di attacco dei metalli è trascurabile. E’ quindi consigliabile attaccare il substrato (300) per uno spessore che non raggiunga la punta del metallo (102). A titolo esemplificativo e non limitativo, se ad esempio lo spessore del substrato è di 500 micron e l’altezza delle piramidi è di 20 micron, si può attaccare il silicio per 475 micron mediante attacco bagnato e poi rimuovere il restante silicio mediante attacco al plasma tramite RIE (Reactive Ion Etching) o Deep RIE utilizzando i gas SF6, CF4, O2singolarmente o in combinazione. Agli esperti del settore è noto come si può attaccare il silicio mediante plasma per cui non vengono dettagliati i flussi dei gas, potenze e pressioni. E’ comunque noto che, modificando tali parametri con il RIE, è possibile ottenere tassi di attacco anche di 0,3 -0,5 micron al minuto e con il Deep RIE anche tassi di attacco del silicio fino a 10 micron/minuto. Non volendo utilizzare un Deep RIE che non è una macchina standard nelle lavorazioni a film sottile dei circuiti integrati è possibile inserire una variante nell’ambito dei processi sopra descritti al fine di sfruttare macchine standard nell’ambito delle lavorazioni a film sottile, come risulta essere il RIE e non il Deep RIE. Il passo da inserire è una impiantazione ionica o diffusione al fine di formare nella struttura (300) dopo l’attacco chimico un stop layer per l’attacco anisotropo del silicio. E’ noto, agli esperti del settore, che uno strato di materiale P++ con drogaggio superiore a 5-1019 atomi/cm<3>riduce di un fattore pari a circa 50 il tasso di attacco del silicio. Inserendo tale passo tecnologico, si può quindi procedere ad attaccare il substrato (300) senza preoccuparsi dei tempi di attacco visto che è stato inserito uno stop layer. In questo caso è sufficiente il RIE dato che il materiale di silicio da rimuovere sarà spesso pochi micron-metri. Come è noto il metallo (102) non viene attaccato durante il processo di attacco al plasma.
Una volta ottenuta la separazione si ottiene la schematizzazione riportata, a titolo esemplificativo e non limitativo, in figura 6.A. Nel caso di packaging per dispositivi per l’elettronica il materiale (2000) sarà rigido e il prodotto è finito, a meno dei tagli da eseguire per isolare i singoli pezzi. Mentre, nel caso di prodotto applicato al testing, come detto in precedenza, il materiale (2000) è un materiale elastico e bisogna procedere ad ulteriori passi tecnologici se si vuole ottenere una flessibilità indipendente per ogni singolo contatto. Nel caso di testing per packaging può essere sufficiente fermarsi a questo punto.
In figura 6.B, viene riportata, sempre a titolo esemplificativo e non limitativo, la struttura finale che esegue il testing su pads e/o bumps in maniera che ogni singolo contatto sia indipendente e quindi in grado di comprimersi ed eseguire l’operazione di scrubing necessaria a rimuovere l’ossido nativo dei contatti pads e/o bumps da contattare. Nella figura 6.B viene indicato con “H” la quantità di materiale elastico rimosso. A titolo esemplificativo e non limitativo, se come materiale elastico viene usato il silicone, è possibile attaccarlo mediante RIE, in un gas di SF6, CF4, O2, CHF3. E’ noto agli esperti del settore come ottenere per il silicone tassi di attacco anche di 20micron/ora. Combinando SF6, CHF3e O2sono stati ottenuti tassi di attacco anche pari a 30micron/ora.
Un’altra possibilità e quella di usare la tecnica nota come ablazione laser: in questo caso il materiale viene asportato per sublimazione e non per via chimica come nell’attacco al plasma. A titolo esemplificativo e non limitativo, ad esempio, con un laser impulsato con lunghezza d’onda nell’ultravioletto la fluenza minima per avere l’asportazione del silicone è di 140mJ/cm<2>. Sempre a titolo esemplificativo e non limitativo, modificando la fluenza del laser è possibile rimuovere fino a un millimetro di silicone con solo 100 colpi. Al posto del laser possono quindi essere usate anche le ultimissime lampade impulsate agli ultravioletti, che sembrano fornire una fluenza superiore alla soglia richiesta per eseguire l’ablazione del silicone.
Gli spessori H possono variare a seconda delle esigenze e possono essere anche notevoli. Non è necessaria nessuna maschera perché il metallo (102) fa da maschera e quindi tale processo è chiamato in gergo tecnico “self-alignment process”. Gli spessori H, a titolo esemplificativo e non limitativo, possono variare da poche decine di micron-metri a centinaia di micron-metri.
Naturalmente alla soluzione sopra descritta un tecnico del ramo, allo scopo di soddisfare esigenze contingenti e specifiche, potrà apportare numerose modifiche e varianti. In particolare, sebbene la presente invenzione sia stata descritta con un certo livello di dettaglio con riferimento a sue forme di realizzazione preferite, è chiaro che varie omissioni, sostituzioni e cambiamenti nella forma e nei dettagli così come altre forme di realizzazione sono possibili; inoltre, è espressamente inteso che specifici elementi e/o passi di metodo descritti in relazione ad ogni forma di realizzazione esposta dell'invenzione possono essere incorporati in qualsiasi altra forma di realizzazione come una normale scelta di disegno.

Claims (5)

  1. RIVENDICAZIONI 1. Un metodo per realizzare un sistema per contattare dispositivi elettronici comprendente i passi di: fornire un primo substrato (100) avente una superficie principale, formare una pluralità di piste conduttive (102) sulla superficie principale del primo substrato, ogni pista conduttiva avendo un’estremità di contatto, collegare un secondo substrato (110) all’ estremità di contatto di ogni pista conduttiva, distanziare il secondo substrato dal primo substrato, ogni pista conduttiva estendendosi tra il primo substrato e il secondo substrato, e annegare le piste conduttive estese in un materiale isolante (1000).
  2. 2. Il metodo secondo la rivendicazione 1, ulteriormente comprendente i passi di: collegare almeno un primo dispositivo elettronico ad ogni pista conduttiva sul primo substrato, e collegare almeno un secondo dispositivo elettronico ad ogni pista conduttiva sul secondo substrato.
  3. 3. Il metodo secondo la rivendicazione 1, ulteriormente comprendente i passi di: rimuovere uno selezionato tra il primo ed il secondo substrato, e collegare l’altro substrato ad una scheda di test.
  4. 4. Il metodo secondo la rivendicazione 3, il cui il substrato selezionato è il primo substrato, il passo di formare le piste conduttive comprendendo: creare per ogni pista conduttiva un incavo estendentesi dalla superficie principale nel primo substrato.
  5. 5. Un sistema per contattare dispositivi elettronici realizzato con il metodo di una qualsiasi delle rivendicazioni da 1 a 4.
IT000478A 2006-03-16 2006-03-16 Sistema per contattare dispositivim elettronici e relativo metodo di produzione basato su filo conduttore annegato in materiale isolante ITMI20060478A1 (it)

Priority Applications (10)

Application Number Priority Date Filing Date Title
IT000478A ITMI20060478A1 (it) 2006-03-16 2006-03-16 Sistema per contattare dispositivim elettronici e relativo metodo di produzione basato su filo conduttore annegato in materiale isolante
PCT/EP2007/052497 WO2007104799A1 (en) 2006-03-16 2007-03-16 Interconnection of electronic devices with raised leads
US12/293,273 US7892954B2 (en) 2006-03-16 2007-03-16 Interconnection of electronic devices with raised leads
PL07726978T PL2002471T3 (pl) 2006-03-16 2007-03-16 Wzajemne połączenie pomiędzy urządzeniami elektronicznymi z podniesionymi doprowadzeniami
CN2007800089282A CN101405852B (zh) 2006-03-16 2007-03-16 使用抬起的导线的电子器件的互连
ES07726978T ES2359919T3 (es) 2006-03-16 2007-03-16 Interconexión de dispositivos electrónicos con conductores elevados.
DE200760009810 DE602007009810D1 (de) 2006-03-16 2007-03-16 Verbindung elektronischer anordnungen mit erhöhten leitungen
EP20070726978 EP2002471B1 (en) 2006-03-16 2007-03-16 Interconnection of electronic devices with raised leads
JP2008558829A JP5043870B2 (ja) 2006-03-16 2007-03-16 持ち上がったリードによる電子デバイスの相互接続
AT07726978T ATE484846T1 (de) 2006-03-16 2007-03-16 Verbindung elektronischer anordnungen mit erhöhten leitungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT000478A ITMI20060478A1 (it) 2006-03-16 2006-03-16 Sistema per contattare dispositivim elettronici e relativo metodo di produzione basato su filo conduttore annegato in materiale isolante

Publications (1)

Publication Number Publication Date
ITMI20060478A1 true ITMI20060478A1 (it) 2007-09-17

Family

ID=36939154

Family Applications (1)

Application Number Title Priority Date Filing Date
IT000478A ITMI20060478A1 (it) 2006-03-16 2006-03-16 Sistema per contattare dispositivim elettronici e relativo metodo di produzione basato su filo conduttore annegato in materiale isolante

Country Status (10)

Country Link
US (1) US7892954B2 (it)
EP (1) EP2002471B1 (it)
JP (1) JP5043870B2 (it)
CN (1) CN101405852B (it)
AT (1) ATE484846T1 (it)
DE (1) DE602007009810D1 (it)
ES (1) ES2359919T3 (it)
IT (1) ITMI20060478A1 (it)
PL (1) PL2002471T3 (it)
WO (1) WO2007104799A1 (it)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1395336B1 (it) 2009-01-20 2012-09-14 Rise Technology S R L Dispositivo di contatto elastico per componenti elettronici a colonne collassanti
DE102009008152A1 (de) * 2009-02-09 2010-08-19 Nb Technologies Gmbh Siliziumsolarzelle
US8278748B2 (en) 2010-02-17 2012-10-02 Maxim Integrated Products, Inc. Wafer-level packaged device having self-assembled resilient leads
ITMI20100407A1 (it) 2010-03-12 2011-09-13 Rise Technology S R L Cella foto-voltaica con regioni di semiconduttore poroso per ancorare terminali di contatto
US8940616B2 (en) * 2012-07-27 2015-01-27 Globalfoundries Singapore Pte. Ltd. Bonding method using porosified surfaces for making stacked structures
US8679902B1 (en) 2012-09-27 2014-03-25 International Business Machines Corporation Stacked nanowire field effect transistor
US9126452B2 (en) * 2013-07-29 2015-09-08 Xerox Corporation Ultra-fine textured digital lithographic imaging plate and method of manufacture
EP3286801B1 (en) * 2015-04-20 2022-12-28 InterDigital Madison Patent Holdings, SAS Strain relief antenna wiring connector in an electronic device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2119567C2 (de) 1970-05-05 1983-07-14 International Computers Ltd., London Elektrische Verbindungsvorrichtung und Verfahren zu ihrer Herstellung
US4937653A (en) 1988-07-21 1990-06-26 American Telephone And Telegraph Company Semiconductor integrated circuit chip-to-chip interconnection scheme
US5989936A (en) * 1994-07-07 1999-11-23 Tessera, Inc. Microelectronic assembly fabrication with terminal formation from a conductive layer
US5518964A (en) 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5763941A (en) * 1995-10-24 1998-06-09 Tessera, Inc. Connection component with releasable leads
KR100577132B1 (ko) * 1997-05-15 2006-05-09 폼팩터, 인크. 초소형 전자 요소 접촉 구조물과 그 제조 및 사용 방법
JP2000077477A (ja) * 1998-09-02 2000-03-14 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法並びにこれに用いる金属基板
US6405429B1 (en) * 1999-08-26 2002-06-18 Honeywell Inc. Microbeam assembly and associated method for integrated circuit interconnection to substrates
US6461892B2 (en) * 2000-01-26 2002-10-08 Tessera, Inc. Methods of making a connection component using a removable layer
JP2001291850A (ja) * 2000-04-10 2001-10-19 Hitachi Cable Ltd 結晶シリコン薄膜の製造方法
US6589819B2 (en) * 2000-09-29 2003-07-08 Tessera, Inc. Microelectronic packages having an array of resilient leads and methods therefor
US6632733B2 (en) * 2001-03-14 2003-10-14 Tessera, Inc. Components and methods with nested leads

Also Published As

Publication number Publication date
EP2002471A1 (en) 2008-12-17
US20090309098A1 (en) 2009-12-17
US7892954B2 (en) 2011-02-22
ES2359919T3 (es) 2011-05-30
JP2009530800A (ja) 2009-08-27
CN101405852B (zh) 2011-04-13
EP2002471B1 (en) 2010-10-13
PL2002471T3 (pl) 2011-05-31
CN101405852A (zh) 2009-04-08
DE602007009810D1 (de) 2010-11-25
WO2007104799A1 (en) 2007-09-20
JP5043870B2 (ja) 2012-10-10
ATE484846T1 (de) 2010-10-15

Similar Documents

Publication Publication Date Title
ITMI20060478A1 (it) Sistema per contattare dispositivim elettronici e relativo metodo di produzione basato su filo conduttore annegato in materiale isolante
TW526572B (en) Contact structure and production method thereof
US7409762B2 (en) Method for fabricating an interconnect for semiconductor components
CN113423872B (zh) 阳极氧化处理方法及各向异性导电性部件的制造方法
US7067353B2 (en) Method for manufacturing semiconductor package having electrodes penetrating through semiconductor wafer
US20160336262A1 (en) Microstructure, multilayer wiring board, semiconductor package and microstructure manufacturing method
JP2001521620A (ja) 多数の接触端子を備える、半導体チップの試験用カードの製造方法
KR20120031140A (ko) 마이크로스프링 접점을 갖는 인터포저 및 그 제조 및 사용 방법
US20080012114A1 (en) System for contacting electronic devices and production processes thereof
US20210199696A1 (en) Method of manufacturing probe card and probe card manufactured using same
US7563703B2 (en) Microelectronic interconnect device comprising localised conductive pins
US20210313197A1 (en) Method for manufacturing conductive pillar using conductive paste
KR101098549B1 (ko) Ｌｅｄ 기판 제조 방법
TW202208695A (zh) 金屬填充微細結構體的製造方法
US5095627A (en) Method for mounting of semiconductor crystals
CN111834240A (zh) 半导体装置及其制造方法
KR100755436B1 (ko) 반도체 기판 관통형 전극 제조방법
CN214588747U (zh) 一种板级三维芯片封装结构
US20240332234A1 (en) Bump manufacturing method and imprint die used in same
JP3862032B2 (ja) エレクトリカルテスト用配線基板及びその製造法
KR100503983B1 (ko) 반도체 칩 테스트용의 다수의 접촉팁들을 구비하는 카드의 제조방법
KR101301737B1 (ko) 프로브 카드 제조 방법
KR20220119872A (ko) 복합 몰드, 금속 성형물 및 그 제조방법
KR20050087932A (ko) 마이크로 범프시트 및 그 제조방법 그리고 마이크로범프시트를 이용한 본딩 방법
CN118398588A (zh) 一种用于半导体器件的金银合金结构及其制备方法