KR101098549B1 - Ｌｅｄ 기판 제조 방법 - Google Patents
Ｌｅｄ 기판 제조 방법 Download PDFInfo
- Publication number
- KR101098549B1 KR101098549B1 KR1020100123545A KR20100123545A KR101098549B1 KR 101098549 B1 KR101098549 B1 KR 101098549B1 KR 1020100123545 A KR1020100123545 A KR 1020100123545A KR 20100123545 A KR20100123545 A KR 20100123545A KR 101098549 B1 KR101098549 B1 KR 101098549B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode pattern
- pattern
- substrate
- bonding layer
- manufacturing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 79
- 239000000758 substrate Substances 0.000 title claims abstract description 79
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000463 material Substances 0.000 claims abstract description 41
- 239000000919 ceramic Substances 0.000 claims abstract description 30
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 32
- 238000007747 plating Methods 0.000 claims description 31
- 229910052802 copper Inorganic materials 0.000 claims description 26
- 239000010949 copper Substances 0.000 claims description 26
- 238000000576 coating method Methods 0.000 claims description 19
- 239000011248 coating agent Substances 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 15
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 14
- 229910052709 silver Inorganic materials 0.000 claims description 14
- 239000004332 silver Substances 0.000 claims description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 11
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- 238000011049 filling Methods 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 9
- 239000010931 gold Substances 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 238000005245 sintering Methods 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000010304 firing Methods 0.000 claims description 3
- 239000000843 powder Substances 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims 1
- 230000008878 coupling Effects 0.000 abstract 3
- 238000010168 coupling process Methods 0.000 abstract 3
- 238000005859 coupling reaction Methods 0.000 abstract 3
- 230000003287 optical effect Effects 0.000 description 8
- 239000011889 copper foil Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 229910010293 ceramic material Inorganic materials 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000002861 polymer material Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- -1 and correspondingly Chemical compound 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000012295 chemical reaction liquid Substances 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000002845 discoloration Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
공정이 단순하고, 전극의 손상을 방지할 수 있으며, 세밀한 전극 패턴의 구현이 가능한 LED 기판 제조 방법을 제공한다. 본 발명의 실시 예에 따른 LED 기판 제조 방법은, 세라믹 기판의 비아 홀을 은 페이스트로 충진하는 단계, 스퍼터링 공법으로 세라믹 기판 상부에 결합층을 형성하고, 역상 패턴을 포토 공정을 사용하여 인쇄한 뒤 전해 동도금하여 미세 전극 패턴을 구현하는 단계와, 광특성을 고려하여 세라믹 재질의 고반사 물질을 기판 상면에 코팅하는 단계를 포함한다.
Description
본 발명은 LED 발광소자가 실장되는 기판의 제조 방법에 관한 것이다. 더욱 자세하게는, 고 광도 및 고 방열 특성을 갖고, 전극 패턴의 해상도의 한계를 극복할 수 있는 LED 기판의 제조 방법에 관한 것이다.
고전력 LED 기판 시장에서는, LED 소자의 특성상 발생할 수 있는 열에 대한 방열 특성이 우수하고, 고 광도의 특성을 포함하는 세라믹 기판의 요구가 증대하고 있다. 또한, 다수의 LED를 사용하는 기판에서는, 기판의 사이즈를 최소화하기 위하여 전극의 패턴을 더욱 미세하게 하는 기술에 대한 요구가 증대하고 있다.
또한, LED 칩이 소형화됨에 따라서, 플립칩 등을 포함하는 LED 칩의 본딩 시에 칩의 미세 패턴에 상응하는 기판의 전극의 미세 패턴 역시 요구되고 있다.
LED 기판을 제조하기 위해서는, 기판에 전극 패턴을 정확하게 인쇄하고, 기판을 복수개의 층으로 적층하기 위하여 기판 내부에 전극 패턴과 전기적으로 연결되는 도전성 물질을 채워야 한다. 또한, 기판의 전극 패턴을 정확하게 인쇄하는 동시에, 발광소자 등에서 발생할 수 있는 열을 효과적으로 방열하기 위한 구조가 필요하게 되며, 전극 패턴 및 기판에 의해 흡수될 수 있는 발광소자에서 발생되는 빛을 효과적으로 반사하기 위한 고 광도 특성 또한 필요로 하게 된다.
도 1 내지 3는 종래의 LED 기판 관련 기술에 대해 도시한 예이다.
도 1은 종래에 기판에 전극을 인쇄하기 위한 기술에 대한 예이다.
도 1과 같은 종래의 전극 패턴 인쇄 기술을 DBC(Direct Bonding Cooper) 공정이라 한다. DBC 공정에 의해 생산된 기판을 DBC 기판이라 한다.
DBC 기판에서는, 60 내지 100 um의 구리 호일(10)을 구리 산화계면(14)에서 고온 접착하는 방식으로 형성된다. 따라서, 접착된 구리는 구리 호일(10)의 두께만큼 공정의 완료 후 기판(20)의 전면에 후막으로 형성된다.
이후, 에칭용 막(12)을 덮고, 에칭을 하면서 구리 호일(10)로 이루어진 전극 패턴을 형성하게 된다. 이 때, 구리 호일(10) 층을 회로 형성 시 위에서 아래로 에칭하는 공법이 적용되기 때문에, 에칭 시 구리 호일(10)의 벽면이 식각되는 것이 필연적이며, 이에 따라서 전극 패턴의 해상도와 후막 두께의 2배의 선폭을 필연적으로 가지게 된다. 이 결과, 이 DBC 기판에서 최소의 전극 해상도는 약 200um까지 가능하여, 그 이상의 해상도를 구현할 수 없는 문제점이 지적되어 왔다.
도 2는 종래의 기판 내부의 비아 홀을 도전성 물질로 채우는 기술에 관한 것이다.
도 2를 참조하면, 기판(20) 내부에는 기판의 적층 시, 하부의 기판과 해당 기판(20)의 전극 패턴을 전기적으로 연결하기 위하여 비아 홀(30)이 형성되어 있는 것을 볼 수 있다. 비아 홀(30)은 레이저 드릴 등을 이용하여 형성될 수 있다.
종래에는, 비아 홀(30)을 도전성 물질로 채우기 위하여, 비아 홀(30)의 가공 후 100um 이하의 홀인 경우 스퍼터(Sputter) 후 무전해 화학동도금으로 구리를 채우로, 100um 이상의 홀인 경우 스퍼터링, 무전해 화학동도금 및 전해 동도금의 3단계 방식에 의해 구리로 비아 홀(30)을 채우는 방식으로 형성되어 왔다.
이 경우, 공정이 매우 복잡하여 공정비용이 상승하였으며, 도금시 잔존된 가스 성분이 본딩 공정시 버블 발생으로 전극이 손상되는 문제점이 있었다.
도 3은, 종래의 솔더 마스크(Solder Mask) 공정에 의한 최종 기판 완성 공정을 마친 기판의 측단면도를 개략적으로 도시한 것이다.
도 3을 참조하면, 종래의 솔더 마스크 공정은, 솔더링 공정 시 솔더의 번짐을 막기 위한 기능으로, 회로 형성이 완료된 후 고분자의 재료를 인쇄하는 공정으로 형성되었다.
이를 위해, 구리 전극 패턴(10)이 형성된 후, 금, 니켈, 팔라듐 등을 도금하여 구리 전극 패턴(10)을 덮는 도금막(50)을 형성한다. 이후, 고분자 재료(40)를 인쇄하게 된다.
이 경우, 솔더 방지 용도만 있기 때문에, 휘도의 증가 기능이 없고, 고분자 재료에 첨가물을 혼합하여 반사도를 증가시키는 기술이 있긴 했으나, 기본 재료가 고분자 재료이기 때문에 고온 공정 등에서는 내열성이 취약하고 변색되어 반사 기능이 저하되는 문제점이 지적되어 왔다.
본 발명은 상기 문제점을 해결하기 위하여 고안된 것으로, 기판과 전극 패턴의 결합력을 우수하게 하고, 미세한 전극 패턴의 구현이 가능한 기술을 제공하는 데 그 목적이 있다. 또한, 공정을 단순하게 하여 공정 비용을 줄이는 동시에, 고온 공정에서도 비아 홀에 채워지는 도전성 물질에 버블 현상이 일어나는 것을 방지하여 안정성을 높이는 데 그 목적이 있다.
또한, 전극 패턴이 인쇄된 기판의 광 특성을 향상하여, 반사 기능이 향상된 LED 기판을 제공하는 데 그 목적이 있다.
상기 언급한 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 LED 기판 제조 방법은, 천공된 비아 홀에 도전성 물질이 충진된 세라믹 기판의 상면에 결합층을 스퍼터링 방식으로 형성하는 단계; 결합층 상부에 포토(Photo) 공정으로 세라믹 기판에 형성하고자 하는 전극 패턴의 역상 패턴을 형성하는 단계; 전극 패턴에 대응하는 역상 패턴의 홈 부에 전해 동도금 처리하는 단계; 동도금 처리하는 단계에 의해 형성된 구리를 포함하는 전극 패턴을 제외한 부분의 역상 패턴 및 결합층을 제거하는 단계; 및 세라믹 기판의 상면에 세라믹 재질의 고반사 물질을 코팅하는 단계를 포함하는 것을 특징으로 한다.
결합층을 스퍼터링 방식으로 형성하는 단계 전, 페이스트(Paste) 공법을 사용하여 상기 비아 홀에 도전성 물질을 충진하는 단계를 더 포함할 수 있다. 도전성 물질을 채우는 단계 후에는, 상기 비아 홀에 충진된 도전성 물질을 설정된 제1 온도로 소성하는 단계를 더 포함할 수 있다.
코팅하는 단계는, 고반사 물질을 코팅한 뒤, 환원 분위기 및 설정된 제2 온도 상태에서 상기 세라믹 기판을 소결하는 단계를 포함한다.
코팅하는 단계는, 전극 패턴 중, LED가 실장되는 영역 및 LED와 와이어 본딩(Bonding)되는 영역을 제외한 부분에 고반사 물질을 코팅하는 단계이다.
코팅하는 단계 후, 소정의 도금 재료를 이용하여 전극 패턴의 상면에 피니시(Finish) 도금 처리를 하는 단계를 더 포함할 수 있다.
도금 재료는 니켈(Ni), 팔라듐(Pd) 및 금(Au) 중 하나 이상의 재료를 포함할 수 있으며, 결합층은, 알루미늄(Al) 및 은(Ag) 중 하나 이상의 재료를 포함할 수 있다. 고반사 물질은, 세라믹 분말과, TiO2, ZrO2, 및 ZnO 중 하나 이상의 물질을 혼합한 물질일 수 있다. 또한 도전성 물질은 은(Ag)를 사용할 수 있다.
제거하는 단계는, 역상 패턴을 제거액 등을 사용하여 제거한 뒤, 전극패턴을 제외한 부분에 존재하는 결합층을 에칭하여 제거하는 단계이다.
상기 언급한 본 발명에 의하면, 먼저 도전성 물질을 페이스팅하고 고온에서 소성시키기 때문에, 공정이 단순해지고 고온의 본딩 공정 시 발생하는 버블을 방지할 수 있어, 전극이 손상되는 것을 방지할 수 있다. 또한, 결합층을 스퍼터링 공법으로 형성하기 때문에 결합력이 우수하고 역상 회로를 형성한 후 동도금을 실시 하기 때문에, 미세한 회로 패턴을 구현할 수 있는 동시에 뛰어난 방열성을 구현할 수 있는 효과가 있다.
또한, 고반사 물질을 코팅하기 때문에 내열성이 높고 고반사 물질을 코팅한 후 피니시 도금을 수행하기 때문에 도금 재료비 절감의 효과 역시 기대할 수 있다.
도 1은 종래의 전극 패턴 형성 기술에 따른 기판의 측 단면도를 개략적으로 도시한 것이다.
도 2는 종래의 비아 홀 충진 기술에 대하여 개략적으로 도시한 것이다.
도 3은 종래의 반사물질 코팅 공정에 대응한 기판의 측 단면도를 개략적으로 도시한 것이다.
도 4 내지 12은 본 발명의 실시 예에 따른 LED 기판 제조 방법의 흐름을 개략적으로 도시한 것이다.
도 13은 본 발명의 실시 예에 따른 LED 기판 제조 방법에 대한 플로우차트이다.
도 2는 종래의 비아 홀 충진 기술에 대하여 개략적으로 도시한 것이다.
도 3은 종래의 반사물질 코팅 공정에 대응한 기판의 측 단면도를 개략적으로 도시한 것이다.
도 4 내지 12은 본 발명의 실시 예에 따른 LED 기판 제조 방법의 흐름을 개략적으로 도시한 것이다.
도 13은 본 발명의 실시 예에 따른 LED 기판 제조 방법에 대한 플로우차트이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 LED 기판 제조 방법에 대하여 설명하기로 한다. 이하의 설명에서, 동일한 참조 부호는 동일한 구성을 의미할 것이다.
도 4 내지 12은 본 발명의 실시 예에 따른 LED 기판 제조 방법의 흐름을 개략적으로 도시한 것이다.
도 4를 참조하면, 먼저 세라믹 기판(20)이 LED 기판 제조를 위해 준비되는 공정이 수행된다. 세라믹 기판(20)에는 복수의 비아 홀(30)이 천공되어 있다. 비아 홀(30)은 세라믹 기판(20)이 3차원 집적회로의 구현을 위하여 적층될 시에, 또는 하부의 전원 공급 장치와 연결될 시에, 상부와 하부를 전기적으로 연결하기 위하여 도전성 물질이 충전되는 스루 홀을 의미한다.
비아 홀(30)은 형성된 전극 패턴에 따라서, 전극 중 하부의 전기적인 구성과 전기적으로 연결될 필요가 있는 전극 패턴의 위치에 형성될 수 있을 것이다. 비아 홀(30)을 형성하기 위해서는, 본 발명의 실시 예에서는 레이저 드릴을 사용하여 형성하고 있으나, 이에 제한되지는 않을 것이다.
도 5 및 6을 참조하면, 비아 홀(30)에 은을 충진하는 공정이 도시되어 있다. 본 발명의 실시 예에서 비아 홀(30)에 충진되는 도전성 물질은 은(Ag)이다. 은을 비아 홀(30)에 충진하기 위하여, 본 발명에서는 은 페이스트 공정을 사용하고 있다. 이에 따라서, 공정이 종래에 비하여 단순해지게 되어 공정 비용이 감소될 것이다.
본 발명에서 은을 비아 홀(30)에 페이스트한 후 도 6과 같이 충진된 은(34)을 설정된 제1 온도(예를 들어 800도)에서 고온 소성하는 공정이 포함될 수 있다. 상기 언급한 종래의 기술에서는, 비아 홀(30)을 충진하기 위해 동도금을 사용하였고, 이에 따라서 도금 시 잔존된 가스 성분이 고온의 본딩 공정 시 버블로 발생하여 전극이 손상되는 문제점이 있었다.
때문에, 본 발명에서는 은을 비아 홀(30)에 페이스트 공법을 사용하여 충진하는 한편, 충진된 후 약 800도 이상에서 고온 소성함으로써, 가스의 잔존이 없이 비아 홀(30)이 은으로 충진될 수 있고, 이에 따라서 고온에서 본딩 시에도 버블이 발생하지 않게 된다.
도 7은 비아 홀(30)에 은(34)이 충진 및 소성된 후의 기판(20)의 상면에 결합층(16)을 스퍼터링 한 결과를 도시한 것이다.
도 7을 참조하면, 기판(20)의 상면에 결합층(16)이 존재하는 것을 볼 수 있다. 결합층(16)을 형성할 때는, 기판(20)과의 결합력이 우수한 스퍼터링 공법을 사용할 수 있을 것이다.
스퍼터링 공법은 박막을 증착할 때 사용되는 공법으로서, 박막의 재료가 되는 원자들을 표면에 달라붙도록 하는 공법이다. 특히 일종의 원자(아르곤, Ar)를 재료에 부딪히게 하여 재료의 원자가 튀어 나오게 하여 표면에 붙도록 하는 방법이 사용될 것이다.
결합층(16)인 스퍼터링 박막 층은, 본 발명에서 기판과 전극의 결합 기능과 함께, 추후 전극 패턴 형성을 위한 전해 동도금 시 전류 통로로서의 2가지 역할을 동시에 가지게 된다. 본 발명의 실시 예에서, 전극 패턴은 구리이며, 이에 대응하여 결합층(16)의 재료로는 알루미늄(Al) 또는 은(Ag)이 사용될 수 있다.
도 8은 결합층(16)이 세라믹 기판(20)의 상면에 형성된 후, 역상 패턴(18)을 형성하는 구조를 도시한 것이다.
전극 패턴(18)을 형성하기 위하여, 종래에는 구리 호일을 결합층(16) 위에 부착하고 에칭하는 방식을 사용하였다. 그러나 상기 언급한 바와 같이 종래의 기술로는 세밀한 전극 패턴의 구현이 어렵다는 문제점이 있었다.
이에 따라서, 도 8에 도시된 바와 같이 본 발명에서는 역상 패턴(17)을 포토 공정을 통해 형성하게 된다. 즉, 형성하고자 하는 전극 패턴을 제외한 나머지 세라믹 기판(20) 영역을 덮도록 층을 인쇄하게 되는 것이다.
역상 패턴(17)의 형성을 위하여, 포토 공정인 포토 리소그래피(Photolithograpfy)를 이용한다. 즉 결합층(16)의 상면에 포토 레지스트(Photoresist)를 도포하고 UV 및 전자 빔 등을 이용하게 되며, 일정 패턴을 촬영한 것을 광학 렌즈 등을 사용하여 결합층(16)에 등배 또는 축소 노광하여 역상 패턴(17) 이외의 포토 레지스트가 제거되도록 한다.
역상 패턴(17)을 형성하기 위하여, 미노광지역이 현상, 즉 제거되고 노광지역의 패턴을 남기는 네거티브 포토 레지스트 또는 노광 지역이 현상되고 미노광지역의 패턴을 남기는 포지티브 포토 레지스트가 사용될 수 있을 것이다.
도 9는 역상 패턴(17)의 형성 후 전극 패턴(18)을 형성하는 구조를 도시한 것이다.
역상 패턴(17)이 세라믹 기판(20) 상면의 결합층(16)이 형성된 상면에 도 8과 같이 형성이 되면, 전해 동도금 방법을 통해서 전극 패턴(18)을 형성하게 된다. 즉, 역상 패턴(17)에 있어서 포토 레지스트가 현상되어 제거된 부분, 즉 전극 패턴(18)이 형성될 자리에 동도금을 진행하게 되는 것이다.
이를 통하여, 구리가 전극 패턴(18)에 채워지게 될 것이며, 공정의 특성상 미세 회로를 유지하면서 소정의 두께를 갖는 구리의 전극 패턴(18)이 형성될 수 있을 것이다.
도 10은 전극 패턴(18)을 세라믹 기판(20) 상에 형성한 결과를 도시한 것이다.
전극 패턴(18)이 형성되고 나면, 도 10와 같이 전극 패턴(18)을 제외한 세라믹 기판(20) 상의 나머지 부분에 존재하는 역상 패턴(17) 및 결합층(16)을 제어하는 공정이 수행된다.
즉, 포토 공정으로 인쇄된 역상 패턴(17)을 먼저 제거하게 된다. 즉, 역상 패턴(17)을 형성하고 있는 포토 레지스트를 반응액이나 반응가스 등이 충진된 제거 장치 등을 이용하여 역상 패턴(17)을 제거하게 되는 것이다.
제거된 세라믹 기판(20) 상에는, 결합층(16)과 전극 패턴(18)만이 존재하게 될 것이다. 세라믹 기판(20)에서 전극 패턴(18)을 제외한 결합층(16)이 제거되어야 할 것이다. 결합층(16) 역시 금속이기 때문에 도전성을 띌 것이기 때문에 불필요한 전기적 연결을 제거해야하기 때문이다. 따라서, 결합층(16)을 에칭하여 전극 패턴(18) 하부의 결합층(16)만을 남겨두고, 나머지 영역에 존재하는 결합층(16)을 제거하는 공정이 수행될 것이다.
도 11은 구리의 전극 패턴(18)의 형성이 완료된 후, 고반사 코팅을 통해 광 특성을 향상시킨 구조를 도시한 것이다.
도 11을 참조하면, 전극 패턴(18)이 형성된 영역을 제외하는 나머지 영역의 세라믹 기판(20)의 상면에 고반사 물질(42)이 코팅된 것을 볼 수 있다. 도 11에 도시된 바와 같이 전극 패턴(18)의 가장자리 부분의 일부에도 고반사 물질(42)이 코팅되어 있을 수 있다.
고반사 물질(42)은, LED 기판의 광 특성을 우수하게 하기 위해 세라믹 기판(20)의 반사도를 높이기 위해 코팅되는 부분이다.
도 11을 참조하면, 전극 패턴(18) 중 LED를 포함한 발광소자가 실장될 영역과 발광 소자와 와이어 본딩될 부분의 전극 패턴(18)을 제외한 전극 패턴(18) 영역 역시 고반사 물질(42)로 코팅된 것을 볼 수 있다. 즉, 전극 패턴(18)의 전체를 제외하고 고반사 물질(42)을 코팅할 수도 있으나, 노출이 필요없는 전극 패턴(18) 역시 광특성에 영향을 줄 수 있어, 이 부분 역시 고반사 물질(42)로 고팅함으로써, 패키지의 광 특성을 더욱 향상시킬 수 있게 될 것이다.
고반사 물질(42)은 세라믹 재질을 포함할 수 있으며, 본 발명에서 고반사 물질(42)의 예로는 세라믹 분말과, TiO2, ZrO2, 및 ZnO 중 하나 이상의 물질을 혼합한 물질이다.
고반사 물질(42)을 코팅하는 공정에서는 환원 분위기 및 설정된 제2 온도의 상태에서 소결 공정을 적용할 수 있을 것이다. 이에 따라서, 구리의 산화를 방지할 수 있는 효과가 있다.
본 발명에서 고반사 물질(42)은 광 특성의 향상과 함께, 솔더링 공정 시 솔더의 번짐을 막는 역할을 동시에 수행할 수 있을 것이다.
도 12은 피니시 도금(52)이 적용된 세라믹 기판의 완성 형태의 구조를 도시한 것이다.
도 11에서 설명한 바와 같이 고반사 물질(42)이 코팅되고 나면, 전기적 연결을 위해 피니시 도금(52)이 수행된다. 피니시 도금(52)은 니켈(Ni), 팔라듐(Pd), 또는 금(Au) 등의 재료를 가지고 수행할 수 있을 것이다.
고반사 물질(42)이 코팅되고 난 후 피니시 도금(52)을 수행하기 때문에, 도금 처리 면적이 작아서 경제적인 효과 역시 기대할 수 있을 것이다.
상기 언급한 도 4 내지 12의 공정을 통해, 세라믹 기판(20) 상에는 고온 본딩 과정을 통해 LED 등의 발광소자와 와이어 본딩을 통해 전기적으로 연결될 전극 패턴을 제외하고는 모든 부분이 고반사의 세라믹 물질로 코팅되어 있을 것이다. 따라서, 광 특성에 있어서 매우 우수한 특성이 있으며, 세라믹 물질의 코팅이 있기 때문에 내열성이 매우 향상되어, 고온의 본딩 공정에 의한 변색 등의 영향을 받지 않는 효과가 있어, 광 특성이 안정되는 효과가 있다.
도 13은, 본 발명의 실시 예에 따른 LED 기판 제조 방법의 플로우차트이다. 이하의 설명에서, 도 4 내지 10에 대한 설명과 중복되는 부분은 그 설명을 생략하기로 한다.
도 13을 참조하면, 본 발명의 실시 예에 따른 LED 기판 제조 방법은, 비아 홀(30)이 형성된 세라믹 기판(20)을 준비하는 단계(S1)가 수행된다. S1 단계에서는 일정 크기의 세라믹 기판(20)에 미리 설정된 영역에 레이저 드릴을 이용하여 비아 홀(30)을 천공하는 단계가 수행될 것이다.
이후, 은을 페이스팅하여 비아 홀(20)을 필링(Filling, 또는 충진)하는 단계(S2)가 수행될 것이다. 그리고 충진된 은에 대해서 고온 소결하는 단계(S3)가 수행된다. 이를 통해, 동도금 했을 시 발생할 수 있는 잔존 가스에 의한 버블 현상 및 버블 현상에 의한 전극의 손상을 방지할 수 있다.
S3 단계가 완료되면, 결합층(Seed Layer)(16)을 스퍼터링 공법을 사용하여 세라믹 기판(20) 상면에 형성하는 단계(S4)가 수행된다.
이후, 포토(Photo) 공정으로 형성하고자 하는 전극 패턴의 역상 패턴(또는 역상 회로)(17)을 형성하고, 이후 역상 패턴(17)의 홈 부분, 즉 전극 패턴에 대응하는 영역에 전해 동도금을 실시하여 구리 회로의 전극 패턴(18)을 형성하는 단계(S5)가 수행된다.
S5 단계에서는, 전극 패턴(18)의 동도금 후 역상 패턴(17)을 제거하고, 전극 패턴(18) 하부의 결합층(16)을 제외한 나머지 부분의 결합층을 에칭하여 제거하는 공정이 추가적으로 수행될 것이다.
S5 단계가 수행되고 난 후, 전극 패턴(18)을 제외한 부분 또는 전극 패턴(18) 중 LED 등의 발광 소자 실장 영역 및 와이어 본딩 될 전극 패턴(18)의 영역을 제외한 전 부분에 고반사 세라믹 층을 코팅하는 단계(S6)가 수행될 것이다.
이후 환원 분위기 및 설정된 제2 온도 상태에서 고온 소결하는 공정(S7)과 피니시 도금 처리 공정(S8)이 수행되면 본 발명의 실시 예에 따른 LED 기판이 완성될 것이다.
상기 언급한 본 발명의 실시 예에 따른 LED 기판 제조 방법에 대한 설명은 특허청구범위를 제한하는 것이 아니다. 또한, 본 발명의 실시 예 이외에도, 본 발명과 동일한 기능을 수행하는 균등한 발명 역시 본 발명의 권리 범위에 속할 것은 당연할 것이다.
Claims (10)
- 도전성 물질이 채워진 비아홀이 형성된 세라믹 기판의 상면에 결합층을 스퍼터링하여 형성하는 단계;
상기 결합층 상부에 포토(Photo) 공정으로 상기 세라믹 기판에 형성하고자 하는 전극 패턴의 역상 패턴을 형성하는 단계;
상기 전극 패턴에 대응하는 상기 역상 패턴의 홈 부에 동도금하여 전극 패턴을 형성하는 단계;
상기 전극 패턴을 제외한 부분의 상기 역상 패턴 및 상기 결합층을 제거하는 단계; 및
상기 세라믹 기판의 상면에 고반사 물질을 코팅하는 단계를 포함하는 것을 특징으로 하는 LED 기판 제조 방법. - 청구항 1에 있어서,
상기 스퍼터링하여 형성하는 단계 전, 상기 비아 홀에 도전성 물질의 페이스트를 충진하는 단계를 더 포함하는 것을 특징으로 하는 LED 기판 제조 방법. - 청구항 2에 있어서,
상기 충진하는 단계 후, 상기 도전성 물질을 설정된 제1 온도로 소성하는 단계를 더 포함하는 것을 특징으로 하는 LED 기판 제조 방법. - 청구항 1에 있어서,
상기 코팅하는 단계는,
상기 고반사 물질을 코팅한 뒤, 환원 분위기 및 설정된 제2 온도 상태에서 소결하는 단계를 포함하는 것을 특징으로 하는 LED 기판 제조 방법. - 청구항 1에 있어서,
상기 코팅하는 단계는,
발광소자가 실장되는 영역 및 와이어 본딩(Bonding)되는 영역을 제외한 부분에 상기 고반사 물질을 코팅하는 단계인 것을 특징으로 하는 LED 기판 제조 방법. - 청구항 1에 있어서,
상기 코팅하는 단계 후, 상기 전극 패턴의 상면에 소정의 도금 재료를 사용하여 피니시(Finish) 도금 처리를 하는 단계를 더 포함하는 것을 특징으로 하는 LED 기판 제조 방법. - 청구항 6에 있어서,
상기 도금 재료는 니켈(Ni), 팔라듐(Pd) 및 금(Au) 중 하나 이상의 재료를 포함하는 것을 특징으로 하는 LED 기판 제조 방법. - 청구항 1에 있어서,
상기 결합층은,
알루미늄(Al) 및 은(Ag) 중 하나 이상의 재료를 포함하는 것을 특징으로 하는 LED 기판 제조 방법. - 청구항 1에 있어서,
상기 고반사 물질은,
세라믹 분말과, TiO2, ZrO2, 및 ZnO 중 하나 이상의 물질을 혼합한 물질인 것을 특징으로 하는 LED 기판 제조 방법. - 청구항 1에 있어서,
상기 제거하는 단계는,
상기 역상 패턴에 포함된 포토 레지스트를 제거하는 단계; 및
상기 전극패턴을 제외한 부분의 상기 결합층을 에칭하여 제거하는 단계를 포함하는 것을 특징으로 하는 LED 기판 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100123545A KR101098549B1 (ko) | 2010-12-06 | 2010-12-06 | Ｌｅｄ 기판 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100123545A KR101098549B1 (ko) | 2010-12-06 | 2010-12-06 | Ｌｅｄ 기판 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101098549B1 true KR101098549B1 (ko) | 2011-12-26 |
Family
ID=45506942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100123545A KR101098549B1 (ko) | 2010-12-06 | 2010-12-06 | Ｌｅｄ 기판 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101098549B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101568408B1 (ko) | 2013-04-26 | 2015-11-20 | 주식회사 아모센스 | 엘이디 패키지 및 그 제조 방법 |
| WO2023043140A1 (ko) * | 2021-09-14 | 2023-03-23 | 한국화학연구원 | 동박 적층판용 적층체, 이의 제조방법 및 미세 패턴 형성방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006066630A (ja) | 2004-08-26 | 2006-03-09 | Kyocera Corp | 配線基板および電気装置並びに発光装置 |
| JP2006212825A (ja) | 2005-02-01 | 2006-08-17 | Oki Data Corp | 配線基板及びｌｅｄヘッド |
| JP2009246057A (ja) | 2008-03-31 | 2009-10-22 | Ngk Spark Plug Co Ltd | 発光素子実装用配線基板の製造方法 |
-
2010
- 2010-12-06 KR KR1020100123545A patent/KR101098549B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006066630A (ja) | 2004-08-26 | 2006-03-09 | Kyocera Corp | 配線基板および電気装置並びに発光装置 |
| JP2006212825A (ja) | 2005-02-01 | 2006-08-17 | Oki Data Corp | 配線基板及びｌｅｄヘッド |
| JP2009246057A (ja) | 2008-03-31 | 2009-10-22 | Ngk Spark Plug Co Ltd | 発光素子実装用配線基板の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101568408B1 (ko) | 2013-04-26 | 2015-11-20 | 주식회사 아모센스 | 엘이디 패키지 및 그 제조 방법 |
| WO2023043140A1 (ko) * | 2021-09-14 | 2023-03-23 | 한국화학연구원 | 동박 적층판용 적층체, 이의 제조방법 및 미세 패턴 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3220417B1 (en) | Wiring circuit board, semiconductor device, wiring circuit board manufacturing method, and semiconductor device manufacturing method | |
| JP6049644B2 (ja) | Ｌｅｄ発光装置及びその製造方法 | |
| US10359181B2 (en) | Substrate for light emitting device and manufacturing method of substrate for light emitting device | |
| JP5322801B2 (ja) | 半導体発光装置及びその製造方法 | |
| US8664764B2 (en) | Semiconductor device including a core substrate and a semiconductor element | |
| JP5591343B2 (ja) | オプトエレクトロニクス素子及び該オプトエレクトロニクス素子の製造方法 | |
| US20110101392A1 (en) | Package substrate for optical element and method of manufacturing the same | |
| US9510450B2 (en) | Printed wiring board and method for manufacturing the same | |
| JP2017163027A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JPWO2014064871A1 (ja) | 発光装置およびその製造方法ならびに発光装置実装体 | |
| CN106663732A (zh) | 倒装芯片led封装 | |
| KR101265642B1 (ko) | 발광 소자 패키지 및 그 제조방법 | |
| JP2013143517A (ja) | 電子部品素子搭載用基板 | |
| JP4822980B2 (ja) | 電子部品搭載用基板および電子装置、ならびに電子装置の製造方法 | |
| JP4387160B2 (ja) | 発光素子収納用パッケージの製造方法 | |
| KR101098549B1 (ko) | Ｌｅｄ 기판 제조 방법 | |
| CN104465575A (zh) | 半导体封装及其制造方法 | |
| WO2015033700A1 (ja) | 発光装置用基板、発光装置、および発光装置用基板の製造方法 | |
| JP6327427B1 (ja) | 半導体素子搭載用基板及び半導体装置、並びに半導体素子搭載用基板の製造方法 | |
| KR20070095145A (ko) | 고온공정에 적합한 절연구조체 및 그 제조방법 | |
| JP6524526B2 (ja) | 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法 | |
| JP2011187911A (ja) | サイドパッケージ型プリント回路基板 | |
| CN106299077A (zh) | Led封装结构及其制作方法 | |
| KR20040098170A (ko) | 금속 칩스케일 반도체패키지 및 그 제조방법 | |
| JP2005353826A (ja) | セラミックパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20141202 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20151202 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20161202 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20171113 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20181112 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20191112 Year of fee payment: 9 |