KR20070095145A - 고온공정에 적합한 절연구조체 및 그 제조방법 - Google Patents

고온공정에 적합한 절연구조체 및 그 제조방법 Download PDF

Info

Publication number
KR20070095145A
KR20070095145A KR1020060025454A KR20060025454A KR20070095145A KR 20070095145 A KR20070095145 A KR 20070095145A KR 1020060025454 A KR1020060025454 A KR 1020060025454A KR 20060025454 A KR20060025454 A KR 20060025454A KR 20070095145 A KR20070095145 A KR 20070095145A
Authority
KR
South Korea
Prior art keywords
oxide layer
metal oxide
pattern
substrate
present
Prior art date
Application number
KR1020060025454A
Other languages
English (en)
Other versions
KR100764386B1 (ko
Inventor
이영기
최석문
신상현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060025454A priority Critical patent/KR100764386B1/ko
Priority to TW096108134A priority patent/TWI341018B/zh
Priority to US11/723,236 priority patent/US7998879B2/en
Priority to JP2007069924A priority patent/JP4959387B2/ja
Priority to CNB2007100872062A priority patent/CN100562212C/zh
Publication of KR20070095145A publication Critical patent/KR20070095145A/ko
Application granted granted Critical
Publication of KR100764386B1 publication Critical patent/KR100764386B1/ko
Priority to US13/177,276 priority patent/US20110260198A1/en
Priority to US14/555,186 priority patent/US9231167B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0542—Continuous temporary metal layer over metal pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

고온공정에 적합한 절연구조체 및 그 제조방법이 제공된다.
본 발명은, 적어도 그 일면에 소자의 전기적 연결을 위한 전도성 패턴이 형성된 기재; 그리고 상기 전도성 패턴상 소정의 위치에 양극산화법으로 형성된 Al,Ti 및 Mg로 이루어진 그룹 중 선택된 1종의 금속산화물층 패턴;을 포함하는 고온공정에 적합한 절연구조체와,
적어도 그 일면에 소자의 전기적 연결을 위한 전도성 패턴이 형성된 기재를 마련하는 공정; 상기 전도성 패턴이 형성된 기재상에 Al,Ti 및 Mg로 이루어진 그룹 중 선택된 1종의 금속을 PVD법으로 증착함으로써 금속 증착층을 형성하는 공정; 상기 금속 증착층을 양극산화법을 이용하여 산화시켜 금속산화물층을 형성하는 공정; 상기 금속산화물층상에 감광성 필름을 도포한후, 노광, 현상함으로써 소정의 감광성 필름 패턴을 형성하는 공정; 및 상기 감광성 필름 패턴이 형성된 기재 표면을 에칭처리하여 상기 금속산화물층을 제거함으로써 상기 전도성 패턴상에 소망하는 금속산화물층 패턴을 형성하는 공정;을 포함하는 고온공정에 적합한 절연구조체의 제조방법에 관한 것이다.
양극산화법, 절연층, WLP, 절연구조체

Description

고온공정에 적합한 절연구조체 및 그 제조방법{Insulation structure for high thermal condition and its manufacturing method}
도 1은 절연층으로 솔더 레지스터를 형성하는 종래의 절연 구조체의 제조 공정도이다.
도 2는 본 발명의 일실시예에 따른 절연 구조체의 개략도이다.
도 3(a-f)은 본 발명의 일실시예에 따른 절연 구조체의 제조공정도이다.
도 4는 본 발명의 절연구조체를 이용하여 WLP(Wafer Level Package)에서 cell간 전기적 연결을 보여주는 개략도이다.
도 5는 도 4의 연속적인 배열도이다.
도 6은 본 발명의 절연구조체를 이용하여 LED 전기적 연결의 연속적 배열을 나타내는 개략도이다.
본 발명은 고온공정에 적합한 절연구조체 및 그 제조방법에 관한 것으로, 보다 상세하게는, 종래의 에폭시 수지를 절연층으로 사용함이 없이 양극산화법을 이용하여 금속산화물을 절연층으로 이용함으로써 후속하여 고온공정에 부합할 수 있 는 절연구조체 및 그 제조방법에 관한 것이다.
현재 사용되는 여러 가지 기판 또는 그에 준하는 패키지를 또다른 기판 또는 패키지에 부착할 때, 솔더 페이스트 또는 도전성 페이스트, 열융착법을 이용하여 부착한다. 이때, 페이스트 또는 도전성 물질이 다른 전기적 성질을 갖는 부분과 전기적으로 연결되는 경우를 막기 위해 전기적 절연층(솔더 레지스트, 절연필름등)을 도전성 물질 표면 위에 형성하게 된다.
현재 기판 또는 패키지의 전기적 절연을 위해 빛에 반응하는 물질인 액상의 에폭시형 또는 필름을 이용하여 솔더 레지스터를 형성함이 보통이다. 이러한 솔더레지스터를 형성하는 통상적인 공정이 도 1에 나타나 있다. 도 1과 같이, 종래에는 그 양면에 소정의 전도성 패턴(3)을 갖는 기판(1)의 양면에 솔더 레지스터 형성용 수지(5)를 도포한다. 이후, 이러한 수지(5)를 노광, 현상하고, 경화시킴으로써 소망하는 솔더 레지스터 패턴을 형성할 수 있었다.
그러나 상기 절연재인 솔더 레지스터는 재료의 특성상 열에 약하며, 따라서 현재와 같이 패키지 제작에 요구되는 고온공정에서는 열적 변형에 의해 디라미네이션(delamination) 현상이 발생하며, 이는 기판의 신뢰성에 좋지않은 결과를 준다. 또한 일반 에폭시 계통의 물질은 열저항이 높아 열을 발생시키는 소자의 열방출에 적합하지도 않다.
따라서 본 발명은 상기 종래기술의 문제점을 해결하기 위한 것으로, 종래의 공정과는 달리 전기적 절연을 위하여 알루미늄과 같은 양극산화가 가능한 금속을 PVD법으로 증착한후, 이를 양극산화를 통하여 비전도성 물질로 변형하여 이를 절연층으로 이용함으로써 종래 고온 공정에서 야기되는 문제들을 해결할 수 있는 절연 구조체 및 그 제조방법을 제공함을 그 목적으로 한다.
상기 목적을 달성하기 위한 본 발명은,
적어도 그 일면에 소자의 전기적 연결을 위한 전도성 패턴이 형성된 기재; 그리고
상기 전도성 패턴상 소정의 위치에 양극산화법으로 형성된 Al,Ti 및 Mg로 이루어진 그룹 중 선택된 1종의 금속산화물층 패턴;을 포함하는 고온공정에 적합한 절연구조체에 관한 것이다.
또한 본 발명은,
적어도 그 일면에 소자의 전기적 연결을 위한 전도성 패턴이 형성된 기재를 마련하는 공정;
상기 전도성 패턴이 형성된 기재상에 Al,Ti 및 Mg로 이루어진 그룹 중 선택된 1종의 금속을 PVD법으로 증착함으로써 금속 증착층을 형성하는 공정;
상기 금속 증착층을 양극산화법을 이용하여 산화시켜 금속산화물층을 형성하는 공정;
상기 금속산화물층상에 감광성 필름을 도포한후, 노광, 현상함으로써 소정의 감광성 필름 패턴을 형성하는 공정; 및
상기 감광성 필름 패턴이 형성된 기재 표면을 에칭처리하여 상기 금속산화물층을 제거함으로써 상기 전도성 패턴상에 소망하는 금속산화물층 패턴을 형성하는 공정;을 포함하는 고온공정에 적합한 절연구조체의 제조방법에 관한 것이다.
이하, 첨부도면을 참조하여 본 발명을 상세히 설명한다.
도 2는 본 발명의 일실시예에 따른 절연구조체의 개략단면도이다. 도 2에 나타난 바와 같이, 본 발명의 절연구조체(10)는, 적어도 그 일면에 소자의 전기적인 연결을 위한 전도성 패턴(13)이 형성된 기재(11); 그리고 상기 전도성 패턴상의 소정의 위치에 양극산화법으로 형성된 Al, Ti 및 Mg로 이루어진 그룹 중 선택된 1종의 금속산화물층 패턴(15);을 포함하여 구성된다.
본 발명에서 상기 기재(11)는 그 양면에 전도성 패턴의 형성이 가능한 것을 말하며, 본 발명은 이의 구체적인 종류에 제한되는 것은 아니다. 예컨대, 상기 기재(11)는 에폭시 수지로 조성될 수 있으며, 또한 통상의 PCB내의 절연층 이거나 산화물로 이루어질 수도 있다. 또한 Si 등과 같은 금속기판일 수도 있다.
또한 본 발명에서 상기 소자의 전기적인 연결을 위한 전도성 패턴(13)은 통상 사용되고 있는 기판, 패키지, 또는 이와 유사한 역할을 하는 구조에서 전기적 연결을 하는 금속을 말하며, 본 발명은 이러한 금속의 구체적인 종류에 제한되지 않는다.
바람직하게는, 상기 전도성 패턴(13)을 Al, Ag, Cu, Pt, Au 및 Ni중 선택된 1종의 금속으로 형성하는 것이다. 그리고 본 발명에서 상기 소자는 파워칩 또는 LED 소자 중 하나인 것이 바람직하다.
또한, 본 발명의 절연구조체(10)는, 상기 전도성 패턴상 소정의 위치에 양극산화법으로 형성된 절연층인 금속산화물층 패턴(15);을 포함하여 구성된다. 이때, 상기 금속산화물층(15)은 Al, Ti 및 Mg로 이루어진 그룹 중 선택된 1종의 금속을 양극산화법을 이용하여 산화시켜 형성함이 바람직하다.
나아가, 본 발명의 절연구조체는 상기 금속산화물층 패턴(15)상에 형성된 상부 기판을 포함할 수 있다. 그리고 만일 상기 소자가 LED 소자면, 상기 상부 기판은 반사판(reflector)임이 바람직하다.
그리고 상기 상부 기판과 상기 산화물층 패턴(15)은 용융접착(eutectic bonding)으로 상호 부착되어 있음이 바람직하다. 보다 바람직하게는, 상기 용융접착으로 Au/Sn을 이용하는 것이다.
다음으로, 본 발명의 절연구조체의 제조방법을 설명하다.
도 3(a-f)은 본 발명의 일실시예에 따른 절연 구조체의 제조공정도다.
도 3(a)에 나타난 바와 같이, 본 발명에서는 먼저, 적어도 그 일면에 소자의 전기적인 연결을 위한 전도층 패턴(120)이 형성된 기재(110)를 마련한다. 상술한 바와 같이, 본 발명에서는 상기 기재(110)의 구체적인 종류에 제한되지 않으며, 적 어도 그 일면에 전도층 패턴이 형성될 수 있는 것이라면 모두 가능하다. 또한 상기 전도성 패턴(120)도 상술한 바와 같이 조성될 수 있다. 그리고 본 발명에서 상기 소자는 파워칩 또는 LED 소자 중 하나인 것이 바람직하다.
이어, 본 발명에서는 상기 전도성 패턴(120)이 형성된 기재상에 Al, Ti 및 Mg로 이루어진 그룹 중 선택된 1종의 금속을 PVD법으로 증착함으로써 금속 증착층을 형성한다. 이러한 금속들은 후속하는 공정에서 용이하게 양극 산화될 수 있다.
한편, 본 발명은 상기 PVD법의 종류, 그 구체적인 공정조건에 제한되는 것은 아니나, 바람직하게는 sputtering이나 evaporation법을 이용하여 상기 금속들을 증착하는 것이다.
다음으로, 본 발명에서는 상기 기재상의 금속 증착층을 통상의 양극산화법을 이용하여 산화시킴으로써 도 3(b)와 같이, 금속산화물층(130)으로 변화시킨다. 즉, 그 표면에 금속 증착층이 형성된 기재를 양극으로 하여 전해욕에 침적한후, 전해반응시키는 통상의 양극산화법을 이용하여 용이하게 금속산화물층(130)을 얻을 수 있다.
그리고 본 발명에서는 도 3(c)과 같이, 상기 금속산화물층(130) 상에 감광성 필름(150)을 도포한 후, 노광, 현상함으로써 도 3(d)과 같이, 소정의 감광성 필름 패턴(155)을 형성한다.
후속하여, 도 3(e)과 같이, 상기 감광성 필름 패턴(150')이 형성된 기재 표면을 에칭처리함으로써 상기 금속산화물층(130)을 제거한다. 본 발명에서는 이러한 에칭방법으로 통상의 화학적인 에칭법을 이용할 수 있으나, 이에 제한되는 것은 아니다.
이어, 본 발명에서는 도 3(f)과 같이, 상기 감광성 필름 패턴(150')를 제거함으로써, 상기 전도성 패턴(120) 상 소정의 위치에 형성된 금속산화물층 패턴(130')을 갖는 절연구조체(100)를 제조할 수 있다.
나아가, 본 발명에서는 본 발명의 절연구조체는 상기 금속산화물층 패턴(130')상에 도시되지 않은 상부 기판을 추가로 부착할 수 있다. 그리고 만일 상기 소자가 LED 소자면, 상기 상부 기판은 반사판(reflector)임이 바람직하다.
그리고 상기 상부 기판과 상기 산화물층 패턴(130')은 용융접착(eutectic bonding)으로 상호 부착함이 바람직하다. 보다 바람직하게는, Au/Sn을 이용하여 용융접착시키는 것이다.
상기와 같이 마련된 본 발명의 절연구조체는 고온에서 진행되는 WLP(wafer level package)에서 각 소자와 소자의 전기적 연결시 효과적인 절연을 제공할 수 있으며, 아울러, 절연층으로 에폭시 수지를 이용하던 종래기술에서 야기되던 문제들을 효과적으로 극복할 수 있다.
이하, 실시예를 통하여 본 발명을 상세히 설명한다.
(실시예 )
그 양면에 소정의 구리 전도성 패턴이 형성된 Si기판을 마련한 후, 그 표면에 Al을 sputtering하여 Al 증착층을 형성하였다. 이어, 상기 Al 증착층을 통상의 양극산화법을 이용하여 Al2O3 산화물층으로 변화시킨 후, 그 산화물층상에 감광성 필름을 도포하였다. 후속하여, 상기 감광성 필름을 노광, 현상하여 패턴을 형성한 후, 그 표면을 에칭함으로써 상기 전도성 패턴상에 Al2O3 산화물층 패턴을 형성하였다. 이어, 고온에서 진행되는 WLP(Wafer Level Package)에서 상기 제조된 절연층인 Al2O3 산화물층 패턴상에 Au/Sn 용융접착을 통하여 상부 기판을 부착하였다.
도 4는 본 발명의 절연구조체를 이용하여 고온에서 진행되는 WLP(Wafer Level Package)에서 소자간 전기적 연결을 보여주는 개략도이다. 도 4에 나타난 바와 같이, 도면부호 210은 WLP에서 소자가 형성 또는 실장 되는 베이스 웨이퍼이며, 220은 전도성 패턴, 230은 소자, 250은 Al2O3 산화물층 패턴, 270은 상부기판(즉, 상부 패키지를 위한 웨이퍼), 그리고 290은 용융접착을 위한 접합층을 나타낸다.
그런데 이러한 Wafer Level에서의 접합공정시, 소자 사이의 전기적 연결을 위해서는 상기 접합층(290)을 전기적 배선과 전기적으로 절연하는 층이 필요하다. 본 실시예에서는 절연층으로 Al2O3 산화물층(250)을 이용함으로써, 에폭시층을 절연 층으로 이용하는 종래의 WLP(wafer level package)에서 야기되던 용융접착시의 가스발생, 열변형등과 같은 문제를 효과적으로 해결할 수 있다.
도 5는 도 4의 연속적인 배열을 나타내는 그림이다.
한편, 도 6은 전도성 패턴상에 LED 소자(310)가 탑재된 경우로서, 이 경우에는 Al2O3 산화물층(330)상에 반사판(350)이 용융접착됨을 보이고 있다.
상술한 바와 같이, 본 발명은 바람직한 실시예를 통하여 상세히 설명되었지만, 본 발명은 이러한 실시예의 내용에 제한되는 것은 아니다. 본원이 속하는 기술분야에서 통상의 지식을 가진 자라면, 비록 실시예에 제시되지 않았지만 첨부된 청구항의 기재범위내에서 다양한 본원발명에 대한 모조나 개량이 가능하며, 이들 모두 본원발명의 기술적 범위에 속함은 너무나 자명하다 할 것이다.
상술한 바와 같이, 본 발명은 절연층으로 양극산화법으로 형성된 금속산화물층을 이용함으로써 종래의 에폭시 절연층을 사용할 때 야기되는 고온 또는 미세패턴 형성의 제약문제를 해결할 수 있다. 또한 종래 저온공정 대비 300℃ 이상의 공정도 가능하며, 절연층의 두께도 전기적 특성을 고려하여 충분히 조절가능하다. 아울러, 본 발명의 양극산화에 의한 금속산화물 절연층은 열전달 특성이 종래 대비 개선되어 열 발생소자의 열방출에도 유용한 효과가 있다.

Claims (11)

  1. 적어도 그 일면에 소자의 전기적 연결을 위한 전도성 패턴이 형성된 기재; 그리고
    상기 전도성 패턴상 소정의 위치에 양극산화법으로 형성된 Al,Ti 및 Mg로 이루어진 그룹 중 선택된 1종의 금속산화물층 패턴;을 포함하는 고온공정에 적합한 절연구조체.
  2. 제 1항에 있어서, 상기 소자는 파워칩 또는 LED 소자 중 하나인 것을 특징으로 하는 고온공정에 적합한 절연구조체.
  3. 제 1항에 있어서, 상기 금속산화물층 패턴상에 형성된 상부 기판을 추가로 포함하는 고온공정에 적합한 절연구조체.
  4. 제 3항에 있어서, 상기 상부 기판과 상기 금속산화물층 패턴은 Au/Sn 용융접착(eutectic bonding)으로 상호 부착되어 형성되어 있음을 특징으로 하는 고온공정에 적합한 절연구조체.
  5. 제 3항에 있어서, 상기 소자가 LED 소자이며, 상기 상부 기판은 반사판(reflector)인 것을 특징으로 하는 고온공정에 적합한 절연구조체.
  6. 제 1항에 있어서, 상기 기재는 Si기판인 것을 특징으로 하는 고온공정에 적합한 절연구조체.
  7. 적어도 그 일면에 소자의 전기적 연결을 위한 전도성 패턴이 형성된 기재를 마련하는 공정;
    상기 전도성 패턴이 형성된 기재상에 Al,Ti 및 Mg로 이루어진 그룹 중 선택된 1종의 금속을 PVD법으로 증착함으로써 금속 증착층을 형성하는 공정;
    상기 금속 증착층을 양극산화법을 이용하여 산화시켜 금속산화물층을 형성하는 공정;
    상기 금속산화물층상에 감광성 필름을 도포한후, 노광, 현상함으로써 소정의 감광성 필름 패턴을 형성하는 공정; 및
    상기 감광성 필름 패턴이 형성된 기재 표면을 에칭처리하여 상기 금속산화물층을 제거함으로써 상기 전도성 패턴상에 소망하는 금속산화물층 패턴을 형성하는 공정;을 포함하는 고온공정에 적합한 절연구조체의 제조방법.
  8. 제 7항에 있어서, 상기 PVD법은 sputtering과 evaporation 중 어느 하나인 것을 특징으로 하는 고온공정에 적합한 절연구조체의 제조방법.
  9. 제 7항에 있어서, 상기 금속산화물층 패턴상에 상부 기판을 추가로 부착하는 공정;을 추가로 포함하는 고온공정에 적합한 절연구조체의 제조방법.
  10. 제 9항에 있어서, 상기 상부 기판과 상기 금속산화물층 패턴은 Au/Sn 용융접착으로 부착됨을 특징으로 하는 고온공정에 적합한 절연구조체의 제조방법.
  11. 제 9항에 있어서, 상기 소자가 LED 소자이며, 상기 상부 기판은 반사판(reflector)임을 특징으로 하는 고온공정에 적합한 절연구조체의 제조방법.
KR1020060025454A 2006-03-20 2006-03-20 고온공정에 적합한 절연구조체 및 그 제조방법 KR100764386B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020060025454A KR100764386B1 (ko) 2006-03-20 2006-03-20 고온공정에 적합한 절연구조체 및 그 제조방법
TW096108134A TWI341018B (en) 2006-03-20 2007-03-09 Insulation structure for high temperature conditions and manufacturing method thereof
US11/723,236 US7998879B2 (en) 2006-03-20 2007-03-19 Insulation structure for high temperature conditions and manufacturing method thereof
JP2007069924A JP4959387B2 (ja) 2006-03-20 2007-03-19 絶縁構造体及びその製造方法
CNB2007100872062A CN100562212C (zh) 2006-03-20 2007-03-19 用于高温条件的绝缘结构及其制造方法
US13/177,276 US20110260198A1 (en) 2006-03-20 2011-07-06 Insulation structure for high temperature conditions and manufacturing method thereof
US14/555,186 US9231167B2 (en) 2006-03-20 2014-11-26 Insulation structure for high temperature conditions and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060025454A KR100764386B1 (ko) 2006-03-20 2006-03-20 고온공정에 적합한 절연구조체 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070095145A true KR20070095145A (ko) 2007-09-28
KR100764386B1 KR100764386B1 (ko) 2007-10-08

Family

ID=38516871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060025454A KR100764386B1 (ko) 2006-03-20 2006-03-20 고온공정에 적합한 절연구조체 및 그 제조방법

Country Status (5)

Country Link
US (3) US7998879B2 (ko)
JP (1) JP4959387B2 (ko)
KR (1) KR100764386B1 (ko)
CN (1) CN100562212C (ko)
TW (1) TWI341018B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3925874A1 (en) * 2020-06-10 2021-12-22 Goodrich Corporation Aircraft wheel torque bar spacer

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100917028B1 (ko) * 2007-12-26 2009-09-10 삼성전기주식회사 아노다이징을 이용한 금속 기판 및 이의 제조방법
KR101124102B1 (ko) * 2009-08-24 2012-03-21 삼성전기주식회사 발광 소자 패키지용 기판 및 이를 포함하는 발광 소자 패키지
KR101237668B1 (ko) 2011-08-10 2013-02-26 삼성전기주식회사 반도체 패키지 기판
CN109960438B (zh) * 2019-03-19 2021-04-23 京东方科技集团股份有限公司 基板及其制作方法、触控显示装置

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414543A (en) * 1992-08-24 1995-05-09 Samsung Electronics Co., Ltd. Method for manufacturing a multiple level liquid crystal display using alternating metal and metal oxide layers
JPH06120368A (ja) * 1992-10-08 1994-04-28 Shinko Electric Ind Co Ltd 半導体パッケージ及びこれを用いた半導体装置
JP3036324B2 (ja) * 1993-10-14 2000-04-24 松下電器産業株式会社 電子部品とその製造方法
JPH07193345A (ja) * 1993-12-27 1995-07-28 Casio Comput Co Ltd 配線基板
JPH07193344A (ja) * 1993-12-27 1995-07-28 Casio Comput Co Ltd 配線基板
KR100453015B1 (ko) 1994-07-04 2005-09-02 세이코 엡슨 가부시키가이샤 표면처리방법및그장치,기판의표면처리방법및기판의제조방법
DE69737086T2 (de) 1996-08-27 2007-05-16 Seiko Epson Corp. Trennverfahren, verfahren zur übertragung eines dünnfilmbauelements, und unter verwendung des übertragungsverfahrens hergestelltes flüssigkristall-anzeigebauelement
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
FR2810845B1 (fr) 2000-06-23 2002-08-23 Alstom Module de puissance a composants electroniques de puissance et procede de fabrication d'un tel module
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
JP2002174822A (ja) 2000-12-06 2002-06-21 Sharp Corp アクティブマトリクス基板の製造方法
JP3919594B2 (ja) 2001-05-10 2007-05-30 キヤノン株式会社 光電融合基板および電子機器
KR20040029301A (ko) 2001-08-22 2004-04-06 소니 가부시끼 가이샤 질화물 반도체소자 및 질화물 반도체소자의 제조방법
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR20030083452A (ko) * 2002-04-23 2003-10-30 서울반도체 주식회사 고휘도 발광 다이오드 및 그 제조 방법
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
JP4134770B2 (ja) * 2003-03-17 2008-08-20 カシオ計算機株式会社 半導体装置およびその製造方法
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
JP4556422B2 (ja) 2003-12-02 2010-10-06 パナソニック株式会社 電子部品およびその製造方法
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100601506B1 (ko) * 2004-08-24 2006-07-19 삼성전기주식회사 양극 산화에 의한 미세 회로패턴이 형성된 패키지 기판의제조 방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3925874A1 (en) * 2020-06-10 2021-12-22 Goodrich Corporation Aircraft wheel torque bar spacer
US11608162B2 (en) 2020-06-10 2023-03-21 Goodrich Corporation Aircraft wheel torque bar spacer

Also Published As

Publication number Publication date
TW200742016A (en) 2007-11-01
US9231167B2 (en) 2016-01-05
US20110260198A1 (en) 2011-10-27
JP4959387B2 (ja) 2012-06-20
JP2007258714A (ja) 2007-10-04
US7998879B2 (en) 2011-08-16
TWI341018B (en) 2011-04-21
KR100764386B1 (ko) 2007-10-08
CN101043791A (zh) 2007-09-26
CN100562212C (zh) 2009-11-18
US20150084089A1 (en) 2015-03-26
US20070215894A1 (en) 2007-09-20

Similar Documents

Publication Publication Date Title
US4993148A (en) Method of manufacturing a circuit board
US10354826B2 (en) Fuse in chip design
US5747222A (en) Multi-layered circuit substrate and manufacturing method thereof
US7955901B2 (en) Method for producing a power semiconductor module comprising surface-mountable flat external contacts
US9231167B2 (en) Insulation structure for high temperature conditions and manufacturing method thereof
JP5591343B2 (ja) オプトエレクトロニクス素子及び該オプトエレクトロニクス素子の製造方法
WO2000007419A1 (fr) Procede de production d'un substrat souple
KR20110056215A (ko) 고정밀 세라믹 기판 제조 방법
US6095397A (en) Solder deposit support
KR100860533B1 (ko) 금속 인쇄회로기판 제조방법
US20160099206A1 (en) Wafer level packaging of electronic device
JP2006519475A (ja) ケーシングのないモジュール上に直接に形成された自立コンタクト構造体
KR101098549B1 (ko) Ｌｅｄ 기판 제조 방법
JP4915548B2 (ja) 立体回路基板の製造方法
CN103515487A (zh) 制造应用于发光晶片的陶瓷封装基板
JPH02284426A (ja) 半導体装置の製造方法
KR20110055272A (ko) 솔더층이 증착된 인쇄회로기판 및 그 제조방법
JPH0360192A (ja) 銅配線セラミック基板および製造方法
JP3759686B2 (ja) チップの半田付け方法
JP2011100897A (ja) 回路基板の製造方法及び回路基板
JP2011096743A (ja) 回路基板の製造方法及び回路基板
JP2014072805A (ja) 電子部品実装用基板の製造方法
EP1077482A2 (en) Semiconductor contacting device
JP2002203875A (ja) 半導体装置用テープキャリア
JPH02114694A (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120702

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 12