JP2014072805A - 電子部品実装用基板の製造方法 - Google Patents

Abstract

【課題】電子部品実装用基板を安価に生産性良く製造することが可能な電子部品実装用基板の製造方法を提供する。
【解決手段】従来においては実装用端子６、貫通電極８、及び外部接続端子９と共に電解メッキ法により一度に形成していた、実装用端子６と貫通電極８とを繋ぐ接続用配線７を、蓋部材３を接合するための密着層１１と共に薄膜形成法により一度に形成する。この方法によれば、接続用配線７の厚さを独立して制御することができるため、接続用配線７の不要な厚膜化によるメッキ材料の無駄な消費を抑えることができ、更に、接続用配線７は密着層１１と同一工程内で一度に形成されるため、工数の増加を避けることができる。
【選択図】図１−３

Description

本発明は、電子部品実装用基板の製造方法に関するものである。

現在、小型の電子部品を基板に実装した状態で気密封止した電子デバイスが電子機器の分野で広く用いられている。図２は、電子デバイスの一例を示す（ａ）平面図及び（ｂ）断面図である。但し、（ａ）平面図では、電子デバイス内部の構成を分かり易くするため、一部を透かして見た状態としてある。ここに示す電子デバイスは、電子部品として圧電振動子１を用いた所謂圧電デバイスで、上部が開放された箱型の電子部品実装用基板２の内部に圧電振動子１が実装され、電子部品実装用基板２の上部に平板状の蓋部材３を接合することで圧電振動子１が気密封止されている。

電子部品実装用基板２は、例えば、アルミナなどの絶縁性材料で構成され、その中央には、圧電振動子１を収納するため凹部４が設けられており、更に、凹部４の長手方向一端側には、圧電振動子１を搭載するための段差部５が設けられている。段差部５の上面には、圧電振動子１を実装するための二つの実装用端子６が設けられ、凹部４の底面には、それら二つの実装用端子６とそれぞれ電気的に接続された二つの接続用配線７が設けられている。二つの接続用配線７は、凹部４の底部に設けられた二つの貫通電極８にそれぞれ電気的に接続され、更に、それら二つの貫通電極８は、電子部品実装用基板２の下面に設けられた二つの外部接続用端子９にそれぞれ電気的に接続されている。実装用端子６、接続用配線７、貫通電極８、及び外部接続用端子９は、例えば、電子部品実装用基板２の表面から順にＣｕ、Ｎｉ、Ｐｄ、Ａｕの積層膜で構成されている。

圧電振動子１は、電子部品実装用基板２の段差部５に設けられた実装用端子６の上に、導電性接着剤などを介して長手方向の一端部が固定されている。ここで、圧電振動子１の下には接続用配線７が位置することになるが、圧電振動子１と接続用配線７との間には、段差部５の上面と凹部４の底面との落差により隙間が生じているため、互いに接触することはない。

凹部４を取り囲む壁部１０の上面には、蓋部材３を接合するための密着層１１が設けられている。密着層１１は、例えば、電子部品実装用基板２の表面から順にＴｉ、Ｎｉ、Ａｕの積層膜で構成されている。

蓋部材３は、例えば、電子部品実装用基板２と同様のアルミナなどの絶縁性材料で構成され、電子部品実装用基板２の壁部１０の上面と接する領域には、接合層１２が設けられている。接合層１２は、例えば、蓋部材３の表面から順にＳｎ、Ａｕの積層膜で構成されている。蓋部材３は、その表面に設けられた接合層１２と、電子部品実装用基板の表面に設けられた密着層１１とを介して電子部品実装用基板２に接合されている。

図３−１、図３−２、図３−３、図３−４は、図２に示す電子デバイスの製造方法を示す断面図である。図２に示した電子デバイスは、例えば、以下の手順により製造される。

図３−１（ａ）：アルミナなどの絶縁性材料で構成された平板状の基板２１を準備する。

図３−１（ｂ）：基板２１の上面全体にフォトレジスト材料を均一に塗布し、露光及び現像を行うことで、蓋部材３の接合予定領域にレジスト層２２を形成し、続いて、このレジスト層２２をマスクとして露出領域の基板２１を一定量エッチングすることで、基板２１に所定の深さの凹部２３を形成する。エッチングには、例えば、ドライエッチングを用いることができる。

図３−１（ｃ）：前工程で使用したレジスト層２２を除去した後、基板２１の上面全体にフォトレジスト材料を均一に塗布し、露光及び現像を行うことで、蓋部材３の接合予定領域と、圧電振動子１を搭載する段差部５の形成予定領域に、レジスト層２４を形成し、続いて、このレジスト層２４をマスクとして露出領域の基板２１を一定量エッチングすることで、基板２１に凹部４と段差部５を形成する。エッチングには、例えば、ドライエッチングを用いることができる。

図３−１（ｄ）：前工程で使用したレジスト層２４を除去した後、基板２１の上面全体にフォトレジスト材料を均一に塗布し、露光及び現像を行うことで、貫通電極８の形成予定領域を除く領域にレジスト層２５を形成し、続いて、このレジスト層２５をマスクとして露出領域の基板２１を貫通するまでエッチングすることで、基板２１に貫通孔２６を形成する。エッチングには、例えば、ドライエッチングを用いることができる。

図３−２（ｅ）：前工程で使用したレジスト層２５を除去した後、貫通孔２６の内面を含む基板２１の表面全体にＣｕで構成される電解メッキ用のシード層２７を形成する。シード層２７の形成には、スパッタリング法、真空蒸着法、ＣＶＤ法などを用いることができる。

図３−２（ｆ）：基板２１の表面全体にフォトレジスト材料を均一に塗布し、露光及び現像を行うことで、実装用端子６、接続用配線７、貫通電極８、及び外部接続用端子９の形成予定領域を除く領域にレジスト層２８を形成する。

図３−２（ｇ）：レジスト層２８をマスクとして露出領域のシード層２７の表面に電解メッキ法を用いてメッキ層２９を一定の厚さに形成する。ここで、メッキ層２９はＮｉ、Ｐｄ、Ａｕの積層膜で構成されるため、材料に応じてメッキ液の種類を変え、同様の工程を繰り返し行うことで、各層を順番に形成する。尚、メッキ層２９を部分的に厚くする場合には、レジスト層２８を一旦除去してから別のパターンのレジスト層を新たに形成した上で、電解メッキを行う。

図３−２（ｈ）：前工程で使用したレジスト層２８を除去してメッキ層２９とシード層２７を露出させる。

図３−３（ｉ）：露出領域のシード層２８のみを選択的にエッチングして全て除去する。シード層２８はＣｕで構成されているのに対し、メッキ層２９の表層はＡｕで構成されていることから、エッチャントを適宜選択することで、シード層２８のみを選択的にエッチングすることができる。エッチングには、例えば、ウェットエッチングを用いることができる。その結果、露出領域のシード層２８が全て除去された時点でメッキ層２９が形成された領域のみが残された状態となり、その部分が実装用端子６、接続用配線７、貫通電極８、及び外部接続用端子９として形成される。

尚、仮にシード層２７とメッキ層２９の表層が同じ材料で構成されている場合には、上述のようにシード層２７のみを選択的にエッチングすることはできないが、メッキ層２９はシード層２７よりも厚いため、共にエッチングされたとしてもシード層２７が消滅した時点ではメッキ層２９の一部が残された状態となり、その残された一部が実装用端子６、接続用配線７、貫通電極８、及び外部接続用端子９として形成されることになる。

図３−３（ｊ）：基板２１の上面全体に密着層用の金属層３０を形成する。密着層１１はＴｉ、Ｎｉ、Ａｕの積層膜で構成されるため、材料を変えて同様の工程を繰り返し行うことで、各層を順番に形成する。金属層３０の形成には、スパッタリング法、真空蒸着法、ＣＶＤ法などを用いることができる。

図３−３（ｋ）：基板２１の表面全体又は上下面全体にフォトレジスト材料を均一に塗布し、露光及び現像を行うことで、蓋部材３の接合予定領域と、基板２１の下面全体に、レジスト層３１を形成する。

図３−３（ｌ）：レジスト層３１をマスクとして露出領域の金属層３０をエッチングにより除去し、密着層１１を形成する。エッチングには、例えば、ウェットエッチングを用いることができる。

図３−４（ｍ）：前工程で使用したレジスト層３１を除去する。これにより、電子部品実装用基板３２が完成する。

図３−４（ｎ）：実装用端子６の上に導電性接着剤等を介して圧電振動子１の長手方向一端部を固定する。

図３−４（ｏ）：予め表面にＳｎ、Ａｕの積層膜で構成される接合層１２が形成された蓋部材３を、接合層１２が密着層１１と接するように電子部品実装用基板３２の上端部に載置する。

図３−４（ｐ）：真空中において接合層１２と密着層１１の少なくとも一部を加熱等により共晶化させ、蓋部材３を電子部品実装用基板３２に接合する。これにより、圧電振動子１が電子部品実装用基板３２と蓋部材３とで囲まれた空間内に気密封止された電子デバイスが完成する。（例えば、特許文献１参照）

特開２０１０−２２５７０６

電子部品実装用基板の凹部底面にある接続用配線７は、実装用端子６と貫通電極８とを電気的に接続するだけの役割を果たすものであるため、強度等の観点からある程度の厚さが求められる実装用端子６や外部接続端子９に比べて、一般的にそれ程大きな厚さは必要とされない。しかし、接続用配線７は、電解メッキ法を用いて実装用端子６や外部接続用端子９と共に形成されるため、必然的にそれらと同等の厚さとなり、接続用配線７が必要以上に厚くなった分、メッキ材料が無駄に消費されることとなり、製造コストが増加するという問題がある。

また一方では、電子部品実装用基板をできるだけ少ない工数で製造するということは、生産性及び製造コストの観点から当然考慮されるべきことである。

本発明は、以上の点に鑑みて成されたものであり、電子部品実装用基板を安価に生産性良く製造することが可能な電子部品実装用基板の製造方法を提供することを目的とする。

電子部品を実装するための実装用端子と、当該実装用端子と電気的に接続された接続用配線と、当該接続用配線と電気的に接続された貫通電極と、当該貫通電極と電気的に接続された外部接続用端子と、蓋部材を接合するための密着層とを備えた電子部品実装用基板の製造方法であって、基板に貫通孔を形成する第一の工程と、メッキ法を用いて、前記貫通孔の内部に貫通電極を形成すると同時に前記基板の表面に前記実装用端子及び前記外部接続用端子を形成する第二の工程と、薄膜形成法を用いて、前記基板の表面に前記密着層を形成すると同時に前記接続用配線を形成する第三の工程と、を有する電子部品実装用基板の製造方法とする。

前記第三の工程は、前記実装用端子の表面と前記接続用配線の形成予定領域を含む前記基板の表面に、薄膜形成法により金属層を形成する工程と、前記金属層の表面のうち前記接続用配線及び前記密着層の形成予定領域に、レジスト層を形成する工程と、前記レジスト層をマスクとして露出領域の前記金属層をエッチングにより除去し、前記接続用配線と前記密着層を同時に形成する工程と、を有する電子部品実装用基板の製造方法とすることができる。

前記接続用配線の一部を前記実装用端子の上面に重ねて形成する電子部品実装用基板の製造方法とすることができる。

前記メッキ法は、電解メッキ法である電子部品実装用基板の製造方法とすることができる。

前記第二の工程は、前記貫通孔の内面を含む前記基板の表面に電解メッキ用のシード層を形成する工程と、前記シード層の表面のうち前記貫通電極、前記実装用端子、及び前記外部接続用端子の形成予定領域を除く領域にレジスト層を形成する工程と、前記レジスト層をマスクとして露出領域の前記シード層の表面に電解メッキ法によりメッキ層を形成する工程と、前記レジスト層を除去し、前記シード層を露出させる工程と、露出した前記シード層を除去し、前記貫通電極、前記実装用端子、及び前記外部接続用端子を同時に形成する工程と、を有する電子部品実装用基板の製造方法とすることができる。

本発明によれば、工数を増加させることなく、メッキ材料の無駄な消費を抑えることができるため、電子部品実装用基板を安価に生産性良く製造することができる。

本発明による電子部品実装用基板の製造方法を示す断面図 本発明による電子部品実装用基板の製造方法を示す断面図 本発明による電子部品実装用基板の製造方法を示す断面図 本発明による電子部品実装用基板の製造方法を示す断面図 電子デバイスの一例を示す（ａ）平面図及び（ｂ）断面図 従来技術による電子デバイスの製造方法を示す断面図 従来技術による電子デバイスの製造方法を示す断面図 従来技術による電子デバイスの製造方法を示す断面図 従来技術による電子デバイスの製造方法を示す断面図

図１−１、図１−２、図１−３、図１−４は、本発明による電子部品実装用基板の製造方法を示す断面図である。以下、本発明による電子部品実装用基板の製造方法を工程順に説明する。

図１−１（ａ）：アルミナなどの絶縁性材料で構成された平板状の基板４１を準備する。

図１−１（ｂ）：基板４１の上面全体にフォトレジスト材料を均一に塗布し、露光及び現像を行うことで、蓋部材３の接合予定領域にレジスト層４２を形成し、続いて、このレジスト層４２をマスクとして露出領域の基板４１を一定量エッチングすることで、基板４１に所定の深さの凹部４３を形成する。エッチングには、例えば、ドライエッチングを用いることができる。

図１−１（ｃ）：前工程で使用したレジスト層４２を除去した後、基板４１の上面全体にフォトレジスト材料を均一に塗布し、露光及び現像を行うことで、貫通電極８の形成予定領域を除く領域にレジスト層４４を形成し、続いて、このレジスト層４４をマスクとして露出領域の基板４１を貫通するまでエッチングすることで、基板４１に貫通孔４５を形成する。エッチングには、例えば、ドライエッチングを用いることができる。

図１−１（ｄ）：前工程で使用したレジスト層４４を除去した後、貫通孔４５の内面を含む基板４１の表面全体にＣｕで構成される電解メッキ用のシード層４６を形成する。シード層４６の形成には、スパッタリング法、真空蒸着法、ＣＶＤ法などを用いることができる。

図１−２（ｅ）：基板４１の表面全体にフォトレジスト材料を均一に塗布し、露光及び現像を行うことで、実装用端子６、貫通電極８、及び外部接続用端子９の形成予定領域を除く領域にレジスト層４７を形成する。

図１−２（ｆ）：レジスト層４７をマスクとして露出領域のシード層４６の表面に電解メッキ法を用いてメッキ層４８を一定の厚さに形成する。ここで、メッキ層４８はＮｉ、Ｐｄ、Ａｕの積層膜で構成されるため、材料に応じてメッキ液の種類を変え、同様の工程を繰り返し行うことで、各層を順番に形成する。尚、メッキ層４８を部分的に厚くする場合には、レジスト層４７を一旦除去してから別のパターンのレジスト層を新たに形成した上で、電解メッキを行う。

メッキ層４８はＮｉ、Ｐｄ、Ａｕで構成される積層膜に限らず、一般的にそれらより安価とされるＣｕで少なくとも一部の層を構成すれば、より低コスト化に貢献することができる。その場合、メッキ層４８は、例えば、実装用端子６と貫通電極８についてはＣｕのみの単層膜とし、外部接続用端子９については基板４１の表面から順にＣｕ、Ｎｉ、Ｐｄ、Ａｕの積層膜とすることができる。尚、後者のＣｕ、Ｎｉ、Ｐｄ、Ａｕの積層膜については、総膜厚のうち安価なＣｕの膜厚が占める割合をできるだけ大きくするのが、材料費削減の観点からは好ましい。

図１−２（ｇ）：前工程で使用したレジスト層４７を除去してメッキ層４８とシード層４６を露出させる。

図１−２（ｈ）：露出領域のシード層４６のみを選択的にエッチングして全て除去する。シード層４６はＣｕで構成されているのに対し、メッキ層４８の表層はＡｕで構成されていることから、エッチャントを適宜選択することで、シード層４６のみを選択的にエッチングすることができる。エッチングには、例えば、ウェットエッチングを用いることができる。その結果、露出領域のシード層４６が全て除去された時点でメッキ層４８が形成された領域のみが残された状態となり、その部分が実装用端子６、貫通電極８、及び外部接続用端子９として形成される。

尚、仮にシード層４６とメッキ層４８の表層が同じ材料で構成されている場合には、上述のようにシード層４６のみを選択的にエッチングすることはできないが、メッキ層４８はシード層４６よりも厚いため、共にエッチングされたとしてもシード層４６が消滅した時点ではメッキ層４８の一部が残された状態となり、その残された一部が実装用端子６、貫通電極８、及び外部接続用端子９として形成されることになる。

図１−３（ｉ）：基板４１の上面全体に密着層用の金属層４９を形成する。密着層４９はＴｉ、Ｎｉ、Ａｕの積層膜で構成されるため、材料を変えて同様の工程を繰り返し行うことで、各層を順番に形成する。金属層４９の形成には、スパッタリング法、真空蒸着法、ＣＶＤ法などを用いることができる。

図１−３（ｊ）：基板４１の表面全体又は上下面全体にフォトレジスト材料を均一に塗布し、露光及び現像を行うことで、蓋部材３の接合予定領域、実装用端子６の上面に対応する領域、接続用配線７の形成予定領域、及び基板４１の下面全体に、レジスト層５０を形成する。

図１−３（ｋ）：レジスト層５０をマスクとして露出領域の金属層４９をエッチングにより除去する。エッチングには、例えば、ウェットエッチングを用いることができる。これにより、基板４１の上端面に密着層１１が形成されると同時に、実装用端子６と貫通電極８との間に両者を繋ぐ接続用配線７が形成される。接続用配線７の厚さは密着層１１の厚さで決まることになるが、一般的に密着層１１の厚さは実装用端子６の厚さに比べて小さいため、接続用配線７の厚さも必然的に実装用端子６の厚さより小さくなる。尚、密着層１１の厚さは、密着層１１としての本来の役割と、接続用配線７としての役割とを考慮して適宜選択すれば良い。

また、この実施例では、接続用配線７をその一端が実装用端子６の上面を覆うように形成しているが、こうすることにより、実装用端子６の厚さが接続用配線７の厚さの分だけ増加し、実装用端子６と接続用配線７との落差、即ち圧電振動子１と接続用配線７との隙間をより広げることができるだけでなく、実装用端子６と接続用配線７とを確実に接続することができる。但し、必ずしもそのようにする必要はない。

図１−３（ｌ）：前工程で使用したレジスト層５０を除去する。これにより、電子部品実装用基板５１が完成する。

図１−４（ｍ）：実装用端子６の上に導電性接着剤等を介して圧電振動子１の長手方向一端部を固定する。

図１−４（ｎ）：予め表面にＳｎ、Ａｕの積層膜で構成される接合層１２が形成された蓋部材３を、接合層１２が密着層１１と接するように電子部品実装用基板５１の上端部に載置する。

図１−４（ｏ）：真空中において接合層１２と密着層１１の少なくとも一部を加熱等により共晶化させ、蓋部材３を電子部品実装用基板５１に接合する。これにより、圧電振動子１が電子部品実装用基板５１と蓋部材３とで囲まれた空間内に気密封止された電子デバイスが完成する。

以上のように、本発明による製造方法では、従来においては実装用端子６、貫通電極８、及び外部接続端子９と共に電解メッキ法を用いて一度に形成していた接続用配線７を、蓋部材３を接合するための密着層１１と共に薄膜形成法を用いて一度に形成するようにしているため、接続用配線７の不要な厚膜化による製造コスト（メッキ材料費）の増加を防止することができると共に、工数の増加による製造コストの増加と生産性の低下を避けることができる。

また、本発明による製造方法では、実装用端子６と接続用配線７の厚さを独立して制御することができるため、実装用端子６の上に実装される電子部品と、その下に位置する接続用配線７との隙間を容易に作り出すことができる。このことにより、電子部品実装用基板には、以上の実施例で示されるように電子部品を搭載するための段差部５は必ずしも設ける必要がなくなるため、段差部５を形成する分の工数や製造コストを削減することができる。但し、電子部品を搭載するための段差部は必ずしも省略しなければならないというわけではなく、本発明による製造方法は、段差部を形成する場合にも有効である。

以上の実施例では、１つの電子部品実装用基板を製造する場合について説明したが、集合基板を用いて複数の電子部品実装用基板を一度に形成することも可能である。

本発明において使用するメッキ法は、実施例で示した電解メッキ法に限らず、本発明の趣旨を逸脱しない範囲では、他のメッキ法を用いても構わない。

電子部品実装用基板の形状は、上部が開放された箱型に限らず、平板状などであっても構わない。この場合、以上の実施例においては、基板４１に凹部４３を形成するための図１−１（ｂ）の工程は省略することができる。また、電子部品実装用基板が平板状である場合、蓋部材３は上部が開放された箱型とすることができる。

電子部品実装用基板を構成する材料は、絶縁性材料に限るものではなく、例えば、シリコンなどの半導体材料や金属材料などであっても良い。尚、その場合には、基板表面と実装用端子等との間に短絡を防止するための絶縁層を形成することとなる。

電子部品実装用基板に実装される電子部品は、圧電振動子に限らず、その他種々のものが対象となる。

１ 圧電振動子
２ 電子部品実装用基板
３ 蓋部材
４ 凹部
５ 段差部
６ 実装用端子
７ 接続用配線
８ 貫通電極
９ 外部接続用端子
１０ 壁部
１１ 密着層
１２ 接合層
２１ 基板
２２ レジスト層
２３ 凹部
２４ レジスト層
２５ レジスト層
２６ 貫通孔
２７ シード層
２８ レジスト層
２９ メッキ層
３０ 金属層
３１ レジスト層
３２ 電子部品実装用基板
４１ 基板
４２ レジスト層
４３ 凹部
４４ レジスト層
４５ 貫通孔
４６ シード層
４７ レジスト層
４８ メッキ層
４９ 金属層
５０ レジスト層
５１ 電子部品実装用基板

Claims (5)

1. 電子部品を実装するための実装用端子と、当該実装用端子と電気的に接続された接続用配線と、当該接続用配線と電気的に接続された貫通電極と、当該貫通電極と電気的に接続された外部接続用端子と、蓋部材を接合するための密着層とを備えた電子部品実装用基板の製造方法であって、
   基板に貫通孔を形成する第一の工程と、
   メッキ法を用いて、前記貫通孔の内部に貫通電極を形成すると同時に前記基板の表面に前記実装用端子及び前記外部接続用端子を形成する第二の工程と、
   薄膜形成法を用いて、前記基板の表面に前記密着層を形成すると同時に前記接続用配線を形成する第三の工程と、
   を有することを特徴とする電子部品実装用基板の製造方法。
2. 前記第三の工程は、前記実装用端子の表面と前記接続用配線の形成予定領域を含む前記基板の表面に、薄膜形成法により金属層を形成する工程と、
   前記金属層の表面のうち前記接続用配線及び前記密着層の形成予定領域に、レジスト層を形成する工程と、
   前記レジスト層をマスクとして露出領域の前記金属層をエッチングにより除去し、前記接続用配線と前記密着層を同時に形成する工程と、
   を有することを特徴とする請求項１に記載の電子部品実装用基板の製造方法。
3. 前記接続用配線の一部を前記実装用端子の上面に重ねて形成することを特徴とする請求項２に記載の電子部品実装用基板の製造方法。
4. 前記メッキ法は、電解メッキ法であることを特徴とする請求項１〜３の何れか一つに記載の電子部品実装用基板の製造方法。
5. 前記第二の工程は、
   前記貫通孔の内面を含む前記基板の表面に電解メッキ用のシード層を形成する工程と、
   前記シード層の表面のうち前記貫通電極、前記実装用端子、及び前記外部接続用端子の形成予定領域を除く領域にレジスト層を形成する工程と、
   前記レジスト層をマスクとして露出領域の前記シード層の表面に電解メッキ法によりメッキ層を形成する工程と、
   前記レジスト層を除去し、前記シード層を露出させる工程と、
   露出した前記シード層を除去し、前記貫通電極、前記実装用端子、及び前記外部接続用端子を同時に形成する工程と、
   を有することを特徴とする請求項４に記載の電子部品実装用基板の製造方法。

Images