JP2017022223A - 貫通電極基板、貫通電極基板の製造方法、貫通電極基板を用いたインターポーザ及び半導体装置 - Google Patents

貫通電極基板、貫通電極基板の製造方法、貫通電極基板を用いたインターポーザ及び半導体装置 Download PDF

Info

Publication number
JP2017022223A
JP2017022223A JP2015137520A JP2015137520A JP2017022223A JP 2017022223 A JP2017022223 A JP 2017022223A JP 2015137520 A JP2015137520 A JP 2015137520A JP 2015137520 A JP2015137520 A JP 2015137520A JP 2017022223 A JP2017022223 A JP 2017022223A
Authority
JP
Japan
Prior art keywords
substrate
recess
electrode substrate
electrode
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015137520A
Other languages
English (en)
Other versions
JP6690142B2 (ja
Inventor
浅野　雅朗
Masaaki Asano
雅朗 浅野
宏 馬渡
Hiroshi Mawatari
宏 馬渡
崇史 岡村
Takashi Okamura
崇史 岡村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2015137520A priority Critical patent/JP6690142B2/ja
Publication of JP2017022223A publication Critical patent/JP2017022223A/ja
Application granted granted Critical
Publication of JP6690142B2 publication Critical patent/JP6690142B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】貫通孔の側壁に導通が十分にとれる導電層を形成しつつ、集積回路やチップを実装することができるのに十分な剛性を有する貫通電極基板を提供する。
【解決手段】本発明の一実施形態に係る貫通電極基板は、第１の面に設けられた第１の凹部と、前記第１の凹部の底部と前記第１の面と反対の面である第２の面とを貫通する貫通孔と、を有する基板と、前記第１の凹部側と前記第２の面側と前記貫通孔の少なくとも側壁とに配置された導電層と、を備える。
【選択図】図１

Description

本発明は、貫通電極基板並びに貫通電極基板を用いたインターポーザ及び半導体装置に関する。本発明は、特に、凹部を有する基板の当該凹部に貫通電極を有する貫通電極基板並びに貫通電極基板を用いたインターポーザ及び半導体装置に関する。
近年、集積回路の高性能化に伴い、集積回路はより微細化・複雑化している。このような集積回路には、回路動作のために必要な電源やロジック信号を外部装置（チップ）から入力するための接続端子が配置されている。しかしながら、集積回路の微細化・複雑化によって集積回路上の接続端子は非常に狭いピッチで配置されており、チップの接続端子のピッチと比較して数倍から数十倍程度小さい。
上記のように、各々の接続端子のピッチが異なる集積回路とチップとを接続する場合に、接続端子のピッチサイズを変換するための仲介基板となるインターポーザが用いられる。インターポーザでは、基板の一方の面に配置された配線には集積回路が実装され、他方の面に配置された配線にはチップが実装され、基板の両面にそれぞれ配置された配線同士は当該基板を貫通する貫通電極によって接続されている。インターポーザとしては、シリコン基板を使用した貫通電極基板であるＴＳＶ（Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ Ｖｉａ）やガラス基板を使用した貫通電極基板であるＴＧＶ（Ｔｈｒｏｕｇｈ―Ｇｌａｓｓ Ｖｉａ）が開発されている。
貫通電極を形成する方法としては、従来、基板の片側に物理蒸着法により銅などのシード層を形成し、この基板を、銅めっき液が供給された銅めっき槽に浸漬して銅めっき液に接触させ、シード層を陽極に接続して貫通孔内に銅をボトムアップ式に充填するというボトムアップ式充電方法がある（例えば、特許文献１、２、３）。しかしながら、ボトムアップ型充電方法では、孔全体を充電めっきしなければならないため、貫通電極を形成する時間が長くなってしまうとともに、銅などの金属の充電量が多いためコストが増加してしまうという問題がある。
そこで、孔全体を充電めっきするのではなく、孔の側壁のみをめっき形成する所謂コンフォーマルめっき形成が提案されている（例えば、特許文献４）。コンフォーマルにめっきを形成する方法として、斜め蒸着法がある。斜め蒸着法とは、蒸着源から飛来する蒸着材料が、成膜対象となる基板の表面の垂線に対して傾斜した方向から基板の表面に到達するように設定された蒸着方法である。しかしながら、斜め蒸着法では、蒸着材料の使用効率が悪いため、ボトムアップ式充電方法の問題であるコストが高いという問題を解決することはできない。また、斜め蒸着法では、シード層の形成時間が長いという、ボトムアップ式充電方法と同様の問題がある。
そこで、スパッタ法を用いることが考えられる。スパッタ法とは、例えば、アルゴンイオンをターゲットと呼ばれる銅などの金属のインゴットにぶつけて、その衝撃で銅などの金属原子をはじき出し、基板に蒸着させ薄膜を形成する方法である。しかしながら、スパッタ法では、蒸着させる金属原子の基板への進入角度がランダムであるため、貫通孔の入り口付近にシード層を形成することができても、貫通孔の側壁のうち、入り口から離れた部分には、シード層を形成することができない。
そこで、貫通孔の孔径を大きくして、貫通孔の側壁のうち、入り口から離れた部分にも、金属原子を蒸着させることが考えられる。しかしながら、前述のように、集積回路の微細化・複雑化が進むと、集積回路上の接続端子は非常に狭いピッチで配置される。貫通孔の孔径を大きくすると、隣り合うピッチ間の幅が狭くなってしまうことから、貫通孔の孔径を大きくするには限界がある。
特開２００６−１４７９７１号公報 特開２００７−００５４０２号公報 特開２００９−２３８９５７号公報 特開２００７−０６７３４１号公報
そこで、貫通孔の孔径を大きくするのではなく、基板の厚さを薄くする方法が考えられる。この方法であれば、スパッタ法を用いても、貫通孔の側壁に金属原子を蒸着させて、シード層を形成することが可能となる。しかしながら、前述のとおり、基板には集積回路やチップが実装されるため、基板が反ることによって、平面性がなくなると、集積回路やチップを実装することができない。そのため、基板には、剛性が必要となる。したがって、基板の厚さを薄くすることにも限界がある。
本発明は、上記のような従来技術に伴う課題を解決しようとするものであって、その目的とするところは、貫通孔の側壁に導通が十分にとれる導電層を形成しつつ、集積回路やチップを実装することができるのに十分な剛性を有する貫通電極基板を提供するところにある。
本実施形態によれば、第１の面に設けられた第１の凹部と、前記第１の凹部の底部と前記第１の面と反対の面である第２の面とを貫通する貫通孔と、を有する基板と、前記第１の凹部側と前記第２の面側と前記貫通孔の少なくとも側壁とに配置された導電層と、を備える、貫通電極基板が提供される。
本実施形態によれば、貫通孔の側壁に導通が十分にとれる導電層を形成しつつ、集積回路やチップを実装することができるのに十分な剛性を有する貫通電極基板を提供することができる。
別の好ましい態様において、前記第２の面は、第２の凹部を有し、前記貫通孔は、前記第１の凹部の底部と前記第２の凹部の底部とを貫通することを特徴とする貫通電極基板であってもよい。
本実施形態によれば、貫通孔の側壁に導通が十分にとれる導電層を形成しつつ、集積回路やチップを実装することができるのに十分な剛性を有する貫通電極基板を提供することができる。
別の好ましい態様において、前記第１の凹部の底部と前記第２の凹部の底部とは、平面視において一方向にずれていることを特徴とする貫通電極基板であってもよい。
本実施形態によれば、貫通孔の側壁に導通が十分にとれる導電層を形成しつつ、集積回路やチップを実装することができるのに十分な剛性を有する貫通電極基板を提供することができる。また、本実施形態によれば、より強い剛性を有する貫通電極基板を提供することができる。
別の好ましい態様において、前記第１の凹部の底部の外周と前記第２の凹部の底部の外周とが異なることを特徴とする貫通電極基板であってもよい。
本実施形態によれば、貫通孔の側壁に導通が十分にとれる導電層を形成しつつ、集積回路やチップを実装することができるのに十分な剛性を有する貫通電極基板を提供することができる。また、本実施形態によれば、凹部の底部の外周がより長い方の凹部に何らかの素子（フォトダイオード、加速度センサ、ジャイロセンサ、圧力センサ、イメージセンサ、その他センサ素子など）を搭載する場合、素子を搭載することがより容易になる。
別の好ましい態様において、前記基板は、前記第１の面に第３の凹部をさらに含み、前記貫通孔は、前記第３の凹部と前記第２の凹部とを貫通することを特徴とする貫通電極基板であってもよい。
本実施形態によれば、貫通孔の側壁に導通が十分にとれる導電層を形成しつつ、集積回路やチップを実装することができるのに十分な剛性を有する貫通電極基板を提供することができる。
別の好ましい態様において、前記基板は、前記第１の凹部上に前記導電層とは独立した配線層をさらに含むことを特徴とする貫通電極基板であってもよい。
本実施形態によれば、貫通孔の側壁に導通が十分にとれる導電層を形成しつつ、集積回路やチップを実装することができるのに十分な剛性を有する貫通電極基板を提供することができる。また、配線層を凹部に設けることにより、配線パターンを柔軟に形成できる。
別の好ましい態様において、前記基板は、前記第２の凹部上に前記導電層とは独立した配線層をさらに含むことを特徴とする貫通電極基板であってもよい。
本実施形態によれば、貫通孔の側壁に導通が十分にとれる導電層を形成しつつ、集積回路やチップを実装することができるのに十分な剛性を有する貫通電極基板を提供することができる。また、配線層を凹部に設けることにより、配線パターンを柔軟に形成できる。
別の好ましい態様において、前記貫通電極基板と、前記貫通電極基板の前記第１の凹部側に配置された前記導電層に接続された第１配線構造体と、前記貫通電極基板の前記第２の面側に配置された前記導電層に接続された第２配線構造体と、を有することを特徴とするインターポーザが提供される。
本実施形態によれば、貫通孔の側壁に導通が十分にとれる導電層を形成しつつ、集積回路やチップを実装することができるのに十分な剛性を有する貫通電極基板を含むインターポーザを提供することができる。
別の好ましい態様において、前記貫通電極基板と、前記貫通電極基板に並んで配置された他の基板またはチップを有することを特徴とする半導体装置が提供される。
本実施形態によれば、貫通孔の側壁に導通が十分にとれる導電層を形成しつつ、集積回路やチップを実装することができるのに十分な剛性を有する貫通電極基板を含む半導体装置を提供することができる。
別の好ましい態様において、前記貫通電極基板と、前記貫通電極基板に並んで配置された他の基板またはチップを有する半導体装置であって、前記他の基板またはチップの一部は、前記貫通電極基板の前記第１の凹部に配置されることを特徴とする半導体装置が提供される。
本実施形態によれば、貫通孔の側壁に導通が十分にとれる導電層を形成しつつ、集積回路やチップを実装することができるのに十分な剛性を有する貫通電極基板を含む半導体装置を提供することができる。また、他の基板またはチップの一部が、貫通電極基板の凹部に配置されることにより、半導体装置全体を薄くすることができる。
別の好ましい態様において、前記貫通電極基板と、前記貫通電極基板に並んで配置された他の基板またはチップを有する半導体装置であって、前記他の基板またはチップの一部は、前記貫通電極基板の前記第１の凹部及び前記第２の凹部の少なくとも１つに配置されることを特徴とする半導体装置が提供される。
本実施形態によれば、貫通孔の側壁に導通が十分にとれる導電層を形成しつつ、集積回路やチップを実装することができるのに十分な剛性を有する貫通電極基板を含む半導体装置を提供することができる。また、他の基板またはチップの一部が、貫通電極基板の凹部に配置されることにより、半導体装置全体を薄くすることができる。
本実施形態によれば、第１の面及び第２の面を有する基板に前記第１の面から前記基板の内部に向かって、エッチングして第１の凹部を形成し、前記第１の凹部から第１の面側と第２の面側を貫通する貫通孔を形成し、前記貫通孔の側壁にシード層を形成し、前記シード層上にめっき層を形成することを特徴とする貫通電極基板の製造方法が提供される。
本実施形態によれば、貫通孔の側壁に導通が十分にとれる導電層を形成しつつ、集積回路やチップを実装することができるのに十分な剛性を有する貫通電極基板を含む半導体装置を提供することができる。
別の好ましい態様において、前記貫通孔を形成する前に、前記第２の面から前記基板の内部に向かって、エッチングして第２の凹部を形成することをさらに含み、前記貫通孔は、前記１の凹部と前記第２の凹部とを貫通することを特徴とする貫通電極基板の製造方法であってもよい。
本実施形態によれば、貫通孔の側壁に導通が十分にとれる導電層を形成しつつ、集積回路やチップを実装することができるのに十分な剛性を有する貫通電極基板を含む半導体装置を提供することができる。
別の好ましい態様において、前記シード層をスパッタ法によって形成することを特徴とする貫通電極基板の製造方法であってもよい。
本実施形態によれば、貫通孔の側壁に導通が十分にとれる導電層を形成しつつ、集積回路やチップを実装することができるのに十分な剛性を有する貫通電極基板を含む半導体装置を提供することができる。また、スパッタ法を用いることにより、シード層をより短い時間で形成することができる。
本発明によれば、貫通孔の側壁に導通が十分にとれる導電層を形成しつつ、集積回路やチップを実装することができるのに十分な剛性を有する貫通電極基板を提供することができる。
本発明の一実施形態に係る貫通電極基板の概要を示す平面図である。 本発明の一実施形態に係る貫通電極基板のＡ−Ａ’端面図である。 本発明の一実施形態に係る貫通電極基板の製造方法の一部を示す端面図である。 本発明の一実施形態に係る貫通電極基板の製造方法の一部を示す端面図である。 本発明の一実施形態に係る貫通電極基板の製造方法の一部を示す端面図である。 本発明の一実施形態に係る貫通電極基板の製造方法の一部を示す端面図である。 本発明の一実施形態の変形例に係る貫通電極基板の端面図である。 本発明の一実施形態の変形例に係る貫通電極基板の端面図である。 本発明の一実施形態の変形例に係る貫通電極基板の概要を示す平面図である。 本発明の一実施形態の変形例に係る貫通電極基板のＢ−Ｂ’端面図である。 本発明の一実施形態の変形例に係る貫通電極基板の概要を示す平面図である。 本発明の一実施形態の変形例に係る貫通電極基板のＣ−Ｃ’端面図である。 本発明の一実施形態の変形例に係る貫通電極基板の概要を示す平面図である。 本発明の一実施形態の変形例に係る貫通電極基板のＤ−Ｄ’端面図である。 本発明の一実施形態の変形例に係る貫通電極基板の製造方法の一部を示す端面図である。 本発明の一実施形態の変形例に係る貫通電極基板の製造方法の一部を示す端面図である。 本発明の一実施形態の変形例に係る貫通電極基板の製造方法の一部を示す端面図である。 本発明の他の実施形態に係る貫通電極基板の概要を示す平面図である。 本発明の他の実施形態に係る貫通電極基板のＥ−Ｅ’端面図である。 本発明の他の実施形態の変形例に係る貫通電極基板の概要を示す平面図である。 本発明の他の実施形態の変形例に係る貫通電極基板のＦ−Ｆ’端面図である。 本発明の他の実施形態の変形例に係る貫通電極基板の概要を示す平面図である。 本発明の他の実施形態の変形例に係る貫通電極基板のＧ−Ｇ’端面図である。 本発明の他の実施形態に係る貫通電極基板の概要を示す平面図である。 本発明の他の実施形態に係る貫通電極基板のＨ−Ｈ’端面図である。 本発明の他の実施形態の変形例に係る貫通電極基板の概要を示す平面図である。 本発明の他の実施形態の変形例に係る貫通電極基板のＩ−Ｉ’端面図である。 本発明の他の実施形態に係る貫通電極基板の概要を示す平面図である。 本発明の他の実施形態に係る貫通電極基板のＪ−Ｊ’端面図である。 本発明の他の実施形態の変形例に係る貫通電極基板の概要を示す平面図である。 本発明の他の実施形態の変形例に係る貫通電極基板のＫ−Ｋ’端面図である。 本発明の一実施形態に係るインターポーザの概要を示す平面図である。 本発明の一実施形態に係るインターポーザのＬ−Ｌ’断面図である。 本発明の一実施形態に係る半導体装置を示す図である。 本発明の一実施形態に係る半導体装置の別の例を示す図である。 本発明の一実施形態に係る半導体装置の別の例を示す図である。 本発明の一実施形態に係る半導体装置の貫通電極基板付近の拡大図である。
以下、本発明の一実施形態について、図面を参照しながら詳細に説明する。以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号（数字の後にＡ、Ｂなどを付しただけの符号）を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。
＜第１実施形態＞
［貫通電極基板の構成］
図１及び図２を用いて、貫通電極基板１０の構成について説明する。図１は、本発明の一実施形態に係る貫通電極基板の概要を示す平面図である。また、図２は、本発明の一実施形態に係る貫通電極基板のＡ−Ａ’断面図である。図１に示すように、本発明の実施形態に係る貫通電極基板１０では、基板１００に貫通孔１１０が設けられている。また、図２に示すように、貫通電極基板１０は、基板１００及び貫通電極１１５を有する。
基板１００は、第１の面（上面）１０１及び第２の面（下面）１０２を有する。また、基板１００には、第１の面１０１に第１の凹部１０３が設けられ、第２の面１０２に第２の凹部１０４が設けられている。そして、基板１００には、第１の凹部１０３と第２の凹部１０４とを貫通する貫通孔１１０が設けられている。すなわち、貫通孔１１０内部に第１の凹部１０３の底部と第２の凹部１０４の底部とを接続する側壁を有する。なお、第１の凹部１０３と第２の凹部１０４とをまとめて「凹部」と呼ぶこともある。
第１の凹部１０３及び第２の凹部１０４は、その内壁が、それぞれ、第１の面１０１及び第２の面１０２に対して、傾き（テーパ形状）をもって形成される。本実施形態では、凹部内における傾きが一定なものとして、図示しているが、凹部内において傾きの程度が一定でなく、変化してもよい。
第１の凹部１０３の底部と第１の凹部１０３の内壁との交点を交点１０５、１０７と呼ぶ。同様に、第２の凹部１０４の底部と第２の凹部１０４の内壁との交点を交点１０６、１０８と呼ぶ。本実施形態では、第１の凹部１０３の外周と第２の凹部１０４の外周の長さは同じである。また、本実施形態では、交点１０５と交点１０６とを結ぶ線は、第１の凹部１０３の底部及び第２の凹部１０４の底部に対して垂直である。同様に、交点１０７と交点１０８とを結ぶ線は、第１の凹部１０３の底部及び第２の凹部１０４の底部に対して垂直である。すなわち、第１の凹部１０３と第２の凹部１０４とは、同じ大きさとなり、図１のように上面から見ると、第１の凹部１０３の底部の外周と第２の凹部１０４の底部の外周とは一致することになる。
基板１００としては、ガラス基板を使用することができる。また、ガラス基板の他にも、石英基板、サファイア基板、樹脂基板などの絶縁基板、シリコン基板、炭化シリコン基板、化合物半導体基板などの半導体基板、ステンレス基板などの導電性基板を使用することができる。また、基板に使用する材料として、熱膨張係数が２×１０−６［／Ｋ］以上１７×１０−６［／Ｋ］以下の範囲の材料を使用することができる。また、これらが積層されたものであってもよい。
基板１００の厚さｔ１、すなわち、第１の面１０１と第２の面１０２との間の距離は、特に制限はないが、例えば、１００μｍ以上８００μｍ以下の厚さの基板を使用することができる。基板１００の厚さｔ１は、より好ましくは、２００μｍ以上４００μｍ以下であるとよい。上記の基板の厚さｔ１の下限よりも基板が薄くなると、基板のたわみが大きくなる。その影響で、製造過程におけるハンドリングが困難になるとともに、基板上に形成する薄膜等の内部応力により基板が反ってしまう。
凹部における基板１００の厚さｔ２、すなわち、第１の凹部１０３の底部と第２の凹部１０４の底部との距離は、基板１００の厚さｔ１よりも薄い。ｔ２の値が５０μｍ以下となると、孔径が小さくなり、微細配線パターンを形成することができるものの、薄くなるため、破損のおそれがある。他方、ｔ２の値が４００μｍ以上となると、基板厚（ｔ１）と変わらなくなる。そこで、ｔ２の値は、好ましくは、５０μｍ以上４００μｍ以下である。凹部における基板１００の厚さｔ２は、より好ましくは、１００μｍ以上３００μｍ以下であるとよい。
貫通孔１１０の孔径は、例えば、１２μｍ以上１００μｍ以下である。より好ましくは、２５μｍ以上７５μｍ以下であるとよい。上記の貫通孔の孔径の上限よりも孔径が大きくなると、狭ピッチ化に対応できない。また、上記の貫通孔の孔径の下限よりも孔径が小さくなると、シード層を形成できない。また、貫通孔１１０の形状については、本実施形態では、円形状であるが、この形状に限定されるものではなく、矩形状や多角形状、楕円形状などであってもよい。
貫通孔のアスペクト比とは、一般に、貫通孔の深さの値を貫通孔の開口の大きさで除した値で定義される。貫通孔１１０の深さの値は、凹部における基板１００の厚さｔ２と同じ値である。そうすると、貫通孔１１０のアスペクト比は、ｔ２／φとなる。貫通孔１１０のアスペクト比は、２以上５以下である。貫通孔１１０のアスペクト比は、より好ましくは、３以上４以下であるとよい。
貫通電極１１５は、第１の凹部１０３側、第２の凹部１０４側及び貫通孔１１０の側壁に配置される。貫通電極基板１０において、貫通電極１１５は、シード層１１２及びめっき層１１４を有する。シード層１１２及びめっき層１１４は、ぞれぞれ、コンフォーマルに形成されている。ここで、コンフォーマルに形成するとは、覆われる層と同じ形状になるように層を形成することを意味する。すなわち、第１の凹部１０３、第２の凹部１０４及び貫通孔１１０の形状に沿って、シード層１１２を形成することである。もっとも、シード層及びめっき層は、コンフォーマルな形状に限定されず、凹凸があっても、貫通電極としての機能を有していればよい。
シード層１１２は、下地の基板１００と密着性がよい導電材料を使用することができる。例えば、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）これらの化合物、あるいはこれらの合金などを使用することができる。特に、めっき層１１４が銅（Ｃｕ）を含む場合、シード層１１２は、Ｃｕの拡散を抑制する材料を使用することができ、例えば窒化チタン（ＴｉＮ）、窒化モリブデン（ＭｏＮ）、窒化タンタル（ＴａＮ）等を使用してもよい。ここで、シード層１１２の厚さは、特に制限はないが、例えば、３００ｎｍ以上１２００ｎｍ以下の範囲で適宜選択することができる。
めっき層１１４は、シード層１１２との密着性が良く、電気伝導度が高い導電材料を使用することができる。例えば、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ロジウム（Ｒｈ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）等の金属またはこれらを用いた合金などから選択することができる。めっき層１１４は貫通孔１１０内部の側壁に沿って配置されている。つまり、貫通孔１１０の内部には空洞が設けられている。
本実施形態によれば、貫通孔の側壁に導通が十分にとれる導電層を形成することができる。また、基板１００のｔ１の厚さがある領域は、十分な厚さがある。そのため、集積回路やチップを実装することができるのに十分な剛性を有する貫通電極基板を提供することができる。
［貫通電極基板の製造方法］
図３乃至６を用いて、本発明の第１実施形態に係る貫通電極基板１０の製造方法を説明する。図３乃至６において、図２に示す要素と同じ要素には同一の符号を付した。
図３は、本発明の一実施形態に係る貫通電極基板の製造方法の一部を示す端面図である。図３（ａ）に示すように、まず、基板１００を準備する。この例では、基板１００は、ガラス基板である。
次に、フォトリソグラフィ技術を用いて、基板１００の第１の凹部１０３に対応する領域をエッチングする。すなわち、フッ酸（ＨＦ）により、基板１００をエッチングし、第１の凹部１０３を形成する。第１の凹部１０３の形成方法としては、ドライエッチング、ウェットエッチングであってもよい。第の凹部１０３の形成と同様の方法で、第２の凹部１０４も形成する（図３（ｂ））。
続いて、フェムト秒レーザを基板１００に照射することで、貫通孔を形成したい領域の基板の材料を変質させる（図３（ｃ））。ここで、光源６００から出射されたレーザ光６０１は基板１００の第１の凹部１０３側から入射され、基板１００の内部の貫通孔を形成したい領域で焦点を結ぶ。レーザ光６０１が焦点を結んだ位置では、高いエネルギーが基板１００に供給され、基板の材料が変質する。
図４は、本発明の一実施形態に係る貫通電極基板の製造方法の一部を示す端面図である。図３（ｃ）の工程に続いて、上記のレーザ照射によって基板１００の基板内部に変質領域を形成する（図４（ｄ））。ここで、変質領域１０９は、所望の貫通孔の形状に合わせて、適宜形状を変更することができる。ここで、変質領域１０９の領域が後の貫通孔１１０になるため、所望の貫通孔１１０の大きさに合わせて変質領域を調整すればよい。
次に、薬液６１１を使用して基板１００の変質領域１０９をエッチングする（図４（ｅ））。変質領域１０９は、変質していない領域と比べて薬液によるエッチングレートが早い。つまり、基板１００全体を薬液６１１に浸漬させることで変質領域１０９が、選択的に又は変質していない領域に比べて早い速度でエッチングされる。図４（ｅ）では、容器６１０に入れられた薬液６１１に基板１００を浸漬することで第１の凹部１０３側及び第２の凹部１０４側の両面側からエッチングを行う方法を示す。ここで、エッチングに使用する薬液６１１として、基板１００がガラス基板であれば、フッ酸（ＨＦ）、バッファードフッ酸（ＢＨＦ）、界面活性剤添加バッファードフッ酸（ＬＡＬ）などを使用することができる。エッチングに使用する薬液は基板の材質によって適宜選択することができる。また、エッチングの方法は浸漬させる方法以外にも、スピンコート式のエッチング方法でもよい。スピンコート式のエッチングを行う場合は、片面ずつ処理を行う。本実施形態では、変質する領域を１０９としたが、これに限定されず、第１の凹部１０３に対応する領域、第２の凹部１０４に対応する領域も変質領域として、第１の凹部１０３、第２の凹部１０４及び貫通孔１１０を同一工程で形成してもよい。
次に、上記の薬液６１１を使用したエッチングによって変質領域１０９を除去することで、貫通孔１１０を形成する（図４（ｆ））。ここで、貫通孔１１０の平面視における形状には特に制限はなく、例えば円形でもよく、それ以外にも矩形や多角形であってもよい。もちろん、角に丸みを帯びた矩形や多角形であってもよい。
上記では、図３及び４を用いて、基板１００において貫通孔を形成したい領域にレーザ光を照射して変質領域を形成し、薬液によってウェットエッチングすることで貫通孔を形成する方法を説明したが、この方法に限定されない。例えば、高出力のレーザを基板１００に照射し、基板を融解することで貫通孔を形成してもよい。例えば、ガラス基板を加工するレーザとしてはＣＯ２レーザなどを使用することができる。
図５は、本発明の一実施形態に係る貫通電極基板の製造方法の一部を示す端面図である。図４（ｆ）の工程に続いて、基板１００の一方の面である第１の面１０１側から貫通孔１１０内部にシード層１１２を形成する（図５（ｇ））。同様に、基板１００の他方の面である第２の面１０２側から貫通孔１１０内部にシード層１１２を形成する（図５（ｈ））。
シード層１１２は、例えば、Ｃｕ、Ｔｉ、Ｔａ、Ｗ等の金属またはこれらを用いた合金の単層または積層を使用することができ、真空蒸着法又はスパッタ法等のＰＶＤ法により形成することができる。この例では、スパッタ法を用いている。シード層１１２に使用する材料は、後にシード層１１２上に形成するめっき層１１４と同じ材質を選択することができる。ここで、シード層１１２は、好ましくは、３００ｎｍ以上１２００ｎｍ以下の膜厚で形成するとよい。
次に、シード層１１２上にめっき層１１４を形成する工程を説明する。図５（ｉ）に示すように、まず、シード層１１２上にフォトレジストを塗布した後に、露光及び現像を行うことによりレジストパターン６３０を形成する。レジストパターン６３０は、少なくとも貫通孔１１０を露出するように形成される。次に、シード層１１２に通電することで電解めっきを行い、レジストパターン６３０から露出しているシード層１１２上にめっき層１１４を形成する。
図６は、本発明の一実施形態に係る貫通電極基板の製造方法の一部を示す端面図である。図５（ｉ）の工程に続いて、レジストマスクを除去する（図６（ｊ））。図６（ｊ）に示すように、めっき層１１４を形成した後に、レジストパターン６３０を構成するフォトレジストを有機溶媒により除去する。なお、フォトレジストの除去には、有機溶媒を用いる代わりに、酸素プラズマによるアッシングを用いることもできる。
次に、めっき層から露出したシード層をエッチングする（図６（ｋ））。図６（ｋ）に示すように、レジストパターン６３０によって覆われ、めっき層１１４が形成されなかった領域のシード層１１２を除去する。この工程が完了することで、貫通電極基板１０の製造が完了する。
＜第１実施形態の変形例１＞
図７Ａは、本発明の一実施形態の変形例に係る貫通電極基板の端面図である。図７Ａの変形例は、図２の第１実施形態と異なり、図７Ａに示すように、第１の凹部１０３Ａの底部と第２の凹部１０４Ａの底部とが、平面視において一方向にずれている。以下では、図２の第１実施形態と異なる箇所のみを説明し、同じ箇所の説明は、必要な箇所を除いては省略する。
ここで、第１の凹部１０３Ａの底部と第１の凹部１０３Ａの内壁との交点を交点１０５Ａ、１０７Ａと呼ぶ。同様に、第２の凹部１０４Ａの底部と第２の凹部１０４Ａの内壁との交点を交点１０６Ａ、１０８Ａと呼ぶ。あるいは、断面でみたときに、それぞれの凹部の底部と凹部の内壁とが曲線でつながる場合には、曲率半径の値が最小になる点を交点と呼んでもよい。本変形例では、図２の第１実施形態と同様に、第１の凹部１０３Ａの外周と第２の凹部１０４Ａの外周の長さは、同じである。他方、本変形例では、図２の第１実施形態と異なり、交点１０５Ａと交点１０６Ａとを結ぶ線は、第１の凹部１０３Ａの底部及び第２の凹部１０４Ａの底部に対して垂直とならない。同様に、交点１０７Ａと交点１０８Ａとを結ぶ線は、第１の凹部１０３Ａの底部及び第２の凹部１０４Ａの底部に対して垂直とならない。すなわち、第１の凹部１０３Ａと第２の凹部１０４Ａとは、同じ大きさではあるものの、上面から見ると、第１の凹部１０３Ａの底部の外周と第２の凹部１０４Ａの底部の外周とは一致しないのである。凹部における基板１００Ａの厚さｔ２Ａは、図２における厚さｔ２と同じ厚さである。図７Ａで基板１００Ａの厚さがｔ２Ａとなる領域は、図２で基板１００の厚さがｔ２となる領域よりも小さい。
図７Ｂは、本発明の一実施形態の変形例に係る貫通電極基板の端面図である。図７Ｂの変形例は、図２の第１実施形態と異なり、図７Ｂに示すように、第１の凹部１０３Ｂの底部の外周と第２の凹部１０４Ｂの底部の外周は異なる。ここでは、第１の凹部１０３Ｂの外周の長さが第２の凹部１０４Ｂの外周の長さよりも長くなっている。ここで、第１の凹部１０３Ｂの底部と第１の凹部１０３Ｂの内壁との交点を交点１０５Ｂ、１０７Ｂと呼ぶ。同様に、第２の凹部１０４Ｂの底部と第２の凹部１０４Ｂの内壁との交点を交点１０６Ｂ、１０８Ｂと呼ぶ。本変形例では、図２の第１実施形態と異なり、交点１０５Ｂと交点１０６Ｂとを結ぶ線は、第１の凹部１０３Ｂの底部及び第２の凹部１０４Ｂの底部に対して垂直とならない。同様に、交点１０７Ｂと交点１０８Ｂとを結ぶ線は、第１の凹部１０３Ｂの底部及び第２の凹部１０４Ｂの底部に対して垂直とならない。凹部における基板１００Ｂの厚さｔ２Ｂは、図２における厚さｔ２と同じ厚さである。図７Ｂで基板１００Ｂの厚さがｔ２Ｂとなる領域は、図２で基板１００の厚さがｔ２となる領域よりも小さい。
図７Ａ及び図７Ｂの変形例によれば、貫通孔の側壁に導通が十分にとれる導電層を形成することができる。また、基板１００Ａの凹部がない領域は、十分な厚さがある。そのため、集積回路やチップを実装することができるのに十分な剛性を有する貫通電極基板を提供することができる。また、基板１００Ａ及び１００Ｂの厚さｔ２Ａ及びｔ２Ｂとなる領域が、図２で基板１００の厚さがｔ２となる領域よりも小さいことから、基板の剛性がより強くなる。基板に対して曲げ外力が作用した場合、交点１０５Ａ、１０７Ａ、１０６Ａ及び１０８Ａに応力が集中する。もっとも、交点１０５Ａと交点１０６Ａとがずれている（交点１０５Ａと交点１０６Ａとを結ぶ線とが、凹部の底部に対して垂直とならない）ため、図２の実施形態よりも、応力集中が緩和される。さらに、第１の凹部１０３Ｂよりも第２の凹部１０４Ｂの方が大きく、かつ、凹部に何らかの素子（フォトダイオード、加速度センサ、ジャイロセンサ、圧力センサ、イメージセンサ、その他センサ素子など）を搭載する場合、素子は、第２の凹部１０４Ｂに搭載しやすい。
＜第１実施形態の変形例２＞
図８は、本発明の一実施形態の変形例に係る貫通電極基板の概要を示す平面図である。また、図９は、本発明の一実施形態の変形例に係る貫通電極基板のＢ−Ｂ’端面図である。貫通電極基板１２には、図１及び２の貫通電極基板１０と異なり、貫通孔が複数ある。すなわち、貫通電極基板１２には、第１の凹部１２３の底部と第２の凹部１２４の底部とを貫通する貫通孔が３つ、つまり、貫通孔１３０、貫通孔１４０及び貫通孔１５０がある。もっとも、貫通孔の数は、３つに限定されず、２つや４つ以上の複数あってもよい。
それぞれの貫通電極は、第１の凹部側、第２の凹部側及び貫通孔に配置される。すなわち、貫通電極１３５は、第１の凹部１２３側、第２の凹部１２４側、貫通孔１３０の側壁に配置され、貫通電極１４５は、第１の凹部１２３側、第２の凹部１２４側、貫通孔１４０の側壁に配置され、貫通電極１５５は、第１の凹部１２３側、第２の凹部１２４側、貫通孔１５０の側壁に配置される。貫通電極基板１２において、貫通電極１３５は、シード層１３２及びめっき層１３４を有し、貫通電極１４５は、シード層１４２及びめっき層１４４を有し、貫通電極１５５は、シード層１５２及びめっき層１５４を有する。シード層１３２、１４２、及び１５２をまとめてシード層と呼び、めっき層１３４、１４４及び１５４をまとめてめっき層と呼ぶことがある。シード層及びめっき層は、ぞれぞれ、コンフォーマルに形成されている。もっとも、シード層及びめっき層は、コンフォーマルな形状に限定されず、凹凸があっても、貫通電極としての機能を有していればよい。
基板１２０の材料、貫通孔の形状、シード層の材料、形状、めっき層の材料、形状については、第１実施形態と同様であるため、ここでの説明は省略する。
本変形例によれば、貫通孔の側壁に導通が十分にとれる導電層を形成することができる。また、基板１２０の凹部がない領域は、十分な厚さがある。そのため、集積回路やチップを実装することができるのに十分な剛性を有する貫通電極基板を提供することができる。
本変形例では、第１実施形態と同様に、第１の凹部１２３と第２の凹部１２４とは、同じ大きさとなり、図８のように上面から見ると、第１の凹部１２３の底部の外周と第２の凹部１２４の底部の外周とは一致する。もっとも、本変形例は、これに限定されず、第１の凹部１２３の底部の外周と第２の凹部１２４の外周とが同じ長さではあるものの、第１の凹部１２３の底部と第２の凹部１２４の底部とが、平面視において一方向にずれていてもよい。また、第１の凹部１２３の底部の外周の長さと第２の凹部１２４の外周の長さが異なっていてもよい。
＜第１実施形態の変形例３＞
図１０は、本発明の一実施形態の変形例に係る貫通電極基板の概要を示す平面図である。図１１は、本発明の一実施形態の変形例に係る貫通電極基板のＣ−Ｃ’端面図である。貫通電極基板１６の第１の面１６１には、図１及び２の貫通電極基板１０の第１の面１０１と異なり、複数の凹部がある。すなわち、第１の面１６１には、第１の凹部１６３と第３の凹部１６５とが設けられている。そして、平面視において、第１の凹部１６３と第３の凹部１６５とは、第２の凹部１６４の内側に設けられる。また、貫通電極基板１６には、図１及び２の貫通電極基板１０と異なり、貫通孔が複数ある。すなわち、貫通電極基板１６には、第１の凹部１６３の底部と第２の凹部１６４の底部とを貫通する貫通孔１７０があり、第３の凹部１６５と第２の凹部１６４の底部とを貫通する貫通孔１８０がある。
それぞれの貫通電極は、第１の凹部側、第２の凹部側及び貫通孔に配置される。すなわち、貫通電極１７５は、第１の凹部１６３側、第２の凹部１６４側、貫通孔１７０の側壁に配置され、貫通電極１８５は、第３の凹部１６５側、第２の凹部１６４側、貫通孔１８０の側壁に配置される。貫通電極基板１６において、貫通電極１７５は、シード層１７２及びめっき層１７４を有し、貫通電極１８５は、シード層１８２及びめっき層１８４を有する。シード層及びめっき層は、ぞれぞれ、コンフォーマルに形成されている。もっとも、シード層及びめっき層は、コンフォーマルな形状に限定されず、凹凸があっても、貫通電極としての機能を有していればよい。
基板１６０の材料、貫通孔の形状、シード層の材料、形状、めっき層の材料、形状については、第１実施形態と同様であるため、ここでの説明は省略する。
本変形例によれば、貫通孔の側壁に導通が十分にとれる導電層を形成することができる。また、基板１６０の凹部がない領域は、十分な厚さがある。そのため、集積回路やチップを実装することができるのに十分な剛性を有する貫通電極基板を提供することができる。
＜第１実施形態の変形例４＞
図１２は、本発明の一実施形態の変形例に係る貫通電極基板の概要を示す平面図である。図１３は、本発明の一実施形態の変形例に係る貫通電極基板のＤ−Ｄ’端面図である。貫通電極基板１９には、第１実施形態の貫通電極基板１０と同様に、貫通電極１９７が１つある。もっとも、貫通電極基板１９の貫通電極１９７は、第１実施形態の貫通電極基板１０の貫通電極１１５とは異なり、貫通孔がめっき層で充填されている。なお、ここで貫通孔がめっき層で充填されているという表現を用いたが、貫通孔のすべてがめっき層で充填されている場合もあれば、製造プロセスの関係上、めっき層に多少の気泡を含んだ場合も含んでいる。ただし、貫通電極の機能を果たさないような空隙（ボイド）があるようなものまでは含まない。
基板１９０の材料、貫通孔の形状、めっき層の材料については、第１実施形態と同様であるため、ここでの説明は省略する。
本変形例によれば、貫通孔の側壁に導通が十分にとれる導電層を形成することができる。また、基板１９０の凹部がない領域は、十分な厚さがある。そのため、集積回路やチップを実装することができるのに十分な剛性を有する貫通電極基板を提供することができる。さらに、貫通電極は、導電層で充填されているため、より確実に導通を確保できる。また、貫通電極は、導電層で充填され空洞がないため、水分やガスがたまりにくい。
本変形例では、第１実施形態と同様に、第１の凹部１９３と第２の凹部１９４とは、同じ大きさとなり、図１２のように上面から見ると、第１の凹部１９３の底部の外周と第２の凹部１９４の底部の外周とは一致する。もっとも、本変形例は、これに限定されず、第１の凹部１９３の底部の外周と第２の凹部１９４の外周とが同じ長さではあるものの、第１の凹部１９３の底部と第２の凹部１９４の底部とが、平面視において一方向にずれていてもよい。また、第１の凹部１９３の底部の外周の長さと第２の凹部１９４の外周の長さが異なっていてもよい。
図１４乃至１６を用いて、本発明の第１実施形態の変形例４に係る貫通電極基板１９の製造方法を説明する。図１４乃至１６において、図１３と同じ要素には同一の符号を付した。
図１４（ａ）から（ｃ）及び図１５（ｄ）から（ｆ）までの工程は、図３（ａ）から（ｃ）及び図４（ｄ）から（ｆ）までの工程と同じであるため、ここでは、説明を省略する。
貫通孔を形成する工程（図１５（ｆ））に続いて、基板１９０の一方の面である第２の面１９２側にシード層１９５を形成する。なお、貫通孔の第２の面１９２側を塞ぐように、スパッタ法によって、シード層１９５を形成する（図１６（ｇ））。
続いて、シード層１９５に給電する電界めっき法を用いて、貫通孔内に金属材料を充填する（図１６（ｈ））。
最後に、シード層１９５の不要部をエッチングする（図１６（ｉ））。この工程によって、貫通電極基板１９が完成する。
＜第２実施形態＞
図１７及び１８を用いて、貫通電極基板２０の構成について説明する。図１７は、本発明の他の実施形態に係る貫通電極基板の概要を示す平面図である。また、図１８は、本発明の他の実施形態に係る貫通電極基板のＥ−Ｅ’断面図である。貫通電極基板２０の構成は、第１実施形態の貫通電極基板１０の構成と共通する部分が多くある。そのため、ここでは、共通する部分についての詳細な説明は、省略し、異なる部分についてのみ詳細に説明する。
基板２００は、第１の面（上面）２０１及び第２の面（下面）２０２を有する。また、基板２００には、第１の面２０１に第１の凹部２０３が設けられている。凹部が片面（第１の面）側にしかない点が、第１実施形態の貫通電極基板１０との違いである。そして、基板２００には、第１の面２０１に設けられた第１の凹部２０３と第２の面２０２とを貫通する貫通孔２１０が設けられており、貫通孔２１０内部に第１の凹部２０３の底部と第２の面２０２とを接続する側壁を有する。
第１の凹部２０３は、その内壁が、第１の面２０１に対して、傾き（テーパ形状）をもって形成される。本実施形態では、この傾きは、第１実施形態の第１の凹部１０３の内壁の傾きと同じである。もっとも、本実施形態では、凹部が片面にしかない。そのため、第１の凹部２０３の大きさは、第１実施形態の第１の凹部１０３の大きさよりも大きくなる。なお、本実施形態では、凹部内における傾きが一定なものとして、図示しているが、凹部内において傾きの程度が一定でなく、変化してもよい。
凹部における基板２００の厚さｔ４、すなわち、第１の凹部２０３と第２の面２０２との距離は、基板２００の厚さｔ３よりも薄い。ｔ４の値が５０μｍ以下となると、孔径が小さくなり、微細配線パターンを形成することができるものの、薄くなるため、破損のおそれがある。他方、ｔ４の値が４００μｍ以上となると、基板厚（ｔ３）と変わらなくなる。そこで、ｔ４の値は、好ましくは、５０μｍ以上４００μｍ以下である。凹部における基板１００の厚さｔ４は、より好ましくは、１００μｍ以上３００μｍ以下であるとよい。
基板２００の材料、貫通孔の形状、シード層の材料、形状、めっき層の材料、形状については、第１実施形態と同様であるため、ここでの説明は省略する。
本実施形態によれば、貫通孔の側壁に導通が十分にとれる導電層を形成することができる。また、基板２００の凹部がない領域は、すなわち、厚さがｔ３の領域は、十分な厚さがある。そのため、集積回路やチップを実装することができるのに十分な剛性を有する貫通電極基板を提供することができる。
＜第２実施形態の変形例１＞
図１９は、本発明の他の実施形態の変形例に係る貫通電極基板の概要を示す平面図である。図２０は、本発明の他の実施形態の変形例に係る貫通電極基板のＦ−Ｆ’端面図である。貫通電極基板２２の構成は、第１実施形態の変形例２の貫通電極基板１２の構成と共通する部分が多くある。そのため、ここでは、共通する部分についての詳細な説明は、省略し、異なる部分についてのみ詳細に説明する。
基板２２０は、第１の面（上面）２２１及び第２の面（下面）２２２を有する。また、基板２２０には、第１の面２２１に第１の凹部２２３が設けられている。凹部が片面（第１の面）側にしかないのが、第１実施形態の変形例２の貫通電極基板１２との違いである。そして、基板２２０には、第１の面２２１に設けられた第１の凹部２２３と第２の面２２２とを貫通する貫通孔２３０、２４０及び２５０が設けられている。
基板２２０の材料、貫通孔の形状、数、シード層の材料、形状、めっき層の材料、形状については、第１実施形態の変形例２と同様であるため、ここでの説明は省略する。
本変形例によれば、貫通孔の側壁に導通が十分にとれる導電層を形成することができる。また、基板２２０の凹部がない領域は、十分な厚さがある。そのため、集積回路やチップを実装することができるのに十分な剛性を有する貫通電極基板を提供することができる。
＜第２実施形態の変形例２＞
図２１は、本発明の他の実施形態の変形例に係る貫通電極基板の概要を示す平面図である。また、図２２は、本発明の他の実施形態の変形例に係る貫通電極基板のＦ−Ｆ’端面図である。貫通電極基板２６の構成は、第１実施形態の変形例４の貫通電極基板１９の構成と共通する部分が多くある。そのため、ここでは、共通する部分についての詳細な説明は、省略し、異なる部分についてのみ詳細に説明する。
基板２６０は、第１の面（上面）２６１及び第２の面（下面）２６２を有する。また、基板２６０には、第１の面２６１に第１の凹部２６３が設けられている。凹部が片面（第１の面）側にしかないのが、第１実施形態の変形例４の貫通電極基板１９との違いである。そして、基板２６０には、第１の面２６１に設けられた第１の凹部２６３と第２の面２６２とを貫通する貫通孔がめっき層で充填されている。なお、ここでも、貫通孔がめっき層で充填されているという表現についての説明は、第１実施形態の変形例４と同様である。
基板２６０の材料、貫通孔の形状、充填されるめっき層の材料、形状については、第１実施形態の変形例４と同様であるため、ここでの説明は省略する。
本変形例によれば、貫通孔の側壁に導通が十分にとれる導電層を形成することができる。また、基板２６０の凹部がない領域は、十分な厚さがある。そのため、集積回路やチップを実装することができるのに十分な剛性を有する貫通電極基板を提供することができる。
＜第３実施形態＞
図２３は、本発明の他の実施形態に係る貫通電極基板の概要を示す平面図である。また、図２４は、本発明の他の実施形態に係る貫通電極基板のＨ−Ｈ’端面図である。貫通電極基板３０の構成は、第１実施形態の貫通電極基板１０の構成と共通する部分が多くある。そのため、ここでは、共通する部分についての詳細な説明は、省略し、異なる部分についてのみ詳細に説明する。図２４に示すように、本発明の実施形態に係る貫通電極基板３０では、基板３００に貫通孔３１０が設けられている。また、図２４に示すように、貫通電極基板３０は、基板３００、貫通電極３１５及び配線層３１６乃至３１９の一部を有する。配線層を設ける点が、第１実施形態との違いである。
基板３００は、第１の面（上面）３０１及び第２の面（下面）３０２を有する。また、基板３００には、第１の面３０１に第１の凹部３０３が設けられ、第２の面３０２に第２の凹部３０４が設けられている。そして、基板３００には、第１の面３０１に設けられた第１の凹部３０３と第２の面３０２に設けられた第２の凹部３０４とを貫通する貫通孔３１０が設けられており、貫通孔３１０内部に第１の凹部３０３の底部と第２の凹部３０４の底部とを接続する側壁を有する。
また、基板３００は、第１の凹部３０３上に、配線層３１６及び３１８を有し、第２の凹部３０４上に、配線層３１７及び３１９を有する。配線層３１６乃至３１９は、貫通電極３１５とは独立している。本実施形態では、それぞれの凹部に配線層を２つずつ設けたが、これに限定されず、１つずつでも、３つ以上の複数であってもよい。また、配線層を片方の凹部だけに設けてもよい。また、本実施形態では、図２３に示すように、配線層は、直線状に形状されているが、この形状に限定されず、途中で折れ曲っていたりしてもよい。また、配線層は、凹部の側壁に設けられてもよい。
基板３００の材料、形状、貫通孔の形状、シード層の材料、形状、めっき層の材料、形状、第１の凹部の底部の外周と第２の凹部の底部の外周との関係については、第１実施形態と同様であるため、ここでの説明は省略する。
本実施形態によれば、貫通孔の側壁に導通が十分にとれる導電層を形成することができる。また、基板３００の凹部がない領域は、十分な厚さがある。そのため、集積回路やチップを実装することができるのに十分な剛性を有する貫通電極基板を提供することができる。また、配線層を凹部に設けることにより、配線パターンを柔軟に形成できる。また、凹部に何らかの素子（フォトダイオード、加速度センサ、ジャイロセンサ、圧力センサ、イメージセンサ、その他センサ素子など）を搭載する場合、素子の一部が凹部に入ることから、素子と貫通電極基板とを合わせた全体を薄くすることができる。
＜第３実施形態の変形例１＞
図２５は、本発明の他の実施形態の変形例に係る貫通電極基板の概要を示す平面図である。また、図２６は、本発明の他の実施形態の変形例に係る貫通電極基板のＩ−Ｉ’端面図である。貫通電極基板３２の構成は、第１実施形態の変形例４の貫通電極基板１９の構成と共通する部分が多くある。そのため、ここでは、共通する部分についての詳細な説明は、省略し、異なる部分についてのみ詳細に説明する。
基板３２０は、第１の面（上面）３２１及び第２の面（下面）３２２を有する。また、基板３２０には、第１の面３２１に第１の凹部３２３が設けられている。そして、基板３２０には、第１の面３２１に設けられた第１の凹部３２３と第２の面３２４に設けられた第２の凹部３２４とを貫通する貫通孔がめっき層で充填されている。
また、基板３２０は、第１実施形態の変形例４と異なり、第１の凹部３０３上に、配線層３２６及び３２８を有し、第２の凹部３０４上に、配線層３２７及び３２９を有する。配線層３２６乃至３２９は、貫通電極３２５とは独立している。本実施形態では、それぞれの凹部に配線層を２つずつ設けたが、これに限定されず、１つずつでも、３つ以上の複数であってもよい。また、配線層を片方の凹部だけに設けてもよい。また、本実施形態では、図２５に示すように、配線層は、直線状に形状されているが、この形状に限定されず、途中で折れ曲っていたりしてもよい。
基板３２０の材料、形状、貫通孔の形状、めっき層による充填、第１の凹部の底部の外周と第２の凹部の底部の外周との関係については、第１実施形態の変形例４と同様であるため、ここでの説明は省略する。
本変形例によれば、貫通孔の側壁に導通が十分にとれる導電層を形成することができる。また、基板３２０の凹部がない領域は、十分な厚さがある。そのため、集積回路やチップを実装することができるのに十分な剛性を有する貫通電極基板を提供することができる。また、配線層を凹部に設けることにより、配線パターンを柔軟に形成できる。
＜第４実施形態＞
図２７は、本発明の他の実施形態に係る貫通電極基板の概要を示す平面図である。また、図２８は、本発明の他の実施形態に係る貫通電極基板のＪ−Ｊ’端面図である。貫通電極基板４０の構成は、第２実施形態の貫通電極基板２０の構成と共通する部分が多くある。そのため、ここでは、共通する部分についての詳細な説明は、省略し、異なる部分についてのみ詳細に説明する。図２８に示すように、本発明の実施形態に係る貫通電極基板４０では、基板４００に貫通孔４１０が設けられている。また、図２８に示すように、貫通電極基板４０は、基板４００、貫通電極４１５及び配線層４１６及び４１８の一部を有する。配線層を設ける点が、第２実施形態との違いである。
基板４００は、第１の面（上面）４０１及び第２の面（下面）４０２を有する。また、基板４００には、第１の面４０１に第１の凹部４０３が設けられている。そして、基板４００には、第１の面４０１に設けられた第１の凹部４０３と第２の面４０２とを貫通する貫通孔４１０が設けられており、貫通孔４１０内部に第１の凹部４０３の底部と第２の面４０２とを接続する側壁を有する。
また、基板４００は、第１の凹部４０３上に、配線層４１６及び４１８を有する。配線層４１６及び４１８は、貫通電極４１５とは独立している。本実施形態では、第１の凹部に配線層を２つ設けたが、これに限定されず、１つでも、３つ以上の複数であってもよい。また、本実施形態では、図２７に示すように、配線層は、直線状に形状されているが、この形状に限定されず、途中で折れ曲っていたりしてもよい。
基板４００の材料、形状、貫通孔の形状、シード層の材料、形状、めっき層の材料、形状については、第２実施形態と同様であるため、ここでの説明は省略する。
本実施形態によれば、貫通孔の側壁に導通が十分にとれる導電層を形成することができる。また、基板４００の凹部がない領域は、十分な厚さがある。そのため、集積回路やチップを実装することができるのに十分な剛性を有する貫通電極基板を提供することができる。また、配線層を凹部に設けることにより、配線パターンを柔軟に形成できる。
＜第４実施形態の変形例１＞
図２９は、本発明の他の実施形態の変形例に係る貫通電極基板の概要を示す平面図である。また、図３０は、本発明の他の実施形態の変形例に係る貫通電極基板のＫ−Ｋ’端面図である。貫通電極基板４２の構成は、第２実施形態の変形例１の貫通電極基板２２、第４実施形態の貫通電極基板４０の構成と共通する部分が多くある。そのため、ここでは、共通する部分についての詳細な説明は、省略し、異なる部分についてのみ詳細に説明する。
基板４２０は、第１の面（上面）４２１及び第２の面（下面）４２２を有する。また、基板４２０には、第１の面４２１に第１の凹部４２３が設けられている。凹部が片面（第１の面）側にしかないのが、第４実施形態の貫通電極基板４０との違いである。そして、基板４２０には、第１の面４２１に設けられた第１の凹部４２３と第２の面４２２とを貫通する貫通孔にめっき層が充填されて、貫通電極４２４が形成されている。貫通孔がめっき層で充填されている点が、第４実施形態との違いである。
基板４２０の材料、形状、貫通孔の形状、めっき層の材料、配線層の位置、形状、数については、第４実施形態と同様であるため、ここでの説明は省略する。
本実施形態によれば、貫通孔の側壁に導通が十分にとれる導電層を形成することができる。また、基板４２０の凹部がない領域は、十分な厚さがある。そのため、集積回路やチップを実装することができるのに十分な剛性を有する貫通電極基板を提供することができる。また、配線層を凹部に設けることにより、配線パターンを柔軟に形成できる。
＜第５実施形態＞
図３１は、本発明の一実施形態に係るインターポーザの概要を示す平面図である。また、図３２は、本発明の一実施形態に係るインターポーザのＬ−Ｌ’断面図である。図３１及び図３２に示すように、本発明の一実施形態に係るインターポーザ５０は、第１の面（上面）５０１及び第２の面（下面）５０２を有し、第１の面５０１と第２の面５０２とを貫通する貫通孔５２０が設けられた基板５００と、貫通孔５２０の内部に配置され、第１の面５０１と第２の面５０２とを接続する貫通電極５１０とを有する。
図３２において、貫通電極５１０はシード層５１１及びめっき層５１２を含み、シード層５１１は貫通孔５２０の側壁上に配置され、めっき層５１２はシード層５１１上に配置される。めっき層５１２を電解めっき法で形成する場合、シード層５１１に通電することでめっき層５１２を形成する。また、シード層５１１はめっき層５１２が基板１００中に拡散することを抑制する材料を用いる。貫通孔５２０の形状は図２に示す貫通孔１１０と同様である。
基板５００の第１の面５０１側には、第１絶縁層５４０と第１配線５５０とが配置されている。第１絶縁層５４０には、基板５００の第１の面５０１及び貫通電極５１０の一部の上に配置され、貫通電極５１０の一部を露出する開口部５４１が設けられている。つまり、第１絶縁層５４０は、少なくとも一部が貫通電極５１０に接し、他の一部が外部に露出されるように配置されている。第１配線５５０は、第１絶縁層５４０上及び開口部５４１内部に配置され、貫通電極５１０と電気的に接続される。また、第１配線５５０は、第１絶縁層５４０上及び貫通電極５１０上に配置されたシード層５５１と、シード層５５１上に配置されためっき層５５２とを含む。ここで、第１絶縁層５４０及び第１配線５５０を第１配線構造体ということもできる。
また、基板５００の第２の面５０２側にも第１の面５０１側と同様に、第２絶縁層５６０と第２配線５７０とが配置されている。第２絶縁層５６０には、基板５００の第２の面５０２及び貫通電極５１０の一部の上に配置され、貫通電極５１０の一部を露出する開口部５６１が設けられている。つまり、第２絶縁層５６０は、少なくとも一部が貫通電極５１０に接し、他の一部が外部に露出されるように配置されている。第２配線５７０は、第２絶縁層５６０上及び開口部５６１内部に配置され、貫通電極５１０と電気的に接続される。また、第２配線５７０は、第２絶縁層５６０上及び貫通電極５１０上に配置されたシード層５７１と、シード層５７１上に配置されためっき層５７２とを含む。ここで、第２絶縁層５６０及び第２配線５７０を第２配線構造体ということもできる。
基板５００の材料、シード層の材料、めっき層の材料については、第１実施形態と同様であるため、ここでの説明は省略する。
第１絶縁層５４０及び第２絶縁層５６０は、ガスや水分を透過する性質を有する樹脂層を使用することができる。樹脂層としては、上記のポリイミドの他に、エポキシ樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド、フェノール樹脂、シリコーン樹脂、フッ素樹脂、液晶ポリマー、ポリアミドイミド、ポリベンゾオキサゾール、シアネート樹脂、アラミド、ポリオレフィン、ポリエステル、ＢＴレジン、ＦＲ−４、ＦＲ−５、ポリアセタール、ポリブチレンテレフタレート、シンジオタクチック・ポリスチレン 、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、ポリエーテルニトリル、ポリカーボネート、ポリフェニレンエーテルポリサルホン、ポリエーテルスルホン、ポリアリレート、ポリエーテルイミドなどを用いることができる。上記の樹脂は単体で用いられてもよく、２種類以上の樹脂を組み合わせて用いられてもよい。また、上記の樹脂に、ガラス、タルク、マイカ、シリカ、アルミナ等、無機フィラーを併用して用いてもよい。ここで、第１絶縁層５４０及び第２絶縁層５６０に使用する樹脂は、応力緩和を目的として、常温にて１×１０９［ｄｙｎｅ／ｃｍ２］以下のヤング率を有する樹脂を使用してもよい。
また、第１絶縁層５４０及び第２絶縁層５６０は樹脂層に限定されず、無機絶縁層を使用することもできる。無機絶縁層としては、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、シリコンカーバイト（ＳｉＣ）、窒化シリコンカーバイト（ＳｉＣＮ）、炭素添加シリコンオキサイド（ＳｉＯＣ）などを使用することができる。ここで、第１絶縁層５４０及び第２絶縁層５６０として、上記の無機絶縁層を単層で使用してもよく、積層で使用してもよい。また、第１絶縁層５４０及び第２絶縁層５６０として、樹脂層と無機絶縁層とを積層してもよい。
また、第１絶縁層５４０及び第２絶縁層５６０として、フィルム状樹脂を用いることができる。フィルム状樹脂とは、１μｍ以上１００μｍ以下のフィルムであり、基板に形成する前からフィルム状となっている樹脂である。フィルム状樹脂は、シート状樹脂又はラミネート状樹脂ということもできる。
以上のように、本発明の一実施形態に係るインターポーザ５０によると、上下配線の安定した電気的接続を実現する貫通電極５１０を得ることができるため、信頼性の高いインターポーザを提供することができる。また、第１絶縁層５４０及び第２絶縁層５６０がガスや水分を透過するため、貫通孔５２０内部の空洞に含まれるガスや水分を外部に放出しやすくなる。したがって、貫通電極５１０の酸化を抑制することができ、インターポーザ２０を構成する材料から放出されるガスが充満し、貫通孔５２０内部の内圧が上昇することに起因する破裂などの問題を抑制することができる。
＜第６実施形態＞
本実施形態においては、第１実施形態乃至第４実施形態及びこれらの変形例における貫通電極基板を用いて製造される半導体装置について説明する。
図３３は、本発明の一実施形態に係る半導体装置を示す図である。半導体装置１０００は、３つの貫通電極基板１３１０、１３２０、１３３０が積層され、例えば、ＤＲＡＭ等の半導体素子が形成されたＬＳＩ基板１４００に接続されている。貫通電極基板１３１０は、第一配線、第二配線等で形成された接続端子１５１１、１５１２を有している。これらの貫通電極基板１３１０、１３２０、１３３０はそれぞれが異なる材質の基板から形成された貫通電極基板であってもよい。接続端子１５１２は、ＬＳＩ基板１４００の接続端子１５００とバンプ１６１０により接続されている。接続端子１５１１は、貫通電極基板１３２０の接続端子１５２２とバンプ１６２０により接続されている。貫通電極基板１３２０の接続端子１５２１と、貫通電極基板１３３０の接続端子１５３２と、についても、接続端子がバンプ１６３０により接続する。バンプ１６１０、１６２０、１６３０は、例えば、インジウム、銅、金等の金属を用いる。
なお、貫通電極基板を積層する場合には、３層に限らず、２層であってもよいし、さらに４層以上であってもよい。また、貫通電極基板と他の基板との接続においては、バンプによるものに限らず、共晶接合など、他の接合技術を用いてもよい。また、ポリイミド、エポキシ樹脂等を塗布、焼成して、貫通電極基板と他の基板とを接着してもよい。
図３４は、本発明の一実施形態に係る半導体装置の別の例を示す図である。図３４に示す半導体装置１０００は、ＭＥＭＳデバイス、ＣＰＵ、メモリ等の半導体チップ（ＬＳＩチップ）１４１０、１４２０、および貫通電極基板１３００が積層され、ＬＳＩ基板１４００に接続されている。
半導体チップ１４１０と半導体チップ１４２０との間に貫通電極基板１３００が配置され、バンプ１６４０、１６５０により接続されている。ＬＳＩ基板１４００上に半導体チップ１４１０が載置され、ＬＳＩ基板１４００と半導体チップ１４２０とはワイヤ１７００により接続されている。この例では、貫通電極基板１３００は、複数の半導体チップを積層して３次元実装するためのインターポーザとして用いられ、それぞれ機能の異なる複数の半導体チップを積層することで、多機能の半導体装置を製造することができる。例えば、半導体チップ１４１０を３軸加速度センサとし、半導体チップ１４２０を２軸磁気センサとすることによって、５軸モーションセンサを１つのモジュールで実現した半導体装置を製造することができる。
半導体チップがＭＥＭＳデバイスにより形成されたセンサなどである場合には、センシング結果がアナログ信号により出力されるようなときがある。この場合には、ローパスフィルタ、アンプ等についても半導体チップまたは貫通電極基板１３００に形成してもよい。
図３５は、本発明の一実施形態に係る半導体装置の別の例を示す図である。上記２つの例（図３３、図３４）は、３次元実装であったが、この例では、２次元と３次元との併用実装に適用した例である（２．５次元という場合もある）。図３５に示す例では、ＬＳＩ基板１４００には、６つの貫通電極基板１３１０、１３２０、１３３０、１３４０、１３５０、１３６０が積層されて接続されている。ただし、全ての貫通電極基板が積層して配置されているだけでなく、基板面内方向にも並んで配置されている。これらの貫通電極基板はそれぞれが異なる材質の基板から形成された貫通電極基板であってもよい。
図３５の例では、ＬＳＩ基板１４００上に貫通電極基板１３１０、１３５０が接続され、貫通電極基板１３１０上に貫通電極基板１３２０、１３４０が接続され、貫通電極基板１３２０上に貫通電極基板１３３０が接続され、貫通電極基板１３５０上に貫通電極基板１３６０が接続されている。
上記のように製造された半導体装置１０００は、例えば、携帯端末（携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等）、情報処理装置（デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等）、家電等、様々な電気機器に搭載される。
図３６は、本発明の一実施形態に係る半導体装置の貫通電極基板付近の拡大図である。図３６の半導体装置は、図３３の半導体装置の変形例である。すなわち、図３６の例では、貫通電極基板１３１０Ａの第１の面と第２の面に凹部がある。そして、この凹部に他の貫通電極基板（図示せず）と接続するための接続端子とバンプが配置されている。他方、図３３の半導体装置の貫通電極基板１３１０にも第１の面と第２の面にも凹部はあるが、この凹部に他の貫通電極基板と接続するための接続端子とバンプが配置されているわけではない。
本変形例によれば、貫通電極基板の凹部に他の貫通電極基板との接続端子とバンプが入ることから、半導体装置１０００全体を薄くすることができる。
図３６の例では、図３３の半導体装置の変形例を説明したが、図３４及び図３５の半導体装置の貫通電極基板の凹部に他の貫通電極基板と接続するための接続端子とバンプが配置することができる。
また、図３６の例では、貫通電極基板として、第１実施形態の貫通電極基板１０を用いて説明したが、これに限定されるものではなく、他の実施形態の貫通電極基板であっても、凹部に他の貫通電極基板との接続端子とバンプが入れば、半導体装置全体を薄くすることができる。
なお、本発明は上記の実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
１０、１２、１６、１９、２０、２２、２６、３０、３２、４０、４２：貫通電極基板 １００、１２０、１６０、１９０、２００、２２０、２６０、３００、３２０、４００、４２０：基板
１０１、１２１、１６１、１９１、２０１、２２１、２６１、３０１、３２１、４０１、４２１：第１の面 １０２、１２２、１６２、１９２、２０２、２２２、２６２、３０２、３２２、４０２、４２２：第２の面
１０３、１２３、１６３、１９３、２０３、２２３、２６３、３０３、３２３、４０３、４２３：第１の凹部 １０４、１２４、１６４、１９４、３０４、３２４：第２の凹部 １６５：第３の凹部
１０５、１０６、１０７、１０８：交点 １０９：変質領域
１１０、１３０、１４０、１５０、１７０、１８０、２１０、２３０、２４０、２５０、３１０、４１０、５２０：貫通孔
１１２、１３２、１４２、１５２、１７２、１８２、２１２、２３２、２４２、２５２、３１２、４１２：シード層
１１４、１３４、１４４、１５４、１７４、１８４、１９５、２１４、２３４、２４４、２５４、３１４、４１４：めっき層
１１５、１３５、１４５、１５５、１７５、１８５、１９７、２１５、２３５、２４５、２５５、２７４、３１５、３２５、４１５、４２４：貫通電極
３１６、３１７、３１８、３１９、３２６、３２７、３２８、３２９、４１６、４１８：配線層
５４０：第１絶縁層 ５４１、５６１：開口部 ５５０：第１配線 ５６０：第２絶縁層 ５７０：第２配線
６００：光源 ６０１：レーザ光 ６１０：容器 ６１１：薬液
６３０ レジストパターン
１０００：半導体装置 １３００：貫通電極基板
１３１０、１３１０Ａ、１３２０、１３３０、１３４０、１３５０、１３６０：貫通電極基板 １４００：ＬＳＩ基板 １４１０、１４２０：半導体チップ
１５００、１５００Ａ、１５１１、１５１１Ａ、１５１２、１５１２Ａ、１５２１、１５２２、１５２２Ａ、１５３２：接続端子
１６１０、１６１０Ａ、１６２０、１６２０Ａ、１６３０、１６４０、１６５０：バンプ
１７００：ワイヤ

Claims (14)

  1. 第１の面に設けられた第１の凹部と、前記第１の凹部の底部と前記第１の面と反対の面である第２の面とを貫通する貫通孔と、を有する基板と、
    前記第１の凹部側と前記第２の面側と前記貫通孔の少なくとも側壁とに配置された導電層と、
    を備える、貫通電極基板。
  2. 前記第２の面は、第２の凹部を有し、
    前記貫通孔は、前記第１の凹部の底部と前記第２の凹部の底部とを貫通することを特徴とする請求項１に記載の貫通電極基板。
  3. 前記第１の凹部の底部と前記第２の凹部の底部とは、平面視において一方向にずれていることを特徴とする請求項２に記載の貫通電極基板。
  4. 前記第１の凹部の底部の外周と前記第２の凹部の底部の外周とが異なることを特徴とする請求項２に記載の貫通電極基板。
  5. 前記基板は、前記第１の面に第３の凹部をさらに含み、
    前記貫通孔は、前記第３の凹部と前記第２の凹部とを貫通することを特徴とする請求項２乃至４のいずれか一に記載の貫通電極基板。
  6. 前記基板は、前記第１の凹部上に前記導電層とは独立した配線層をさらに含むことを特徴とする請求項１乃至５のいずれか一に記載の貫通電極基板。
  7. 前記基板は、前記第２の凹部上に前記導電層とは独立した配線層をさらに含むことを特徴とする請求項２乃至６のいずれか一に記載の貫通電極基板。
  8. 請求項１乃至７のいずれか一に記載の前記貫通電極基板と、
    前記貫通電極基板の前記第１の凹部側に配置された前記導電層に接続された第１配線構造体と、
    前記貫通電極基板の前記第２の面側に配置された前記導電層に接続された第２配線構造体と、
    を有することを特徴とするインターポーザ。
  9. 請求項１乃至７のいずれか一に記載の前記貫通電極基板と、
    前記貫通電極基板に並んで配置された他の基板またはチップを有することを特徴とする半導体装置。
  10. 請求項１に記載の前記貫通電極基板と、
    前記貫通電極基板に並んで配置された他の基板またはチップを有する半導体装置であって、
    前記他の基板またはチップの一部は、前記貫通電極基板の前記第１の凹部に配置されることを特徴とする半導体装置。
  11. 請求項２乃至５に記載の前記貫通電極基板と、
    前記貫通電極基板に並んで配置された他の基板またはチップを有する半導体装置であって、
    前記他の基板またはチップの一部は、前記貫通電極基板の前記第１の凹部及び前記第２の凹部の少なくとも１つに配置されることを特徴とする半導体装置。
  12. 第１の面及び第２の面を有する基板に前記第１の面から前記基板の内部に向かって、エッチングして第１の凹部を形成し、
    前記第１の凹部から第１の面側と第２の面側を貫通する貫通孔を形成し、
    前記貫通孔の側壁にシード層を形成し、
    前記シード層上にめっき層を形成することを特徴とする貫通電極基板の製造方法。
  13. 前記貫通孔を形成する前に、前記第２の面から前記基板の内部に向かって、エッチングして第２の凹部を形成することをさらに含み、
    前記貫通孔は、前記１の凹部と前記第２の凹部とを貫通することを特徴とする請求項１２に記載の貫通電極基板の製造方法。
  14. 前記シード層をスパッタ法によって形成することを特徴とする請求項１２又は１３に記載の貫通電極基板の製造方法。


JP2015137520A 2015-07-09 2015-07-09 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いたインターポーザ Active JP6690142B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015137520A JP6690142B2 (ja) 2015-07-09 2015-07-09 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いたインターポーザ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015137520A JP6690142B2 (ja) 2015-07-09 2015-07-09 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いたインターポーザ

Publications (2)

Publication Number Publication Date
JP2017022223A true JP2017022223A (ja) 2017-01-26
JP6690142B2 JP6690142B2 (ja) 2020-04-28

Family

ID=57890173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015137520A Active JP6690142B2 (ja) 2015-07-09 2015-07-09 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いたインターポーザ

Country Status (1)

Country Link
JP (1) JP6690142B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599749A (zh) * 2020-06-01 2020-08-28 联合微电子中心有限责任公司 一种高深宽比对通型tsv结构及其制备方法和硅转接板

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60140850A (ja) * 1983-12-28 1985-07-25 Hitachi Ltd 積層集積型半導体回路装置の製法
JP2002343925A (ja) * 2001-05-18 2002-11-29 Dainippon Printing Co Ltd マルチチップモジュールの製造方法
JP2006024652A (ja) * 2004-07-06 2006-01-26 Tokyo Electron Ltd インターポーザおよびインターポーザの製造方法
JP2007067215A (ja) * 2005-08-31 2007-03-15 Sanyo Electric Co Ltd 回路基板、回路基板の製造方法および回路装置
JP2010225955A (ja) * 2009-03-25 2010-10-07 Fujitsu Ltd インターポーザ
US20120085655A1 (en) * 2004-07-06 2012-04-12 Tokyo Elecron Limited Interposer and manufacturing method for the same
JP2012515446A (ja) * 2009-01-14 2012-07-05 台湾積體電路製造股▲ふん▼有限公司 サブマウント及びサブマウントの形成方法
JP2014072805A (ja) * 2012-09-28 2014-04-21 Citizen Finetech Miyota Co Ltd 電子部品実装用基板の製造方法
JP2014175791A (ja) * 2013-03-07 2014-09-22 Nippon Dempa Kogyo Co Ltd 表面実装用の水晶発振器
JP2015517745A (ja) * 2012-05-22 2015-06-22 インヴェンサス・コーポレイション ワイヤボンド相互接続を用いた基板レス積層可能パッケージ

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60140850A (ja) * 1983-12-28 1985-07-25 Hitachi Ltd 積層集積型半導体回路装置の製法
JP2002343925A (ja) * 2001-05-18 2002-11-29 Dainippon Printing Co Ltd マルチチップモジュールの製造方法
JP2006024652A (ja) * 2004-07-06 2006-01-26 Tokyo Electron Ltd インターポーザおよびインターポーザの製造方法
US20120085655A1 (en) * 2004-07-06 2012-04-12 Tokyo Elecron Limited Interposer and manufacturing method for the same
JP2007067215A (ja) * 2005-08-31 2007-03-15 Sanyo Electric Co Ltd 回路基板、回路基板の製造方法および回路装置
JP2012515446A (ja) * 2009-01-14 2012-07-05 台湾積體電路製造股▲ふん▼有限公司 サブマウント及びサブマウントの形成方法
JP2010225955A (ja) * 2009-03-25 2010-10-07 Fujitsu Ltd インターポーザ
JP2015517745A (ja) * 2012-05-22 2015-06-22 インヴェンサス・コーポレイション ワイヤボンド相互接続を用いた基板レス積層可能パッケージ
JP2014072805A (ja) * 2012-09-28 2014-04-21 Citizen Finetech Miyota Co Ltd 電子部品実装用基板の製造方法
JP2014175791A (ja) * 2013-03-07 2014-09-22 Nippon Dempa Kogyo Co Ltd 表面実装用の水晶発振器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599749A (zh) * 2020-06-01 2020-08-28 联合微电子中心有限责任公司 一种高深宽比对通型tsv结构及其制备方法和硅转接板
CN111599749B (zh) * 2020-06-01 2022-06-24 联合微电子中心有限责任公司 一种高深宽比对通型tsv结构及其制备方法和硅转接板

Also Published As

Publication number Publication date
JP6690142B2 (ja) 2020-04-28

Similar Documents

Publication Publication Date Title
JP6596906B2 (ja) 貫通電極基板並びに貫通電極基板を用いたインターポーザ及び半導体装置
JP6201663B2 (ja) 貫通電極基板の製造方法、貫通電極基板、および半導体装置
US8198726B2 (en) Through-hole electrode substrate and method of manufacturing the same
JP5644242B2 (ja) 貫通電極基板及びその製造方法
US6703310B2 (en) Semiconductor device and method of production of same
TWI761852B (zh) 貫通電極基板及其製造方法、以及安裝基板
TWI251314B (en) Manufacturing method of semiconductor device, semiconductor device, circuit substrate and electronic equipment
JP5568357B2 (ja) 半導体装置及びその製造方法
JP2016063114A (ja) 貫通電極基板及びその製造方法
JP6369436B2 (ja) 貫通電極基板および貫通電極基板の製造方法
JP2018160697A (ja) 貫通電極基板
JP4900508B2 (ja) 貫通電極基板及びその製造方法
JP6690142B2 (ja) 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いたインターポーザ
JP2016072433A (ja) 貫通電極基板及びその製造方法
JP6561635B2 (ja) 貫通電極基板及びその製造方法
JP2004273525A (ja) 半導体装置の製造方法、半導体装置、及び電子機器
JP2019016733A (ja) 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置
JP2019114734A (ja) 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置
JP6369653B1 (ja) 貫通電極基板および半導体装置
TWI821972B (zh) 貫通電極基板的製造方法、貫通電極基板及半導體裝置
JP2017073413A (ja) インターポーザ、インターポーザの製造方法、インターポーザを用いた半導体装置
JP7435635B2 (ja) 貫通電極基板
JP6658846B2 (ja) 貫通電極基板
JP2016225360A (ja) 貫通電極基板並びに貫通電極基板を用いたインターポーザ及び半導体装置
JP6435893B2 (ja) 貫通電極基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200323

R150 Certificate of patent or registration of utility model

Ref document number: 6690142

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150