JP2006024652A - インターポーザおよびインターポーザの製造方法 - Google Patents
インターポーザおよびインターポーザの製造方法 Download PDFInfo
- Publication number
- JP2006024652A JP2006024652A JP2004199870A JP2004199870A JP2006024652A JP 2006024652 A JP2006024652 A JP 2006024652A JP 2004199870 A JP2004199870 A JP 2004199870A JP 2004199870 A JP2004199870 A JP 2004199870A JP 2006024652 A JP2006024652 A JP 2006024652A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- opening area
- interposer
- substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】インターポーザの製造方法は、表面11と、裏面15とを有する基板10の表面11および裏面15から内部に向かって順に開口面積が狭くなるようにエッチングを行なうことにより、貫通孔19を形成し、その後貫通孔19にシード層13,17を形成し、それを基に、メッキで貫通孔19を導電性の材料14で埋める。
【選択図】図1
Description
以下、図面を参照して、この発明の一実施形態を図面を参照して説明する。図1は、この発明の一実施の形態に係るインターポーザの製造工程をステップごとに示す図である。図1を参照して、まず、表面11および裏面15を有するシリコンの基板10を準備する(図1(A))。次いで、基板10の表面11の所定の位置に、表面11側からドライエッチングを行なって、表面11から内部に向けて順に径が小さくなる、表面側の孔12を形成する。具体的には、等方性エッチングと異方性エッチングとのエッチング条件を適切に組み合わせてエッチングを行なう。
次に、この発明の他の実施の形態について説明する。図2は、この発明の第2実施の形態を示す、基板の断面図であり、第1実施の形態の図1(B)に対応する図である。第1実施の形態においては、シリコン基板10の両側から、エッチングを行なう場合について説明した。この実施の形態においては、シリコン基板20の表面側からのみエッチングを行なうことにより、図2に示すように、基板20の表面または裏面の一方面側からのみ、内部に向かって、径が順に小さくなる貫通孔21を形する。そして、貫通孔21の内部に、図1と同様の方法で、導電性の材料を満たして、貫通孔21を導電性の貫通孔にする。
次に、この発明のさらに他の実施の形態について説明する。図3は、この発明の第3実施の形態にかかるインターポーザを示す、基板30の断面図であり、第1実施の形態における、図1(B)に対応する。
次に、この発明の第4実施の形態について説明する。図5は、この実施の形態における基板40の断面構造を示す図である。図5を参照して、この実施の形態においては、基板40の表面41および裏面45において、貫通孔46は半球状の開口部42,44を有し、中央部において、円柱状の孔43が設けられている。
Claims (10)
- 一方側の表面から他方側の表面に設けられた貫通孔を有し、
前記貫通孔は、前記一方側の表面において第1開口面積を有し、前記一方側の表面から内部に向けて、順に前記第1開口面積より小さい面積を有するとともに、前記他方側の表面において第2開口面積を有し、前記他方側の面から内部に向けて、順に前記第2開口面積より小さい面積を有し、
前記貫通孔には、導電層が設けられる、インターポーザ。 - 前記第1開口面積と前記第2開口面積とは異なる、請求項1に記載のインターポーザ。
- 前記貫通孔は、前記基板の一方側の表面と他方側の表面との間に開口面積が等しい円筒状の孔部を有する、請求項1または2に記載のインターポーザの製造方法。
- 一方側の面から他方側の面に設けられた貫通孔を有し、
前記貫通孔は、前記一方側の面において第1の開口面積を有し、前記一方側の面から他方側の面に向けて、順に前記第1の開口面積より小さい面積を有し、
前記貫通孔には、導電層が設けられる、インターポーザ。 - 一方面と、前記一方面に対向する他方面とを有する基板を準備するステップと、
前記基板の一方面および他方面から内部に向かって順に開口面積が狭くなるようにエッチングを行なうことにより、貫通孔を形成するステップと、
前記貫通孔に導電層を形成するステップとを含む、インターポーザの製造方法。 - 前記エッチングを行なうステップは、前記一方面における開口面積と、前記他方面における開口面積との寸法が異なるようにエッチングを行なう、請求項5に記載のインターポーザの製造方法。
- 前記基板の一方面と他方面との間に開口面積が等しい孔を形成するステップをさらに含む、請求項5または6に記載のインターポーザの製造方法。
- 一方面と、前記一方面に対向する他方面とを有する基板を準備するステップと、
前記基板の一方面から他方面に向かって順に開口面積が狭くなるようにエッチングを行なうことにより、貫通孔を形成するステップと、
前記貫通孔に導電層を形成するステップとを含む、インターポーザの製造方法 - 前記エッチングを行なうステップは、ドライエッチングを行なうステップを含む、請求項5から8のいずれかに記載のインターポーザの製造方法。
- 前記導電層を形成するステップは、蒸着、電界メッキ、または無電解メッキで形成するステップを含む、請求項5から9のいずれかに記載のインターポーザの製造方法。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004199870A JP4286733B2 (ja) | 2004-07-06 | 2004-07-06 | インターポーザおよびインターポーザの製造方法 |
CN 200810089719 CN101256999B (zh) | 2004-07-06 | 2005-07-05 | 互连导电层及互连导电层的制造方法 |
KR1020067004600A KR100786156B1 (ko) | 2004-07-06 | 2005-07-05 | 인터포저 및 인터포저의 제조 방법 |
KR1020077014093A KR100786166B1 (ko) | 2004-07-06 | 2005-07-05 | 인터포저 및 인터포저의 제조 방법 |
EP05765494A EP1783832A4 (en) | 2004-07-06 | 2005-07-05 | INTERPOSITION DEVICE AND METHOD FOR MANUFACTURING INTERPOSITION DEVICE |
US11/631,635 US20080067073A1 (en) | 2004-07-06 | 2005-07-05 | Interposer And Manufacturing Method For The Same |
PCT/JP2005/012424 WO2006004127A1 (ja) | 2004-07-06 | 2005-07-05 | インターポーザおよびインターポーザの製造方法 |
TW094122867A TW200614896A (en) | 2004-07-06 | 2005-07-06 | Interposer and interposer producing method |
US13/328,710 US20120085655A1 (en) | 2004-07-06 | 2011-12-16 | Interposer and manufacturing method for the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004199870A JP4286733B2 (ja) | 2004-07-06 | 2004-07-06 | インターポーザおよびインターポーザの製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006024652A true JP2006024652A (ja) | 2006-01-26 |
JP2006024652A5 JP2006024652A5 (ja) | 2006-03-09 |
JP4286733B2 JP4286733B2 (ja) | 2009-07-01 |
Family
ID=35797730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004199870A Expired - Fee Related JP4286733B2 (ja) | 2004-07-06 | 2004-07-06 | インターポーザおよびインターポーザの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4286733B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008066481A (ja) * | 2006-09-06 | 2008-03-21 | Shinko Electric Ind Co Ltd | パッケージ、半導体装置、パッケージの製造方法及び半導体装置の製造方法 |
KR101111561B1 (ko) | 2010-12-02 | 2012-02-24 | 테세라, 인코포레이티드 | 계단형으로 형성한 tsv와 다수의 능동 칩을 구비하는 적층형 마이크로전자 조립체 |
KR101122689B1 (ko) * | 2010-12-02 | 2012-03-09 | 테세라, 인코포레이티드 | 계단형으로 형성한 tsv 및 칩 위에 캐리어를 구비한 적층형 마이크로전자 조립체 |
JP2017022223A (ja) * | 2015-07-09 | 2017-01-26 | 大日本印刷株式会社 | 貫通電極基板、貫通電極基板の製造方法、貫通電極基板を用いたインターポーザ及び半導体装置 |
WO2018043106A1 (ja) * | 2016-09-05 | 2018-03-08 | 大日本印刷株式会社 | 貫通電極基板の製造方法、貫通電極基板および半導体装置 |
JP6369653B1 (ja) * | 2018-05-17 | 2018-08-08 | 大日本印刷株式会社 | 貫通電極基板および半導体装置 |
JP2018163986A (ja) * | 2017-03-24 | 2018-10-18 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
JP2018195661A (ja) * | 2017-05-16 | 2018-12-06 | 大日本印刷株式会社 | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 |
US20210269357A1 (en) * | 2017-05-25 | 2021-09-02 | Corning Incorporated | Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5870318B2 (ja) | 2011-03-08 | 2016-02-24 | パナソニックIpマネジメント株式会社 | 情報記録媒体とその製造方法 |
-
2004
- 2004-07-06 JP JP2004199870A patent/JP4286733B2/ja not_active Expired - Fee Related
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008066481A (ja) * | 2006-09-06 | 2008-03-21 | Shinko Electric Ind Co Ltd | パッケージ、半導体装置、パッケージの製造方法及び半導体装置の製造方法 |
KR101111561B1 (ko) | 2010-12-02 | 2012-02-24 | 테세라, 인코포레이티드 | 계단형으로 형성한 tsv와 다수의 능동 칩을 구비하는 적층형 마이크로전자 조립체 |
KR101122689B1 (ko) * | 2010-12-02 | 2012-03-09 | 테세라, 인코포레이티드 | 계단형으로 형성한 tsv 및 칩 위에 캐리어를 구비한 적층형 마이크로전자 조립체 |
JP2017022223A (ja) * | 2015-07-09 | 2017-01-26 | 大日本印刷株式会社 | 貫通電極基板、貫通電極基板の製造方法、貫通電極基板を用いたインターポーザ及び半導体装置 |
US10847444B2 (en) | 2016-09-05 | 2020-11-24 | Dai Nippon Printing Co., Ltd. | Through electrode substrate and semiconductor device |
WO2018043106A1 (ja) * | 2016-09-05 | 2018-03-08 | 大日本印刷株式会社 | 貫通電極基板の製造方法、貫通電極基板および半導体装置 |
JP2018039678A (ja) * | 2016-09-05 | 2018-03-15 | 大日本印刷株式会社 | 貫通電極基板の製造方法、貫通電極基板および半導体装置 |
US11728243B2 (en) | 2016-09-05 | 2023-08-15 | Dai Nippon Printing Co., Ltd. | Through electrode substrate and semiconductor device |
JP2018163986A (ja) * | 2017-03-24 | 2018-10-18 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
JP7022365B2 (ja) | 2017-03-24 | 2022-02-18 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
JP2018195661A (ja) * | 2017-05-16 | 2018-12-06 | 大日本印刷株式会社 | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 |
US20210269357A1 (en) * | 2017-05-25 | 2021-09-02 | Corning Incorporated | Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same |
US11972993B2 (en) * | 2017-05-25 | 2024-04-30 | Corning Incorporated | Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same |
JP2018195825A (ja) * | 2018-05-17 | 2018-12-06 | 大日本印刷株式会社 | 貫通電極基板および半導体装置 |
JP6369653B1 (ja) * | 2018-05-17 | 2018-08-08 | 大日本印刷株式会社 | 貫通電極基板および半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4286733B2 (ja) | 2009-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100786166B1 (ko) | 인터포저 및 인터포저의 제조 방법 | |
US8196298B2 (en) | Method for manufacturing electroconductive material-filled throughhole substrate | |
JP4581915B2 (ja) | 貫通孔配線の製造方法 | |
JP2006237643A (ja) | 半導体材料ウエハ内に埋込みキャビティを形成するプロセスおよび埋込みキャビティ | |
JP4286733B2 (ja) | インターポーザおよびインターポーザの製造方法 | |
DE60211915D1 (de) | Halbleiterstruktur unter verwendung von opfermaterial und zugeörige herstellungsverfahren | |
JP2007005403A (ja) | 半導体基板への貫通配線の形成方法 | |
CN101256999B (zh) | 互连导电层及互连导电层的制造方法 | |
JP2006222138A (ja) | 貫通電極の形成方法 | |
US9530692B2 (en) | Method of forming through wiring | |
TW200818392A (en) | Semiconductor device and method of manufacturing a semiconductor device | |
JP2007184390A (ja) | 半導体基板のエッチング方法 | |
TWI295911B (en) | Manufacturing method of circuit board | |
JPH04134827A (ja) | 半導体装置の製造方法 | |
TWI741331B (zh) | 半導體結構及其製備方法 | |
TWI703301B (zh) | 散熱元件的製造方法 | |
TWI484550B (zh) | Semiconductor device manufacturing method | |
JP5596773B2 (ja) | 半導体装置の製造方法 | |
TW201739046A (zh) | 半導體裝置及其製造方法 | |
JP6191322B2 (ja) | 金属充填方法 | |
JP2024086199A (ja) | 配線基板およびその製造方法 | |
KR20030049029A (ko) | 반도체 소자 제조 방법 | |
JP2011066251A (ja) | 半導体基板の製造方法 | |
JP2009246189A (ja) | 半導体基板の製造方法、半導体基板、及び半導体基板を用いた圧電デバイス | |
JP2008283192A (ja) | 半導体素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051201 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090324 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090325 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150403 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |