JP2006024652A - インターポーザおよびインターポーザの製造方法 - Google Patents

インターポーザおよびインターポーザの製造方法 Download PDF

Info

Publication number
JP2006024652A
JP2006024652A JP2004199870A JP2004199870A JP2006024652A JP 2006024652 A JP2006024652 A JP 2006024652A JP 2004199870 A JP2004199870 A JP 2004199870A JP 2004199870 A JP2004199870 A JP 2004199870A JP 2006024652 A JP2006024652 A JP 2006024652A
Authority
JP
Japan
Prior art keywords
hole
opening area
interposer
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004199870A
Other languages
English (en)
Other versions
JP2006024652A5 (ja
JP4286733B2 (ja
Inventor
Kenichi Kagawa
健一 加川
Tomohisa Hoshino
智久 星野
Masami Yakabe
正巳 八壁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2004199870A priority Critical patent/JP4286733B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to PCT/JP2005/012424 priority patent/WO2006004127A1/ja
Priority to CN 200810089719 priority patent/CN101256999B/zh
Priority to KR1020067004600A priority patent/KR100786156B1/ko
Priority to KR1020077014093A priority patent/KR100786166B1/ko
Priority to EP05765494A priority patent/EP1783832A4/en
Priority to US11/631,635 priority patent/US20080067073A1/en
Priority to TW094122867A priority patent/TW200614896A/zh
Publication of JP2006024652A publication Critical patent/JP2006024652A/ja
Publication of JP2006024652A5 publication Critical patent/JP2006024652A5/ja
Application granted granted Critical
Publication of JP4286733B2 publication Critical patent/JP4286733B2/ja
Priority to US13/328,710 priority patent/US20120085655A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】製造工程が簡単で、かつ貫通孔の内部に巣が生じない、インターポーザの製造方法を提供する。
【解決手段】インターポーザの製造方法は、表面11と、裏面15とを有する基板10の表面11および裏面15から内部に向かって順に開口面積が狭くなるようにエッチングを行なうことにより、貫通孔19を形成し、その後貫通孔19にシード層13,17を形成し、それを基に、メッキで貫通孔19を導電性の材料14で埋める。
【選択図】図1

Description

この発明は、インターポーザおよびその製造方法に関し、特に、貫通孔内でピンチオフが生じない、インターポーザおよびその製造方法に関する。
従来の、基板に導通孔が設けられたインターポーザが、たとえば、特開2004−165291号公報(特許文献1)に記載されている。
同公報によれば、あるパターンに配置され、導電性部材が充填された複数の貫通孔を有するグリーンシートと、それと同じパターンに配置された径の異なる複数の貫通孔を有するグリーンシートとを積層して、セラミック基板において、導電性部材が一方面側から他方面側に向けて連続的、または、段階的に径が大きくなる、または小さくなるように構成されたセラミック基板を開示している。
図6は、シリコン基板60に導通孔を設けてインターポーザを製造する場合の、従来の問題点を説明するための、シリコン基板60の断面図である。図6を参照して、従来は、シリコン基板60にまず貫通孔71を設ける。このとき、貫通孔71は、まっすぐな円柱状とならずに、図に示すように、中央部が凸状に膨らんだ形状になる。
この貫通孔71に対して、基板の表面61と裏面62において、貫通孔71の周囲にまずスパッタリングでシード層63、64を設け、次いで、シード層63,64をシードとして、電界メッキ等を用いて導電層65,66を形成する。
特開2004−165291号公報(段落番号0011、図1等)
従来のインターポーザは上記のように構成されていた。特許文献1によれば、セラミック基板を用いているため、その孔開けに、ドリルや、サンドブラストを用いるため、貫通孔の径を小さくできないという問題があった。また、2枚のセラミック基板を接合する必要があるため、製造工程が煩雑である、という問題があった。
また、シリコン基板を用いて貫通孔を形成する場合は、貫通孔の中央部が凸状であり、表面または裏面から内部へ向かうほど、径が広がっているため、シード層を貫通孔の内部に設けようとしても、内部まで十分にシード層を形成できなかった。そのため、シード層からメッキ等により導電層を成長させても、導電層が十分に成長せず、貫通孔71の内部に、導電層の存在しない、いわゆる「巣」72が形成され、貫通孔71が断線したり、加工精度が悪いという問題があった。
この発明は、上記のような課題に鑑みてなされたもので、製造工程が簡単で、かつ貫通孔の内部に巣が生じない、インターポーザおよびその製造方法を提供することを目的とする。
この発明にかかるインターポーザは、一方側の表面から他方側の表面に設けられた貫通孔を有し、貫通孔は、一方側の表面において第1開口面積を有し、一方側の表面から内部に向けて、順に第1開口面積より小さい面積を有するとともに、他方側の表面において第2開口面積を有し、他方側の面から内部に向けて、順に第2開口面積より小さい面積を有し、貫通孔には、導電層が設けられる。
好ましくは、第1開口面積と第2開口面積とは異なる。
さらに好ましくは、貫通孔は、基板の一方側の表面と他方側の表面との間に開口面積が等しい円筒状の孔部を有する。
この発明のさらに他の局面においては、インターポーザは、一方側の面から他方側の面に設けられた貫通孔を有し、貫通孔は、一方側の面において第1の開口面積を有し、一方側の面から他方側の面に向けて、順に第1の開口面積より小さい面積を有し、貫通孔には、導電層が設けられる。
この発明の他の局面においては、インターポーザの製造方法は、一方面と、一方面に対向する他方面とを有する基板を準備するステップと、基板の一方面および他方面から内部に向かって順に開口面積が狭くなるようにエッチングを行なうことにより、貫通孔を形成するステップと、貫通孔に導電層を形成するステップとを含む。
好ましくは、エッチングを行なうステップは、一方面における開口面積と、他方面における開口面積との寸法が異なるようにエッチングを行なう。
さらに好ましくは、基板の一方面と他方面との間に開口面積が等しい孔を形成するステップをさらに含む。
この発明のさらに他の局面によれば、インターポーザの製造方法は、一方面と、一方面に対向する他方面とを有する基板を準備するステップと、基板の一方面から他方面に向かって順に開口面積が狭くなるようにエッチングを行なうことにより、貫通孔を形成するステップと、貫通孔に導電層を形成するステップとを含む。
なお、エッチングを行なうステップは、ドライエッチングを行なうのが好ましい。また、導電層は、蒸着で形成してもよいし、電界メッキで形成してもよいし、無電解メッキで形成してもよい。
この発明にかかるインターポーザは、貫通孔を有し、貫通孔は、一方側の表面において第1開口面積を有し、一方側の表面から内部に向けて、順に第1開口面積より小さい面積を有するとともに、他方側の表面において第2開口面積を有し、他方側の面から内部に向けて、順に第2開口面積より小さい面積を有し、貫通孔には、導電層が設けられる。
基板の一方面および他方面から内部に向かって順に開口面積が狭くなる貫通孔を有するため、貫通孔を導電層で容易に埋めることができる。
その結果、製造工程が簡単で、貫通孔の内部に巣が生じない、インターポーザを提供できる。
好ましくは、一方面側の第1開口面積と他方面側の第2開口面積とは異なる。一方面側と他方面側とで開口面積を変えることによって、両面の配線ルールを独立に設定でき、配線幅や引き回し方法の設計自由度を広げることができる。
この発明の他の局面においては、インターポーザの製造方法は、基板の一方面および他方面から内部に向かって順に開口面積が狭くなるようにエッチングを行なって貫通孔を形成するため、貫通孔に導電層を形成するときに、その内部に途切れることなく導電層を形成できる。
その結果、製造工程が簡単で、かつ貫通孔の内部に巣が生じない、インターポーザの製造方法を提供できる。
(1)第1実施の形態
以下、図面を参照して、この発明の一実施形態を図面を参照して説明する。図1は、この発明の一実施の形態に係るインターポーザの製造工程をステップごとに示す図である。図1を参照して、まず、表面11および裏面15を有するシリコンの基板10を準備する(図1(A))。次いで、基板10の表面11の所定の位置に、表面11側からドライエッチングを行なって、表面11から内部に向けて順に径が小さくなる、表面側の孔12を形成する。具体的には、等方性エッチングと異方性エッチングとのエッチング条件を適切に組み合わせてエッチングを行なう。
次いで、基板10の裏面15から内部に向けて同様に、径が順に小さくなる、裏面側の孔16を形成し、両者を基板10のほぼ中央部でその中心をほぼ一致させる。
このようにして、基板10において、表面11および裏面15から内部に向けて、順に径が小さくなる貫通孔19を形成する(図1(B))。
この状態で、まず、貫通孔19の内部を含んで、基板10に、図示のない、絶縁膜が形成される。この絶縁膜は、SiO、SiN等の絶縁膜であってもよく、スパッタリング、CVDまたは酸化によって形成される。
次いで、絶縁膜の上であって、貫通孔19の内部および、貫通孔19に隣接する、表面11および裏面15にスパッタリングで、メッキ層のシードとなるシード層13を形成する(図1(C))。このとき、貫通孔19は、従来のように、内部に向かって広くなっていないため、シード層13は、容易に貫通孔19の内部およびそれに連続する表面11および裏面15の開口部の周辺に形成される。
次に、このシード層13,17を基に貫通孔19に対して、電界または、無電解メッキを行ない、Cu等の導電層14を形成する(図1(D))。その結果、貫通孔19の内部に巣の生じない導電層を有するインターポーザを簡単な製造工程で形成できる。
上記実施の形態においては、貫通孔19が一つの場合について説明したが、複数の貫通孔19が設けられる場合も同様である。
なお、同様の、内部に傾斜を有する貫通孔を、ウエットエッチングで形成することも考えられる。しかしながら、ウエットエッチングであれば、貫通孔の傾斜が広がりすぎて、所望の形状が得られないという問題が生じうる。これに対して、ドライエッチングであれば、貫通孔の傾斜の制御が容易であるため、所望の傾斜を得ることができる。
(2)第2実施の形態
次に、この発明の他の実施の形態について説明する。図2は、この発明の第2実施の形態を示す、基板の断面図であり、第1実施の形態の図1(B)に対応する図である。第1実施の形態においては、シリコン基板10の両側から、エッチングを行なう場合について説明した。この実施の形態においては、シリコン基板20の表面側からのみエッチングを行なうことにより、図2に示すように、基板20の表面または裏面の一方面側からのみ、内部に向かって、径が順に小さくなる貫通孔21を形する。そして、貫通孔21の内部に、図1と同様の方法で、導電性の材料を満たして、貫通孔21を導電性の貫通孔にする。
この場合も、第1実施の形態と同様にシード層やそれに基づく導電層が容易に形成でき、第1実施の形態と同様の効果を奏する。
(3)第3実施の形態
次に、この発明のさらに他の実施の形態について説明する。図3は、この発明の第3実施の形態にかかるインターポーザを示す、基板30の断面図であり、第1実施の形態における、図1(B)に対応する。
この実施の形態においては、第1実施の形態と同様に、基板30の表面31側と、裏面32側とからそれぞれ、内部に向かって径の小さくなる孔33、34を形成するが、それらの表面31および裏面32における径が異なる。
すなわち、図3を参照して、基板30は、厚さtを有し、表面31側の径はaであり、裏面32側の径はbであり、a<bであるとともに、表面31側の孔33は、内部方向に厚さt1の深さを有し、裏面32側の孔34は、内部方向に厚さt2の深さを有する。その結果、基板30の内部に段部38が形成される。なお、第1実施の形態と同様に、表面31と裏面32とから、それぞれ異なる径で内部にエッチングを行ない、両者が任意の位置で貫通孔39を形成し、それによって、図において、点線で示すように、段部38を設けない構造としてもよい。このように加工後、貫通孔39の内部を導電層で満たす。
図4は、図3で示した断面構造を有する基板30の斜視図である。図4を参照して、この実施の形態においては、表面31側と裏面32側とで、上記のように貫通孔39の径が定められるため、表面31側には裏面32側に比べて多くの配線領域37が存在する。そのため、表面31側と裏面32側の配線ルールを独立に設定でき、表面31側においては、配線幅や引き回し方法の設計自由度を広げることができる。また、裏面32では、貫通孔39の開口部の寸法を大きく設計できるため、メッキ液の回り込みをよくしたり、深堀のアスペクト比を小さくできる等、貫通配線プロセスウインドウを広げることができる。
なお、図4において、配線35は、孔33に埋め込まれた導電層の表面に形成されたパッド33b,33cに設けられた端子36b,36cを介して行われる。
(4)第4実施の形態
次に、この発明の第4実施の形態について説明する。図5は、この実施の形態における基板40の断面構造を示す図である。図5を参照して、この実施の形態においては、基板40の表面41および裏面45において、貫通孔46は半球状の開口部42,44を有し、中央部において、円柱状の孔43が設けられている。
貫通孔46をこのような形状とすることにより、メッキ液の回り込みを改善し、付き回りの改善が期待できる。また、付いたメッキ膜の剥がれの抑制が期待できる。
次に、先の実施の形態と同様に、メッキ等によって、貫通孔46を導電性の材料で埋めて、導通孔を完成する。
次に、この実施の形態における貫通孔46の製造方法について説明する。図5(B)は、図5(A)に示した貫通孔46を形成するための工程を示す図である。図5(B)を参照して、基板40の表面41の上にレジスト47を載置し、所定の位置に開口部を設けて、等方性エッチングを行なう。それによって、表面41側に半球状の開口部42を形成する。裏面45側も同様にして半球状の開口部44を形成する。その後、異方性エッチングを行い、円柱状の孔43を形成する。
なお、この実施の形態における、円筒状の孔の形成は、先に示した各実施の形態において採用してもよい。
上記実施の形態においては、円形または、円柱状の貫通孔を用いた場合について説明したが、これに限らず、矩形や多角形等であってもよい。
上記実施の形態においては、シード層をベースにメッキを用いて導電層を形成する場合について説明したが、これに限らず、シード層だけで形成してもよい。
上記実施の形態においては、貫通孔への導電性材料の埋め込みを電界メッキを用いて行なう場合について説明したが、これに限らず、無電解メッキや、真空蒸着で埋め込んでもよい。
上記実施の形態においては、貫通孔の形成をドライエッチングを用いて行なう場合について説明したが、これに限らず、ウエットエッチングを用いてもよい。
以上、図面を参照してこの発明の実施形態を説明したが、この発明は、図示した実施形態のものに限定されない。図示された実施形態に対して、この発明と同一の範囲内において、あるいは均等の範囲内において、種々の修正や変形を加えることが可能である。
この発明に係るインターポーザの製造方法は、貫通孔に導電層を形成するときに、その内部に途切れることなく導電層を形成できるため、製造工程が簡単で、かつ貫通孔の内部に巣が生じないインターポーザの製造方法として、有利に利用されうる。
第1実施の形態にかかるインターポーザの製造方法をステップごとに示す図である。 第2実施の形態にかかるインターポーザの貫通孔の断面図である。 第3実施の形態にかかるインターポーザの貫通孔の断面図である。 図3で示した断面構造を有する基板の斜視図である。 第4実施の形態にかかるインターポーザの貫通孔の断面図およびその製造ステップを示す図である。 従来のインターポーザの問題点を示す図である。
符号の説明
10、20、30、40 基板、11、31,41 表面、15,32,45 裏面、13、17 シード層、14 メッキ層、19、21、39,46 貫通孔。

Claims (10)

  1. 一方側の表面から他方側の表面に設けられた貫通孔を有し、
    前記貫通孔は、前記一方側の表面において第1開口面積を有し、前記一方側の表面から内部に向けて、順に前記第1開口面積より小さい面積を有するとともに、前記他方側の表面において第2開口面積を有し、前記他方側の面から内部に向けて、順に前記第2開口面積より小さい面積を有し、
    前記貫通孔には、導電層が設けられる、インターポーザ。
  2. 前記第1開口面積と前記第2開口面積とは異なる、請求項1に記載のインターポーザ。
  3. 前記貫通孔は、前記基板の一方側の表面と他方側の表面との間に開口面積が等しい円筒状の孔部を有する、請求項1または2に記載のインターポーザの製造方法。
  4. 一方側の面から他方側の面に設けられた貫通孔を有し、
    前記貫通孔は、前記一方側の面において第1の開口面積を有し、前記一方側の面から他方側の面に向けて、順に前記第1の開口面積より小さい面積を有し、
    前記貫通孔には、導電層が設けられる、インターポーザ。
  5. 一方面と、前記一方面に対向する他方面とを有する基板を準備するステップと、
    前記基板の一方面および他方面から内部に向かって順に開口面積が狭くなるようにエッチングを行なうことにより、貫通孔を形成するステップと、
    前記貫通孔に導電層を形成するステップとを含む、インターポーザの製造方法。
  6. 前記エッチングを行なうステップは、前記一方面における開口面積と、前記他方面における開口面積との寸法が異なるようにエッチングを行なう、請求項5に記載のインターポーザの製造方法。
  7. 前記基板の一方面と他方面との間に開口面積が等しい孔を形成するステップをさらに含む、請求項5または6に記載のインターポーザの製造方法。
  8. 一方面と、前記一方面に対向する他方面とを有する基板を準備するステップと、
    前記基板の一方面から他方面に向かって順に開口面積が狭くなるようにエッチングを行なうことにより、貫通孔を形成するステップと、
    前記貫通孔に導電層を形成するステップとを含む、インターポーザの製造方法
  9. 前記エッチングを行なうステップは、ドライエッチングを行なうステップを含む、請求項5から8のいずれかに記載のインターポーザの製造方法。
  10. 前記導電層を形成するステップは、蒸着、電界メッキ、または無電解メッキで形成するステップを含む、請求項5から9のいずれかに記載のインターポーザの製造方法。
JP2004199870A 2004-07-06 2004-07-06 インターポーザおよびインターポーザの製造方法 Expired - Fee Related JP4286733B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2004199870A JP4286733B2 (ja) 2004-07-06 2004-07-06 インターポーザおよびインターポーザの製造方法
CN 200810089719 CN101256999B (zh) 2004-07-06 2005-07-05 互连导电层及互连导电层的制造方法
KR1020067004600A KR100786156B1 (ko) 2004-07-06 2005-07-05 인터포저 및 인터포저의 제조 방법
KR1020077014093A KR100786166B1 (ko) 2004-07-06 2005-07-05 인터포저 및 인터포저의 제조 방법
EP05765494A EP1783832A4 (en) 2004-07-06 2005-07-05 INTERPOSITION DEVICE AND METHOD FOR MANUFACTURING INTERPOSITION DEVICE
US11/631,635 US20080067073A1 (en) 2004-07-06 2005-07-05 Interposer And Manufacturing Method For The Same
PCT/JP2005/012424 WO2006004127A1 (ja) 2004-07-06 2005-07-05 インターポーザおよびインターポーザの製造方法
TW094122867A TW200614896A (en) 2004-07-06 2005-07-06 Interposer and interposer producing method
US13/328,710 US20120085655A1 (en) 2004-07-06 2011-12-16 Interposer and manufacturing method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004199870A JP4286733B2 (ja) 2004-07-06 2004-07-06 インターポーザおよびインターポーザの製造方法

Publications (3)

Publication Number Publication Date
JP2006024652A true JP2006024652A (ja) 2006-01-26
JP2006024652A5 JP2006024652A5 (ja) 2006-03-09
JP4286733B2 JP4286733B2 (ja) 2009-07-01

Family

ID=35797730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004199870A Expired - Fee Related JP4286733B2 (ja) 2004-07-06 2004-07-06 インターポーザおよびインターポーザの製造方法

Country Status (1)

Country Link
JP (1) JP4286733B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066481A (ja) * 2006-09-06 2008-03-21 Shinko Electric Ind Co Ltd パッケージ、半導体装置、パッケージの製造方法及び半導体装置の製造方法
KR101111561B1 (ko) 2010-12-02 2012-02-24 테세라, 인코포레이티드 계단형으로 형성한 tsv와 다수의 능동 칩을 구비하는 적층형 마이크로전자 조립체
KR101122689B1 (ko) * 2010-12-02 2012-03-09 테세라, 인코포레이티드 계단형으로 형성한 tsv 및 칩 위에 캐리어를 구비한 적층형 마이크로전자 조립체
JP2017022223A (ja) * 2015-07-09 2017-01-26 大日本印刷株式会社 貫通電極基板、貫通電極基板の製造方法、貫通電極基板を用いたインターポーザ及び半導体装置
WO2018043106A1 (ja) * 2016-09-05 2018-03-08 大日本印刷株式会社 貫通電極基板の製造方法、貫通電極基板および半導体装置
JP6369653B1 (ja) * 2018-05-17 2018-08-08 大日本印刷株式会社 貫通電極基板および半導体装置
JP2018163986A (ja) * 2017-03-24 2018-10-18 大日本印刷株式会社 貫通電極基板及びその製造方法
JP2018195661A (ja) * 2017-05-16 2018-12-06 大日本印刷株式会社 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置
US20210269357A1 (en) * 2017-05-25 2021-09-02 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5870318B2 (ja) 2011-03-08 2016-02-24 パナソニックIpマネジメント株式会社 情報記録媒体とその製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066481A (ja) * 2006-09-06 2008-03-21 Shinko Electric Ind Co Ltd パッケージ、半導体装置、パッケージの製造方法及び半導体装置の製造方法
KR101111561B1 (ko) 2010-12-02 2012-02-24 테세라, 인코포레이티드 계단형으로 형성한 tsv와 다수의 능동 칩을 구비하는 적층형 마이크로전자 조립체
KR101122689B1 (ko) * 2010-12-02 2012-03-09 테세라, 인코포레이티드 계단형으로 형성한 tsv 및 칩 위에 캐리어를 구비한 적층형 마이크로전자 조립체
JP2017022223A (ja) * 2015-07-09 2017-01-26 大日本印刷株式会社 貫通電極基板、貫通電極基板の製造方法、貫通電極基板を用いたインターポーザ及び半導体装置
US10847444B2 (en) 2016-09-05 2020-11-24 Dai Nippon Printing Co., Ltd. Through electrode substrate and semiconductor device
WO2018043106A1 (ja) * 2016-09-05 2018-03-08 大日本印刷株式会社 貫通電極基板の製造方法、貫通電極基板および半導体装置
JP2018039678A (ja) * 2016-09-05 2018-03-15 大日本印刷株式会社 貫通電極基板の製造方法、貫通電極基板および半導体装置
US11728243B2 (en) 2016-09-05 2023-08-15 Dai Nippon Printing Co., Ltd. Through electrode substrate and semiconductor device
JP2018163986A (ja) * 2017-03-24 2018-10-18 大日本印刷株式会社 貫通電極基板及びその製造方法
JP7022365B2 (ja) 2017-03-24 2022-02-18 大日本印刷株式会社 貫通電極基板及びその製造方法
JP2018195661A (ja) * 2017-05-16 2018-12-06 大日本印刷株式会社 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置
US20210269357A1 (en) * 2017-05-25 2021-09-02 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US11972993B2 (en) * 2017-05-25 2024-04-30 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
JP2018195825A (ja) * 2018-05-17 2018-12-06 大日本印刷株式会社 貫通電極基板および半導体装置
JP6369653B1 (ja) * 2018-05-17 2018-08-08 大日本印刷株式会社 貫通電極基板および半導体装置

Also Published As

Publication number Publication date
JP4286733B2 (ja) 2009-07-01

Similar Documents

Publication Publication Date Title
KR100786166B1 (ko) 인터포저 및 인터포저의 제조 방법
US8196298B2 (en) Method for manufacturing electroconductive material-filled throughhole substrate
JP4581915B2 (ja) 貫通孔配線の製造方法
JP2006237643A (ja) 半導体材料ウエハ内に埋込みキャビティを形成するプロセスおよび埋込みキャビティ
JP4286733B2 (ja) インターポーザおよびインターポーザの製造方法
DE60211915D1 (de) Halbleiterstruktur unter verwendung von opfermaterial und zugeörige herstellungsverfahren
JP2007005403A (ja) 半導体基板への貫通配線の形成方法
CN101256999B (zh) 互连导电层及互连导电层的制造方法
JP2006222138A (ja) 貫通電極の形成方法
US9530692B2 (en) Method of forming through wiring
TW200818392A (en) Semiconductor device and method of manufacturing a semiconductor device
JP2007184390A (ja) 半導体基板のエッチング方法
TWI295911B (en) Manufacturing method of circuit board
JPH04134827A (ja) 半導体装置の製造方法
TWI741331B (zh) 半導體結構及其製備方法
TWI703301B (zh) 散熱元件的製造方法
TWI484550B (zh) Semiconductor device manufacturing method
JP5596773B2 (ja) 半導体装置の製造方法
TW201739046A (zh) 半導體裝置及其製造方法
JP6191322B2 (ja) 金属充填方法
JP2024086199A (ja) 配線基板およびその製造方法
KR20030049029A (ko) 반도체 소자 제조 방법
JP2011066251A (ja) 半導体基板の製造方法
JP2009246189A (ja) 半導体基板の製造方法、半導体基板、及び半導体基板を用いた圧電デバイス
JP2008283192A (ja) 半導体素子及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081028

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090324

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090325

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150403

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees