TW201739046A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201739046A
TW201739046A TW105125199A TW105125199A TW201739046A TW 201739046 A TW201739046 A TW 201739046A TW 105125199 A TW105125199 A TW 105125199A TW 105125199 A TW105125199 A TW 105125199A TW 201739046 A TW201739046 A TW 201739046A
Authority
TW
Taiwan
Prior art keywords
region
semiconductor device
interposers
forming
interposer
Prior art date
Application number
TW105125199A
Other languages
English (en)
Other versions
TWI648852B (zh
Inventor
李宗翰
胡耀文
施能泰
姜序
蔡幸川
吳聖雄
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Publication of TW201739046A publication Critical patent/TW201739046A/zh
Application granted granted Critical
Publication of TWI648852B publication Critical patent/TWI648852B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明提供一種半導體裝置，包含基底以及複數個中介層。基底具有第一區域以及第二區域，鄰接第一區域。複數個中介層為依序堆疊於基底上。每一中介層具有作用區域以及開放區域，分別與第一區域與第二區域相對應。每一中介層包含裝置佈局圖樣以及應力釋放結構。裝置佈局圖樣形成於作用區域中。應力釋放結構形成於開放區域中，且應力釋放結構包含複數個開口。

Description

半導體裝置及其製造方法
本發明是有關於一種半導體裝置，特別是有關於半導體裝置的中介層。
傳統的半導體裝置製造流程常伴隨著中介層的製造，藉由中介層作為絕緣層以絕緣元件晶粒，或作為導電層定義元件晶粒間的連接關係。其中，作為導電層的中介層可包含複數個導電特徵形成於中介層的基材中，用以連接於元件晶粒之間或製造出連接的端點，舉例來說，像是圖樣化的印刷線路或矽穿孔等。然而，中介層的基材並不會完全地被半導體裝置的元件晶粒與形成於對應的元件晶粒之間的導電特徵給佔據。因此，中介層可至少被分割為兩個區域，設置有元件晶粒與導電特徵的作用區域(active area)，以及沒有元件晶粒或導電特徵形成於上的開放區域(open area)。而如此的差異，會 導致作用區域與開放區域等，不同區域間會具有不同的熱膨脹係數。
然而，當製造半導體裝置的製造流程中包含有會製造熱，並將熱堆積於中介層中的製程時，會提高中介層的溫度。而讓中介層上具有差異的熱膨脹係數的不同區域，在中介層上導致不平衡的、不等向的力的張量，且進一步地拉扯或施力於中介層，進而導致中介層產生永久的捲曲或形變。此一現象於中介層的邊緣區域或角落區域特別明顯。由此可見，上述現有的半導體裝置架構，顯然仍存在不便與缺陷，而有待加以進一步改進。為了解决上述問題，相關領域莫不費盡心思來謀求解决之道，但長久以來一直未見適用的方式被發展完成。因此，如何能有效解决上述問題，實屬當前重要研發課題之一，亦成為當前相關領域亟需改進的目標。
本發明之一技術態樣是有關於一種半導體裝置，其利用在半導體裝置的中介層的開放區域，形成與作用區域的裝置佈局圖樣具有相似結構的應力釋放結構，以減少或消除開放區域的熱膨脹係數與作用區域間的熱膨脹係數間的差異，使得在熱作用下的中介層於膨脹時可具有更平衡的力的張量，並透過中介層提供半導體裝置支撐力與抵抗力，讓半導體裝置可減少或避免於製程中發生捲曲或形變的情況。進一步地，提高製造半導體裝置的良率，以節省材料成本。此外，在部分的實施方式中，應力釋放結構與裝置佈局圖樣可於單一遮罩下被製 造，進一步地節省製造應力釋放結構所需的額外製程時間與成本。
本發明提供一種半導體裝置，包含基底以及複數個中介層。基底具有第一區域以及第二區域，鄰接第一區域。複數個中介層為依序堆疊於基底上。每一中介層具有作用區域以及開放區域，分別與第一區域與第二區域相對應。每一中介層包含裝置佈局圖樣以及應力釋放結構。裝置佈局圖樣形成於作用區域中。應力釋放結構形成於開放區域中，且應力釋放結構包含複數個開口。
在本發明一或多個實施方式中，上述之半導體裝置可更包含強化薄膜，形成於中介層其中一者遠離基底的表面上。
在本發明一或多個實施方式中，上述之強化薄膜包含一材料。材料選自由氮化矽、鉭、鈦、氮化鉭、氮化鈦以及前述之組合所組成之群組其中之一。
在本發明一或多個實施方式中，上述之位於中介層其中之一的複數個開口可貫穿對應的中介層。
在本發明一或多個實施方式中，上述之開口可為矩型或橢圓型。
在本發明一或多個實施方式中，上述之開口可沿行列的方式排列。
在本發明一或多個實施方式中，上述之半導體裝置可更包含導電材料形成於複數個中介層其中之一的複數個開口之中。
本發明提供一種製造半導體裝置的方法用以依序形成複數個中介層於基底上。基底包含第一區域以及第二區域，以及每一中介層具有作用區域與開放區域，分別對應第一區域與第二區域。製造半導體裝置的方法包含於每一中介層的作用區域中，形成裝置佈局圖樣；以及於每一中介層的開放區域中，形成應力釋放結構，其中應力釋放結構包含複數個開口。
在本發明一或多個實施方式中，上述之形成應力釋放結構的步驟包含形成開口貫穿複數個中介層中的對應者。
在本發明一或多個實施方式中，上述之形成裝置佈局圖樣的步驟與形成應力釋放結構的步驟可為使用單一遮罩於同一製程中所進行。
在本發明一或多個實施方式中，上述之形成裝置佈局圖樣的步驟可包含鑲嵌製程(damascene process)或矽穿孔(through silicon vias,TSV)製程。
在本發明一或多個實施方式中，上述之製造半導體裝置的方法可更包含形成導電材料於開口中。
在本發明一或多個實施方式中，上述之製造半導體裝置的方法可更包含於中介層其中一者的遠離基底的表面，形成強化薄膜。
在本發明一或多個實施方式中，上述之第二區域可環繞第一區域。
100‧‧‧半導體裝置
120‧‧‧基底
140‧‧‧中介層
142‧‧‧作用區域
144‧‧‧開放區域
146‧‧‧邊角區域
160/160A/160B‧‧‧應力釋放結構
162/162A/162B‧‧‧開口
180‧‧‧裝置佈局圖樣
182A‧‧‧導電路徑
182B‧‧‧矽穿孔
190‧‧‧強化薄膜
2-2’‧‧‧線段
600‧‧‧製造半導體裝置的方法
S620~S660‧‧‧步驟
本發明之上述和其他目的、特徵、優點與實施例，透過下方的實施例搭配相對應的圖式能更明顯易懂，必須要強調的是圖式之繪示為本於實務，圖式繪示之不同特徵並非該特徵之實際尺寸比例，必須了解到這些不同特徵可能會因為解說之方便而放大或縮小其尺寸：
第1圖為依據本發明多個實施方式之半導體裝置所繪示的立體示意圖。
第2圖為依據本發明多個實施方式之半導體裝置的應力釋放結構所繪示的側視剖面圖。
第3A圖以及第3B圖為分別依據本發明多個實施方式之形成於半導體裝置的開放區域的應力釋放結構所分別繪示的上視示意圖。
第4A圖以及第4B圖為依據本發明多個實施方式之形成於半導體裝置的作用區域的裝置佈局圖樣所分別繪示的上視示意圖。
第5圖為依據本發明另外的多個實施方式之半導體裝置的應力釋放結構所繪示的側視剖面圖。
第6圖為依據本發明多個實施方式之製造半導體裝置的方法繪示的流程圖。
除非有其他表示，在不同圖式中相同之號碼與符號通常被當作相對應的部件。該些圖示之繪示為清楚表達該些實施方式之相關關聯而非繪示該實際尺寸。
以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，當一個元件被稱為『在…上』時，它可泛指該元件直接在其他元件上，也可以是有其他元件存在於兩者之中。相反地，當一個元件被稱為『直接在』另一元件，它是不能有其他元件存在於兩者之中間。如本文所用，詞彙『及/或』包含了列出的關聯項目中的一個或多個的任何組合。
第1圖繪示依據本發明多個實施方式之半導體裝置100的立體示意圖。如第1圖所示，半導體裝置100可包含基底120以及複數個中介層140。複數個中介層140被依序堆疊於基底120上。其中每一中介層140具有作用區域142以及開放區域144分別與基底120的第一區域與第二區域相對應。亦即，此處所述之基底120的第一區域與第二區域，可分別代表中介層140的作用區域142與開放區域144沿疊構方向A於基底120的垂直投影所重疊的區域。從而，基底120可具有第一區域以及鄰接第一區域的第二區域。在多個實施方式中，基底120可具有複數個第一區域，以及至少一第二區域鄰接複數個第一區域。每一中介層140可包含裝置佈局圖樣180以及應力釋放結構160。值得注意的是，此處所繪示的裝置佈局圖樣180以及應力釋放結構160僅為示例，本領域具通常知識者，當可視實際需求，在不脫離本揭露的精神與範圍的情況下，做同等的改動與修飾。裝置佈局圖樣180形成於作用區域142中。此處所 述之裝置佈局圖樣180可為形成於中介層140的導電特徵，舉例來說，像是圖樣化的導電路徑182A(參照第4A圖)或矽穿孔182B(through silicon vias,TSVs)等。在多個實施方式中，應力釋放結構160形成於開放區域144中，且應力釋放結構160可包含複數個開口162。
由於形成於開放區域144中的應力釋放結構160可製造出與形成於作用區域142中的裝置佈局圖樣180相似的結構，使得中介層140於開放區域144具有的熱膨脹係數與中介層140於作用區域142具有的熱膨脹係數之間的差異可被減少。如此一來，當製造半導體裝置100的製程中包含製造熱的相關步驟時，可減少或避免半導體裝置100因中介層140的開放區域144的熱膨脹係數與作用區域142的熱膨脹係數之間的差異，而產生不平衡的力的張量，進一步地對半導體裝置100的中介層140造成永久性的捲曲或形變。此外，相較於無其他結構形成於上的開放區域，具有應力釋放結構160形成於上的開放區域144也可提供中介層140更大的支撐力與抵抗力，以抵抗潛在可能造成中介層140形變的其他未平衡的力的張量。
第2圖繪示依據本發明多個實施方式中形成於半導體裝置100的開放區域144的應力釋放結構160的側視剖面圖。如第2圖所示，在多個實施方式中，開口162可貫穿所在的對應的中介層140，並成形。在多個實施方式中，開口162也可僅部分延伸進入對應的中介層140，並成形。如此一來，應力釋放結構160可提供中介層140支撐力與抵抗力對抗與中介層140的表面實質上平行的力，且此方向與由中介層140上 不同的區域之間，如作用區域142與開放區域144，因熱膨脹係數不同而產生的應力或力的張量具有相同的方向，讓應力釋放結構160某種程度上可減少或避免中介層140發生捲曲或形變的情況。
第3A圖以及第3B圖分別繪示依據本發明多個實施方式中形成於半導體裝置100的開放區域144的應力釋放結構160A以及應力釋放結構160B的上視示意圖。參照第3A圖，在多個實施方式中，開口162A可成形為矩型。參照第3B圖，在其他的多個實施方式中，開口162B可成形為橢圓型或圓形。參照第3A圖與第3B圖，在多個實施方式中，開口162A或開口162B可沿行列的方式排列。在多個實施方式中，開口162A或開口162B可沿實質上平行於開放區域144的邊緣的方向延伸。在其他的多個實施方式中，開口162A或開口162B也可沿實質上不平行於開放區域144的邊緣的方向延伸。
在多個實施方式中，半導體裝置100可更包含導電材料。導電材料形成於複數個中介層140的複數個開口162之中，使得應力釋放結構160可進一步地被強化。同時，由於作用區域142的導電特徵多由導電材料所形成，導電材料可更縮小作用區域142的熱膨脹係數與開放區域144的熱膨脹係數之間的差異。
值得注意的是，此處所述關於在開放區域144上形成開口162A或開口162B的方法，像是形狀、貫穿中介層140並成形、部分進入中介層140並成形、分佈的密度或形成方向等，僅為示例，其並非用以限制本發明。應瞭解到，本領域具 通常知識者，當可視實際需求，在不脫離本揭露的精神與範圍的情況下，對開口162的形成做同等的改動與修飾。
第4A圖以及第4B圖分別繪示依據本發明多個實施方式之形成於半導體裝置100的作用區域142的裝置佈局圖樣180的上視示意圖。參照第4A圖與第4B圖，在多個實施方式中，裝置佈局圖樣180的圖樣化的導電特徵可形成於中介層140的作用區域142中。在多個實施方式中，圖樣化的導電特徵可包含複數個導電路徑182A。在其他的多個實施方式中，圖樣化的導電特徵可包含複數個矽穿孔182B。
在多個實施方式中，開口162A以及開口162B可分別與導電路徑182A以及矽穿孔182B同時形成於不同的中介層140上。由於開口162A可被具有平行直線的遮罩給定義與形成，因此，開口162A與導電路徑182A可為使用單一遮罩，或於進行單一製程中同時地於中介層140上被製造。同樣地，由於開口162B可被具有橢圓型或圓形的遮罩給定義與形成，因此，開口162B與矽穿孔182B可為使用單一遮罩，或於進行單一製程中同時地於中介層140上被製造。
值得注意的是，此處所述之關於製造開口162A的同時製造導電路徑182A的方法，或於製造開口162B的同時製造矽穿孔182B的方法，僅為示例，其並非用以限制本發明。在其他的多個實施方式中，開口162A也可與矽穿孔182B形成於同一中介層140上。在其他的多個實施方式中，開口162B也可與導電路徑182A形成於同一中介層140上。應瞭解到，本領域具通常知識者，當可視實際需求，在不脫離本揭露的精神與 範圍的情況下，對開口162與裝置佈局圖樣180的組合做同等的改動與修飾。
第5圖繪示依據在本發明另外的多個實施方式中於半導體裝置100的開放區域144形成的應力釋放結構160的側視剖面圖。如第5圖所示，半導體裝置100可更包含強化薄膜190。強化薄膜190形成於中介層140其中一者遠離基底120的表面上。在多個實施方式中，強化薄膜190可包含一材料。材料選自由氮化矽、鉭、鈦、氮化鉭、氮化鈦、其他合適用以調整硬度的材料以及前述之材料的組合。因此，強化薄膜190的硬度與彈性可視實際需求調整，以支撐且固定中介層140，可減少或避免中介層140發生捲曲或形變的情況。
參照第1圖，中介層140上的開放區域144與邊角區域146可環繞作用區域142。換句話說，作用區域142可被開放區域144與邊角區域146共同環繞。亦即，代表中介層140上的開放區域144與邊角區域146沿中介層140的疊構方向A於基底120上的垂直投影所重疊的區域的第二區域可環繞與作用區域142相對應的第一區域。如此一來，形成於邊角區域146的應力釋放結構160可進一步地降低或避免中介層140發生捲曲或形變的情況，特別是位於中介層140潛在發生捲曲或形變的高危險區域的邊角區域146。
第6圖繪示依據本發明多個實施方式之用以依序形成中介層於基底上的製造半導體裝置的方法600的流程圖。製造半導體裝置的方法600自步驟S620開始，複數個中介層被依序形成於基底上，其中基底具有第一區域以及第二區域。每 一中介層具有作用區域與開放區域，分別對應第一區域與第二區域。接續地，製造半導體裝置的方法包含步驟S640，於每一中介層的作用區域中，形成裝置佈局圖樣。接續地，製造半導體裝置的方法包含步驟S660，於每一中介層的開放區域中，形成應力釋放結構，其中應力釋放結構包含複數個開口。在多個實施方式中，步驟S660也可優先於步驟S640被執行。在多個實施方式中，步驟S660也可與步驟S640同時被執行。
在多個實施方式中，形成應力釋放結構的步驟S660可包含形成開口貫穿複數個中介層中的對應者。在其他的多個實施方式中，形成應力釋放結構的步驟S660可包含形成開口部分進入中介層中的對應者，而非完全貫穿。在多個實施方式中，可使用單一遮罩於同一製程中，進行形成裝置佈局圖樣的步驟S640與形成應力釋放結構的步驟S660，以節省製造半導體裝置所需的時間。在多個實施方式中，遮罩可為半調式(halftone)遮罩或多調式(multi-tone)遮罩，讓所形成的裝置佈局圖樣與應力釋放結構可按照實際需求而調整進入中介層的不同深度。
在多個實施方式中，形成裝置佈局圖樣的步驟S640可包含鑲嵌製程、雙鑲嵌製程(double damascene process)、矽穿孔製程或其他合適的導電特徵製程。在多個實施方式中，於應力釋放結構的步驟S660中形成矩形開口的製程，可與形成裝置佈局圖樣的鑲嵌製程的步驟一同進行。在其他的多個實施方式中，於應力釋放結構的步驟S660中形成橢圓形開口或圓形開口的製程，可與形成裝置佈局圖樣的矽穿孔 製程的步驟一同進行。此處所述之裝置佈局圖樣與開口的形狀的組合，僅為示例，其並非用以限制本發明。舉例來說，形成橢圓形開口的製程也可與鑲嵌製程一同進行。舉例來說，形成矩形開口的製程也可在矽穿孔製程中被進行。
在多個實施方式中，製造半導體裝置的方法600可更包含形成導電材料於開口中，可藉此消除或減少作用區域的熱膨脹係數與開放區域的熱膨脹係數之間的差異，且於開口中提供更進一步的機械強度的補強。
在多個實施方式中，製造半導體裝置的方法600可更包含於中介層其中一者的遠離基底的表面，形成強化薄膜。強化薄膜的硬度可藉由改變材料的組成比例而調整，以在發生熱膨脹時補強並固定中介層。
綜上所述，本發明提供一種半導體裝置，包含基底以及複數個中介層。基底具有第一區域以及第二區域，鄰接第一區域。複數個中介層為依序堆疊於基底上。每一中介層具有作用區域以及開放區域，分別與第一區域與第二區域相對應。每一中介層包含裝置佈局圖樣以及應力釋放結構。裝置佈局圖樣形成於作用區域中。應力釋放結構形成於開放區域中，且應力釋放結構包含複數個開口。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧半導體裝置
120‧‧‧基底
140‧‧‧中介層
142‧‧‧作用區域
144‧‧‧開放區域
146‧‧‧邊角區域
160‧‧‧應力釋放結構
162‧‧‧開口
180‧‧‧裝置佈局圖樣
2-2’‧‧‧線段

Claims (16)

  1. 一種半導體裝置，包含：一基底，具有一第一區域以及一第二區域，鄰接該第一區域；以及複數個中介層，依序堆疊於該基底上，其中每一該些中介層具有一作用區域以及一開放區域，分別與該第一區域與該第二區域相對應，每一該些中介層包含：一裝置佈局圖樣，形成於該作用區域中；以及一應力釋放結構，形成於該開放區域中，且該應力釋放結構包含複數個開口。
  2. 如請求項第1項所述之半導體裝置，更包含一強化薄膜，形成於該些中介層其中一者遠離該基底的一表面上。
  3. 如請求項第2項所述之半導體裝置，其中該強化薄膜包含一材料，該材料選自由氮化矽、鉭、鈦、氮化鉭、氮化鈦以及前述之組合所組成之群組其中之一。
  4. 如請求項第1項所述之半導體裝置，其中位於該些中介層其中之一的該些開口貫穿該中介層。
  5. 如請求項第1項所述之半導體裝置，其中該些開口為矩型或橢圓型。
  6. 如請求項第1項所述之半導體裝置，其中該些開口沿行列的方式排列。
  7. 如請求項第1項所述之半導體裝置，更包含一導電材料形成於該些中介層其中之一的該些開口之中。
  8. 如請求項第1項所述之半導體裝置，其中該第二區域環繞該第一區域。
  9. 一種製造半導體裝置的方法，用以依序形成複數個中介層於一基底上，其中該基底具有一第一區域與一第二區域，以及每一該些中介層具有一作用區域與一開放區域，分別對應該第一區域與該第二區域，該製造半導體裝置的方法包含：於每一該些中介層的該作用區域中，形成一裝置佈局圖樣；以及於每一該些中介層的該開放區域中，形成一應力釋放結構，其中該應力釋放結構包含複數個開口。
  10. 如請求項第9項所述之製造半導體裝置的方法，其中該形成該應力釋放結構的步驟包含形成該些開口貫穿該些中介層中的對應者。
  11. 如請求項第9項所述之製造半導體裝置的方法，其中該形成該裝置佈局圖樣的步驟與該形成該應力釋放結構的步驟為使用單一遮罩，且於同一製程中所進行。
  12. 如請求項第9項所述之製造半導體裝置的方法，其中該形成該裝置佈局圖樣的步驟包含一鑲嵌製程或一矽穿孔製程。
  13. 如請求項第9項所述之製造半導體裝置的方法，更包含形成一導電材料於該些開口中。
  14. 如請求項第9項所述之製造半導體裝置的方法，更包含於該些中介層其中一者的遠離該基底的一表面，形成一強化薄膜。
  15. 如請求項第9項所述之製造半導體裝置的方法，其中該開口為矩型或橢圓型。
  16. 如請求項第9項所述之製造半導體裝置的方法，其中該第二區域環繞該第一區域。
TW105125199A 2016-01-20 2016-08-08 半導體裝置及其製造方法 TWI648852B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/001,255 2016-01-20
US15/001,255 US10121734B2 (en) 2016-01-20 2016-01-20 Semiconductor device

Publications (2)

Publication Number Publication Date
TW201739046A true TW201739046A (zh) 2017-11-01
TWI648852B TWI648852B (zh) 2019-01-21

Family

ID=59314267

Family Applications (2)

Application Number Title Priority Date Filing Date
TW107146371A TWI697120B (zh) 2016-01-20 2016-08-08 半導體裝置及其製造方法
TW105125199A TWI648852B (zh) 2016-01-20 2016-08-08 半導體裝置及其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW107146371A TWI697120B (zh) 2016-01-20 2016-08-08 半導體裝置及其製造方法

Country Status (2)

Country Link
US (2) US10121734B2 (zh)
TW (2) TWI697120B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102450580B1 (ko) 2017-12-22 2022-10-07 삼성전자주식회사 금속 배선 하부의 절연층 구조를 갖는 반도체 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6162997A (en) * 1997-06-03 2000-12-19 International Business Machines Corporation Circuit board with primary and secondary through holes
US6703704B1 (en) 2002-09-25 2004-03-09 International Business Machines Corporation Stress reducing stiffener ring
US7576013B2 (en) * 2004-07-27 2009-08-18 United Microelectronics Corp. Method of relieving wafer stress
US7576435B2 (en) 2007-04-27 2009-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Low-cost and ultra-fine integrated circuit packaging technique
JP5650878B2 (ja) 2007-06-20 2015-01-07 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． ダミーパターンの設計方法、露光マスク、半導体装置、半導体装置の製造方法およびダミーパターンの設計プログラム
US7763965B2 (en) 2007-09-25 2010-07-27 International Business Machines Corporation Stress relief structures for silicon interposers
US8097964B2 (en) * 2008-12-29 2012-01-17 Texas Instruments Incorporated IC having TSV arrays with reduced TSV induced stress
US20140291001A1 (en) * 2010-11-22 2014-10-02 Bridge Semiconductor Corporation Method of making hybrid wiring board with built-in stiffener and interposer and hybrid wiring board manufactured thereby
US8597860B2 (en) 2011-05-20 2013-12-03 United Microelectronics Corp. Dummy patterns and method for generating dummy patterns
US8519528B1 (en) 2011-06-13 2013-08-27 Xilinx, Inc. Semiconductor structure and method for interconnection of integrated circuits
US8664768B2 (en) * 2012-05-03 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer having a defined through via pattern
US20140157593A1 (en) * 2012-08-14 2014-06-12 Bridge Semiconductor Corporation Method of making hybrid wiring board with built-in stopper, interposer and build-up circuitry
US20150028482A1 (en) * 2013-07-23 2015-01-29 Globalfoundries Inc. Device layout for reducing through-silicon-via stress
US9305877B1 (en) * 2014-10-30 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D package with through substrate vias

Also Published As

Publication number Publication date
US10121734B2 (en) 2018-11-06
US11062984B2 (en) 2021-07-13
US20170207154A1 (en) 2017-07-20
TW201921681A (zh) 2019-06-01
US20190074246A1 (en) 2019-03-07
TWI648852B (zh) 2019-01-21
TWI697120B (zh) 2020-06-21

Similar Documents

Publication Publication Date Title
TWI651809B (zh) 特徵尺寸縮減技術(三)
US7452825B2 (en) Method of forming a mask structure and method of forming a minute pattern using the same
TW200304211A (en) Semiconductor device, method of manufacturing the same, and phase shift mask
JP2009295851A (ja) 半導体装置及びその製造方法
TW201312261A (zh) 製造遮罩之方法
US8518723B2 (en) Method of fabricating semiconductor integrated circuit device
JP6457581B2 (ja) コンタクト・パッド構造およびそれを作製するための方法
JP2007273577A (ja) 半導体集積回路
TW201739046A (zh) 半導體裝置及其製造方法
TWI796578B (zh) 半導體結構及其製造方法
JP3581628B2 (ja) 半導体装置の製造方法
JP5187705B2 (ja) 異方性エッチング方法、三次元構造体、及び、デバイス
JP2006024652A (ja) インターポーザおよびインターポーザの製造方法
TWI635530B (zh) 半導體元件之精細線圖案形成方法
TWI491026B (zh) 高深寬比電路圖形暨其製作方法
JP3923927B2 (ja) 半導体装置の製造方法
CN106876396B (zh) 一种半导体器件及其制作方法
JP2008103386A (ja) イオン注入用ステンシルマスクの製造方法
JP2009212262A (ja) 集積回路及びその製造方法
JPS59200439A (ja) 半導体装置の製造方法
US20110230045A1 (en) Method of manufacturning semiconductor device
TW202038314A (zh) 閘結構之製造方法及閘結構
WO2022188358A1 (zh) 半导体结构及半导体结构的制作方法
TWI809708B (zh) 半導體元件的製造方法
TWI506754B (zh) 積體電路圖案及方法