JP3923927B2 - 半導体装置の製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、レジスト膜に開孔部を形成した後に熱処理を施し、開孔部の径を縮小する技術に関する。
【０００２】
【従来の技術】
従来、半導体基板上に形成された絶縁膜などに例えばコンタクトホールなどの開孔部を形成する場合、以下のように形成されていた。
すなわち、まず、半導体基板全面上にシリコン酸化膜などの絶縁膜が形成される。次に、この絶縁膜上にレジスト膜が形成され、このレジスト膜に対して露光、現像が行われ、レジスト膜に開孔部が形成される。この開孔部の形成されたレジスト膜に対して熱処理を施すことにより、開孔部の径を縮小する。開孔部を縮小した後に、このレジスト膜をマスクにして絶縁膜がエッチングされる。
【０００３】
【発明が解決しようとする課題】
しかしながら、熱処理により縮小された開孔部を有するレジスト膜を用いて、複数の繰り返しパターンを絶縁膜にエッチングする場合に、レジスト高さの低下やレジスト形状の変形が起こることがあった。
本発明では、熱処理により縮小された開孔部を有するレジスト膜を用いて、複数の繰り返しパターンを絶縁膜にエッチングする際に、レジスト高さの低下やレジスト形状の変形を抑制することができる半導体装置の製造方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】
本願発明では、以下の工程により半導体装置を製造する。まず、半導体基板上に被エッチング膜を形成し、この被エッチング膜上に第１のレジスト膜を形成する。次に、この第１のレジスト膜に、第１の開孔部と、この第１の開孔部から所定間隔離間した第２の開孔部とを形成する。その後、この第１および第２の開孔部の形成された第１のレジスト膜に熱処理を施すことにより第１および第２の開孔部を縮小させる。そして、縮小された第１および第２の開孔部に対応する第３および第４の開孔部を被エッチング膜に形成する。その後、除去された領域を含む被エッチング膜上に第２のレジスト膜を形成する。次に、この第２のレジスト膜の第３および第４の開孔部間に対応する領域に第５の開孔部を形成する。その後、この第５の開孔部の形成された第２のレジスト膜に熱処理を施すことによりこの第５の開孔部を縮小させる。そして、縮小されたこの第５の開孔部に対応する第６の開孔部を被エッチング膜に形成する。
【０００５】
【発明の実施の形態】
以下、図１（ａ）〜図１（ｃ）を参照して本発明の第１の参考例を説明する。
まず、図１（ａ）に示されるように、レジスト膜１に対して、複数の第１のパターン２からなる第１のパターン群３が露光される。ここで、レジスト膜１は０．６５μｍ程度の厚さに形成されている。この第１のパターン２は何れも同じ形状であり、マトリクス状に配置されている。第１のパターンは例えば、一辺が２．６μｍの正方形である。レジスト膜１は、図示しない被エッチング膜上に形成されており、被エッチング膜は図示しない半導体基板上に形成されている。被エッチング膜としては、例えば、ＣＶＤ法により形成された酸化シリコン膜などの絶縁膜が形成されている。
【０００６】
次に、図１（ｂ）に示されるようにマトリクス状に配置された第１のパターン群３の外側に第２のパターン群４が露光される。第２のパターン群４は、第１のパターン２が一方向に拡大された形状を有する第２のパターン５と２方向に拡大された形状を有する第３のパターン６とが含まれる。第２のパターン５は、第１のパターン２が露光されている側と反対側に、例えば、０．２μｍ拡大され、０．２６μｍ×０．２８μｍである。第３のパターン６は第１のパターン２が露光されている側と反対側の２方向に、例えばそれぞれ０．２μｍ拡大され、０．２８μｍ×０．２８μｍである。
【０００７】
この第２のパターン群４は、第１のパターン群を露光する際のマスクとは異なるマスクで形成される。
第２のパターン群４が露光された後、露光されたレジスト膜部分が現像され、第１のパターン群３および第２のパターン群４に対応する開孔部がレジスト膜１に形成される。
【０００８】
次に、開孔部が形成されたレジスト膜１に対して１３５℃、１分の熱処理が施され、図１（ｃ）に示されるように縮小された開孔部７が得られる。
この熱処理により、レジスト膜１に形成された開孔部において、周囲からレジスト材料が開孔部に流れ込み、開孔部の径が縮小する。この時、外側に配置された第２のパターン５および第３のパターン６に対応する開孔部においては、片側には第１のパターン２に対応する開孔部が形成されているため、レジスト材料の流れ込みは限定されるが、反対側には開孔部が形成されておらず、レジスト材料が豊富に存在する。このため、第２のパターン５および第３のパターン６に対応する開孔部においては、第１のパターン２が形成されている側と反対側の縮小率が高い。このため、予め第２のパターン５および第３のパターン６を第１のパターン２の反対側に拡大して露光しておくことにより、縮小後の開孔部７の形状を第１のパターン２の縮小後の開孔部８の形状と同等とすることが可能になる。本参考例によれば、縮小後の開孔部の径はいずれもおよそ０．１μｍとなる。
【０００９】
本参考例では、第１のパターン群と第２のパターン群４を異なるマスクで異なる形状に露光している。この露光は、第１のパターン群３に対応するマスクのパターンを、第２のパターン群４に対応するマスクのパターンと異ならせて露光することが一般的であるが、第１のパターン群３に対応するマスクのパターンと第２のパターン群４に対応するマスクのパターンとを同一寸法にして、それぞれの露光量を変えることも可能である。
【００１０】
第２のパターン群４に対応するマスクにおけるマスクの開孔部を大きくすることが困難である場合、露光量を変えて対応することができる。
本参考例では第１のパターン群３と第２のパターン群４とは個別のマスクで露光されたが、第１のパターン群３と第２のパターン群４に対応するパターンを同一のマスクに形成することにより、１枚のマスクで露光することも可能である。１枚のマスクで露光する場合、全てのパターンが１回の露光で形成される。
【００１１】
次に、図２〜図５を参照して本発明の第１の実施形態が説明される。
図２（ａ）はレジスト膜が露光、現像され、所定の開孔部が形成された後に、このレジスト膜が加熱され、開孔部が縮小された状態が示されている。
図２（ｂ）は図２（ａ）におけるＡ−Ａ’で切断した断面図が示される。
図２（ｂ）において、半導体基板２１上には、例えばＣＶＤ方により形成された酸化シリコン膜などの絶縁膜２２が形成されている。絶縁膜２２に開孔部を形成するために、絶縁膜２２上にレジスト膜２４が例えばスピンコート法などにより０．６５μｍ程度の厚さに塗布され、公知のフォトリソエッチング法により露光、現像され、レジスト膜２４に開孔部２５が形成される。ここで、開孔部２５が形成された後、レジスト膜２４に対して熱処理が施されることにより、レジスト膜２４は軟化し、開孔部２５内に広がった形状のレジスト膜２６となる。この時、開孔部２５の形状は、熱処理前と比較して縮小している。
【００１２】
このように、密集して繰り返される開孔部２５をレジスト膜２４に形成した場合、熱処理によりレジストが広がるとともに高さが低くなる。すなわち、破線で示されるレジスト膜２４の形状が実線で示されるレジスト膜２６の形状に変化する。
また、レジスト膜２６の形状は、上部および下部が中央部に比較して小さい形状となる。このため、絶縁層２２をプラズマＣＶＤ法などによりエッチングする場合、絶縁層２２に形成される開孔部が互いに結合してしまう可能性がある。これは、熱処理前における開孔部間の寸法が熱処理前における開孔部の寸法の２倍以下になる場合に顕著である。
【００１３】
図３〜図５は図２に示される熱処理によるレジスト膜の変形を抑制することのできる半導体装置の製造方法を開示するものであり、図面を参照して以下に詳細に説明する。
第１の実施形態では、繰り返しパターンを形成する際に、複数回に分けて開孔部を形成することを特徴としている。図３〜図５では、２回に分けて開孔部を形成する実施例が示される。
【００１４】
図３には、レジスト膜３１に形成される開孔部の位置が示される。実線で示される開孔部３２が第１回目の開孔部形成工程により、破線で示される開孔部３３が第２回目の開孔部形成工程により形成される。
図４および図５は、図３におけるＡ−Ａ’で切断した断面図が示される。図４では、第１回目の開孔部形成工程が示され、図５には、第２回目の開孔部形成工程が示される。
【００１５】
図４（ａ）において、半導体基板４１上には絶縁層４２が形成されている。この絶縁層４２は、例えばＣＶＤ法により形成された酸化シリコン膜である。この絶縁層４２上にはレジスト膜４３が形成されており、レジスト膜４３には、公知の露光、現像により開孔部４４が形成されている。この開孔部４４は、図３における、実線で示される開孔部３２に対応する。また、露光に際しては、開孔部４４に対応するマスクが用いられる。
【００１６】
次に、図４（ｂ）に示されるように、開孔部４４が形成されたレジストに対して、１３５℃、１分の熱処理が施されることにより、レジスト材料が開孔部４４内に広げられ、縮小された開孔部４５が得られる。
この熱処理により、開孔部は縮小されるが、開孔部４４の配置は疎になっている、すなわち、１つおきに配置されるため、レジスト膜４３の変形量を抑制することができる。
【００１７】
次に、図４（ｃ）に示されるように、レジスト膜４３をマスクに絶縁層４２がエッチングされる。この時のレジスト膜４３に形成されている開孔部４５は、レジスト膜４３に対する熱処理により縮小されている。また、絶縁層４２のエッチングには、たとえば、プラズマＣＶＤ法が用いられる。
絶縁層４２のエッチング後、残存するレジスト膜４３は除去される。その後、図５（ａ）に示されるように、絶縁層全面上に新たにレジスト膜５１が塗布され、公知の露光、現像工程により、レジスト膜５１に開孔部５２が形成される。開孔部５２は、図３における、破線で示される開孔部３３に対応する。このレジスト膜５１に対する露光は、図４（ａ）に示される開孔部４４を形成する際のマスクとは異なるマスクが用いられる。また、レジスト膜５１は、レジスト膜４３によって絶縁膜４２に形成された開孔部内にも充填される。
【００１８】
次に、図５（ｂ）に示されるように、開孔部５２が形成されたレジストに対して、１３５℃、１分の熱処理が施されることにより、レジスト材料が開孔部５２内に広げられ、縮小された開孔部５３が得られる。
この熱処理により、開孔部は縮小されるが、開孔部５３の配置は疎になっているため、レジスト膜５１の変形量を抑制することができる。
【００１９】
次に、図５（ｃ）に示されるように、レジスト膜５１をマスクに絶縁層４２がエッチングされる。この時のレジスト膜５１に形成されている開孔部５３は、レジスト膜５１に対する熱処理により縮小されている。また、絶縁層４２のエッチングには、たとえば、プラズマＣＶＤ法が用いられる。
レジスト膜を熱処理する際に、現像後の開孔部の寸法と開孔部間の寸法とが１：２以下となる場合に、熱処理によるレジストの変形量が大きい。このため、例えば、開孔部の寸法と開孔部間の寸法とが１：１となるように繰り返し配置された開孔部の形成されたレジスト膜を熱処理する場合は、本実施形態に示すように、連続する開孔部を１つおきに２回に分けて形成することにより、レジスト膜を熱処理する際のレジスト膜の変形を抑制することができる。
【００２０】
また、図６に示されるように、レジスト膜６１に対して、第１回目の露光、現像工程で実線で示される開孔部６２と、第２回目の露光、現像工程で破線で示される開孔部６３をそれぞれ直線状に配置することも可能である。なお、図６におけるＡ−Ａ’断面図は、図３におけるＡ−Ａ’断面図である図４および図５に示される断面図と同様であり、また、その製造工程も同様であるので、詳細については省略する。図６に示すように開孔部を配置した場合、それぞれの開孔部を形成するための露光を、同一のマスクで露光することが可能となる。
【００２１】
【発明の効果】
本発明に係る第１の参考例によれば、半導体装置によれば、レジスト膜に開孔部を形成する際に、外側の開孔部の径を大きく形成している。このため、レジスト膜に対して熱処理を行い開孔部の径を縮小させた時に、縮小後の開孔部の形状を同一にすることが可能となる。
また、本発明に係る第１の実施形態によれば、熱処理により縮小された開孔部を有するレジスト膜を用いて、複数の繰り返しパターンを絶縁膜にエッチングする際に、２回に分けてエッチングを行うため、レジスト高さの低下やレジスト形状の変形を抑制できる。
【図面の簡単な説明】
【図１】本発明の第１の参考例における製造工程を示す平面図である。
【図２】本発明の第１の実施形態を説明するための平面図および断面図である。
【図３】本発明の第１の実施形態を示す平面図である。
【図４】本発明の第１の実施形態における製造工程を示す断面図である。
【図５】本発明の第１の実施形態における製造工程を示す断面図である。
【図６】本発明の第１の実施形態の変形例を示す平面図である。
【符号の説明】
１ レジスト膜
２ 第１のパターン
３ 第１のパターン群
４ 第２のパターン群
５ 第２のパターン
６ 第３のパターン
７ 縮小後の開孔部

Claims (4)

1. 半導体基板上に被エッチング膜を形成する工程と、
   前記被エッチング膜上に第１のレジスト膜を形成する工程と、
   前記第１のレジスト膜に第１の開孔部と、前記第１の開孔部から所定間隔離間した第２の開孔部を形成する工程と、
   前記第１および第２の開孔部の形成された前記第１のレジストに熱処理を施すことにより前記第１および第２の開孔部を縮小させる工程と、
   縮小された前記第１および第２の開孔部に対応する第３および第４の開孔部を前記被エッチング膜に形成する工程と、
   前記被エッチング膜に前記第３および第４の開孔部を形成した後、前記第１のレジスト膜を除去する工程と、
   前記第１のレジスト膜を除去した後、前記除去された領域を含む前記被エッチング膜上に第２のレジスト膜を形成する工程と、
   前記第２のレジスト膜の前記第３および第４の開孔部間に対応する領域に第５の開孔部を形成する工程と、
   前記第５の開孔部の形成された前記第２のレジスト膜に熱処理を施すことにより前記第５の開孔部を縮小させる工程と、
   縮小された前記第５の開孔部に対応する第６の開孔部を前記被エッチング膜に形成する工程と、
   を含むことを特徴とする半導体装置の製造方法。
2. 請求項１記載の半導体装置の製造方法において、前記第１の開孔部と前記第２の開孔部との間隔は、前記第１の開孔部の径の２倍以上であることを特徴とする半導体装置の製造方法。
3. 半導体基板上に被エッチング膜を形成する工程と、
   前記被エッチング膜上に第１のレジスト膜を形成する工程と、
   前記第１のレジスト膜に複数の第１の開孔部を形成する工程と、
   前記第１の開孔部の形成された前記第１のレジスト膜に熱処理を施した後、前記第１の開孔部から露出する前記被エッチング膜を除去する工程と、
   前記第１のレジスト膜を除去した後、前記除去された領域を含む前記被エッチング膜上に第２のレジスト膜を形成する工程と、
   前記第２のレジスト膜の前記第１の開孔部間に対応する領域に第２の開孔部を形成する工程と、
   前記第２の開孔部の形成された前記第２のレジスト膜に熱処理を施した後、前記第２の開孔部から露出する前記被エッチング膜を除去する工程と、
   を含むことを特徴とする半導体装置の製造方法。
4. 請求項３記載の半導体装置の製造方法において、前記第１のレジスト膜に前記第１の開孔部を形成する工程と、前記第２のレジスト膜に前記第２の開孔部を形成する工程とは、同一マスクを用いて、前記第１のレジスト膜および前記第２のレジスト膜に対して露光、現像を行うことで形成することを特徴とする半導体装置の製造方法。

Images