-
Die vorliegende Erfindung betrifft allgemein Halbleitereinheiten und insbesondere Silizium-auf-Nichts-Einheiten (silicon-on-nothing devices) sowie Verfahren für ihre Herstellung.
-
Halbleitereinheiten werden in einer Vielfalt von elektronischen und anderen Anwendungen verwendet. Halbleitereinheiten weisen unter anderen Elementen integrierte Schaltkreise oder diskrete Einheiten auf, die auf Halbleiterwafern gebildet werden, indem ein oder mehrere Arten von Materialdünnschichten auf den Halbleiterwafern abgeschieden werden und indem die Materialdünnschichten strukturiert werden, um die integrierten Schaltkreise zu bilden. Auf diese Weise kann eine große Anzahl von Gebieten mit Einheiten innerhalb jedes integrierten Schaltkreises gebildet werden.
-
Silizium-auf-Nichts (Silicon-on-nothing, SON) ist eine in Entwicklung begriffene Technologie, die viele Anwendungen haben kann. Beim Silizium-auf-Nichts (SON) werden die Siliziumgebiete durch eine Lücke oder einen Luftspalt von anderen Gebieten isoliert. Bei größeren Lücken kann es jedoch an Stabilität fehlen und sie können anfällig sein für Verformungen während der Lebensdauer des Produkts oder während nachfolgender Herstellungs-, Verpackungs- und/oder Testprozesse. Jede unkoordinierte Änderung in der Konfiguration dieser Lücken kann aufgrund eines Produktfehlers und/oder einer Drift der Einheit zu einer verminderten Verlässlichkeit führen. Die Fähigkeit stabile Lücken zu bilden, kann die Gestaltung vieler verschiedener Arten von Einheiten ermöglichen einschließlich spannungsverbesserter CMOS-Einheiten und Einheiten mikroelektromechanischer Systeme.
-
Gemäß einer Ausführungsform der vorliegenden Erfindung weist ein Verfahren zum Bilden einer Halbleitereinheit auf ein Bilden eines ersten Hohlraums innerhalb eines Substrats. Der erste Hohlraum ist unterhalb eines Substratbereichs angebracht. Das Verfahren weist außerdem ein Bilden einer ersten Säule in dem ersten Hohlraum, um den Substratbereich abzustützen, auf.
-
In einer Ausgestaltung kann die erste Säule das gleiche Material wie das Substrat aufweisen. In noch einer Ausgestaltung kann das Verfahren außerdem ein Bilden einer dielektrischen Beschichtung über den Seitenwänden der ersten Säule aufweisen. In noch einer Ausgestaltung kann die erste Säule ein dielektrisches Material aufweisen. In noch einer Ausgestaltung kann sich die erste Säule von einer Decke des ersten Hohlraums bis zu einem Boden des ersten Hohlraums erstrecken. In noch einer Ausgestaltung kann das Verfahren außerdem ein Bilden einer Mehrzahl von zweiten Säulen aufweisen, die den Substratbereich über dem ersten Hohlraum abstützen. In noch einer Ausgestaltung kann die Mehrzahl von zweiten Säulen in einem Muster um die erste Säule angeordnet sein. In noch einer Ausgestaltung kann die erste Säule in einem mittleren Gebiet des ersten Hohlraums gebildet werden. In noch einer Ausgestaltung kann das Bilden des ersten Hohlraums und der ersten Säule Folgendes aufweisen: Bilden einer Mehrzahl von Öffnungen in dem Substrat, wobei die Mehrzahl von Öffnungen nicht in einem Gebiet für das Bilden der ersten Säule gebildet wird; und Tempern des Substrats in einer Wasserstoffatmosphäre. In noch einer Ausgestaltung kann das Verfahren außerdem ein Bilden eines zweiten Hohlraums oberhalb des ersten Hohlraums aufweisen. In noch einer Ausgestaltung kann das Verfahren außerdem ein Bilden einer zweiten Säule für das Abstützen des zweiten Hohlraums aufweisen. In noch einer Ausgestaltung kann das Verfahren außerdem nach dem Bilden des ersten Hohlraums ein Bilden eines Transistors über dem Substrat aufweisen. In noch einer Ausgestaltung kann das Verfahren außerdem nach dem Bilden des ersten Hohlraums ein Bilden einer Einheit eines mikroelektromechanischen Systems über dem Substrat aufweisen. In noch einer Ausgestaltung kann der Hohlraum vollständig in denn Substrat eingeschlossen sein. In noch einer Ausgestaltung kann das Verfahren außerdem eine Öffnung aufweisen, die Kontakt zu dem Hohlraum hat, wobei die Öffnung sich zu einer Oberseite des Substrats erstreckt. In noch einer Ausgestaltung kann das Verfahren ferner aufweisen: Ätzen eines Grabens um den Hohlraum, wobei sich der Graben von einer Oberseite des Substrats bis zum Hohlraum erstreckt; und Abtrennen des Substratbereichs über dem Hohlraum.
-
Gemäß einer alternativen Ausführungsform der vorliegenden Erfindung weist ein Verfahren für das Bilden einer Halbleitereinheit auf ein Bereitstellen einer Struktur, die eine Mehrzahl von Leitungen aufweist, die eine Mehrzahl von Scheitelpunkten schneidet, und ein Bilden einer Mehrzahl von Öffnungen in einem Substrat. Die Mehrzahl von Öffnungen wird entlang der Mehrzahl von Leitungen in der Struktur angeordnet. Das Verfahren weist außerdem ein Umwandeln der Mehrzahl von Öffnungen in einen Hohlraum, der von einer Mehrzahl von Säulen abgestützt wird, auf. Die Mehrzahl von Säulen wird an der Mehrzahl von Scheitelpunkten der Struktur gebildet.
-
In einer Ausgestaltung kann das Bilden der Mehrzahl von Öffnungen ein Bilden einer Mehrzahl von Gräben aufweisen. In noch einer Ausgestaltung kann das Umwandeln der Mehrzahl von Öffnungen ein Tempern des Substrats in einer Wasserstoffatmosphäre aufweisen. In noch einer Ausgestaltung kann die Mehrzahl von Öffnungen nicht an den Scheitelpunkten des Musters gebildet werden. In noch einer Ausgestaltung kann ein Abstand zum nächsten Nachbarn zwischen benachbarten Öffnungen der Mehrzahl von Öffnungen, die auf der Mehrzahl von Linien angeordnet ist, ein erster Abstand sein, wobei ein Abstand zum nächsten Nachbarn zwischen benachbarten Öffnungen der Mehrzahl von Öffnungen, die in entgegengesetzten Richtungen eines Scheitelpunkts der Mehrzahl von Scheitelpunkten angeordnet ist, ein zweiter Abstand ist, der größer ist als der erste Abstand. In noch einer Ausgestaltung kann das Verfahren ferner aufweisen: Bilden einer Mehrzahl von zweiten Öffnungen in dem Substrat oberhalb des Hohlraums; und Umwandeln der Mehrzahl von zweiten Öffnungen in einen zweiten Hohlraum. In noch einer Ausgestaltung kann das Verfahren ferner ein Bilden einer zweiten Säule für das Abstützen des zweiten Hohlraums aufweisen.
-
Gemäß einer alternativen Ausführungsform der vorliegenden Erfindung weist ein Verfahren für das Bilden einer Halbleitereinheit auf ein Bilden eines ersten Gebiets, das eine Mehrzahl von Öffnungen in einem Substrat aufweist und ein Bilden eines zweiten Gebiets innerhalb des ersten Gebiets. Das zweite Gebiet besitzt keine Öffnung der Mehrzahl von Öffnungen. Das Verfahren weist außerdem auf ein Tempern des Substrats, um einen Hohlraum in dem ersten Gebiet zu bilden, wobei der Hohlraum durch Säulen in dem zweiten Gebiet abgestützt wird.
-
In einer Ausgestaltung kann das Tempern des Substrats ein Tempern in einer Wasserstoffatmosphäre aufweisen. In noch einer Ausgestaltung kann die Mehrzahl von Öffnungen Abstände mit einer ersten Schrittweite aufweisen, wobei die Säulen einen Abstand mit einer zweiten Schrittweite aufweisen, und wobei die erste Schrittweite kleiner ist als die zweite Schrittweite. In noch einer Ausgestaltung kann die erste Schrittweite mindestens 50-mal kleiner als die zweite Schrittweite sein. In noch einer Ausgestaltung kann die zweite Schrittweite von ungefähr 20-mal bis ungefähr 150-mal größer als die erste Schrittweite sein.
-
Gemäß einer alternativen Ausführungsform der vorliegenden Erfindung weist eine Halbleitereinheit einen ersten Hohlraum auf, der innerhalb des Substrats und unter einem Substratbereich angeordnet ist, und eine erste Säule, die konfiguriert ist, den Substratbereich abzustützen.
-
In einer Ausgestaltung kann sich die erste Säule von einer Decke des ersten Hohlraums bis zu einem Boden des ersten Hohlraums erstrecken. In noch einer Ausgestaltung kann die Halbleitereinheit ferner einen zweiten Hohlraum aufweisen, der oberhalb des ersten Hohlraums angeordnet ist. In noch einer Ausgestaltung kann die Halbleitereinheit ferner eine zweite Säule aufweisen, die in dem zweiten Hohlraum für das Abstützen des zweiten Hohlraums angeordnet ist. In noch einer Ausgestaltung kann die zweite Säule kleiner als die erste Säule sein. In noch einer Ausgestaltung kann die Halbleitereinheit ferner eine zweite Säule aufweisen, die im ersten Hohlraum für das Abstützen des ersten Hohlraums angeordnet ist. In noch einer Ausgestaltung kann die zweite Säule kleiner als die erste Säule sein. In noch einer Ausgestaltung kann die erste Säule das gleiche Material wie das Substrat aufweisen.
-
Für ein besseres Verständnis der vorliegenden Erfindung und ihrer Vorteile wird jetzt auf die nachfolgenden Beschreibungen in Verbindung mit den begleitenden Zeichnungen Bezug genommen:
-
1, welche die 1A bis 1C enthält, zeigt eine Halbleitereinheit gemäß einer Ausführungsform der Erfindung, wobei 1A eine perspektivische Ansicht ist, wobei 1B eine Querschnittsansicht ist und wobei 1C eine Schnittansicht von oben ist;
-
2, welche die 2A bis 2E enthält, zeigt eine Draufsicht des Hohlraums, der eine Mehrzahl von Säulen gemäß einer alternativen Ausführungsform der vorliegenden Erfindung aufweist;
-
3, welche die 3A bis 3B enthält, zeigt eine Halbleiterstruktur, die eine Mehrzahl von Hohlräumen auf mehreren Ebenen gemäß einer alternativen Ausführungsform der Erfindung aufweist, wobei 3A eine Querschnittsansicht zeigt und 3B eine Draufsicht zeigt;
-
4, welche die 4A bis 4B enthält, zeigt eine Halbleiterstruktur vor dem Bilden der Öffnungen in dem Halbleitersubstrat gemäß einer Ausführungsform der vorliegenden Erfindung, wobei 4A eine vergrößerte Querschnittsansicht zeigt, während 4B eine Draufsicht auf ein Maskenlayout (oder eine Maske) zeigt, die für das Bilden der Säulen verwendet wird;
-
5, welche die 5A bis 5B enthält, zeigt eine Halbleiterstruktur nach dem Bilden der Öffnungen in dem Halbleitersubstrat gemäß einer Ausführungsform der vorliegenden Erfindung, wobei 5A eine vergrößerte Querschnittsansicht zeigt, während 5B eine Draufsicht zeigt;
-
6, welche die 6A bis 6B enthält, zeigt eine Halbleiterstruktur nach dem Bilden der Öffnungen in, und nach dem Entfernen der Schutzschichten aus, dem Halbleitersubstrat gemäß einer Ausführungsform der vorliegenden Erfindung, wobei 6A eine vergrößerte Querschnittsansicht zeigt, während 6B eine Draufsicht zeigt;
-
7 zeigt eine vergrößerte Querschnittsansicht einer Halbleiterstruktur während des Temperns gemäß einer Ausführungsform der vorliegenden Erfindung;
-
8, welche die 8A bis 8C enthält, zeigt eine Halbleiterstruktur nach dem Tempern gemäß einer Ausführungsform der vorliegenden Erfindung, wobei die 8A und 8B vergrößerte Querschnittsansichten zeigen, während 8C eine Draufsicht zeigt;
-
9 zeigt eine Querschnittsansicht einer Halbleiterstruktur nach dem Bilden von Öffnungen in einer zweiten Ebene gemäß einer Ausführungsform der Erfindung;
-
10 zeigt eine Querschnittsansicht einer Halbleiterstruktur nach dem Entfernen der Schutzschicht gemäß einer Ausführungsform der Erfindung;
-
11 zeigt eine Querschnittsansicht einer Halbleiterstruktur nach dem Tempern zum Bilden eines Hohlraums der zweiten Ebene gemäß einer Ausführungsform der Erfindung;
-
12 zeigt eine Querschnittsansicht einer Halbleiterstruktur nach einer anschließenden Verarbeitung gemäß einer Ausführungsform der Erfindung;
-
13, welche die 13A bis 13D enthält, zeigt einen Halbleiterhohlraum, der Säulen mit einer dielektrischen Beschichtung gemäß einer alternativen Ausführungsform der vorliegenden Erfindung aufweist, wobei die 13A und 13C eine Querschnittsansicht zeigen und die 13B und 13D eine Draufsicht zeigen;
-
14 zeigt eine Querschnittsansicht einer Halbleiterstruktur, welche Säulen zum Abstützen des Hohlraums und eine weitere Öffnung zum Verbinden des Hohlraums mit einer Oberseite des Substrats gemäß einer alternativen Ausführungsform der vorliegenden Erfindung aufweist; und
-
15, welche die 15A und 15B enthält, zeigt eine Halbleiterstruktur, welche Säulen zum Abstützen des Hohlraums und eine weitere Grabenöffnung um den Hohlraum zum Abtrennen des Substratbereichs über dem Hohlraum gemäß einer alternativen Ausführungsform der vorliegenden Erfindung aufweist, wobei die 15A eine Querschnittsansicht zeigt und die 15B eine Draufsicht zeigt.
-
Gleiche Bezugszeichen und Symbole in den verschiedenen Figuren beziehen sich im Allgemeinen auf gleiche Teile, ausgenommen wenn anderweitig angegeben. Die Figuren wurden gezeichnet, um die wichtigen Aspekte der Ausführungsformen darzustellen, aber sie sind nicht unbedingt maßstabsgetreu gezeichnet.
-
Das Umsetzen und Verwenden der verschiedenen Ausführungsformen wird nachfolgend näher erörtert. Es versteht sich jedoch, dass die vorliegende Erfindung viele anwendbare erfinderische Konzepte bereitstellt, die in einer großen Vielfalt spezifischer Zusammenhänge verkörpert werden können. Die erörterten spezifischen Ausführungsformen dienen nur zum Veranschaulichen, wie die Erfindung auf spezifische Weise umgesetzt und verwendet werden kann, und stellen keine Beschränkung des Umfangs der Erfindung dar.
-
Eine strukturelle Ausführungsform der vorliegenden Erfindung einer mechanisch stabilisierten Lücke wird mithilfe der 1 beschrieben. Weitere strukturelle Ausführungsformen werden mithilfe der 2, 3, und 13 bis 14 beschrieben. Ein Verfahren für das Herstellen der Halbleitereinheit, die eine stabilisierte Lücke aufweist, wird mithilfe der 4 bis 8 beschrieben. Eine alternative Ausführungsform für das Herstellen der Halbleitereinheit, die Lücken in mehreren Ebenen aufweist, wird mithilfe der 9 bis 11 beschrieben.
-
1, welche die 1A bis 1C enthält, zeigt eine Halbleitereinheit gemäß einer Ausführungsform der Erfindung, wobei 1A eine perspektivische Ansicht ist, wobei 1B eine Querschnittsansicht ist und wobei 1C eine Schnittansicht von oben ist.
-
In der Figur 1A ist ein Hohlraum 50 in einem Substrat 100 angeordnet. Das Substrat 100 weist eine Oberseite 101 und eine gegenüberliegende Unterseite 102 auf. Das Substrat 100 weist ein Halbleitermaterial auf und kann bei einer Ausführungsform Silizium aufweisen. Bei weiteren Ausführungsformen kann das Substrat 100 andere Halbleitermaterialien wie zum Beispiel Siliziumgermanium, Germanium, Siliziumcarbid, Galliumnitrid, Galliumarsenid und andere aufweisen.
-
In dem Hohlraum 50 wird eine Säule 20 gebildet. Die Säule 20 verbindet die Decke des Hohlraums 50 mit dem Boden des Hohlraums 50. Die Säule 20 funktioniert als tragende Stütze für den Hohlraum 50 und vermeidet, dass der Hohlraum 50 während der Produktnutzung und während der weiteren Verarbeitung z. B. aufgrund mechanischer Spannungen einstürzt.
-
1B zeigt eine Querschnittsansicht des Substrats, welche die Säule zeigt.
-
In der 1B hat die Säule 20 eine Höhe, die ähnlich ist wie die Höhe H50 des Hohlraums, da die Säule 20 zwischen den Boden und die Decke des Hohlraums 50 eingebunden ist. Wie in 1B gezeigt wird, hat die Säule 20 jedoch eine wesentlich kleinere Querschnittslänge L20 als die Länge L50 des Hohlraums (siehe auch 1C). Bei verschiedenen Ausführungsformen reicht das Verhältnis der Länge (L20) der Säule 20 zur Länge (L50) des Hohlraums 50 von ungefähr 1:10 bis ungefähr 1:100 und liegt bei einer Ausführungsform bei ungefähr 1:50.
-
1C ist ein von oben betrachteter Querschnitt des Hohlraums gemäß einer Ausführungsform der Erfindung.
-
In 1C weist die Säule 20 eine Breite W20 auf die wesentlich kleiner ist als die Breite (W50) des Hohlraums 50. Bei verschiedenen Ausführungsformen reicht das Verhältnis der Breite (W20) der Säule 20 zur Breite (W50) des Hohlraums 50 von ungefähr 1:10 bis ungefähr 1:100 und liegt bei einer Ausführungsform bei ungefähr 1:50.
-
2, welche die 2A bis 2E enthält, zeigt eine Draufsicht des Hohlraums, der eine Mehrzahl von Säulen gemäß einer alternativen Ausführungsform der vorliegenden Erfindung aufweist.
-
Bei verschiedenen Ausführungsformen kann der Hohlraum 50 mithilfe von mehr als einer Säule 20 abgestützt werden. Bei verschiedenen Ausführungsformen kann zum Beispiel eine Mehrzahl von Säulen 20 den Hohlraum 50 abstützen. Die Mehrzahl von Säulen 20 kann bei einer oder mehreren Ausführungsformen in verschiedenen Muster angeordnet sein. Bei verschiedenen Ausführungsformen können die Anzahl der Säulen, die Abmessungen der Säulen und die Anordnung der Säulen optimiert werden, um zum Beispiel die Struktur zu stabilisieren. Ein Softwarewerkzeug zur Finite-Elemente Berechnung kann verwendet werden, um die Konfiguration der Säulen 20 zu identifizieren. Neben dem Spannungstensor kann die Analyse Parameter wie zum Beispiel Spannungsintensitätsfaktoren, eine Formänderungsenergie, eine kritische gelöste Schubspannung und weitere Variablen zum Identifizieren der geeigneten Konfiguration der Säulen 20 verwenden. Alternativ kann die Konfiguration der Säulen 20 mithilfe von empirischen Daten identifiziert werden.
-
2A zeigt eine Ausführungsform der Erfindung, die eine Mittelsäule darstellt, die von einer Mehrzahl von Ecksäulen umgeben ist.
-
In 2A wird der Hohlraum 50 von einer Mittelsäule 20A und einer Mehrzahl von sekundären Säulen 20B abgestützt. Die Anordnung der Mehrzahl von sekundären Säulen 20B kann. zum Beispiel von der Form des Hohlraums 50 abhängig sein. Bei einigen Ausführungsformen kann die Mittelsäule 20A optional sein.
-
2B zeigt eine weitere Ausführungsform der Erfindung, die eine Mittelsäule darstellt, die von einer Mehrzahl von Ecksäulen umgeben ist.
-
Diese Ausführungsform stellt eine alternative Form des Hohlraums 50 dar. Wie bei der vorherigen Ausführungsform weisen die Säulen 20 eine Mittelsäule 20A und eine Mehrzahl von sekundären Säulen 20B auf, welche die Mittelsäule 20A umgeben. Die Mittelsäule 20A ist wieder optional und kann bei einigen Ausführungsformen weggelassen werden.
-
2C zeigt eine weitere Ausführungsform der Erfindung, die ein Muster von Säulen darstellt, die einen einzigen Hohlraum abstützen.
-
Bei dieser Ausführungsform stützt ein großes Netzwerk von Säulen 20 einen Hohlraum 50 gegen Verformungen und/oder einen Einsturz ab. Die Säulen 20 können bei einer Ausführungsform in einer rechteckigen Matrix angeordnet sein.
-
2D zeigt eine weitere Ausführungsform der Erfindung, die ein Muster von Säulen darstellt, die einen einzigen Hohlraum abstützen.
-
Diese Ausführungsform ist ähnlich wie die vorherige Ausführungsform. Diese Ausführungsform zeigt außerdem ein unterschiedliches Muster für das Anordnen der Säulen 20 in dem Hohlraum 50. Bei dieser Ausführungsform werden einige der Säulen aus der vorherigen Ausführungsform entfernt, ohne die mechanische Stabilität oder Zuverlässigkeit des Hohlraums wesentlich zu beeinträchtigen.
-
2E zeigt eine weitere Ausführungsform der Erfindung, die ein Muster von Säulen darstellt, die einen einzigen Hohlraum abstützen.
-
Bei dieser Ausführungsform weist mindestens eine der Säulen eine unterschiedliche Größe als die andern Säulen auf. Zum Beispiel kann die tragende Mittelsäule wie zum Beispiel die Mittelsäule 20A eine größere Länge, Breite oder beides aufweisen als die anderen sekundären Säulen 20B.
-
3, welche die 3A bis 3B enthält, zeigt eine Halbleiterstruktur, die eine Mehrzahl von Hohlräumen auf mehreren Ebenen gemäß einer alternativen Ausführungsform der Erfindung aufweist. 3A zeigt eine Querschnittsansicht und 3B zeigt eine Draufsicht.
-
Mithilfe von Ausführungsformen der vorliegenden Erfindung können aufgrund der verbesserten mechanischen Stabilität, die durch die Verwendung der Säulen ermöglicht wird, Hohlräume auf mehreren verschiedenen Ebenen verwirklicht werden. 3 zeigt eine dieser Ausführungsformen, die zwei Ebenen mit darin gebildeten Hohlräumen aufweist. Mithilfe der verschiedenen Anordnungen und Größen der Säulen, die bei verschiedenen Ausführungsformen der Erfindung beschrieben werden, können jedoch mehr als zwei übereinanderliegende Ebenen mit Hohlräumen gebildet werden.
-
In 3A wird der Hohlraum 50 in dem Substrat 100 gebildet und weist eine oder mehrere Säulen wie zum Beispiel die Säule 20 auf, die bei den vorherigen Ausführungsformen beschrieben wurden. Der zweite Hohlraum 150 wird über dem Hohlraum 50 gebildet. Der zweite Hohlraum 150 kann auch eine oder mehrere Säulen wie zum Beispiel eine zweite Säule 120 enthalten. Alternativ kann bei einigen Ausführungsformen der zweite Hohlraum 150 keine Säulen enthalten, wenn zum Beispiel der zweite Hohlraum 150 kleiner ist als der Hohlraum 50, sodass der zweite Hohlraum 150 möglicherweise keine zusätzlichen Strukturen für die mechanische Stabilität benötigt.
-
Wie bei einer Ausführungsform gezeigt wird, kann die Länge (L150) des zweiten Hohlraums 150 kleiner sein als die Länge (L50) des Hohlraums 50. Bei einer Ausführungsform kann, wie außerdem in 3B gezeigt wird, die zweite Säule 120 kleiner sein als die Säule 20 in dem Hohlraum 50 der unteren Ebene. Wenn in dem Hohlraum 50 die säulenstabilisierte Struktur nicht vorhanden ist, kann die Ausbildung der Struktur der oberen Ebene wie zum Beispiel des Hohlraums 150 zu einer Verformung und/oder einem Einsturz des Hohlraums 50 führen.
-
Dementsprechend ermöglichen einige Ausführungsformen der Erfindung das Bilden komplexer hierarchischer Hohlraumstrukturen.
-
Die 4 bis 8 zeigen das Bilden einer Halbleiterstruktur mit einem durch Säulen stabilisierten Hohlraum im Verlauf verschiedener Herstellungsstufen gemäß einiger Ausführungsformen der vorliegenden Erfindung.
-
4, welche die 4A bis 4B enthält, zeigt eine Halbleiterstruktur vor dem Bilden der Öffnungen in dem Halbleitersubstrat gemäß einer Ausführungsform der vorliegenden Erfindung. 4A zeigt eine vergrößerte Querschnittsansicht, während 4B eine Draufsicht auf ein Maskenlayout (oder eine Maske) zeigt, die für das Bilden der Säulen verwendet wird.
-
In der 4A wird eine Schutzschicht 40 über einem Substrat 100 gebildet. Bei verschiedenen Ausführungsformen ist das Substrat 100 ein Halbleitersubstrat. Bei einer oder mehreren Ausführungsformen ist das Substrat 100 ein Siliziumwafer. Bei einer Ausführungsform ist das Substrat der Vollsiliziumwafer. Bei alternativen Ausführungsformen weist das Substrat einen Wafer auf, der Siliziumgermanium, Siliziumcarbid, Germanium und Verbindungshalbleiter wie zum Beispiel Galliumarsenid, Galliumnitrid, Indiumarsenid, Indiumphosphid, Indiumantimonid und andere aufweist.
-
Bei einer Ausführungsform kann die Schutzschicht 40 abgeschieden werden. Die Schutzschicht 40 kann entweder organisch oder anorganisch sein. Einige Beispiele einer anorganischen Schutzschicht 40 enthalten Siliziumdioxid, Siliziumnitrid, Siliziumoxynitrid, Titannitrid und/oder eine Silizium enthaltende Schicht mit niedriger Dielektrizitätskonstante (silicon-containing low-k layer, SILK-Schicht). Die Schutzschicht 40 kann auch eine organische Schicht sein wie zum Beispiel eine untere Schicht aus einer Antireflexbeschichtung (bottom anti-reflective coating layer, BARC-Schicht) (wie zum Beispiel Polyamide und Polysulfone), eine FLARE-Schicht und/oder eine BCB-Schicht. Die Schutzschicht 40 kann optional gebrannt werden, um einen hart gebrannten, thermisch oder chemisch vernetzten Schutz zu bilden. Schließlich kann die Schutzschicht 40, obwohl nur eine einzige Schicht mit einem Schutz gezeigt wird, mehrere Schichten aufweisen. Bei einigen Ausführungsformen kann die Schutzschicht 40 zum Beispiel ein doppelschichtiger oder dreischichtiger Belag sein, der verschiedene Materialien aufweist.
-
Die Schutzschicht 40 schützt das darunterliegende Substrat 100 während des nachfolgenden Ätzprozesses für die durchgehenden Gräben. Das Material der Schutzschicht 40 kann auf der Grundlage der Selektivität der Ätzchemikalien in dem Ätzprozess für die durchgehenden Gräben ausgewählt werden. Bei einer Ausführungsform kann zum Beispiel nachfolgend ein hochdichtes Plasma mit Fluorchemikalien zum Ätzen des Substrats 100 verwendet werden und die Schutzschicht 40 weist eine SiO2-Hartmaske auf.
-
Eine Fotolackschicht 35 kann über der Schutzschicht 40 abgeschieden werden. Die Fotolackschicht 35 ist ein Schutz, der durch eine Belichtung mit einer Strahlung wie zum Beispiel einer tiefen Ultraviolettstrahlung entwickelt werden kann, wie sie von Lithografiesystemen verwendet wird. Die Fotolackschicht 35 kann, entweder ein positiver oder ein negativer Fotolack sein. Beispiele von Fotolackpolymeren sind Poly-p-Hydroxystyrol, Acrylate, Novolak oder cycloaliphatische Copolymere.
-
In 4A wird die Fotolackschicht 35 mithilfe einer Maske 45 belichtet, welche die Merkmale für die Öffnungen 10 aufweist. Die Maske 45 kann bei verschiedenen Ausführungsformen jede beliebige Art von Maske wie zum Beispiel eine Phasenverschiebungsmaske, eine binäre Maske oder eine andere Maske sein.
-
4B stellt eine Draufsicht dar, die eine Maske 45 zeigt, welche ein erstes Merkmal 46 für das (unten in 5 beschriebene) Bilden von Öffnungen aufweist. Wie gezeigt, sind die ersten Merkmale 46 in regelmäßigen Abständen nicht vorhanden, wodurch ein zweites Merkmal 47 gebildet wird. Die zweiten Merkmale 47 sind konfiguriert, um die Säulen zu bilden, wie es weiter unten bei verschiedenen Ausführungsformen beschrieben wird.
-
Die ersten Merkmale 46 sind in einem ersten Muster angeordnet. Die zweiten Merkmale 47 sind ein einem zweiten Muster angeordnet, welches das erste Muster enthält. Auf diese Weise werden bei einigen Ausführungsformen die zweiten Merkmale 47 in regelmäßigen Abständen nach einer bestimmten Anzahl von ersten Merkmalen 46 angeordnet. Bei einer Ausführungsform weisen die ersten Merkmale 46 transparente Gebiete auf, während die zweiten Merkmale 47 undurchlässige Gebiete aufweisen.
-
5, welche die 5A bis 5B enthält, zeigt eine Halbleiterstruktur nach dem Bilden der Öffnungen in dem Halbleitersubstrat gemäß einer Ausführungsform der vorliegenden Erfindung. 5A zeigt eine vergrößerte Querschnittsansicht, während 5B eine Draufsicht zeigt.
-
Die Fotolackschicht 35 wird entwickelt und die belichteten Fotolackgebiete werden durch Ätzen entfernt. Unter Verwendung der verbliebenen Fotolackgebiete als Muster wird ein anisotropisches Ätzen verwendet, um die belichteten Bereiche der Schutzschicht 40 und das darunterliegende belichtete Substrat 100 zu entfernen. Bei einer Ausführungsform kann ein reaktiver Ionenätzprozess verwendet werden, um die Öffnungen 10 zu bilden.
-
Bei verschiedenen Ausführungsformen können die Öffnungen 10 eine Tiefe (Höhe) von mindestens 1 μm aufweisen. Bei einer oder mehreren Ausführungsformen können die Öffnungen 10 eine Tiefe von ungefähr 1 μm bis ungefähr 10 μm aufweisen. Bei verschiedenen Ausführungsformen beträgt der Abstand zwischen benachbarten Öffnungen 10 ungefähr 0,1 μm bis ungefähr 1 μm. Bei einer Ausführungsform beträgt der Abstand zwischen benachbarten Öffnungen 10 ungefähr 0,5 μm.
-
Bei verschiedenen Ausführungsformen haben die Öffnungen 10 eine Länge von ungefähr 0,1 μm bis ungefähr 1 μm und eine Breite von ungefähr 0,1 μm bis ungefähr 1 μm. Bei verschiedenen Ausführungsformen sind die Öffnungen 10 grabenartige Strukturen, die zum Beispiel eine Länge haben, die größer als die Breite ist oder umgekehrt. Bei verschiedenen Ausführungsformen werden eine große Anzahl von Öffnungen 10 gleichzeitig in einem einzigen Gebiet gebildet, um den Hohlraum zu bilden. Bei einer oder mehreren Ausführungsformen kann die Anzahl der Öffnungen 10 abhängig von der Größe des zu erzeugenden Hohlraums zwischen ungefähr 10.000 und ungefähr 1.000.000 liegen.
-
5B stellt eine Draufsicht dar, die eine Schutzschicht 40 zeigt, die eine Mehrzahl von Öffnungen 10 aufweist. Wie gezeigt, sind die Öffnungen 10 in regelmäßigen Abständen nicht vorhanden, wodurch ein Muster gebildet wird. Die Gebiete der Schutzschicht 40 ohne die Öffnungen 10 bilden die bei verschiedenen Ausführungsformen beschriebenen Säulen.
-
6, welche die 6A bis 6B enthält, zeigt eine Halbleiterstruktur nach dem Bilden der Öffnungen in, und nach dem Entfernen der Schutzschichten aus, dem Halbleitersubstrat gemäß einer Ausführungsform der vorliegenden Erfindung. 6A zeigt eine vergrößerte Querschnittsansicht, während 6B eine Draufsicht zeigt.
-
In den 6A und 6B wurde die Schutzschicht 40 entfernt, wodurch die darunterliegende Oberfläche des Substrats 100 belichtet wird. Wie in 6B gezeigt, wird das zweite Merkmal 47 von der Maske 45 als Säulen 20 auf das Substrat 100 übertragen. Bei einer oder mehreren Ausführungsformen reichen die Abstände zwischen den Säulen 20 auf dem Substrat 100 von ungefähr 20 μm bis ungefähr 100 μm und bei einer Ausführungsform von ungefähr 40 μm bis ungefähr 60 μm.
-
Bei verschiedenen Ausführungsformen weisen die Öffnungen 10 Abstände mit einer ersten Schrittweite auf, während die Säulen 20 Abstände mit einer zweiten Schrittweite aufweisen, die größer ist als die erste Schrittweite. Bei einer oder mehreren Ausführungsformen ist die erste Schrittweite mindestens 50-mal kleiner als die zweite Schrittweite. Bei einer oder mehreren Ausführungsformen ist die zweite Schrittweite von ungefähr 20-mal bis ungefähr 150-mal größer als die erste Schrittweite.
-
7 zeigt eine vergrößerte Querschnittsansicht einer Halbleiterstruktur während des Temperns gemäß einer Ausführungsform der vorliegenden Erfindung.
-
Bei verschiedenen Ausführungsformen wird die Halbleiterstruktur in einer Wasserstoffatmosphäre getempert. Wie in 7 gezeigt wird, ändern die Öffnungen 10 im Verlauf der anfänglichen Stufen des Temperns ihre Form aufgrund des Anwachsens des Oberflächendiffusionskoeffizienten der Atome an den belichteten Oberflächen des Substrats 100 in den Öffnungen 10. Insbesondere die vertikalen Seitenwände werden gerundet mit der Ausbildung einer kugelförmigen Öffnung 11 und einem sich verengenden Halsbereich 12. Die Größe, Form und der Abstand zwischen den benachbarten kugelförmigen Öffnungen 11 werden durch die anfänglichen Abmessungen der Öffnungen 10 bestimmt. Zum Beispiel werden die kugelförmigen Öffnungen 11 eng gepackt mit Ausnahme der Gebiete mit den Säulen 20.
-
8, welche die 8A bis 8C enthält, zeigt eine Halbleiterstruktur nach dem Tempern gemäß einer Ausführungsform der vorliegenden Erfindung. Die 8A und 8B stellen vergrößerte Querschnittsansichten dar, während 8C eine Draufsicht darstellt.
-
Letztendlich verengen sich die kugelförmigen Öffnungen 11 nach einem weiteren Tempern und bilden Lücken innerhalb des Substrats 100. Abhängig von dem Abstand wachsen benachbarte kugelförmige Öffnungen 11 (oder Lücken) außerdem zusammen, um einen einzigen Hohlraum 50 zu bilden. In der Nachbarschaft zu den Säulen 20 wachsen die benachbarten kugelförmigen Öffnungen 11 aufgrund des großen Abstands zwischen den benachbarten kugelförmigen Öffnungen 11 jedoch nicht zusammen, wodurch sie die Säulen 20 zurücklassen. Bei verschiedenen Ausführungsformen ist der Hohlraum 50 nach dem Tempern vollständig in das Substrat 100 eingebettet (eingeschlossen). Der Hohlraum 50 kann in Abhängigkeit von der Temperatmosphäre mit Luft, Wasserstoff und anderen Gasen mit einem niedrigen Druck (< 1 atm = 1013 hPa) gefüllt werden.
-
Bei einer oder mehreren Ausführungsformen wird die Halbleiterstruktur bei ungefähr 900°C bis ungefähr 1150°C getempert. Bei einer oder mehreren Ausführungsformen wird die Halbleiterstruktur bei ungefähr 1050°C bis ungefähr 1150°C getempert.
-
Bei einer oder mehreren Ausführungsformen wird die Halbleiterstruktur bei ungefähr 1 Torr (1,33 hPa) bis ungefähr 760 Torr (1013 hPa) getempert. Bei einer oder mehreren Ausführungsformen wird die Halbleiterstruktur bei ungefähr 1 Torr (1,33 hPa) bis 50 Torr (66,7 hPa) getempert. Bei einer oder mehreren Ausführungsformen wird die Halbleiterstruktur bei ungefähr 10 Torr (13,3 hPa) bis ungefähr 30 Torr (40 hPa) getempert.
-
Bei einer oder mehreren Ausführungsformen wird die Halbleiterstruktur zwischen ungefähr 1 min und ungefähr 60 min getempert. Bei einer oder mehreren Ausführungsformen wird die Halbleiterstruktur zwischen ungefähr 5 min und ungefähr 15 min getempert.
-
Der Hohlraum 50 kann für das Bilden einer beliebigen Strukturart verwendet werden. Bei eine Ausführungsform kann zum Beispiel ein Transistor über dem Substrat 100 gebildet werden. Der Hohlraum 50 kann für das Ändern der Oberflächenspannung des Substrats 100 verwendet werden. Bei einer alternativen Ausführungsform kann der Hohlraum 50 mit einer weiteren Ausführungsform gefüllt werden. Bei einer weiteren Ausführungsform kann der Hohlraum 50 verwendet werden, um verschiedene Arten von Einheiten mikroelektromechanischer Systeme zu bilden. Eine weitere Verarbeitung kann ausgeführt werden, um nachfolgend eine Halbleitereinheit zu bilden.
-
Die 9 bis 12 zeigen eine weitere Ausführungsform für das Bilden einer Halbleiterstruktur, die eine Hohlraumstruktur in mehreren Ebenen aufweist.
-
9 zeigt eine Querschnittsansicht einer Halbleiterstruktur nach dem Bilden von Öffnungen in einer zweiten Ebene gemäß einer Ausführungsform der Erfindung.
-
Bei dieser Ausführungsform kann die Verarbeitung ausgeführt werden, wie sie in den 4 bis 8 beschrieben wird. Nach dem Bilden des Hohlraums 50, wie in Bezug auf 8 beschrieben, kann eine Schutzschicht 140 für die zweite Ebene abgeschieden werden und mit einer Maske für die zweite Ebene strukturiert werden, wobei die Maske Muster für den Hohlraum der zweiten Ebene und die Säulen der zweiten Ebene aufweist.
-
Es können zweite Öffnungen 110 gebildet werden, wie es oben für das Bilden der Öffnungen 10 beschrieben wird, in denen die strukturierte Schutzschicht der zweiten Ebene 140 als eine Ätzmaske verwendet wird. Die Tiefe (D110) der zweiten Öffnungen 110 wird so gesteuert, dass sichergestellt wird, dass sie durch eine ausreichende Schutztiefe GD von dem Hohlraum 50 getrennt sind. Bei verschiedenen Ausführungsformen beträgt die Schutztiefe GD mindestens 0,1 μm und bei einer Ausführungsform zwischen ungefähr 1 μm und ungefähr 5 μm. Die Schutztiefe GD kann verwendet werden, um ein Zusammenwachsen zwischen dem Hohlraum 50 und dem zu bildenden Hohlraum der zweiten Ebene zu vermeiden.
-
Die zweiten Öffnungen 110 können mit einer engeren Schrittweite als die Öffnungen 10 gebildet werden, um sie zum Beispiel auf die engeren Querschnittsflächen und/oder Tiefen der zweiten Öffnungen 110 einzustellen.
-
10 zeigt eine Querschnittsansicht einer Halbleiterstruktur nach dem Entfernen der Schutzschicht gemäß einer Ausführungsform der Erfindung.
-
11 zeigt eine Querschnittsansicht einer Halbleiterstruktur nach dem Tempern zum Bilden eines Hohlraums der zweiten Ebene gemäß einer Ausführungsform der Erfindung. Wie in 11 gezeigt, kann ein Wasserstofftempern ausgeführt werden, wie es bei einer vorangehenden Ausführungsform beschrieben wird. Das Wasserstofftempern kann bei dieser Ausführungsform unter einer Temperbedingung ausgeführt werden, die von der vorherigen Ausführungsform verschieden ist.
-
12 zeigt eine Querschnittsansicht einer Halbleiterstruktur nach einer anschließenden Verarbeitung gemäß einer Ausführungsform der Erfindung.
-
Bei einer Ausführungsform wird über den Hohlräumen in mehreren Ebenen eine Transistorstruktur hergestellt. Diese Ausführungsform kann direkt über dem Hohlraum 50 ausgeführt werden, der in 8 bei einer weiteren Ausführungsform gezeigt wird.
-
Dementsprechend können über dem Substrat 100 Isolationsgebiete 310, ein Gate-Stapel 320 und dotierte Gebiete 330 wie zum Beispiel Source-/Drain-Gebiete gebildet werden. Nach denn Fertigstellen der aktiven Gebiete einer Einheit über dem Substrat 100 können über dem Substrat 100 abschließende Metallschichten gebildet werden.
-
13, welche die 13A bis 13D enthält, zeigt einen Halbleiterhohlraum, der Säulen mit einer dielektrischen Beschichtung gemäß einer alternativen Ausführungsform der Erfindung aufweist. Die 13A und 13C zeigen eine Querschnittsansicht und die 13B und 13D zeigen eine Draufsicht.
-
Die 13A und 13B zeigen eine erste Ausführungsform, während die 13C und 13D eine alternative Ausführungsform zeigen.
-
Wie in 13A gezeigt, können bei einigen Ausführungsformen nach oder während des Bildens des Hohlraums 50 die Oberflächen des Hohlraums 50 einer oxidierenden Atmosphäre oder einer Wasserstoffatmosphäre ausgesetzt werden. Zum Beispiel kann bei einigen Ausführungsformen eine oxidierende Umgebung zusammen mit dem Wasserstofftempern verwendet werden, um eine Beschichtung 25 zu bilden, welche die Säulen 20 und die Oberflächen des Hohlraums 50 bedeckt, Bei einer Ausführungsform kann die Beschichtung 25 ein Siliziumoxid wie zum Beispiel ein thermisches Oxid aufweisen. Bei einer alternativen Ausführungsform kann die Beschichtung 25 ein Nitrid wie zum Beispiel ein thermisches Nitrid aufweisen. Bei einer alternativen Ausführungsform kann eine Beschichtung 25 gebildet werden, indem in einem Prozessschritt, der nach dem Bilden des Hohlraums 50 erfolgt, der Hohlraum 50 geöffnet wird.
-
Bei der in den 13C und 13D gezeigten alternativen Ausführungsform kann die Oxidierung die Säulen 20 vollständig oxidieren und dadurch dielektrische Säulen 20 bilden.
-
Auf diese Weise können die Säulen 20 nicht nur helfen den Hohlraum 50 strukturell abzustützen, sondern sie können auch eine elektrische Leitung zwischen der Decke des Hohlraums 50 und dem Boden des Hohlraums 50 vermeiden, um unerwünschte parasitäre Effekte zu vermeiden.
-
14 zeigt eine Querschnittsansicht einer Halbleiterstruktur, welche Säulen zum Abstützen des Hohlraums und eine weitere Öffnung zum Verbinden des Hohlraums mit einer Oberseite des Substrats gemäß einer alternativen Ausführungsform der vorliegenden Erfindung aufweist.
-
Wie in 14 gezeigt, kann nach dem Bilden des Hohlraums 50 mit den Säulen 20 eine Öffnung 26 gebildet werden, um den Hohlraum 50 zu öffnen. Bei einigen Ausführungsformen kann der Hohlraum 50 jetzt, wie bei einigen vorhergehenden Ausführungsformen beschrieben wird, oxidiert werden.
-
15, welche die 15A und 15B enthält, zeigt eine Halbleiterstruktur, welche Säulen zum Abstützen des Hohlraums und eine weitere Grabenöffnung um den Hohlraum zum Abtrennen des Substratbereichs über dem Hohlraum gemäß einer alternativen Ausführungsform der vorliegenden Erfindung aufweist, wobei die 15A eine Querschnittsansicht zeigt und die 15B eine Draufsicht zeigt.
-
Nach dem Bilden des Hohlraums 50 kann der Substratbereich über dem Hohlraum 50 so abgetrennt werden, wie es bei dieser Ausführungsform beschrieben wird. Bei einer weiteren alternativen Ausführungsform kann, wie in 15A gezeigt, eine Grabenöffnung 27 in den Hohlraum 50 gebildet werden. Die Grabenöffnung 27 kann um den Hohlraum 50 so gebildet werden, dass der Hohlraum 50 mit Ausnahme der Säulen 20 vom Rest des Substrats 100 getrennt wird. Die Säulen 20 können abgespalten werden, um den Substratbereich 28 über dem Hohlraum 50 aus dem Substrat 100 zu entfernen.
-
Obwohl diese Erfindung in Bezug auf veranschaulichende Beispiele beschrieben wurde, darf diese Beschreibung nicht in einem einschränkenden Sinn verstanden werden. In Bezug auf die Beschreibung werden für den Fachmann sowohl zahlreiche Veränderungen und Kombinationen der veranschaulichenden Ausführungsformen als auch andere Ausführungsformen der Erfindung offensichtlich. Als eine Veranschaulichung können die in den 1 bis 15 beschriebenen Ausführungsformen beliebig miteinander in verschiedenen Ausführungsformen kombiniert werden. Daher sind die angefügten Ansprüche, so zu verstehen, dass sie alle diese Veränderungen oder Ausführungsformen aufweisen.
-
Obwohl die vorliegende Erfindung und ihre Vorteile detailliert beschrieben wurden, ist sie so zu verstehen, dass zahlreiche Änderungen, Substitutionen und Abänderungen vorgenommen werden können, ohne von dem in den angefügten Ansprüchen definierten Erfindungsgedanken und dem Umfang der Erfindung abzuweichen. Zum Beispiel ist es für den Fachmann leicht verständlich, dass viele der hier beschriebenen Merkmale, Funktionen, Prozesse und Materialien variiert werden können, wobei sie trotzdem im Umfang der vorliegenden Erfindung verbleiben.
-
Des Weiteren ist der Umfang der vorliegenden Anmeldung nicht als eine Beschränkung der spezifischen in der Beschreibung erläuterten Ausführungsformen des Prozesses, der Maschine, der Herstellungsverfahren, der Materialzusammensetzung, der Mittel, der Verfahren und der Schritte zu verstehen. Ein Fachmann wird aufgrund der Offenbarung der vorliegenden Erfindung leicht verstehen, dass bestehende oder später zu entwickelnde Prozesse, Maschinen, Herstellungsverfahren, Materialzusammensetzungen, Mittel, Verfahren oder Schritte, welche im Wesentlichen die gleichen Funktionen ausführen oder im Wesentlichen die gleichen Ergebnisse erreichen, wie die entsprechenden hier beschriebenen Ausführungsformen, gemäß der vorliegenden Erfindung verwendet werden können. Folglich sind die angefügten Ansprüche so zu verstehen, dass sie in ihrem Umfang, solche Prozesse, Maschinen, Herstellungsverfahren, Materialzusammensetzungen, Mittel, Verfahren oder Schritte beinhalten.
