DE102015106896B4 - Verfahren zur Bearbeitung eines Wafers - Google Patents

Verfahren zur Bearbeitung eines Wafers Download PDF

Info

Publication number
DE102015106896B4
DE102015106896B4 DE102015106896.6A DE102015106896A DE102015106896B4 DE 102015106896 B4 DE102015106896 B4 DE 102015106896B4 DE 102015106896 A DE102015106896 A DE 102015106896A DE 102015106896 B4 DE102015106896 B4 DE 102015106896B4
Authority
DE
Germany
Prior art keywords
wafer
region
hollow chamber
area
support structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015106896.6A
Other languages
English (en)
Other versions
DE102015106896A1 (de
Inventor
Steffen Bieselt
Boris Binder
Thoralf Kautzsch
Marco Mueller
Uwe Rudolph
Alessia Scire
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Dresden & Co Kg De GmbH
Original Assignee
Infineon Technologies Dresden GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Dresden GmbH and Co KG filed Critical Infineon Technologies Dresden GmbH and Co KG
Publication of DE102015106896A1 publication Critical patent/DE102015106896A1/de
Application granted granted Critical
Publication of DE102015106896B4 publication Critical patent/DE102015106896B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02035—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina
    • Y10T156/1057—Subsequent to assembly of laminae
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/13—Hollow or container type article [e.g., tube, vase, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Verfahren (100) zur Bearbeitung eines Wafers, wobei das Verfahren (100) aufweist:Bilden wenigstens einer hohlen Kammer und einer Stützstruktur innerhalb des Wafers, wobei die wenigstens eine hohle Kammer ein Kappengebiet des Trägers, das über der wenigstens einen hohlen Kammer angeordnet ist, und ein Bodengebiet des Trägers, das unter der wenigstens einen hohlen Kammer angeordnet ist, und ein Randgebiet, welches das Kappengebiet des Trägers umgibt, definiert, wobei ein Flächenbereich des Kappengebiets größer ist als ein Flächenbereich des Randgebiets, und wobei das Kappengebiet mit dem Bodengebiet durch die Stützstruktur verbunden ist (110); undEntfernen des Kappengebiets in einem Stück von dem Bodengebiet und dem Randgebiet (120), wobei das Entfernen (120) des Kappengebiets aufweist:Bilden einer Grabenstruktur, die sich von der Fläche des Kappengebiets zur hohlen Kammer erstreckt, wobei die Grabenstruktur lateral das Kappengebiet teilweise oder vollständig umgibt, undEntfernen des Kappengebiets in einem Stück von dem Bodengebiet, wodurch die Stützstruktur reißt.

Description

  • Verschiedene Ausführungsformen betreffen Verfahren zur Bearbeitung eines Wafers.
  • Im Allgemeinen kann es verschiedenste Anwendungen in der Mikroelektronik, Mikrobiosystemen, biomedizinischen und anderen Gebieten für dünne Chips oder ultradünne Chips geben, die beispielsweise auf einem Träger mit einer Dicke im Bereich von etwa einigen zehn Mikrometern, z.B. auf einem Silicium-Wafer mit einer Dicke von weniger als etwa 50 µm, gebildet werden. Ein Verfahren zur Herstellung dünner oder ultradünner Wafer kann ein Wafer-Schleifen sein. Wafer-Schleiftechniken, wie sie üblicherweise zum Dünnen von Wafern auf der Basis einer mechanischen Behandlung des Wafers angewendet werden, können Defekte in den Wafer einbringen und können schwer zu steuern sein, was zu einem Ausbeuteverlust und daher hohen Kosten führen kann. Es können jedoch Versuche zur Herstellung ultradünner Chips auf der Basis einer Wafer-Vorverarbeitung bestehen, wobei nach der CMOS-Verarbeitung jeder einzelne Chip einer Mehrzahl ultradünner Chips getrennt von dem vorverarbeiteten Wafer über einen sogenannten Pick, Crack & Place™-Prozess entfernt werden kann.
  • Die Druckschrift US 2003/0017712 A1 beschreibt ein Verfahren zur Herstellung einer dünnen Schicht. Hierbei wird auf ein Substrat eine strukturierte poröse Schicht aufgebracht und darauf eine Schicht abgeschieden. Aufgrund der porösen Schicht kann die abgeschiedene Schicht von dem Substrat gelöst werden. Druckschrift US 2007/0249140 A1 beschreibt das Ablösen einer dünnen Schicht von einem Substrat. Hierzu wird auf dem Substrat eine Haftschicht aufgebracht und mittels mechanischem Stress wird die Haftschicht, an der eine dünne Schicht des Substrats haften bleibt, vom Substrat getrennt. Druckschrift US 2014/0097521 A1 beschreibt das Bilden von Hohlräumen in einem Substrat.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zur Bearbeitung eines Wafers umfassen: Bilden wenigstens einer hohlen Kammer und einer Stützstruktur innerhalb des Wafers, wobei die wenigstens eine hohle Kammer ein Kappengebiet des Trägers, das über der wenigstens einen hohlen Kammer angeordnet ist, und ein Bodengebiet des Trägers, das unter der wenigstens einen hohlen Kammer angeordnet ist, und ein Randgebiet, welches das Kappengebiet des Trägers umgibt, definiert, wobei ein Flächenbereich des Kappengebiets größer ist als ein Flächenbereich des Randgebiets, und wobei das Kappengebiet mit dem Bodengebiet durch die Stützstruktur verbunden ist; Entfernen des Kappengebiets in einem Stück von dem Bodengebiet und dem Randgebiet, wodurch die Stützstruktur reißt, wobei das Entfernen das Bilden einer Grabenstruktur aufweist, die sich von der Fläche des Kappengebiets zur hohlen Kammer erstreckt, wobei die Grabenstruktur lateral das Kappengebiet teilweise oder vollständig umgibt.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zur Bearbeitung eines Wafers umfassen: Bilden wenigstens einer hohlen Kammer und einer Stützstruktur innerhalb des Wafers, wobei die wenigstens eine hohle Kammer ein Kappengebiet des Trägers, das über der wenigstens einen hohlen Kammer angeordnet ist, und ein Bodengebiet des Trägers, das unter der wenigstens einen hohlen Kammer angeordnet ist, und ein Randgebiet, welches das Kappengebiet des Trägers umgibt, definiert, wobei ein Flächenbereich des Kappengebiets größer ist als ein Flächenbereich des Randgebiets, und wobei das Kappengebiet mit dem Bodengebiet durch die Stützstruktur verbunden ist. Entfernen des Kappengebiets in einem Stück von dem Bodengebiet und dem Randgebiet, wodurch die Stützstruktur reißt, wobei das Entfernen das Bilden einer Grabenstruktur, die sich von der Fläche des Kappengebiets zur hohlen Kammer erstreckt, aufweist, wobei die Grabenstruktur lateral das Kappengebiet teilweise umgibt, so dass eine Verbindungsstruktur zurückbleibt, die das Kappen-gebiet und das Randgebiet verbindet; und Entfernen des Kappengebiets in einem Stück von dem Bodengebiet und dem Randgebiet, wodurch die Stützstruktur und die Verbindungsstruktur reißen.
  • Gemäß verschiedenen Ausführungsformen kann das Entfernen des Kappengebiets das Aufrollen des gesamten Kappengebiets umfassen. Gemäß verschiedenen Ausführungsformen kann das Aufrollen des Kappengebiets oder das Entfernen des Kappengebiets umfassen: Inkontaktbringen einer Walze mit dem Kappengebiet, und anschließendes Rollen der Walze über den Wafer, wobei das Kappengebiet an der Walze haftet.
  • Gemäß verschiedenen Ausführungsformen kann das Bilden der wenigstens einen hohlen Kammer und der Stützstruktur innerhalb des Wafers umfassen: Bilden wenigstens einer Öffnungsstruktur in dem Wafer und Vorsehen einer Mehrzahl von Stützgebieten innerhalb der wenigstens einen Öffnungsstruktur, Vornehmen eines Ausheilprozesses, um die wenigstens eine hohle Kammer und das Kappengebiet aus der wenigstens einen Öffnungsstruktur zu bilden, und um die Stützstruktur, die das Kappengebiet stützt, aus den Stützgebieten zu bilden.
  • Gemäß verschiedenen Ausführungsformen kann das Bilden der wenigstens einen Öffnungsstruktur ein Bilden einer Mehrzahl von Öffnungen in dem Wafer umfassen, wobei die Öffnungen die Stützgebiete umgeben und sich von einer Fläche des Wafers in den Wafer erstrecken.
  • Gemäß verschiedenen Ausführungsformen kann der Wafer Silicium umfassen, und der Ausheilprozess kann bei einer Temperatur von wenigstens etwa 900°C vorgenommen werden.
  • Gemäß verschiedenen Ausführungsformen ist jede Öffnung der Mehrzahl von Öffnungen gebildet, um eine Breite im Bereich von etwa 600 nm bis etwa 900 nm aufzuweisen.
  • Gemäß verschiedenen Ausführungsformen ist jede Öffnung der Mehrzahl von Öffnungen gebildet, um eine Tiefe im Bereich von etwa 0,5 µm bis etwa 10 µm aufzuweisen.
  • Gemäß verschiedenen Ausführungsformen kann ein Abstand zwischen zwei angrenzenden Öffnungen der Mehrzahl von Öffnungen im Bereich von etwa 0,8 µm bis etwa 1,5 µm liegen.
  • Gemäß verschiedenen Ausführungsformen kann das Bilden der wenigstens einen hohlen Kammer und der Stützstruktur innerhalb des Wafers umfassen: Bilden wenigstens einer porösen Struktur in dem Wafer und Vorsehen einer Mehrzahl von Stützgebieten innerhalb der porösen Struktur, Vornehmen eines Ausheilprozesses, um die wenigstens eine hohle Kammer und das Kappengebiet aus der wenigstens einen porösen Struktur zu bilden, und um die Stützstruktur, die das Kappengebiet stützt, aus den Stützgebieten zu bilden.
  • Gemäß verschiedenen Ausführungsformen kann das Bilden der wenigstens einen porösen Struktur ein Bilden einer Mehrzahl poröser Gebiete in dem Wafer umfassen, wobei die porösen Gebiete die Stützgebiete umgeben.
  • Gemäß verschiedenen Ausführungsformen kann der Wafer Silicium umfassen, und der Ausheilprozess für die wenigstens eine poröse Struktur kann bei einer Temperatur von wenigstens etwa 900°C vorgenommen werden.
  • Gemäß verschiedenen Ausführungsformen kann das Bilden der Stützstruktur ein Bilden einer Mehrzahl von Stützstrukturelementen umfasst, die in einem Abstand voneinander angeordnet sind, wobei sich die Mehrzahl von Stützstrukturelementen innerhalb der hohlen Kammer erstreckt und das Kappengebiet stützt.
  • Gemäß verschiedenen Ausführungsformen kann das Bilden der wenigstens einen hohlen Kammer und der Stützstruktur ein Bilden einer Mehrzahl hohler Kammern umfassen, die in einem Abstand voneinander angeordnet sind, so dass eine Mehrzahl von Stützstrukturelementen zwischen den hohlen Kammern vorgesehen ist, wobei die Stützstrukturelemente das Kappengebiet stützen.
  • Gemäß verschiedenen Ausführungsformen kann das Bilden der Stützstruktur ein Bilden einer Mehrzahl von Stützstrukturelementen mit einem Abstand (Zentrum-zu-Zentrum-Distanz der nächsten Nachbarn) im Bereich von etwa 10 µm bis etwa 100 µm umfassen.
  • Gemäß verschiedenen Ausführungsformen kann das Bilden der Stützstruktur ein Bilden einer Mehrzahl von Stützstrukturelementen mit einem Querschnittsbereich (quer zur Höhe) von weniger als etwa 100 µm2 umfassen, oder z.B. weniger als etwa 25 µm2, oder z.B. weniger als etwa 10 µm2, oder z.B. weniger als etwa 5 µm2. Dadurch kann gemäß verschiedenen Ausführungsformen die Höhe der Stützstrukturelemente im Bereich von etwa 0,5 µm bis etwa 10 µm liegen.
  • Gemäß verschiedenen Ausführungsformen kann das Bilden der Stützstruktur ein Bilden von mehr als 100 Stützstrukturelementen umfassen, die einen Kappengebietsbereich von etwa 1 mm2 stützen. Gemäß verschiedenen Ausführungsformen kann das Bilden der Stützstruktur ein Bilden von 250 bis 650 Stützstrukturelementen (oder Stützgebieten) umfassen, die einen Kappengebietsbereich von etwa 1 mm2 stützen.
  • Gemäß verschiedenen Ausführungsformen kann das Entfernen des Kappengebiets in einem Stück von dem Bodengebiet und dem Randgebiet umfassen: Bilden einer Grabenstruktur, die sich von der Fläche des Kappengebiets zur hohlen Kammer erstreckt, wobei die Grabenstruktur lateral das Kappengebiet vollständig umgibt, und Entfernen des Kappengebiets in einem Stück von dem Bodengebiet, wodurch die Stützstruktur reißt.
  • Gemäß verschiedenen Ausführungsformen kann das Entfernen des Kappengebiets in einem Stück von dem Bodengebiet und dem Randgebiet umfassen: Bilden einer Grabenstruktur, die sich von der Fläche des Kappengebiets zur hohlen Kammer erstreckt, wobei die Grabenstruktur lateral das Kappengebiet teilweise umgibt, so dass eine Verbindungsstruktur zurückbleibt, die das Kappengebiet und das Randgebiet verbindet; und Entfernen des Kappengebiets in einem Stück von dem Bodengebiet und dem Randgebiet, wodurch die Stützstruktur und die Verbindungsstruktur reißen.
  • Gemäß verschiedenen Ausführungsformen kann eine elektronische Schaltung wenigstens eines von über oder in dem Kappengebiet gebildet werden. Gemäß verschiedenen Ausführungsformen kann eine Mehrzahl elektronischer Schaltungen wenigstens eines von über oder in dem Kappengebiet gebildet werden.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren zur Bearbeitung eines Wafers ferner umfassen: Bearbeiten einer Mehrzahl von Bearbeitungsgebieten des Kappengebiets, wobei sich wenigstens ein erstes Bearbeitungsgebiet der Mehrzahl von Bearbeitungsgebieten und ein zweites Bearbeitungsgebiet der Mehrzahl von Bearbeitungsgebieten voneinander in wenigstens einer von der Größe oder der Form unterscheiden können.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren zur Bearbeitung eines Wafers ferner umfassen: Bilden einer ersten elektronischen Schaltungsstruktur mit einem ersten aktiven Bereich in dem Kappengebiet, und Bilden einer zweiten elektronischen Schaltungsstruktur mit einem zweiten aktiven Bereich in dem Kappengebiet, wobei sich der erste aktive Bereich der ersten elektronischen Schaltungsstruktur und der zweite aktive Bereich der zweiten elektronischen Schaltungsstruktur voneinander in wenigstens einer von der Größe oder der Form unterscheiden können.
  • Gemäß verschiedenen Beispielen kann ein Verfahren zur Bearbeitung eines Trägers umfassen: Bilden einer hohlen Kammer innerhalb des Trägers, welche hohle Kammer von einem Kappengebiet bedeckt wird, wobei das Kappengebiet über eine Mehrzahl von Stützstrukturelementen gestützt wird, die sich innerhalb der hohlen Kammer erstrecken, wobei die Stützstrukturelemente mit einem ersten Abstand voneinander beabstandet sind; Bearbeiten einer Mehrzahl von Bearbeitungsbereichen in dem Kappengebiet, wobei die Bearbeitungsbereiche mit einem zweiten Abstand voneinander beabstandet sind, wobei der erste Abstand der Stützstrukturelemente kleiner ist als der zweite Abstand der Bearbeitungsbereiche.
  • Gemäß verschiedenen Beispielen kann ein Verfahren zur Bearbeitung eines Trägers umfassen: Bilden einer hohlen Kammer innerhalb des Trägers, welche hohle Kammer von einem Kappengebiet bedeckt wird, wobei das Kappengebiet über eine Mehrzahl von Stützstrukturelementen gestützt wird, die sich innerhalb der hohlen Kammer erstrecken, wobei die Stützstrukturelemente mit einem ersten Abstand voneinander beabstandet sind; Bearbeiten einer Mehrzahl von Bearbeitungsbereichen in dem Kappengebiet, welche Bearbeitungsbereiche mit einem zweiten Abstand voneinander vorgesehen werden, wobei der erste Abstand der Stützstrukturelemente kleiner ist als der zweite Abstand der Bearbeitungsbereiche.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zur Bearbeitung eines Trägers umfassen: Bilden einer hohlen Kammer innerhalb des Trägers, welche hohle Kammer von einem Kappengebiet bedeckt wird, wobei das Kappengebiet über eine Mehrzahl von Stützstrukturelementen gestützt wird, die sich innerhalb der hohlen Kammer erstrecken, und Bearbeiten einer Mehrzahl von Bearbeitungsbereichen in dem Kappengebiet, welche Bearbeitungsbereiche sich voneinander in wenigstens einer von der Form oder der Größe unterscheiden.
  • Gemäß verschiedenen Ausführungsformen ist der zweite Abstand der Bearbeitungsbereiche ein nicht-ganzzahliges Vielfaches des ersten Abstands der Stützstrukturelemente.
  • Gemäß verschiedenen Ausführungsformen überlappt jeder Bearbeitungsbereich der Mehrzahl von Bearbeitungsbereichen lateral mehr als ein Stützstrukturelement.
  • Gemäß verschiedenen Beispielen kann ein Wafer, umfassen: eine hohle Kammer innerhalb des Wafers und eine Stützstruktur, die sich innerhalb der hohlen Kammer erstreckt, welche hohle Kammer von einem Kappengebiet (z.B. vollständig) bedeckt ist, wobei das Kappengebiet von der Stützstruktur gestützt wird, und wobei die hohle Kammer mehr als 80 % einer Bearbeitungsfläche des Wafers unterhöhlt (oder aushöhlt). Gemäß verschiedenen Ausführungsformen kann wenigstens eine epitaxiale Schicht über dem Kappengebiet abgeschieden werden, z.B. bevor oder nachdem das Kappengebiet von dem Wafer entfernt wird.
  • In den Zeichnungen beziehen sich ähnliche Bezugszeichen allgemein auf die gleichen Teile in allen unterschiedlichen Ansichten. Die Zeichnungen sind nicht unbedingt maßstabgetreu, wobei stattdessen das Augenmerk auf die Veranschaulichung des Prinzips der Erfindung gelegt wird. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung mit Bezugnahme auf die folgenden Zeichnungen beschrieben, in denen:
    • 1 ein schematisches Flussdiagramm eines Verfahrens zur Bearbeitung eines Wafers gemäß verschiedenen Ausführungsformen zeigt;
    • 2A eine schematische Schnittansicht oder Seitenansicht eines Wafers gemäß verschiedenen Ausführungsformen zeigt;
    • 2B eine schematische Draufsicht eines Wafers gemäß verschiedenen Ausführungsformen zeigt;
    • 2C und 2D jeweils ein Rasterelektronenmikroskopbild (SEM-Bild) eines Wafers gemäß verschiedenen Ausführungsformen zeigen;
    • 2E und 2F jeweils eine schematische Schnittansicht oder Seitenansicht eines Wafers in verschiedenen Stufen während der Bearbeitung gemäß verschiedenen Ausführungsformen zeigen;
    • 2G ein Bild eines Wafers nach der Bearbeitung gemäß verschiedenen Ausführungsformen zeigt;
    • 3A eine schematische Ansicht eines Wafers während der Bearbeitung gemäß verschiedenen Ausführungsformen zeigt;
    • 3B ein Rasterelektronenmikroskopbild (SEM-Bild) eines Wafers während der Bearbeitung gemäß verschiedenen Ausführungsformen zeigt;
    • 3C und 3D jeweils eine schematische Schnittansicht oder Seitenansicht eines Wafers während der Bearbeitung gemäß verschiedenen Ausführungsformen zeigen;
    • 4A und 4B jeweils eine schematische Draufsicht eines Wafers oder ein Musterbildungs-Layout gemäß verschiedenen Ausführungsformen zeigen;
    • 5 und 6 jeweils ein schematisches Flussdiagramm eines Verfahrens zur Bildung wenigstens einer hohlen Kammer und einer Stützstruktur innerhalb eines Wafers gemäß verschiedenen Ausführungsformen zeigen;
    • 7A bis 7C jeweils eine schematische Schnittansicht oder Seitenansicht eines Wafers in verschiedenen Stufen während der Bearbeitung gemäß verschiedenen Ausführungsformen zeigen;
    • 8 ein schematisches Flussdiagramm eines Verfahrens zur Bearbeitung eines Trägers oder eines Wafers gemäß verschiedenen Ausführungsformen zeigt; und
    • 9A und 9B jeweils einen Träger oder einen Wafer während der Bearbeitung gemäß verschiedenen Ausführungsformen zeigen.
  • Die folgende detaillierte Beschreibung bezieht sich auf die beigeschlossenen Zeichnungen, die zur Veranschaulichung spezifische Details und Ausführungsformen zeigen, in denen die Erfindung praktiziert werden kann.
  • Das Wort „beispielhaft“ wird hier verwendet, um zu bedeuten „als Beispiel, Fall oder Veranschaulichung dienend“. Jede beliebige hier als „beispielhaft“ beschriebene Ausführungsform oder Ausbildung ist nicht unbedingt als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen oder Ausbildungen auszulegen.
  • Das Wort „über“, welches in Bezug auf ein abgeschiedenes Material verwendet wird, das „über“ einer Seite oder Fläche gebildet wird, kann hier verwendet werden, um zu bedeuten, dass das abgeschiedene Material „direkt auf“, z.B. in direktem Kontakt mit, der implizierten Seite oder Fläche gebildet werden kann. Das Wort „über“, welches in Bezug auf ein abgeschiedenes Material verwendet wird, das „über“ einer Seite oder Fläche gebildet wird, kann hier verwendet werden, um zu bedeuten, dass das abgeschiedene Material „indirekt auf“ der implizierten Seite oder Fläche gebildet werden kann, wobei eine oder mehrere zusätzliche Schichten zwischen der implizierten Seite oder Fläche und dem abgeschiedenen Material angeordnet sind.
  • Der Ausdruck „lateral“, der in Bezug auf die „laterale“ Ausdehnung einer Struktur (oder eines Trägers), eine laterale Richtung oder „lateral“ angrenzend verwendet wird, kann hier verwendet werden, um eine Ausdehnung entlang einer Richtung parallel zu einer Fläche eines Trägers oder einer Richtung parallel zu einer Fläche eines Wafers zu bedeuten. Das heißt, dass eine Fläche eines Trägers (z.B. eine Fläche eines Substrats oder eine Fläche eines Wafers) als Referenz dienen kann, die allgemein als HauptBearbeitungsfläche eines Trägers oder eines Wafers (oder als Hauptverarbeitungsfläche eines anderen Trägertyps) bezeichnet wird. Ferner kann der Ausdruck „Breite“, der in Bezug auf eine „Breite“ einer Struktur (oder eines Strukturelements, z.B. eines Hohlraums, z.B. einer hohlen Kammer) verwendet wird, hier verwendet werden, um die laterale Ausdehnung einer Struktur zu bedeuten. Ferner kann der Ausdruck „Höhe“, der in Bezug auf eine Höhe einer Struktur (oder eines Strukturelements) verwendet wird, hier verwendet werden, um eine Ausdehnung einer Struktur entlang einer Richtung rechtwinklig zur Fläche eines Trägers oder Wafers (z.B. rechtwinklig zur Hauptverarbeitungsfläche eines Trägers oder Wafers ) zu bedeuten. Ferner kann der Ausdruck „Tiefe“, der in Bezug auf eine Tiefe einer Vertiefung (oder eines Strukturelements) verwendet wird, hier verwendet werden, um eine Ausdehnung einer Vertiefung entlang einer Richtung rechtwinklig zur Fläche eines Trägers oder Wafers (z.B. rechtwinklig zur Hauptverarbeitungsfläche eines Trägers oder Wafers) zu bedeuten. Ferner kann eine „vertikale Struktur“ als Struktur bezeichnet werden, die sich in einer Richtung rechtwinklig zur lateralen Richtung (z.B. rechtwinklig zur Hauptverarbeitungsfläche eines Trägers) erstreckt, und eine „vertikale“ Ausdehnung kann als Ausdehnung entlang einer Richtung rechtwinklig zur lateralen Richtung (z.B. eine Ausdehnung rechtwinklig zur Hauptverarbeitungsfläche eines Trägers) bezeichnet werden.
  • Das Wort „über“, das in Bezug auf abgeschiedenes Material verwendet wird, welches eine Struktur (oder ein Strukturelement) bedeckt, kann hier verwendet werden, um zu bedeuten, dass ein abgeschiedenes Material eine Struktur (oder ein Strukturelement) vollständig bedecken kann, z.B. alle freiliegenden Seiten und Fläche einer Struktur bedeckt. Das Wort „über“, das in Bezug auf abgeschiedenes Material verwendet wird, welches eine Struktur (oder ein Strukturelement) bedeckt, kann hier verwendet werden, um zu bedeuten, dass das abgeschiedene Material eine Struktur wenigstens teilweise bedecken kann, z.B. kann ein Material die freiliegenden Seiten und Flächen einer Struktur wenigstens teilweise bedecken.
  • Gemäß verschiedenen Ausführungsformen kann eine hohle Kammer beispielsweise auch mit einem Material gefüllt sein, z.B. kann eine hohle Kammer in einem Silicium-Wafer mit Siliciumoxid gefüllt oder teilweise gefüllt sein. Daher kann der Ausdruck „hohl“, der in Bezug auf eine „hohle“ Kammer verwendet wird, hier verwendet werden, um zu bedeuten, dass die hohle Kammer selbst (z.B. ein Hohlraum, z.B. eine leerer Raum, z.B. eine hohle Struktur) frei von Material sein kann. Eine hohle Kammer kann jedoch teilweise mit einem Füllmaterial gefüllt sein oder kann vollständig mit einem Füllmaterial gefüllt sein. Diesbezüglich kann die hohle Kammer mit einem anderen Material teilweise oder vollständig gefüllt sein als dem die hohle Kammer vorsehenden Material.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zur Bearbeitung eines Wafers oder ein Verfahren zur Bearbeitung eines Trägers, wie hier beschrieben, einige grundlegende Halbleiterherstellungstechniken umfassen, Schichtbildung (über eine chemische Dampfabscheidung oder physikalische Dampfabscheidung), Strukturieren (z.B. umfassend lithografische Prozesse und Ätzprozesse, z.B. Nassätzen oder Trockenätzen), eine Wärmebehandlung oder einen Ausheilprozess (z.B. umfassend rasche Wärmebearbeitung, Erhitzen mit einer Lampe oder einem Laser und dgl.), Dotierung (z.B. über Ionenimplantation und/oder Diffusion), Planarisierung (chemisch-mechanisches Polieren) und dgl., die wenigstens einmal im gesamten Herstellungsprozess oder wenigstens einmal während der Bearbeitung des Trägers oder Wafers verwendet werden können.
  • Gemäß verschiedenen Ausführungsformen kann ein Musterbildungsprozess zur Bildung von Öffnungen, Vertiefungen, Gräben oder Löchern an geeigneten Positionen in einen Träger (oder Wafer) oder in eine Flächenschicht eines Trägers (oder eines Wafers) vorgenommen werden, wobei das Strukturieren ein Bilden einer gemusterten Schicht (z.B. einer Hartmaskenschicht (z.B. umfassend Siliciumnitrid) oder einer Weichmaskenschicht (z.B. umfassen ein Resist)) und Vornehmen eines Ätzens oder eines Ätzprozesses umfassen kann, um das jeweilige Material lokal zu entfernen.
  • Gemäß verschiedenen Ausführungsformen wird ein Verfahren zur Bearbeitung eines Wafers (oder eines Trägers) zur Herstellung eines dünnen oder ultradünnen Wafers beschrieben. Daher kann ein sogenannter Silicium-On-Nothing-(SON-) Prozess (auch als Venezia-Prozess oder Venetia-Prozess bezeichnet) oder die sogenannte Leerer-Raum-in-Silicium- (Empty Space in Silicon-) Technik verwendet werden, wobei eine hohle Kammer (ein leerer Raum oder ein Hohlraum) in einem Wafer oder Träger gebildet wird, indem eine Öffnungsstruktur gebildet wird und ein Hochtemperaturprozess vorgenommen wird, um eine vergrabene planare hohle Kammer oder eine vergrabene rohrartige hohle Kammer aus der Öffnungsstruktur zu bilden. Zur Veranschaulichung kann die Öffnungsstruktur über einen Ausheilprozess in eine oder mehrere hohle Kammern transformiert werden, wobei die Form, Größe und Position der einen oder mehreren hohlen Kammern durch die Ausbildung der Öffnungsstruktur und der Prozessparameter des Ausheilens definiert werden können. Die üblicherweise verwendeten Trägerausbildungen und Silicium-On-Nothing-Prozesse können jedoch keine Bildung einer hohlen Kammer mit einer großen lateralen Ausdehnung, z.B. mehr als einigen zehn Mikrometern, wegen der komplexen Diffusion und/oder Migration auf der Basis des Bildungsprozesses ermöglichen.
  • Gemäß verschiedenen Ausführungsformen kann ein Träger (z.B. ein Wafer) in einer solchen Weise gemustert werden, dass nach einem Ausheilprozess wenigstens eine hohle Kammer mit einer großen lateralen Ausdehnung innerhalb des Trägers vorgesehen wird, wobei die hohle Kammer mit einem Kappengebiet oder einer Kappenschicht bedeckt ist, die von einem Trägermaterial gebildet wird, das während des Ausheilprozesses diffundiert und/oder migriert. Die wenigstens eine hohle Kammer kann sich lateral im Wesentlichen durch den gesamten Träger erstrecken. Daher kann das Strukturieren des Trägers angesehen werden, eine Stützstruktur vorzusehen, so dass das während des Ausheilens gebildete Kappengebiet über die Stützstruktur so gestützt werden kann, dass eine hohle Kammer mit einer großen lateralen Ausdehnung vorgesehen werden kann.
  • Alternativ dazu kann gemäß verschiedenen Ausführungsformen eine hohle Kammer über die Bildung einer porösen Struktur in dem Träger oder Wafer und Vornehmen eines Ausheilprozesses vorgesehen werden, um die hohle Kammer und ein Kappengebiet, das die hohle Kammer bedeckt, aus der porösen Struktur zu bilden. Ferner kann eine Stützstruktur vorgesehen werden, so dass eine hohle Kammer mit einer großen lateralen Abmessung vorgesehen werden kann.
  • 1 zeigt ein schematisches Flussdiagramm eines Verfahrens 100 zur Bearbeitung eines Wafers (oder z.B. eines Träger in Wafer-Größe und/oder -Form) gemäß verschiedenen Ausführungsformen, wobei das Verfahren 100 umfassen kann: in 110, Bilden wenigstens einer hohlen Kammer und einer Stützstruktur innerhalb des Wafers, wobei die wenigstens eine hohle Kammer ein Kappengebiet des Wafers, das über der wenigstens einen hohlen Kammer angeordnet ist, und ein Bodengebiet des Wafers, das unter der wenigstens einen hohlen Kammer angeordnet ist, und ein Randgebiet, welches das Kappengebiet des Wafers umgibt, definiert, wobei ein Flächenbereich des Kappengebiets größer ist als ein Flächenbereich des Randgebiets, und wobei das Kappengebiet mit dem Bodengebiet durch die Stützstruktur verbunden ist; und in 120, Entfernen (z.B. Abziehen oder Abreißen) des Kappengebiets in einem Stück von dem Bodengebiet und dem Randgebiet.
  • 2A bis 2D veranschaulichen jeweils einen Wafer 200 während der Bearbeitung, z.B. während der Prozess 110 des Verfahrens 100 durchgeführt wird, oder nachdem der Prozess 110 des Verfahrens 100 durchgeführt wurde, und 2E bis 2G veranschaulichen jeweils einen Wafer 200 während der Bearbeitung, z.B. während der Prozess 120 des Verfahrens 100 durchgeführt wird, oder nachdem der Prozess 120 des Verfahrens 100 durchgeführt wurde.
  • 2A zeigt einen Schnitt eines Wafers 200, nachdem wenigstens eine hohle Kammer 204 und eine Stützstruktur 208 innerhalb des Wafers 200 gebildet wurden, gemäß verschiedenen Ausführungsformen. Der Wafer 200 kann eine Fläche 202s aufweisen, die eine Hauptverarbeitungsfläche des Wafers 200 oder eine Hauptverarbeitungsfläche des Kappengebiets 202a sein kann, nachdem das Kappengebiet 202a von dem Wafer 200 entfernt wird. Gemäß verschiedenen Ausführungsformen kann die Fläche 202s während des Prozesses 110 des Verfahrens 100 gebildet werden, wie mit Bezugnahme auf 3A bis 3D beschrieben.
  • Wie in 2A veranschaulicht, definiert die wenigstens eine hohle Kammer 204 ein Kappengebiet 202a des Wafers 200 (ein erstes Gebiet 202a des Wafers 200) über der (oder über die) hohle Kammer 204 und ein Bodengebiet 202b des Wafers 200 (ein zweites Gebiet 202a des Wafers 200). Zur Veranschaulichung trennt die wenigstens eine hohle Kammer 204 räumlich ein Kappengebiet 202a (ein erstes Gebiet) des Wafers 200 und ein Bodengebiet 202b (ein zweites Gebiet) des Wafers 200. Die wenigstens eine hohle Kammer 204 kann sich lateral innerhalb des Wafers 200 in einer Ebene (201, 203) rechtwinklig zu einer Dickenrichtung 205 des Wafers 200 erstrecken. Gemäß verschiedenen Ausführungsformen kann die hohle Kammer 204 ein einzelner Hohlraum sein, der eine Stützstruktur 208 umfasst (z.B. eine Mehrzahl von Stützstrukturelementen 208), die sich innerhalb der hohlen Kammer 204 erstreckt. Die hohle Kammer 204 kann eine laterale Ausdehnung 207 von mehr als etwa 100 µm aufweisen, wobei die laterale Ausdehnung 207 durch die laterale Ausdehnung des Wafers 200 begrenzt werden kann (z.B. unter Berücksichtigung des Randgebiets). Die Stützstrukturelemente 208 können vertikal das Kappengebiet 202a des Wafers 200 mit dem Bodengebiet 202b des Wafers 200 verbinden, wodurch das Kappengebiet 202a getragen oder gestützt wird. Das Kappengebiet 202a kann eine Schicht 202a sein, welche die Fläche 202s des Wafers 200 vorsieht, nachdem die hohle Kammer 204 gebildet wurde, wobei das Kappengebiet 202a über die Stützstruktur 208 stabilisiert wird.
  • Alternativ dazu können die Stützstrukturelemente 208 vorgesehen werden, indem eine Mehrzahl hohler Kammern 204 in dem Wafer 200 gebildet wird. In diesem Fall kann die Stützstruktur 208 als Trägermaterial 208 oder Wafer-Material 208 angesehen werden, das zwischen jeweils angrenzenden hohlen Kammern 204 der Mehrzahl hohler Kammern 204 zurückbleibt. Gemäß verschiedenen Ausführungsformen können die hohlen Kammern 204 der Mehrzahl hohler Kammern 204 eine beliebige geeignete Form haben, die beispielsweise über einen Venetia-Prozess oder über einen anderen Prozess zur Bildung hohler Kammern 204 innerhalb des Wafers 200 vorgesehen werden kann, z.B. können plattenförmige hohle Kammern 204, zylindrische hohle Kammern 204 und/oder sphärische hohle Kammern 204 innerhalb des Wafers 200 vorgesehen werden.
  • In dem Fall, dass die hohle Kammer 204 eine einzelne hohle Kammer 204 ist, kann die Stützstruktur 208 (z.B. zylindrisch geformte oder prismatische) Stützstrukturelemente 208 umfassen, die sich im Wesentlichen vertikal (entlang der Richtung 205) durch die hohle Kammer 204 erstrecken, wobei die Stützstrukturelemente 208 lateral von nichts (nicht von einem festen Material) umgeben sein können.
  • Wie in 2B in einer Draufsicht des Wafers 200 veranschaulicht, kann gemäß verschiedenen Ausführungsformen die hohle Kammer 204 lateral einen großen Teil des Wafers 200 oder einen großen Teil der Fläche 202s des Wafers 200 unterhöhlen (aushöhlen), wobei die hohle Kammer 204 lateral von dem Randgebiet 202e umgeben sein kann, und wobei die hohle Kammer 204 von der Stützstruktur 208 gestützt werden kann. Demgemäß kann das Kappengebiet 202a lateral vom Randgebiet 202e umgeben sein, und das Bodengebiet 202b kann lateral von dem Randgebiet 202e umgeben sein. Das Randgebiet 202e kann sich von der Fläche 202s des Wafers zur Rückseite des Wafers 200 erstrecken (wobei die Rückseite des Wafers 200 der Fläche 202s des Wafers 200 gegenüberliegt). Zur Veranschaulichung trennt gemäß verschiedenen Ausführungsformen die wenigstens eine hohle Kammer 204 die Vorderseite 202s des Wafers 200 von der Rückseite (gegenüber der Vorderseite 202s) des Wafers 200. Gemäß verschiedenen Ausführungsformen kann zur effizienten Vornahme des Verfahrens 100 zur Herstellung eines dünnen oder ultradünnen Wafers (z.B. vorgesehen durch das entfernte Kappengebiet 202a) der Bereich des Randgebiets 202e (z.B. gesehen von oben, wie in 2B veranschaulicht) klein sein verglichen mit dem Bereich des Kappengebiets 202a, der von der hohlen Kammer 204 definiert wird.
  • Gemäß verschiedenen Ausführungsformen können die hohle Kammer 204 und die Stützstruktur 208 über eine Halbleiterbearbeitung eines anfänglichen Wafers unter Verwendung wenigstens eines lithografischen Prozesses zum Muster des Wafers vorgesehen werden, und daher können die Größe und die Form des Randgebiets 202e durch die Grenzen der Halbleiterbearbeitung definiert werden, oder die Größe und die Form des Randgebiets 202e können vordefiniert sein. Ferner können gemäß verschiedenen Ausführungsformen die Größe und die Form des Randgebiets 202e durch das jeweilige Muster definiert werden, das im Wafer 200 zur Bildung der hohlen Kammer 204 über ein Ausheilen vorgesehen wird (siehe 3A und 3B).
  • Gemäß verschiedenen Ausführungsformen kann der Durchmesser 200w des Wafers 200 im Bereich von etwa 150 mm bis etwa 450 mm liegen, wobei das Verfahren 100 nicht durch den Durchmesser 200w des Wafers 200 eingeschränkt werden kann. Demgemäß kann der Durchmesser 207 der hohlen Kammer 204 im Bereich von 149 mm bis etwa 449 mm liegen. Gemäß verschiedenen Ausführungsformen kann der Bereich des Randgebiets 202e (z.B. der Flächenbereich des Randgebiets 202e) im Bereich von etwa 0,01 % bis etwa 20 % des Bereichs der Fläche 202s des Wafers 200 liegen. Gemäß verschiedenen Ausführungsformen kann der Bereich des Randgebiets 202e (z.B. der Flächenbereich oder der Bereich, der auf die Fläche 202s des Wafers 200 projiziert wird) im Bereich von etwa 0,1 % bis etwa 10 % des Bereichs der Fläche 202s des Wafers 200 liegen.
  • Gemäß verschiedenen Ausführungsformen kann der Bereich des Kappengebiets 202a (z.B. der Flächenbereich des Kappengebiets 202a) größer sein als der Bereich des Randgebiets 202e (z.B. der Flächenbereich des Randgebiets 202e), z.B. kann das Bereichsverhältnis (Kappengebietsbereich /Randgebietsbereich) größer sein als 3, oder z.B. größer als 4, oder z.B. größer als 5, oder z.B. größer als 6, oder z.B. größer als 7, oder z.B. größer als 8, oder z.B. größer als 9, oder z.B. größer als 10, oder z.B. größer als 20, oder z.B. größer als 50, oder z.B. größer als 100, oder z.B. größer als 200, oder z.B. größer als 500. Mit anderen Worten kann der Bereich des Kappengebiets 202a so groß wie möglich sein, und der Bereich des Randgebiets 202e kann so klein wie möglich sein (z.B. eingeschränkt durch die Bearbeitung der hohlen Kammer 204 und der Stützstruktur 208). Der Bereich des Kappengebiets 202a und der Bereich des Randgebiets 202e können beispielsweise in Bezug auf die geometrische Ebene gemessen werden, die durch die Richtungen 201, 203 aufgespannt wird.
  • Gemäß verschiedenen Ausführungsformen kann es möglich sein, mehr als eine hohle Kammer 204 innerhalb des Wafers 200 und eine jeweilige Stützstruktur 208 vorzusehen, ohne die Funktionalität der Stützstruktur 208 zu verändern, wobei die Stützstruktur 208 sowohl das Kappengebiet 202a stützen als auch leicht brechen kann, so dass das Kappengebiet 202a vom Rest des Wafers 200 entfernt werden kann.
  • 2C zeigt ein SEM-Bild eines Wafers 200 in einer perspektivischen (geneigten) Ansicht, nachdem die hohle Kammer 204 und die Stützstruktur 208 gebildet wurden, gemäß verschiedenen Ausführungsformen. In diesem Fall umfasst die Stützstruktur 208 eine Mehrzahl von Stützstrukturelementen 208, die beispielsweise regelmäßig in einer Anordnung mit einem Abstand von etwa 50 µm angeordnet sind. Der Abstand kann jedoch auch kleiner oder größer als 50 µm sein, z.B. im Bereich von etwa 10 µm bis etwa 50 µm, z.B. im Bereich von etwa 50 µm bis etwa 100 µm, und die Mehrzahl von Stützstrukturelementen 208 kann auch in einer anderen (z.B. unregelmäßigen, z.B. hexagonalen) Anordnung angeordnet sein.
  • 2D zeigt ein SEM-Schnittbild (bezogen auf 2C) eines Wafers 200 in einer Schnittansicht (z.B. ein Schnitt durch einen einzelnen Stapel 208), nachdem die hohle Kammer 204 und die Stützstruktur 208 (die Stapel) gebildet wurden, gemäß verschiedenen Ausführungsformen. Gemäß verschiedenen Ausführungsformen kann die Stützstruktur 208 eine Breite 208w im Bereich von etwa 0,5 µm bis etwa 10 µm aufweisen, z.B. im Bereich von etwa 1 µm bis etwa 10 µm, z.B. im Bereich von etwa 2 µm bis etwa 5 µm. Gemäß verschiedenen Ausführungsformen kann die Stützstruktur 208 eine Höhe aufweisen, die im Wesentlichen gleich der Höhe 204h der hohlen Kammer 204 sein kann, z.B. im Bereich von etwa 0,5 µm bis etwa 10 µm, z.B. im Bereich von etwa 0,5 µm bis etwa 5 µm, z.B. im Bereich von etwa 1 µm bis etwa 5 µm. Gemäß verschiedenen Ausführungsformen kann das Kappengebiet 202a eine Höhe (eine Dicke) im Bereich von etwa 0,5 µm bis etwa 20 µm aufweisen, z.B. im Bereich von etwa 0,5 µm bis etwa 10 µm, z.B. im Bereich von etwa 1 µm bis etwa 5 µm. Ferner kann die Höhe (eine Dicke) des Kappengebiets 202a erhöht werden, indem ein Schichtbildungsprozess vorgenommen wird, z.B. indem eine epitaxiale Silicium-Schicht über das Kappengebiet 202a gebildet wird.
  • 2E bzw. 2F zeigen eine schematische Schnittansicht oder Seitenansicht eines Wafers 200 während der Entfernung des Kappengebiets 202a. Gemäß verschiedenen Ausführungsformen kann das gesamte Kappengebiet 202a unter Verwendung einer Walze 200r aufgerollt werden. Zur Entfernung des Kappengebiets 202a kann das Kappengebiet 202a zuerst von dem Randgebiet 202e getrennt werden, z.B. indem ein vertikaler Graben gebildet wird, der das Kappengebiet 202a (teilweise oder vollständig) umgibt, wobei sich der vertikale Graben von der Fläche 202s des Wafers 200 zur hohlen Kammer 204 erstreckt.
  • Gemäß verschiedenen Ausführungsformen kann die Entfernung des Kappengebiets umfassen, dass zuerst eine Walze 200r mit dem Kappengebiet 202a des Wafers 200 in Kontakt gebracht wird, wie in 2E gezeigt, und zweitens die Walze 200r über den Wafer 200 gerollt wird 201r, so dass das Kappengebiet 202 an der Walze 200r haftet und von dem Bodengebiet 202b (oder von dem Wafer 200) entfernt wird, wie in 2F gezeigt. Gemäß verschiedenen Ausführungsformen kann die Walze eine Haftfläche umfassen oder die Walze kann mit einem Haftband, z.B. einem Wafer-Band, bedeckt sein. Ferner können gemäß verschiedenen Ausführungsform das Wafer-Band und das Kappengebiet 202a von der Walze 200r zur weiteren Bearbeitung des Kappengebiets 202a als ultradünner Wafer entfernt werden.
  • Gemäß verschiedenen Ausführungsformen können die Stützstrukturelemente 208, die das Kappengebiet 202a stützen, nicht gleichzeitig brechen, aufgrund der Verwendung einer Walze 200r zur Entfernung des Kappengebiets 202a von dem Wafer 200, was die Entfernung des Kappengebiets 202a in einem Stück ohne Beschädigung des dünnen Kappengebiets 202a ermöglichen kann.
  • Alternativ dazu kann gemäß verschiedenen Ausführungsformen das Kappengebiet 202a unter Verwendung eines anderen Werkzeugs entfernt werden, z.B. eines Stempels oder einer Platte, der oder die mit einem Wafer-Band oder einem Haftband bedeckt ist.
  • 2G zeigt ein Kappengebiet 202a, das an einer Walze 200r haftet, nachdem das Kappengebiet 202a vom Rest des Wafers 200 entfernt wurde, gemäß verschiedenen Ausführungsformen. Der dünne Film 202a (z.B. mit einer Dicke von etwa 30 Mikron) wurde von dem Wafer-Substrat 200 abgehoben.
  • Der Flächenbereich des entfernten Kappengebiets 202a (welcher der neue Bearbeitungsbereich sein kann, der vom Kappengebiet 202a als dünner oder ultradünner Träger oder Wafer vorgesehen wird) kann im Wesentlichen so groß sein wie der Flächenbereich des anfänglichen Wafers 200, aus dem das Kappengebiet 202a gebildet wurde, z.B. kann der Flächenbereich des entfernten Kappengebiets 202a größer sein als 80 % des Flächenbereichs des Wafers 200, oder z.B. kann der Flächenbereich des entfernten Kappengebiets 202a größer sein als 90 % des Flächenbereichs des Wafers 200, oder z.B. kann der Flächenbereich des entfernten Kappengebiets 202a größer sein als 95 % des Flächenbereichs des Wafers 200, oder z.B. kann der Flächenbereich des entfernten Kappengebiets 202a größer sein als 99 % des Flächenbereichs des Wafers 200.
  • Wie in 2A, 2D und 2E in einer Seitenansicht oder Schnittansicht veranschaulicht, kann gemäß verschiedenen Ausführungsformen eine Mehrzahl von Stützstrukturelementen 208 (z.B. eine Mehrzahl von Säulen 208) in der hohlen Kammer 204 des Wafers 200 angeordnet oder gebildet sein. Die hohle Kammer 204 und die Mehrzahl von Stützstrukturelementen 208 innerhalb der hohlen Kammer 204 können eine SON-Struktur 202a oder eine SOI-Struktur 202a vorsehen. Gemäß verschiedenen Ausführungsformen kann eine Mehrzahl von Stützstrukturelementen 208 innerhalb der hohlen Kammer 204 angeordnet sein, wobei jedes z.B. lateral frei ist von Material (z.B. festem Material, z.B. Material des Wafers, z.B. Silicium), da es innerhalb der hohlen Kammer 204 angeordnet ist.
  • Gemäß verschiedenen Ausführungsformen kann die Mehrzahl von Stützstrukturelementen 208, die innerhalb der hohlen Kammer 204 angeordnet sind, als Stützstruktur oder Stützstrukturanordnung zur Stabilisierung des Kappengebiets 202a des Wafers 200 angesehen werden, das sich über die Stützstrukturelemente 208 erstreckt. Die Stützstrukturelemente 208 und die hohle Kammer 204 können Silicium umfassen oder können aus Silicium bestehen.
  • Wie in 2B veranschaulicht, kann das Kappengebiet 202a eine Kreisform aufweisen. Die Stützstrukturelemente 208 können in der hohlen Kammer 204 angeordnet sein, wobei sie sich jeweils von dem Randgebiet 202b des Wafers 200 zum Kappengebiet 202a des Wafers 200 erstrecken. Die laterale Distanz zwischen jeweils zwei angrenzenden Stützstrukturelementen 208 (mit anderen Worten die Distanz zum nächsten Nachbarn) kann im Bereich von etwa einigen zehn Mikrometern bis etwa einigen hundert Mikrometern liegen. Zur Veranschaulichung kann die Distanz zwischen den Stützstrukturelementen 208 die mechanische Stabilität des Kappengebiets 202a des Wafers 200 beeinflussen, so dass die Distanz zwischen den Stützstrukturelementen 208 an die gewünschten Anforderungen angepasst werden kann, z.B. in Abhängigkeit von dem jeweiligen Verfahren zur Bildung der wenigstens einen hohlen Kammer 204.
  • Gemäß verschiedenen Ausführungsformen kann während einer Wärmebehandlung des Wafers 200 (z.B. während des Prozesses 110 des Verfahrens 100), die z.B. das Erhitzen (wenigstens eines Teils) des Wafers 200 auf Temperatur im Bereich von etwa 500°C bis etwa 1400°C umfasst, das Wafer-Material, z.B. Silicium, zu migrieren und/oder zu diffundieren beginnen, und das Kappengebiet 202a des Wafers 200 kann beispielsweise seine mechanische Stabilität verlieren, was zu einem Zusammenfallen der hohlen Kammer 204 führen könnte. Diesbezüglich können die Stützstrukturelemente 208 eine mechanische Stütze vorsehen, so dass eine hohle Kammer 204 mit einer großen lateralen Ausdehnung, z.B. bis zu einigen zehn Zentimetern, innerhalb des Wafers 200 vorgesehen werden kann.
  • Gemäß verschiedenen Ausführungsformen können anstatt der Bildung einer einzelnen vergrabenen hohlen Kammer 204, die sich lateral vom großen Teil des Wafers 200 erstreckt, die Stützstrukturelemente 208 vorgesehen werden, indem eine Mehrzahl hohler Kammern 204 (eine Anordnung hohler Kammern) innerhalb des Wafers 200 gebildet wird, wobei das Material zwischen jeweils angrenzenden hohlen Kammern der Mehrzahl hohler Kammern 204 während des Ausheilprozesses als Stützstrukturelemente 208 zurückbleibt.
  • Gemäß verschiedenen Ausführungsformen können in der folgenden 3A bis 3D Details für einen Prozess 300 zur Bildung einer hohlen Kammer 304 in dem Wafer 200 vorgesehen und/oder veranschaulicht werden. Dieser Prozess 300 kann verwendet werden, um eine hohle Kammer 204 in dem Wafer 200 zu bilden, die das Kappengebiet 202a von dem Wafer 200 trennt (z.B. ein erstes Gebiet 202a von einem zweiten Gebiet 202b des Wafers 200 trennt). 3A zeigt eine schematische Ansicht eines Wafers 200 während der Bearbeitung, wobei in einem Prozess 310 eine Öffnungsstruktur 304 in dem Wafer 200 vorgesehen wird, z.B. eine Mehrzahl oder eine Anordnung zylindrischer Löcher, die sich (z.B. vertikal) von der Fläche 202s des Wafers 200 in den Wafer 200 erstrecken, gemäß verschiedenen Ausführungsformen. Der Abstand zwischen den zylindrischen Löchern und die Größe (z.B. der Durchmesser und die Tiefe) können so vorgesehen werden, dass nach einem Ausheilen 320 eine hohle Kammer 204 innerhalb des Wafers 200 vorgesehen wird. Dieser Prozess 300 kann so angepasst werden, dass zusätzlich eine Stützstruktur 208 innerhalb einer hohlen Kammer 204 oder zwischen angrenzenden hohlen Kammern 204 zurückbleibt, wie z.B. beispielsweise mit Bezugnahme auf 4A beschrieben.
  • 3B zeigt ein Rasterelektronenmikroskop- (SEM-) Bild eines Wafers 200, nachdem das Ausheilen 320 durchgeführt wurde, gemäß verschiedenen Ausführungsformen. Die in dem Wafer 200 gebildete hohle Kammer 204 kann von einer Kappenschicht 202a bedeckt werden, wie bereits beschrieben. Die Kappenschicht 202a kann dasselbe Material umfassen wie der Wafer 200 oder die Kappenschicht 202a kann dasselbe Material umfassen wie die Flächenschicht 202, welche die hohle Kammer 204 umgibt, z.B. kann die Kappenschicht 202a Silicium umfassen. Wie in 3B veranschaulicht, kann sich die hohle Kammer 204 lateral in dem Wafer 200 (entlang der Richtungen 201, 203) erstrecken, wobei die hohle Kammer 204 eine laterale Ausdehnung im Bereich von etwa 40 µm bis etwa 60 µm (z.B. in beiden lateralen räumlichen Richtungen 201, 203) aufweisen kann. Ferner kann die Dicke der Kappenschicht 202a im Bereich von etwa 1 µm bis etwa 10 µm nach dem Ausheilen liegen. Gemäß verschiedenen Ausführungsformen kann eine epitaxiale Schicht, z.B. eine epitaxiale Silicium-Schicht, über die Kappenschicht 202a gebildet werden, welche die hohle Kammer 204 bedeckt.
  • 3C zeigt eine schematische Schnittansicht oder Seitenansicht eines Wafers 200 während der Bearbeitung, z.B. nachdem eine Öffnungsstruktur 304 in dem Wafer 200, z.B. über einen Musterbildungsprozess, gebildet wurde. 3D zeigt eine schematische Schnittansicht oder Seitenansicht eines Wafers 200 während der Bearbeitung, z.B. nachdem ein Ausheilen der Öffnungsstruktur 304, veranschaulicht in 3C, durchgeführt wurde.
  • Wie in 3C und 3D veranschaulicht, kann die Bildung der hohlen Kammer 204 innerhalb des Wafers 200 umfassen: Bilden einer Öffnungsstruktur 304 in dem Wafer 200, welche Öffnungsstruktur 304 eine oder mehrere Öffnungen 304t (Gräben, Löcher) umfassen kann, wobei sich jede der einen oder mehreren Öffnungen 304t von der Fläche 202s des Wafers 200 erstreckt; und Vornehmen eines Ausheilprozesses, so dass die hohle Kammer 204 in dem Wafer 200 aus der Öffnungsstruktur 304 gebildet wird. Zum Vorsehen der Stützstruktur 208, welche die Kappenschicht 202a stützt, nachdem das Ausheilen durchgeführt wurde, kann eine Mehrzahl von Öffnungsstrukturen 304 in dem Wafer 200 angeordnet werden, wobei die Distanz 321 zwischen angrenzenden Öffnungsstrukturen 304 größer vorgesehen werden kann als die Distanz 309 zwischen den Öffnungen 304t der Öffnungsstruktur 304. Mit anderen Worten kann der Wafer 200 so gemustert werden, dass der Wafer 200 eine oder mehrere der Öffnungsstrukturen 304 umfassen kann, wie beispielsweise in 4A veranschaulicht, wobei die eine oder mehrere der Öffnungsstrukturen 304 lateral oder wenigstens teilweise lateral die Stützstruktur 208 oder eine oder mehrere Stützstrukturen 208 umgeben kann oder können. Die Stützstruktur 208 kann ein Stützgebiet 308s sein, das im Wafer 200 mit einer solchen Größe und Form vorgesehen ist, dass das Stützgebiet 308s während des Ausheilens zurückbleibt. Zur Veranschaulichung kann das Strukturieren des Wafers 200 in einer solchen Weise durchgeführt werden, dass ein Teil 308s des Wafers 200 nach dem Ausheilen als Stützstruktur 208 zurückbleibt, und dass ein anderer Teil 304 des Wafers 200 während des Ausheilens in wenigstens eine hohle Kammer 204 transformiert wird. Daher kann gemäß verschiedenen Ausführungsformen die hohle Kammer 204, die aus der einen oder mehreren Öffnungsstrukturen 304 gebildet wird, lateral die Stützstruktur 208 umgeben, nachdem das Ausheilen durchgeführt wurde.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zur Bearbeitung eines Wafers 200 umfassen: Bilden wenigstens einer Öffnungsstruktur 304 wenigstens eines von über oder in einem ersten Gebiet 202 des Wafers 200 (z.B. in einer Flächenschicht des Wafers 200, umfassend Silicium); und anschließendes Ausheilen der wenigstens einen Öffnungsstruktur 304, so dass wenigstens eine hohle Kammer 204 (eine oder mehrere hohle Kammern 204) durch Material der wenigstens einen Öffnungsstruktur 304 gebildet werden kann (eine derartige Bearbeitung des Wafers kann auch als Venetia-Prozess bezeichnet werden). Gemäß verschiedenen Ausführungsformen kann eine Mehrzahl hohler Kammern 204 in dem Wafer 200 gebildet werden, wobei eine Mehrzahl von Kappengebieten vorgesehen wird, die eine Kappenschicht 202a bilden, wobei die Kappenschicht 202a (oder die Mehrzahl von Kappengebieten) vom Rest 202b des Wafers 200 unter den hohlen Kammern 204 getrennt ist. Die Kappengebiete 202a können mit dem Rest 202b des Wafers 200 über die Stützstruktur 208 verbunden werden, nachdem der Ausheilprozess durchgeführt wurde.
  • Gemäß verschiedenen Ausführungsformen kann die Stützstruktur 208 innerhalb einer kontinuierlichen einzelnen hohlen Kammer 204 angeordnet sein, wobei die Stützstruktur 208 das Kappengebiet 202a über der kontinuierlichen einzelnen hohlen Kammer 204 trägt. Alternativ dazu kann die Stützstruktur 208 innerhalb einer oder mehrerer hohler Kammern 204 einer Mehrzahl hohler Kammern 204 angeordnet sein und/oder zwischen angrenzenden hohlen Kammern 204 einer Mehrzahl hohler Kammern 204, wobei die Stützstruktur 208 das Kappengebiet 202a über der Mehrzahl hohler Kammern 204 trägt. Gemäß verschiedenen Ausführungsformen kann die kontinuierliche einzelne hohle Kammer 204 oder die Mehrzahl hohler Kammern 204 eine große laterale Ausdehnung aufweisen, z.B. geometrisch projiziert auf der Fläche 202s des Wafers 200 kann die kontinuierliche einzelne hohle Kammer 204 oder die Mehrzahl hohler Kammern 204 größer sein als 80 % des Flächenbereichs des Wafers 200, so dass die Kappenschicht 202a vom Rest 202b des Wafers 200 über ein Brechen der Stützstruktur 208 entfernt werden kann, die zwischen dem Kappengebiet 202a und dem Rest 202b des Wafers 200 zum Stützen des Kappengebiets 202a zurückbleibt. Mit anderen Worten kann die kontinuierliche einzelne hohle Kammer 204 oder die Mehrzahl hohler Kammern 204 ein vordefiniertes Bruchgebiet in dem Wafer 200 bilden, so dass das Kappengebiet 202a entfernt werden kann. Das entfernte Kappengebiet 202a kann einen neuen dünnen oder ultradünnen Wafer 202a oder Träger 202a vorsehen, wobei der Bereich (Flächenbereich oder die laterale Ausdehnung) des entfernten Kappengebiets 202a größer sein kann als 80 % (oder z.B. 90 % oder z.B. 95 %) des Bereichs (Flächenbereichs oder der lateralen Ausdehnung) des anfänglichen Trägers 200 oder Wafers 200. Zur Veranschaulichung kann unter Berücksichtigung des Bearbeitungsbereichs nur ein kleines Randgebiet des Wafers während der Bearbeitung eines ultradünnen Wafers 202a oder Trägers 202a aus dem anfänglichen Wafer 200 verlorengehen.
  • Wie schematisch in 3C veranschaulicht, kann gemäß verschiedenen Ausführungsformen die Öffnungsstruktur 304 eine oder mehrere Öffnungen 304t (z.B. Vertiefangen oder Löcher) umfassen, die in dem Wafer 200 oder in einer Flächenschicht 202 eines Wafers 200 gebildet sind. Gemäß verschiedenen Ausführungsformen kann die Öffnungsstruktur 304 durch Strukturieren einer vorher abgeschiedenen Flächenschicht 202 und/oder durch Bilden eines oder mehrerer Stützstrukturelemente 304f wenigstens eines von über oder in dem Wafer 200 gebildet werden.
  • Der Wafer 200 kann ein Silicium-Wafer 200 oder ein Silicium-Substrat 200 sein, wie bereits beschrieben. Der Wafer 200 kann ein willkürlicher Typ eines Trägers sein, wie bereits beschrieben, der eine Trägerflächenschicht 202 umfasst, wobei die Trägerflächenschicht 202 eine Silicium-Schicht 202 sein kann. Der Prozess zur Bildung der Öffnungsstruktur 304 in einem Wafer 200, wie hier beschrieben, kann analog bei einem Wafer 200 mit einer Silicium-Flächenschicht 202 angewendet werden.
  • Ein Verfahren zur Bildung wenigstens einer Öffnungsstruktur 304 wenigstens eines von über oder in dem Wafer 200 kann ein Strukturieren des Wafers 200 (oder Strukturieren der Flächenschicht 202 eines Trägers) umfassen. Daher kann eine gemusterte Maskenschicht über dem Wafer 200 angeordnet werden, wobei die gemusterte Maskenschicht wenigstens teilweise den Wafer 200 bedecken kann und zu ätzende Gebiete des Wafers 200 freilegen kann, und anschließend kann Wafer-Material teilweise von dem wenigstens einen freiliegenden Gebiet des Wafers 200 entfernt werden, um wenigstens eine Öffnungsstruktur 304 in dem Wafer 200 zu bilden.
  • Gemäß verschiedenen Ausführungsformen können die Form, die Größe, die Position und die Anzahl von Öffnungen 304t, die in der Öffnungsstruktur 304 eingeschlossen sind, in Übereinstimmung mit der gewünschten Form der hohlen Kammer 204 ausgewählt werden, die in dem Wafer 200 zu bilden ist. Die Form, die Größe, die Position und die Anzahl von Öffnungsstrukturen 304 können in Übereinstimmung mit der gewünschten Form, Größe, Position und Anzahl hohler Kammern 204 ausgewählt werden, die in dem Wafer 200 zu bilden sind.
  • Gemäß verschiedenen Ausführungsformen kann wenigstens ein Ätzprozess angewendet werden, um das jeweilige Wafer-Material teilweise zu entfernen, um die wenigstens eine Öffnungsstruktur 304 vorzusehen, wobei der wenigstens eine Ätzprozess einen Trockenätzprozess, z.B. reaktives Ionenätzen, z.B. tiefes reaktives Ionenätzen, umfassen kann. Ein reaktiver Ätzprozess, wie hier beschrieben, kann wenigstens eine der folgenden Ätzchemien umfassen: SF6, O2, HBr, NF3, C4F8, und C4F6. Der Ätzprozess kann für das Wafer-Material selektiv sein, z.B. für Silicium selektiv, so dass eine gemusterte Maskenschicht verwendet werden kann, um das Wafer-Material teilweise an den gewünschten Positionen zu entfernen, und daher wenigstens eine Öffnungsstruktur 304 an der gewünschten Position zu bilden. Die Öffnungen 304t der Öffnungsstruktur 304 können von Wafer-Material 200, 202, 304f (z.B. von Silicium) umgeben sein. Die Öffnungen 304t, die in der wenigstens einen Öffnungsstruktur 304 eingeschlossen sind, können ein Seitenverhältnis (das Verhältnis der Tiefe 305 der Öffnung 304t zur Breite 301 der Öffnung 304t) im Bereich von etwa 2 bis etwa 30 aufweisen, z.B. im Bereich von etwa 2 bis etwa 20, z.B. im Bereich von etwa 2 bis etwa 10.
  • Die Mehrzahl von Öffnungen 304t, wie beispielsweise in 3C gezeigt, kann die Öffnungsstruktur 304 repräsentieren. Jede Öffnung 304t der Mehrzahl von Öffnungen kann eine rechteckige Form oder eine quadratische Form in der Schnittansicht aufweisen, wie in 3C veranschaulicht. Der Basisbereich der Öffnungen 304t, die in der wenigstens einen Öffnungsstruktur 304 eingeschlossen sind, z.B. gesehen von oben, kann die Form haben, wie sie durch die verwendete gemusterte Maskenschicht definiert wird, z.B. eine rechteckige Form, eine quadratische Form, eine Polygonform, eine Kreisform oder eine elliptische Form. Die Öffnungen 304t können die Form (oder Gestalt) eines geraden Prismas haben, z.B. eines Würfels, eines Quaders, eines Zylinders und dgl.
  • Wie in der Schnittansicht in 3C gezeigt, kann wenigstens eine Öffnung 304t der Mehrzahl von Öffnungen 304t, z.B. alle Öffnungen der Mehrzahl von Öffnungen 304t, eine Tiefe 305 im Bereich von etwa 1 µm bis etwa 100 µm aufweisen, z.B. im Bereich von etwa 1 µm bis etwa 50 µm. Gemäß verschiedenen Ausführungsformen kann wenigstens eine Öffnung 304t der Mehrzahl von Öffnungen 304t, z.B. alle Öffnungen der Mehrzahl von Öffnungen 304t, eine Breite 301 (oder in dem Fall zylindrischer Formen einen Durchmesser 301) im Bereich von etwa 0,1 µm bis etwa 50 µm aufweisen, z.B. im Bereich von etwa 0,2 µm bis etwa 20 µm, z.B. im Bereich von etwa 0,5 µm bis etwa 5 µm. Gemäß verschiedenen Ausführungsformen kann die Distanz 307 zwischen zwei angrenzenden Öffnungen 304t der Öffnungsstruktur 304, gemessen vom Zentrum einer der beiden angrenzenden Öffnungen zum Zentrum der anderen einen der beiden angrenzenden Öffnungen, im Bereich von etwa 0,2 µm bis etwa 100 µm liegen. Daher kann gemäß verschiedenen Ausführungsformen die Breite 309 des zurückbleibenden Wafer-Materials 304f zwischen jeweils zwei angrenzenden Öffnungen 304t der Öffnungsstruktur 304 als Ergebnis der Breite 301 und der Distanz 307 im Bereich von etwa 0,1 µm bis etwa 100 µm liegen.
  • Gemäß verschiedenen Ausführungsformen kann die Tiefe 305 einer Öffnung 304t der Öffnungsstruktur 304 die Tiefenposition (z.B. die Tiefe 205a) der jeweiligen hohlen Kammer 204 (und daher die Dicke 205a des Kappengebiets 202a) definieren oder beeinflussen, die aus der Öffnungsstruktur 304 gebildet wird, z.B. in einem anschließend vorgenommenen Ausheilprozess oder einer Wärmebehandlung (siehe 3D). Das Seitenverhältnis einer Öffnung 304t der Öffnungsstruktur 304 kann die Größe der jeweiligen hohlen Kammer 204 definieren oder beeinflussen, die aus der Öffnungsstruktur 304 gebildet wird, z.B. in einem anschließend vorgenommenen Ausheilprozess. Zusammenfassend kann die Anordnung der einen oder mehrerer Öffnungen 304t in der Öffnungsstruktur 304 (oder die Anordnung von mehr als einer Öffnungsstruktur 304 in dem Wafer 200) die Anordnung der einen oder mehrerer hohler Kammern 204 bestimmen und/oder beeinflussen, die in dem Wafer 200 generiert wird oder werden, z.B. kann die wenigstens eine hohle Kammer 204 aus der Öffnungsstruktur 304 während eines anschließend vorgenommenen Ausheilprozesses gebildet werden. Gemäß verschiedenen Ausführungsformen kann die Breite 204w der hohlen Kammer 204 durch die Breite 311 der Öffnungsstruktur 304 definiert werden.
  • Gemäß verschiedenen Ausführungsformen kann die wenigstens eine Öffnungsstruktur 304 eine Öffnung oder mehr als eine Öffnung 304t aufweisen, z.B. eine beliebige andere Anzahl von Öffnungen, z.B. zwei, drei, vier, fünf, sechs, sieben, acht, neun, zehn oder sogar mehr als zehn, oder mehr als 20 oder sogar mehr als Hunderte von Öffnungen 304t, mehr als Tausende von Öffnungen 304t, mehr als Millionen von Öffnungen 304t, in Abhängigkeit von der gewünschten Anzahl, Form und/oder Größe hohler Kammern 204, die zu bilden sind. Wie in 2B veranschaulicht, kann (ausgenommen ein kleines Randgebiet 202e) im Wesentlichen die gesamte Bearbeitungsfläche des Wafers 200 (z.B. 80 % oder 90 % oder 95 % der Wafer-Fläche) in einer solchen Weise gemustert werden, dass die generierte hohle Kammer 204 im Wesentlichen den gesamten Wafer 200 lateral aushöhlt, und so, dass das Kappengebiet 202a, das sich über die generierte hohle Kammer 204 erstreckt, von einer großen Anzahl (z.B. Tausenden oder Millionen) von Stützstrukturelementen gestützt werden kann, die jeweils einen kleinen lateralen Schnitt (z.B. im Bereich von etwa 1 µm2 bis etwa 20 µm2) aufweisen, so dass die Stützstrukturelemente 208 leicht brechen können, um das Kappengebiet 202a zu entfernen.
  • Ein Ausheilprozess kann durchgeführt werden, nachdem die Öffnungsstruktur 304 gebildet wurde. Wie in 3D veranschaulicht, kann wenigstens eine (eine oder mehrere) hohle Kammer 204 während des Ausheilens der Öffnungsstruktur 304 gebildet werden, z.B. aufgrund der Migration von Material der wenigstens einen Öffnungsstruktur 304, z.B. aufgrund der Migration von Silicium 304f, das die Öffnungen 304t umgibt. Die Migration von Material der Öffnungsstruktur 304 kann eine oder mehrere hohle Kammern 204 in dem Wafer 200 bilden, die ein Kappengebiet 202a vom Rest 202b des Wafers trennen. Gemäß verschiedenen Ausführungsformen kann die laterale Ausdehnung 204w einer einzelnen hohlen Kammer 204, ohne von einer Stützstruktur gestützt zu werden, im Bereich von etwa einigen hundert Nanometern bis einigen Mikrometern oder sogar bis einigen hundert Mikrometern liegen.
  • Gemäß verschiedenen Ausführungsformen geht das Material 308s zwischen zwei Öffnungsstrukturen oder innerhalb einer Öffnungsstruktur einen weiteren Prozess während des Ausheilens ein, z.B. kann das Material 308s nicht in eine hohle Kammer migrieren oder diffundieren, so dass das Material 308s eine Stützstruktur 208 während und nach dem Ausheilen vorsehen kann. Aufgrund der Stützstrukturen 208 kann die laterale Ausdehnung 204w der hohlen Kammer 204 nicht begrenzt sein, die laterale Ausdehnung 204w der hohlen Kammer 204 kann im Bereich von etwa 100 µm bis etwa 60 cm liegen (z.B. nur begrenzt durch die laterale Ausdehnung des Trägers oder den Durchmesser des Wafers, z.B. 45 cm für einen 18-Zoll-Wafer).
  • Gemäß verschiedenen Ausführungsformen kann die Dicke 205a des Kappengebiets 202a, das die wenigstens eine hohle Kammer 204 bedeckt, oder die Dicke 205a des Materialgebiets 202a über der wenigstens einen hohlen Kammer 204 im Bereich von etwa 0,2 µm bis etwa 100 µm liegen. Das Kappengebiet 202a, das die wenigstens eine hohle Kammer 204 bedeckt, kann Silicium umfassen (z.B. p-Typ- und/oder n-Typ-dotiertes Silicium). Ferner kann der anfänglich verwendete Wafer 200 zum Vorsehen der einen oder mehrerer Öffnungsstrukturen 304 eine neue Fläche 202s während des Ausheilens der einen oder mehreren Öffnungsstrukturen 304 aufgrund der Migration und/oder Diffusion des Wafer-Materials bilden.
  • Gemäß verschiedenen Ausführungsformen kann der Ausheilprozess, der zur Bildung der wenigstens einen hohlen Kammer 204 (einer oder mehrerer hohler Kammern 204) aus der einen oder mehreren Öffnungsstrukturen 304 verwendet wird, wenigstens eines von Migration, Diffusion, Materialtransport und Materialumordnung des Materials verursachen, das die eine oder mehrere Öffnungen 304t umgibt, die in der Öffnungsstruktur 304 eingeschlossen sind, während die wenigstens eine hohle Kammer 204 gebildet wird.
  • Gemäß verschiedenen Ausführungsformen kann der Ausheilprozess, der zur Bildung der wenigstens einen hohlen Kammer 204 aus der einen oder mehreren Öffnungsstrukturen 304 verwendet wird, unter Verwendung von Temperaturen im Bereich von etwa 800°C bis etwa 1400°C vorgenommen werden, z.B. im Bereich von etwa 900°C bis etwa 1300°C , z.B. im Bereich von etwa 1100°C bis etwa 1200°C. Gemäß verschiedenen Ausführungsformen kann die Dauer des Ausheilprozesses wenigstens im Bereich von etwa einigen Minuten liegen, z.B. mehr als 5 min, z.B. mehr als 10 min, z.B. mehr als 20 min. Gemäß verschiedenen Ausführungsformen kann der Ausheilprozess unter Vakuumbedingungen durchgeführt werden. Gemäß verschiedenen Ausführungsformen kann der Ausheilprozess in Abwesenheit einer signifikanten Sauerstoffmenge (oder eines Sauerstoffpartialdrucks) durchgeführt werden, z.B. in einer Stickstoffatmosphäre, z.B. in einer Argonatmosphäre, z.B. in einer chemischen Reduktionsatmosphäre, die Stickstoff und Wasserstoff umfasst (z.B. einer Mischung von Stickstoff mit 2 % bis 20 % Wasserstoff (Stoffmengenanteil)), z.B. in einer chemischen Reduktionsatmosphäre, die Argon und Wasserstoff umfasst (z.B. einer Mischung von Argon mit 2 % bis 20 % Wasserstoff (Stoffmengenanteil)).
  • Gemäß verschiedenen Ausführungsformen kann die wenigstens eine hohle Kammer 204 auch als leerer Raum in Silicium bezeichnet werden, und das Kappengebiet 202a über der wenigstens einen hohlen Kammer 204 kann als Silicium-On-Nothing-(SON-) Struktur oder migriertes Silicium-Gebiet bezeichnet werden. Da der leere Raum 204 elektrisch isolierend sein kann, kann zur Veranschaulichung das Kappengebiet 202a über einer hohlen Kammer 204 als Silicium-auf-Isolator- (SOI-) Struktur bezeichnet werden. Das migrierte Silicium-Gebiet 202a kann eine erste Dicke nach dem Ausheilprozess aufweisen, wobei zusätzliches Material über dem ausgeheilten Wafer abgeschieden werden kann, das die Dicke des migrierten Silicium-Gebiets 202a erhöht.
  • Gemäß verschiedenen Ausführungsformen können die Größe und/oder die Form der wenigstens einen hohlen Kammer 204, die Dicke des migrierten Silicium-Gebiets 202a und die Position der wenigstens einen hohlen Kammer 204 durch die Ausbildung der Öffnungsstruktur 304 und daher durch ein Strukturieren des Wafers 200 gesteuert und/oder beeinflusst werden, das unter Verwendung von Prozessen der Halbleiterindustrie vorgenommen werden kann, wie hier beschrieben. Die wenigstens eine hohle Kammer 204 kann von Silicium umgeben sein, z.B. von Silicium vollständig umgeben sein. Mit anderen Worten kann die wenigstens eine hohle Kammer 204 keine Öffnung zu einer Fläche des Wafers 200 aufweisen, nachdem sie durch den Ausheilprozess gebildet wird.
  • Gemäß verschiedenen Ausführungsformen können sich die Größe, Form und die Position der wenigstens einen hohlen Kammer 204 in einer weiteren Wärmebehandlung nicht signifikant ändern oder variieren. Gemäß verschiedenen Ausführungsformen kann die wenigstens eine hohle Kammer 204 in Größe, Form und/oder Position bis zu Temperaturen von etwa 1300°C stabil bleiben. Gemäß verschiedenen Ausführungsformen kann die wenigstens eine hohle Kammer 204 eine stabile elektrisch isolierende Struktur 204 in dem Wafer 200 vorsehen, wobei der Wafer 200 bei hohen Temperaturen verarbeitet werden kann, wie beispielsweise typischen Hochtemperaturprozessen, die in die Herstellung einer Integrationsschaltung eingeschlossen sind, z.B. bei der Herstellung einer CMOS-Struktur, z.B. bei der Herstellung einer Leistungs-Halbleitervorrichtung, z.B. bei der Herstellung eines Transistors, z.B. bei der Herstellung eines Fotosensors, und beispielsweise bei der Herstellung eines mikroelektromechanischen Systems (siehe 6B und 7B).
  • 4A veranschaulicht einen Wafer 200 in einer Draufsicht während der Bearbeitung, z.B. in einer Bearbeitungsstufe, nachdem die Öffnungsstruktur 304 in dem Wafer 200 vorgesehen wird und bevor das Ausheilen durchgeführt wird. 4B veranschaulicht ein Musterbildungs-Layout zur Bildung der Öffnungsstruktur 304 in dem Wafer 200. Wie bereits beschrieben, kann die Öffnungsstruktur 304 eine Mehrzahl von Öffnungen 304t umfassen, die sich von der Fläche 202s des Wafers 200 in den Wafer 200 erstrecken. Ferner kann gemäß verschiedenen Ausführungsformen die Öffnungsstruktur 304 Stützgebiete 308s umfassen, z.B. ein oder mehrere Gebiete, die frei sind von Öffnungen 304t. Während des Ausheilens des Wafers 200 kann die Mehrzahl von Öffnungen 304t eine hohle Kammer 204 und ein Kappengebiet 202a über der hohlen Kammer 204 bilden, wobei das Kappengebiet 202a von der Stützstruktur 208 gestützt oder getragen wird, die aus den Stützgebieten 308s gebildet oder dadurch vorgesehen wird.
  • Gemäß verschiedenen Ausführungsformen kann der gemusterte Wafer 200 eine Öffnungsstruktur 304 umfassen, wobei die Öffnungsstruktur 304 eine Anordnung von Öffnungen 304t umfasst, z.B. wie in 4A und 4B veranschaulicht. Die Stützgebiete 308s können nicht gemustert sein oder können frei sein von Öffnungen 304t. Der Abstand 201p, 203p der Stützgebiete 308s kann im Bereich von etwa 10 µm bis etwa 100 µm liegen, z.B. im Bereich von etwa 40 µm bis etwa 60 µm. Die Anordnung, die von den Stützgebieten 308s als Ecken der Anordnung definiert wird, kann eine Mehrzahl von Öffnungen 304t umfassen, z.B. mehr als 100, oder mehr als 1000, oder eine Anzahl von Öffnungen 304t in der Anordnung kann im Bereich von etwa 100 bis etwa 10000 liegen.
  • Gemäß verschiedenen Ausführungsformen kann jedes Stützstrukturelement 208, das von dem Stützgebiet 308s vorgesehen wird, einen Teil des Kappengebiets 202a mit einer Fläche im Bereich von etwa 100 µm2 bis etwa 10000 µm2 tragen, z.B. im Bereich von etwa 1500 µm2 bis etwa 4000 µm2. Mit anderen Worten kann ein hohler Raum 204 vorgesehen werden, der von den Stützstrukturelementen 208 als Grenzpunkte definiert wird, wobei der hohle Raum 204 lateral einen Teil des Kappengebiets 202a mit einer Fläche im Bereich von etwa 100 µm2 bis etwa 10000 µm2 unterhöhlen kann, z.B. im Bereich von etwa 1500 µm2 bis etwa 4000 µm2.
  • Wie in 4B veranschaulicht, können vier Ätzlöcher alle 50 µm (z.B. in den Ecken eines 50 µm Quadrats) im Masken-Layout ausgelassen werden. Gemäß verschiedenen Ausführungsformen kann das Masken-Layout die Ätzlochpositionen definieren, die verwendet werden, um die Stützstruktur 208 und die hohle Kammer 204 zu generieren.
  • 5 zeigt ein schematisches Flussdiagramm eines Verfahrens 500 zur Bildung der wenigstens einen hohlen Kammer 204 und der Stützstruktur 208 innerhalb des Wafers 200, wie vorstehend beschrieben. Gemäß verschiedenen Ausführungsformen kann das Verfahren 500 zur Bildung der wenigstens einen hohlen Kammer 204 und der Stützstruktur 208 innerhalb des Wafers 200 umfassen: in 510, Bilden wenigstens einer Öffnungsstruktur 304 in dem Wafer 200 und Vorsehen von Stützgebieten 308s innerhalb der wenigstens einen Öffnungsstruktur 304, und in 520, Vornehmen eines Ausheilprozesses, um die wenigstens eine hohle Kammer 204 und das Kappengebiet 202a aus der wenigstens einen Öffnungsstruktur 304 zu bilden, und um die Stützstruktur 208, die das Kappengebiet 202a stützt, aus den Stützgebieten 308s zu bilden. Dadurch kann der Wafer 200 Silicium umfassen, und der Ausheilprozess kann bei einer Temperatur von wenigstens etwa 900°C vorgenommen werden.
  • Alternativ dazu zeigt 6 ein schematisches Flussdiagramm eines Verfahrens 600 zur Bildung der wenigstens einen hohlen Kammer 204 und der Stützstruktur 208 innerhalb des Wafers 200, wobei das Verfahren 600 umfassen kann: in 610, Bilden wenigstens einer porösen Struktur in dem Wafer 200 und Vorsehen von Stützgebieten 308s innerhalb der porösen Struktur, und in 620, Vornehmen eines Ausheilprozesses, um die wenigstens eine hohle Kammer 204 und das Kappengebiet 202a aus der wenigstens einen porösen Struktur 304 zu bilden, und um die Stützstruktur 208, die das Kappengebiet 202a stützt, aus den Stützgebieten 308s zu bilden.
  • Gemäß verschiedenen Ausführungsformen, wie in 7A bis 7C veranschaulicht, kann das Bilden einer hohlen Kammer 204 in dem Wafer 200 umfassen: Bilden einer porösen Struktur 704 wenigstens eines von über oder in dem Wafer 200, wobei die poröse Struktur 704 eine Mehrzahl von Poren 704h in dem Wafer-Material 202 des Wafers 200 umfasst; und Bilden einer Deckschicht 702 über dem Wafer 200, wobei die Deckschicht 702 die poröse Struktur 704 bedeckt. Gemäß verschiedenen Ausführungsformen kann die poröse Struktur 704 ein oder mehrere poröse Gebiete umfassen. Zur Veranschaulichung kann die Öffnungsstruktur 304, wie vorstehend beschrieben, ein oder mehrere poröse Gebiete 704 umfassen. Ferner kann die hohle Kammer 204 aus der porösen Struktur 704 gebildet werden, die mit der Deckschicht 702 bedeckt ist, indem ein Ausheilprozess vorgenommen wird, so dass die Mehrzahl von Poren 704h eine kontinuierliche hohle Kammer 204 bilden kann, wie oben beschrieben.
  • Gemäß verschiedenen Ausführungsformen zeigt 7A einen Wafer 200, nachdem eine poröse Struktur 704 in dem Wafer 200 gebildet wurde, die poröse Struktur 704 kann eine Mehrzahl von Poren 704h umfassen (z.B. Leerräume, die von Wafer-Material (z.B. Silicium) des Wafers 200 umgeben sind). Gemäß verschiedenen Ausführungsformen kann die poröse Struktur 704 gebildet werden, indem ein ausgewähltes Gebiet 702r des Wafers 200 verarbeitet wird, wobei der Wafer 200 beispielsweise ein Silicium-Substrat sein kann. Das ausgewählte Gebiet 702r kann durch das Aufbringen einer Maskenmaterialschicht und anschließendes Strukturieren der Maskenmaterialschicht definiert werden (oder das Gebiet 702r des Wafers 200 kann ausgewählt werden), so dass ein ausgewähltes Gebiet 702r des Wafers 200 teilweise freigelegt werden kann. Mit anderen Worten kann eine vordefinierte gemusterte Maskenschicht über der Deckschicht 702 angeordnet werden.
  • Das ausgewählte Gebiet 702r kann anschließend einer physikalischen und/oder chemischen Behandlung (z.B. Porenbildungsbehandlung) unterworfen werden, um eine poröse Struktur 704 in einem definierten Gebiet des Wafers 200 vorzusehen. Wie hier beschrieben, kann der Ausdruck „Porosität“ oder verwandte Ausdrücke wie „poröse“ Struktur und dgl. als Fraktion von Leerräumen innerhalb des Materials definiert werden. Beispielsweise kann poröses Silicium auf der Basis der Größe der in dem Silicium eingeschlossenen Poren in drei Kategorien eingeteilt werden: erstens, mikroporöses Silicium, das Poren mit einem Durchmesser von weniger als etwa 2 nm umfasst, zweitens mesoporöses Silicium, das Poren mit einem Durchmesser im Bereich von etwa 2 nm bis etwa 50 nm umfasst, und drittens makroporöses Silicium, das Poren mit einem größeren Durchmesser als etwa 50 nm umfasst.
  • Daher kann die Bildung einer porösen Struktur 704 in einem ausgewählten Gebiet 702r des Wafers 200 ein teilweises Behandeln eines Silicium-Substrats 100 umfassen, so dass wenigstens ein poröses Gebiet in dem Silicium-Substrat 100 gebildet wird, das wenigstens eines von makroporösem Silicium, mesoporösem Silicium oder mikroporösem Silicium umfasst. Gemäß verschiedenen Ausführungsformen kann die Bildung einer porösen Struktur 704 in einem ausgewählten Gebiet 702r des Wafers 200 ein Einbringen einer Mehrzahl von Poren 704h in das Silicium-Substrat 100 umfassen, wobei die Mehrzahl von Poren 704h die poröse Struktur 704 in einem ausgewählten Gebiet 702r des Wafers 200 bildet, z.B. unter Verwendung eines Anodisierungsprozesses (z.B. vorgenommen in einer Anodisierungszelle). Eine Anodisierungszelle kann beispielsweise eine Platin-Kathode und einen Silicium-Wafer 200, der als Anode ausgelegt ist, in Anwesenheit eines Elektrolyten, z.B. Fluorwasserstoff- (HFaq)-Elektrolyten, umfassen. Dadurch kann die Korrosion des Silicium-Substrats generiert werden, indem eine Spannung zwischen der Platin-Kathode und dem Silicium-Substrat angelegt wird und elektrischer Strom durch die Anodisierungszelle laufen gelassen wird.
  • Gemäß verschiedenen Ausführungsformen kann die Bildung eines porösen Silicium-Gebiets in dem Wafer 200 unter Verwendung eines Anodisierungsprozesses ermöglichen, eine Porosität von porösem Silicium im Bereich von etwa 5 % bis etwa 90 % zu generieren. Ferner kann der Elektrolyt, der in der Anodisierungszelle verwendet wird, Ethanol umfassen.
  • Ferner kann gemäß verschiedenen Ausführungsformen die Bildung einer porösen Struktur 704 in dem ausgewählten Gebiet 702r des Wafers 200 das Einbringen einer Mehrzahl von Poren 704h in das Silicium-Substrat 100 unter Verwendung eines Stain-Ätzens oder sogenannten Stain-Ätzprozesses umfassen.
  • Ein Stain-Ätzprozess kann die Vornahme eines Nassätzprozesses unter Verwendung eines Stain-Ätzmittels umfassen, z.B. wenigstens eines von Fluorwasserstoffsäure, Salpetersäure und Wasser, z.B. eines Ätzmittels, das Fluorwasserstoffsäure, Salpetersäure und Wasser umfasst (z.B. eine verdünnte Lösung von Salpetersäure in konzentrierter Fluorwasserstoffsäure). Gemäß verschiedenen Ausführungsformen kann eine poröse Silicium-Struktur 704 durch Stain-Ätzen gebildet werden, z.B. indem ein freiliegendes Gebiet 702r des Silicium-Substrats 100 einem Nassätzmittel ausgesetzt wird, das Salpetersäure (HNO3) und Fluorwasserstoff (HF) umfasst.
  • Nachdem eine oder mehrere poröse Strukturen 704 in dem Wafer 200 gebildet wurde oder wurden, wie in 7A gezeigt, kann eine Deckschicht 702 über dem Wafer 200 gebildet werden; die Deckschicht 702 kann die poröse Struktur 704 vollständig bedecken. Gemäß verschiedenen Ausführungsformen kann die Deckschicht 702, die über der Fläche des Wafers 200 gebildet wird, Silicium umfassen, wobei der Wafer 200 auch Silicium umfassen kann, daher kann eine vergrabene poröse Struktur 704 innerhalb des Wafers 200 gebildet werden, wie in 7B veranschaulicht. Gemäß verschiedenen Ausführungsformen kann die Deckschicht 702 angesehen werden, dass sie einen Teil des Flächengebiets 202 des Wafers 200 vorsieht.
  • Gemäß verschiedenen Ausführungsformen kann die poröse Struktur 704 in dem Wafer 200 gebildet werden, so dass die Stützgebiete 308s vorgesehen werden können (z.B. können die Stützgebiete 308s von einer Maskenschicht während der Bildung der Vielzahl von Poren 704h bedeckt werden), ähnlich wie vorstehend beispielsweise mit Bezugnahme auf 4A beschrieben. Die poröse Struktur 704 kann so gebildet werden, dass die poröse Struktur 704 lateral die Stützgebiete 308s umgeben kann.
  • Anschließend kann gemäß verschiedenen Ausführungsformen eine Wärmebehandlung (Ausheilen) durchgeführt werden, so dass wenigstens eine hohle Kammer 204 aus der porösen Struktur 704 gebildet werden kann. Zur Veranschaulichung kann das Material (Silicium) der porösen Struktur 704 migrieren und/oder diffundieren, wobei eine hohle Kammer 204 und das Kappengebiet 202a, das die hohle Kammer 204 bedeckt, während einer Wärmebehandlung gebildet werden, die in einer wasserstoffhaltigen Atmosphäre vorgenommen wird. Gemäß verschiedenen Ausführungsformen kann die Wärmebehandlung (Ausheilen) das Ausheilen der porösen Struktur 704 bei einer Temperatur im Bereich von etwa 900°C bis etwa 1100°C (siehe Venetia-Prozess) umfassen. Gemäß verschiedenen Ausführungsformen können die Poren 704h der porösen Struktur 704 während der Wärmebehandlung zusammenwachsen, so dass eine einzelne hohle Kammer 204 gebildet werden kann, wie in 7C gezeigt. Der Wafer 200, der in einer schematischen Schnittansicht in 7C veranschaulicht ist, kann weiterverarbeitet werden, wie bereits beschrieben, z.B. kann das Kappengebiet 202a vom Wafer 200 entfernt werden.
  • Gemäß verschiedenen Ausführungsformen kann das Gebiet 702r in dem Wafer 200, das die Größe der porösen Struktur 704 definiert, ausgewählt werden, indem unterschiedliche Typen einer Dotierung in dem Gebiet 702r und in dem Teil des Wafers 200, der das Gebiet umgibt, vorgesehen werden, da die Bildung der porösen Struktur 704 durch die Dotierung des Wafers 200 beeinflusst werden kann.
  • Gemäß verschiedenen Ausführungsformen kann die Stützstruktur 208 ausgebildet sein, durch das Anwenden einer mechanischen Kraft auf das Kappengebiet 202a des Wafers 200 leicht zerstört zu werden, z.B. um das Kappengebiet 202a (die SON-Struktur oder die SOI-Struktur) räumlich von dem Wafer 200 zu trennen und/oder zu entfernen.
  • Gemäß verschiedenen Ausführungsformen kann das Kappengebiet 202a des Wafers 200 von dem Wafer 202 entfernt (z.B. räumlich entfernt oder gelöst) zu werden, z.B. nachdem eine elektronische Komponente in dem Kappengebiet 202a des Wafers 200 gebildet wurde.
  • Alternativ dazu kann das entfernte Kappengebiet 202a des Wafers 200 verwendet werden, um eine elektronische Vorrichtung herzustellen, z.B. kann das Kappengebiet 202a einen Träger oder Wafer zur Weiterverarbeitung vorsehen.
  • 8 zeigt ein schematisches Flussdiagramm eines Verfahrens 800 zur Bearbeitung eines Trägers 200 oder eines Wafers 200, wobei das Verfahren 800 umfassen kann: in 810, Bilden einer hohlen Kammer innerhalb des Trägers, welche hohle Kammer von einem Kappengebiet bedeckt ist, wobei das Kappengebiet über eine Mehrzahl von Stützstrukturelementen gestützt wird, die sich innerhalb der hohlen Kammer erstrecken, wobei die Stützstrukturelemente mit einem ersten Abstand voneinander beabstandet sind; und in 820, Bearbeiten einer Mehrzahl von Bearbeitungsbereichen in dem Kappengebiet, welche Bearbeitungsbereiche mit einem zweiten Abstand voneinander vorgesehen werden, wobei der erste Abstand der Stützstrukturelemente kleiner ist als der zweite Abstand der Bearbeitungsbereiche.
  • Gemäß verschiedenen Ausführungsformen kann der Abstand als Zentrum-zu-Zentrum-Distanz angesehen werden, z.B. geometrisch betrachtet werden.
  • Wie bereits beschrieben, kann gemäß verschiedenen Ausführungsformen der Abstand der Stützstrukturelemente 208 der Mehrzahl von Stützstrukturelementen 208 (siehe der Abstand 201p, 203p der Stützgebiete) im Bereich von etwa 10 µm bis etwa 100 µm liegen, z.B. im Bereich von etwa 40 µm bis etwa 60 µm. Ferner kann der Abstand der Bearbeitungsbereiche in dem Kappengebiet beispielsweise im Bereich von etwa 1 mm bis etwa 50 mm liegen, z.B. im Bereich von etwa 1 mm bis etwa 30 mm. Gemäß verschiedenen Ausführungsformen überlappt jeder Bearbeitungsbereich der Mehrzahl von Bearbeitungsbereichen lateral mehr als ein Stützstrukturelement der Stützstruktur 208.
  • Ferner kann gemäß verschiedenen Ausführungsformen die Mehrzahl von Bearbeitungsbereichen in dem Kappengebiet 202a definiert werden, z.B. bevor das Kappengebiet 202a von dem Wafer 200 entfernt wird, z.B. über die Bildung einer Ausrichtungsstruktur innerhalb des Kappengebiets 202a oder innerhalb des Wafers 200. Gemäß verschiedenen Ausführungsformen kann die Ausrichtungsstruktur gebildet werden, nachdem die wenigstens eine hohle Kammer 204 gebildet wurde, wobei die Ausrichtung der Bearbeitungsbereiche unabhängig von der vorgesehenen Stützstruktur 208 innerhalb der hohlen Kammer 204 ausgewählt oder definiert werden kann.
  • Gemäß verschiedenen Ausführungsformen kann der zweite Abstand der Bearbeitungsbereiche ein nicht-ganzzahliges Vielfaches des ersten Abstands der Stützstrukturelemente 208 sein. Zur Veranschaulichung kann die Bearbeitung des Kappengebiets 202a von der vorgesehenen Stützstruktur 208 unabhängig sein, da das Kappengebiet 202a keine bevorzugten Bereiche für eine anschließende Bearbeitung definieren kann.
  • Gemäß verschiedenen Ausführungsformen kann eine Mehrzahl von Bearbeitungsgebieten (Bearbeitungsbereichen) des Kappengebiets 202a verarbeitet werden, wobei sich wenigstens ein erstes Bearbeitungsgebiet der Mehrzahl von Bearbeitungsgebieten und ein zweites Bearbeitungsgebiet der Mehrzahl von Bearbeitungsgebieten voneinander in wenigstens einer von der Größe oder der Form unterscheiden können. Gemäß verschiedenen Ausführungsformen kann eine erste elektronische Schaltungsstruktur mit einem ersten aktiven Bereich in dem Kappengebiet 202a vorgesehen sein, und eine zweite elektronische Schaltungsstruktur mit einem zweiten aktiven Bereich kann in dem Kappengebiet 202a vorgesehen sein (z.B. lateral neben dem ersten aktiven Bereich), wobei sich der erste aktive Bereich und der zweite aktive Bereich voneinander in wenigstens einer von der Größe oder der Form unterscheiden können.
  • 9A bzw. 9B veranschaulichen einen Wafer 200 während der Bearbeitung, z.B. bevor das Kappengebiet 202a von dem Wafer 200 entfernt wird. Gemäß verschiedenen Ausführungsformen kann eine Mehrzahl elektronischer Schaltungsstrukturen (Integrationsschaltungen, Speicherstrukturen, Transistorstrukturen, Logikschaltungen und dgl.) in dem Kappengebiet 202a des Wafers 200 gebildet werden. Gemäß verschiedenen Ausführungsformen kann der Wafer 200 einer üblicherweise angewendeten CMOS- (Komplementär-Metalloxid-Halbleiter-) Bearbeitung unterworfen werden.
  • Gemäß verschiedenen Ausführungsformen kann eine erste elektronische Schaltungsstruktur 902a in einem ersten Bearbeitungsgebiet (Bereich) des Kappengebiets 202a gebildet werden, und eine zweite elektronische Schaltungsstruktur 902b kann in dem zweiten Bearbeitungsgebiet (Bereich) des Kappengebiets 202a gebildet werden, wobei sich die erste elektronische Schaltungsstruktur 902a (und/oder das erste Bearbeitungsgebiet) und die zweite elektronische Schaltungsstruktur 902b (und/oder das zweite Bearbeitungsgebiet) in wenigstens einer von der Größe oder der Form unterscheiden können. Zur Veranschaulichung können unterschiedliche elektronische Schaltungsstrukturen einen unterschiedlichen Raum (lateral) auf dem Wafer 200 benötigen, und die Stützstruktur 208 kann das Kappengebiet 202a stützen, ohne die Bearbeitung des Kappengebiets 202a einzuschränken.
  • Gemäß verschiedenen Ausführungsformen kann eine Mehrzahl elektronischer Schaltungsstrukturen 902 wenigstens eines von über oder in dem Kappengebiet 202a gebildet werden, wobei der Abstand der elektronischen Schaltungsstrukturen 902 der Mehrzahl elektronischer Schaltungsstrukturen 902 größer sein kann als der Abstand der Stützstrukturelemente der Stützstruktur 208.
  • Zur Veranschaulichung kann jede elektronische Schaltungsstruktur 902 der Mehrzahl elektronischer Schaltungsstrukturen 902 von mehr als einem Stützstrukturelement der Stützstruktur 208 gestützt werden.
  • Gemäß verschiedenen Ausführungsformen können die elektronischen Schaltungsstrukturen der Mehrzahl elektronischer Schaltungsstrukturen 902 lateral voneinander getrennt werden, z.B. über das Ätzen eines vertikalen Grabens zwischen jeweils angrenzenden elektronischen Schaltungsstrukturen der Mehrzahl elektronischer Schaltungsstrukturen 902, und anschließend kann jede elektronische Schaltungsstruktur der Mehrzahl elektronischer Schaltungsstrukturen 902 einzeln von dem Wafer 200 durch das Brechen der jeweiligen Mehrzahl von Stützstrukturelementen entfernt werden, welche die elektronische Schaltungsstruktur 902 stützen.
  • Gemäß verschiedenen Ausführungsformen können alle elektronischen Schaltungsstrukturen der Mehrzahl elektronischer Schaltungsstrukturen 902 von dem Wafer 200 gleichzeitig über das Entfernen des gesamten Kappengebiets 202a entfernt werden, wie bereits beschrieben.
  • Allgemein kann bei der üblicherweise angewendeten CMOS-Chipherstellung der elektrisch inaktive Volumsteil eines Silicium-Wafers zum Vorsehen einer mechanischen Stabilität während des Herstellungsprozesses der Schaltungen verwendet werden. Ein typischer Wafer mit einem Durchmesser von acht oder zwölf Zoll kann eine Dicke im Bereich von etwa einem Millimeter aufweisen. Nach der Bearbeitung kann der Wafer auf einige zehn oder hundert Mikrometer zurückgedünnt werden, um den beispielsweise für volumsempfindliche Anwendungen gewünschten Formfaktor zu erzielen. Für Leistungsanwendungen mit einem vertikalen Stromfluss kann eine definierte und geringe Dicke ein Schlüsselziel sein, um einen niedrigen spezifischen Widerstand einer Schaltvorrichtung zu erzielen. Eine Prozesstreuung kann berücksichtigt werden, wenn der Wafer auf seine Endzieldicke gedünnt wird, und daher ist ein Teil resistiver Verluste auf das Zulassen einer relativ schlechten Steuerung während des Rückdünnens des Wafers zurückzuführen. Bei der üblicherweise verwendeten Wafer-Bearbeitung können Schleifen, Polieren und Nassätzen der Prozess der Wahl sein, um eine dünne Wafer-Dicke vor der Chiptrennung zu gewinnen. Neben dem Problem einer begrenzten Prozesssteuerung kann diese Technik schwer anzuwenden sein, wenn die Zieldicke im Bereich von 60 Mikron oder darunter liegt, da Verluste aufgrund eines Wafer-Bruchs und einer Wafer-Rissbildung auftreten können.
  • Gemäß verschiedenen Ausführungsformen kann ein oder können mehrere geschlossene Hohlräume innerhalb eines Silicium-Volumsmaterials vorgesehen werden, z.B. über einen Silicium-On-Nothing-Prozess (Venice-Prozess). Unter Verwendung beispielsweise eines Wärmerückflusses graben-geätzter Silicium-Substrate können große quadratisch geformte Hohlräume erzeugt werden, wie beispielsweise mit Bezugnahme auf 3A und 3B beschrieben.
  • Gemäß verschiedenen Ausführungsformen kann diese Technik verwendet werden, um eine mikromechanische, optische oder Sensor-Vorrichtung herzustellen. Gemäß verschiedenen Ausführungsformen kann die Lamellenschicht 202a den Abtriebsparameter während eines CMP (chemisch-mechanischen Polierens) und/oder während anderer Standard-Prozesse eines Standard-CMOS-Flusses begrenzen. Gemäß verschiedenen Ausführungsformen kann ein Abheben der Lamellenschicht 202a (des Kappengebiets 202a) auf Wafer-Ebene vorgenommen werden und kann eine Schichtdickengenauigkeit im Bereich von etwa einem Mikron erfüllen.
  • Gemäß verschiedenen Ausführungsformen kann ein großer Hohlraum 204 mit sehr definierten lokalen Stützstrukturen 208 vorgesehen werden, die nahtlos an dem gesamten Wafer strukturiert sind. Mit anderen Worten kann sich die Stützstruktur 208 nicht durch das Kappengebiet 202a erstrecken.
  • Gemäß verschiedenen Ausführungsformen kann ein großer Hohlraum 204 vorgesehen werden, der eine Lamelle 202a trennt, die im Wesentlichen so groß ist wie der Substrat-Wafer 200. Ferner kann gemäß verschiedenen Ausführungsformen eine Stützstruktur 208 für Silicium-On-Nothing-Auslegungen vorgesehen werden. Die Stützstruktur 208 oder die Silicium-On-Nothing-Auslegungen können über ein Layout der Lithografiemaske für den Ätzprozess und eine nahtlose Strukturierungsverarbeitung des Bearbeitungsbereichs des Wafers definiert werden (z.B. kann ein Rahmen 202e (ein Randgebiet 202e) am Rand des Wafers 200 zurückgelassen werden).
  • Gemäß verschiedenen Ausführungsformen können andere Layouts zur Bildung der wenigstens einen hohlen Kammer 204 und der Stützstruktur 208 in Abhängigkeit vom Fokus der Anwendung geeignet sein (z.B. kann die Distanz der ausgelassenen Ätzlöcher variiert werden oder es kann die Anzahl ausgelassener Ätzlocher variiert werden).

Claims (18)

  1. Verfahren (100) zur Bearbeitung eines Wafers, wobei das Verfahren (100) aufweist: Bilden wenigstens einer hohlen Kammer und einer Stützstruktur innerhalb des Wafers, wobei die wenigstens eine hohle Kammer ein Kappengebiet des Trägers, das über der wenigstens einen hohlen Kammer angeordnet ist, und ein Bodengebiet des Trägers, das unter der wenigstens einen hohlen Kammer angeordnet ist, und ein Randgebiet, welches das Kappengebiet des Trägers umgibt, definiert, wobei ein Flächenbereich des Kappengebiets größer ist als ein Flächenbereich des Randgebiets, und wobei das Kappengebiet mit dem Bodengebiet durch die Stützstruktur verbunden ist (110); und Entfernen des Kappengebiets in einem Stück von dem Bodengebiet und dem Randgebiet (120), wobei das Entfernen (120) des Kappengebiets aufweist: Bilden einer Grabenstruktur, die sich von der Fläche des Kappengebiets zur hohlen Kammer erstreckt, wobei die Grabenstruktur lateral das Kappengebiet teilweise oder vollständig umgibt, und Entfernen des Kappengebiets in einem Stück von dem Bodengebiet, wodurch die Stützstruktur reißt.
  2. Verfahren (100) zur Bearbeitung eines Wafers, wobei das Verfahren (100) aufweist: Bilden wenigstens einer hohlen Kammer und einer Stützstruktur innerhalb des Wafers, wobei die wenigstens eine hohle Kammer ein Kappengebiet des Trägers, das über der wenigstens einen hohlen Kammer angeordnet ist, und ein Bodengebiet des Trägers, das unter der wenigstens einen hohlen Kammer angeordnet ist, und ein Randgebiet, welches das Kappengebiet des Trägers umgibt, definiert, wobei ein Flächenbereich des Kappengebiets größer ist als ein Flächenbereich des Randgebiets, und wobei das Kappengebiet mit dem Bodengebiet durch die Stützstruktur verbunden ist (110); und Entfernen des Kappengebiets in einem Stück von dem Bodengebiet und dem Randgebiet (120), wobei das Entfernen (120) des Kappengebiets aufweist: Bilden einer Grabenstruktur, die sich von der Fläche des Kappengebiets zur hohlen Kammer erstreckt, wobei die Grabenstruktur lateral das Kappengebiet teilweise umgibt, so dass eine Verbindungsstruktur zurückbleibt, die das Kappengebiet und das Randgebiet verbindet; und Entfernen des Kappengebiets in einem Stück von dem Bodengebiet und dem Randgebiet, wodurch die Stützstruktur und die Verbindungsstruktur reißen.
  3. Verfahren (100) nach Anspruch 1 oder 2, bei welchem das Entfernen (120) des Kappengebiets das Aufrollen des gesamten Kappengebiets umfasst.
  4. Verfahren (100) nach einem der Ansprüche 1 bis 3, bei welchem das Entfernen (120) des Kappengebiets aufweist: Inkontaktbringen einer Walze mit dem Kappengebiet, und anschließendes Rollen der Walze über den Wafer, wobei das Kappengebiet an der Walze haftet.
  5. Verfahren (100) nach einem der Ansprüche 1 bis 4, bei welchem das Bilden (110) der wenigstens einen hohlen Kammer und der Stützstruktur innerhalb des Wafers aufweist: Bilden wenigstens einer Öffnungsstruktur in dem Wafer und Vorsehen einer Mehrzahl von Stützgebieten innerhalb der wenigstens einen Öffnungsstruktur, Vornehmen eines Ausheilprozesses, um die wenigstens eine hohle Kammer und das Kappengebiet aus der wenigstens einen Öffnungsstruktur zu bilden, und um die Stützstruktur, die das Kappengebiet stützt, aus den Stützgebieten zu bilden.
  6. Verfahren (100) nach Anspruch 5, wobei das Bilden der wenigstens einen Öffnungsstruktur ein Bilden einer Mehrzahl von Öffnungen in dem Wafer umfasst, wobei die Öffnungen die Stützgebiete umgeben und sich von einer Fläche des Wafers in den Wafer erstrecken.
  7. Verfahren (100) nach Anspruch 5 oder 6, bei welchem der Wafer Silicium aufweist, und bei welchem der Ausheilprozess bei einer Temperatur von wenigstens 900°C vorgenommen wird.
  8. Verfahren (100) nach einem der Ansprüche 1 bis 7, bei welchem das Bilden (110) der wenigstens einen hohlen Kammer und der Stützstruktur innerhalb des Wafers aufweist: Bilden wenigstens einer porösen Struktur in dem Wafer und Vorsehen einer Mehrzahl von Stützgebieten innerhalb der porösen Struktur, Vornehmen eines Ausheilprozesses, um die wenigstens eine hohle Kammer und das Kappengebiet aus der wenigstens einen porösen Struktur zu bilden, und um die Stützstruktur, die das Kappengebiet stützt, aus den Stützgebieten zu bilden.
  9. Verfahren (100) nach Anspruch 8, wobei das Bilden der wenigstens einen porösen Struktur ein Bilden einer Mehrzahl poröser Gebiete in dem Wafer umfasst, wobei die porösen Gebiete die Stützgebiete umgeben.
  10. Verfahren (100) nach einem der Ansprüche 8 oder 9, bei welchem der Wafer Silicium aufweist, und bei welchem der Ausheilprozess bei einer Temperatur von wenigstens 900°C vorgenommen wird.
  11. Verfahren (100) nach einem der Ansprüche 1 bis 10, bei welchem das Bilden der Stützstruktur ein Bilden einer Mehrzahl von Stützstrukturelementen aufweist, die in einem Abstand voneinander angeordnet sind, wobei sich die Mehrzahl von Stützstrukturelementen innerhalb der hohlen Kammer erstreckt und das Kappengebiet stützt.
  12. Verfahren (100) nach einem der Ansprüche 1 bis 11, bei welchem das Bilden (110) der wenigstens einen hohlen Kammer und der Stützstruktur ein Bilden einer Mehrzahl hohler Kammern aufweist, die in einem Abstand voneinander angeordnet sind, so dass eine Mehrzahl von Stützstrukturelementen zwischen den hohlen Kammern angeordnet ist, wobei die Stützstrukturelemente das Kappengebiet stützen.
  13. Verfahren (100) nach einem der Ansprüche 1 bis 12, bei welchem das Bilden der Stützstruktur ein Bilden einer Mehrzahl von Stützstrukturelementen mit einem Abstand im Bereich von 10 µm bis 100 µm aufweist.
  14. Verfahren (100) nach einem der Ansprüche 9 bis 13, bei welchem das Bilden der Stützstruktur ein Bilden einer Mehrzahl von Stützstrukturelementen mit einem Querschnittsbereich von weniger als 100 µm2 aufweist.
  15. Verfahren (100) nach einem der Ansprüche 1 bis 14, bei welchem das Bilden der Stützstruktur ein Bilden von mehr als 100 Stützstrukturelementen aufweist, die einen Kappengebietsbereich von etwa 1 mm2 stützen.
  16. Verfahren (100) nach einem der Ansprüche 1 bis 15, ferner aufweisend: Bearbeiten einer Mehrzahl von Bearbeitungsgebieten des Kappengebiets, wobei sich wenigstens ein erstes Bearbeitungsgebiet der Mehrzahl von Bearbeitungsgebieten und ein zweites Bearbeitungsgebiet der Mehrzahl von Bearbeitungsgebieten voneinander in wenigstens einer von der Größe oder der Form unterscheiden.
  17. Verfahren (100) nach einem der Ansprüche 1 bis 16, wobei die Stützstruktur eine Mehrzahl von Stützstrukturelementen aufweist und das Verfahren ferner aufweist: Bearbeiten einer Mehrzahl von Bearbeitungsbereichen in dem Kappengebiet, wobei die Bearbeitungsbereiche mit einem zweiten Abstand voneinander beabstandet sind, wobei der erste Abstand der Stützstrukturelemente kleiner ist als der zweite Abstand der Bearbeitungsbereiche.
  18. Verfahren (100) nach einem der Ansprüche 1 bis 17, ferner aufweisend: Bilden einer ersten elektronischen Schaltungsstruktur mit einem ersten aktiven Bereich in dem Kappengebiet, und Bilden einer zweiten elektronischen Schaltungsstruktur mit einem zweiten aktiven Bereich in dem Kappengebiet, wobei sich der erste aktive Bereich und der zweite aktive Bereich voneinander in wenigstens einer von der Größe oder der Form unterscheiden.
DE102015106896.6A 2014-05-05 2015-05-04 Verfahren zur Bearbeitung eines Wafers Active DE102015106896B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/269,260 US9236241B2 (en) 2014-05-05 2014-05-05 Wafer, a method for processing a wafer, and a method for processing a carrier
US14/269,260 2014-05-05

Publications (2)

Publication Number Publication Date
DE102015106896A1 DE102015106896A1 (de) 2015-11-05
DE102015106896B4 true DE102015106896B4 (de) 2018-05-03

Family

ID=54326168

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015106896.6A Active DE102015106896B4 (de) 2014-05-05 2015-05-04 Verfahren zur Bearbeitung eines Wafers

Country Status (3)

Country Link
US (1) US9236241B2 (de)
CN (1) CN105895501A (de)
DE (1) DE102015106896B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016116241A1 (de) 2016-08-31 2018-03-01 Infineon Technologies Ag Verfahren zum bearbeiten eines wafers und verfahren zum bearbeiten eines trägers
CN109384195B (zh) * 2017-08-14 2020-08-14 无锡华润上华科技有限公司 一种基于深槽腐蚀的空腔形成方法
CN109399555A (zh) * 2017-08-18 2019-03-01 无锡华润上华科技有限公司 一种半导体器件的制备方法
CN112701079B (zh) * 2020-12-29 2023-02-21 上海烨映微电子科技股份有限公司 Son结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030017712A1 (en) 1997-06-30 2003-01-23 Rolf Brendel Method for producing layered structures on a substrate, substrate and semiconductor components produced according to said method
US20070249140A1 (en) 2006-04-19 2007-10-25 Interuniversitair Microelecktronica Centrum (Imec) Method for the production of thin substrates
US20140097521A1 (en) 2012-10-09 2014-04-10 Infineon Technologies Dresden Gmbh Silicon on Nothing Devices and Methods of Formation Thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4074051B2 (ja) * 1999-08-31 2008-04-09 株式会社東芝 半導体基板およびその製造方法
EP1385199A1 (de) * 2002-07-24 2004-01-28 IMEC vzw, Interuniversitair Microelectronica Centrum vzw Verfahren zur Herstellung von Dünnfilmelementen für Solarzellen oder SOI Anwendungen
US8679943B2 (en) * 2011-08-23 2014-03-25 International Business Machines Corporation Fixed curvature force loading of mechanically spalled films
US9263357B2 (en) * 2013-12-06 2016-02-16 Infineon Technologies Dresden Gmbh Carrier with hollow chamber and support structure therein
US9613878B2 (en) * 2013-12-06 2017-04-04 Infineon Technologies Dresden Gmbh Carrier and a method for processing a carrier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030017712A1 (en) 1997-06-30 2003-01-23 Rolf Brendel Method for producing layered structures on a substrate, substrate and semiconductor components produced according to said method
US20070249140A1 (en) 2006-04-19 2007-10-25 Interuniversitair Microelecktronica Centrum (Imec) Method for the production of thin substrates
US20140097521A1 (en) 2012-10-09 2014-04-10 Infineon Technologies Dresden Gmbh Silicon on Nothing Devices and Methods of Formation Thereof

Also Published As

Publication number Publication date
CN105895501A (zh) 2016-08-24
DE102015106896A1 (de) 2015-11-05
US9236241B2 (en) 2016-01-12
US20150318166A1 (en) 2015-11-05

Similar Documents

Publication Publication Date Title
DE19840421C2 (de) Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung
DE102014117969B4 (de) Träger und Verfahren zur Verarbeitung eines Trägers
DE102014117966B4 (de) Verfahren zur Verarbeitung eines Trägers
DE102013114218B4 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleiterwerkstück
DE102015106896B4 (de) Verfahren zur Bearbeitung eines Wafers
DE2626739A1 (de) Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen
DE102016118062B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem nichtflüchtigen Speicher und einer Logikschaltung
DE102020008064B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE102015211873B4 (de) Mikromechanisches System und Verfahren zum Herstellen eines mikromechanischen Systems
EP2002475B1 (de) Verfahren zum herstellen einer integrierten schaltung
WO2016034640A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil
DE102013111008A1 (de) Silizium-auf-Nichts-Einheiten und Verfahren für ihre Herstellung
DE102014117974A1 (de) Elektronische Vorrichtung, Verfahren zur Herstellung einer elektronischen Vorrichtung und Verfahren zum Betreiben einer elektronischen Vorrichtung
DE102006015076A1 (de) Halbleiterbauelement mit SOI-Transistoren und Vollsubstrattransistoren und ein Verfahren zur Herstellung
DE102017120535B4 (de) Halbleitervorrichtung und Halbleitersubstrat, das eine poröse Schicht enthält, und Herstellungsverfahren
DE102019102323A1 (de) Waferverbund und Verfahren zur Herstellung von Halbleiterbauteilen
DE102013112137A1 (de) Verfahren zum Verarbeiten eines Dies
DE102015211777B4 (de) Mikromechanisches System und Verfahren zum Herstellen eines mikromechanischen Systems
WO2017121535A1 (de) Verfahren zum herstellen eines mehrschichtigen mems-bauelements und entsprechendes mehrschichtiges mems-bauelement
DE602005004979T2 (de) Silizium-auf-Isolator Substrat, Verfahren zu seiner Herstellung und darin geformte MEMS Schwingstruktur
DE102016217001B4 (de) Verfahren zum Ausbilden eines mikroelektromechanischen Bauelementes mit einer eine Lamellenstruktur haltenden Stützstruktur
EP1306348B1 (de) Verfahren zur Herstellung einer Membransensoreinheit sowie Membransensoreinheit
WO2021151884A1 (de) Mems mit hohem aspektverhältnis
DE102020103408A1 (de) Wafer-ätzprozess und verfahren davon
DE102006059394B4 (de) Integrierte Schaltung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES DRESDEN GMBH & CO. KG, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES DRESDEN GMBH, 01099 DRESDEN, DE