DE602005004979T2 - Silizium-auf-Isolator Substrat, Verfahren zu seiner Herstellung und darin geformte MEMS Schwingstruktur - Google Patents

Silizium-auf-Isolator Substrat, Verfahren zu seiner Herstellung und darin geformte MEMS Schwingstruktur Download PDF

Info

Publication number
DE602005004979T2
DE602005004979T2 DE602005004979T DE602005004979T DE602005004979T2 DE 602005004979 T2 DE602005004979 T2 DE 602005004979T2 DE 602005004979 T DE602005004979 T DE 602005004979T DE 602005004979 T DE602005004979 T DE 602005004979T DE 602005004979 T2 DE602005004979 T2 DE 602005004979T2
Authority
DE
Germany
Prior art keywords
oxide layer
silicon
layer
substrate
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE602005004979T
Other languages
English (en)
Other versions
DE602005004979D1 (de
Inventor
Seok-whan Yeontong-gu Suwon-si Chung
Hyung Bundang-gu Seongnam-si Choi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE602005004979D1 publication Critical patent/DE602005004979D1/de
Application granted granted Critical
Publication of DE602005004979T2 publication Critical patent/DE602005004979T2/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00563Avoid or control over-etching
    • B81C1/00579Avoid charge built-up
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128Processes for removing material
    • B81C2201/013Etching
    • B81C2201/0132Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Element Separation (AREA)
  • Gyroscopes (AREA)

Description

  • Die Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Schwimmstruktur unter Verwendung eines SOI-Substrats.
  • Die US-A-2004/0121564 beschreibt ein Verfahren zum Ausbilden von Halbleiter-Bauteilen durch Epitaxie. Ein Halbleitersubstrat wird mit einer darauf angeordneten Opferschicht aus Siliziumdioxid versehen. Eine dünne Halbleiterschicht wird auf der Opferschicht angeordnet, gefolgt durch einen Verfahrensschritt des Musterbildens und Ätzens, um eine Reihe von Öffnungen zu definieren, die sich durch die Halbleiterschicht und die Opferschicht erstrecken und das Substrat freilegen. Danach lässt man eine Halbleiterschicht aus aktivem Einkristall-Silizium weiterhin epitaxisch auf die gewünschte Bauteildicke aufwachsen. Während des Aufwachsens wird das Silizium veranlasst, vertikal in die Öffnungen zu wachsen, um eine Vielzahl von Ankern zu bilden, die elektrischen Kontakt zum Substrat herstellen.
  • Die EP-A-1325885 beschreibt einen Oberflächen-Mikrobearbeitungsprozess für die Herstellung dreidimensionaler Mikrogelenke direkt auf einem Silizium- oder Isolator-Wafer. Der Wafer enthält ein Substrat, das durch eine Siliziumoxidschicht abgedeckt ist. Die Siliziumoxidschicht wird durch eine Siliziumeinkristallschicht abgedeckt. Der Wafer wird danach geätzt, um zunächst Schlitze in die Siliziumkristallschicht auszubilden und danach die Oxidschicht unter den speziellen Teilen der Siliziumschicht zu entfernen, um das Substrat freizulegen. Die Schlitze sind nicht mit Silizium gefüllt, und kein elektrischer Kontakt ist vorgesehen zwischen einer oberen Siliziumschicht und dem Substrat durch die Oxidschicht.
  • Gegenwärtig macht die Hochgeschwindigkeits-Chipherstellungstechnologie unter Verwendung eines Silizium-auf-Isolator-Substrats (SOI) rapide Fortschritte im Bereich der Halbleiterbearbeitungstechnologie bezüglich der Herstellung von Speichern mit hoher Integration gegenüber 1G DRAM und einem Mikroprozessor mit hoher Leistungsfähigkeit. Gemäß der SOI-Technologie wird ein Isolationsfilm auf einem Siliziumsubstrat beschichtet, das ein Element eines Halbleiters ist, und ein dünner Siliziumfilm wird darauf ausgebildet, um Elektronenabfluss zu verhindern und das Integrationsniveau zu erhöhen. Demzufolge wird die SOI-Technologie bei einer ultrafeinen Bearbeitung verwendet.
  • Unter den SOI-Technologien ist eine Silizium-auf-Saphir(SOS)-Technologie des Ausformens von Silizium (Si) auf einem Einkristall-Saphir-Substrat durch eine heteroexpitaxische, chemische Dampfablagerung (CVD) als eine fortgeschrittene Technik gut bekannt. Trotzdem ist es schwierig, die SOI-Technologie in die Praxis umzusetzen wegen mehrerer Probleme. So werden beispielsweise viele Kristallfehlstellen durch eine Gitterfehlanpassung an einer Schnittstelle zwischen der Si-Schicht und dem Saphirsubstrat erzeugt, Aluminium, das das Saphir-Substrat bildet, sich in die Si-Schicht mischt, das Substrat teuer ist, und großformatige Substrate schwierig zu erzielen sind.
  • In letzter Zeit gab es Versuche, eine SOI-Struktur ohne die Verwendung eines Saphirsubstrats zu erreichen. Die Versuche umfassten im Wesentlichen zwei Verfahren.
  • Das erste Verfahren beinhaltet das Oxidieren einer Oberfläche eines Silizium-Einkristallsubstrats und das Ausbilden eines Fensters in der Oxidschicht, um das Si-Substrat teilweise freizulegen. Das Silizium-Einkristall ließ man horizontal und epitaxial unter Verwendung des freigelegten Bereichs als Keim wachsen, um eine Silizium-Einkristallschicht auf der Oxidschicht zu bilden.
  • Das zweite Verfahren verwendet ein Silizium-Einkristallsubstrat als Aktivatorschicht und bildet darunter eine Oxidschicht. Diese Technik kann erreicht werden durch Anbindung eines Einkristall-Siliziumsubstrats auf ein dediziertes Einkristall-Siliziumsubstrat, das thermisch oxidiert wurde durch Wärmebehandlung, oder durch die Verwendung eines Klebstoffs, um dadurch eine SOI-Struktur zu realisieren.
  • 1 ist eine Querschnittsdarstellung eines herkömmlichen SOI-Substrats, in dem ein Ätzloch ausgebildet wurde in einer Reaktivitätsionen-Ätzkammer. 2 ist eine vergrößerte Darstellung eines Teils „I" der 1.
  • Wie die 1 und 2 zeigen, umfasst das SOI-Substrat 10 ein unteres Siliziumsubstrat 11, eine Oxidschicht 13 und eine Siliziumschicht 15, die der Reihe nach laminiert wurden.
  • Die Siliziumschicht 15 weist ein Ätzloch 15a zum Erzielen eines vorbestimmten Musters unter Verwendung einer Ätzeinrichtung auf. So kann beispielsweise eine Reaktivionen-Ätzeinrichtung (RIE) als Ätzvorrichtung verwendet werden.
  • Eine derartige Ätzvorrichtung hat obere und untere Elektroden 23 und 24, die in einer Behandlungskammer 21 angeordnet sind, und das SOI-Substrat 10 wird auf die untere Elektrode 25 aufgesetzt. Ein Gasplasma wird eingeleitet durch Anlegen einer hochfrequenten Spannung an eine der oberen und der unteren Elektroden 23 und 25 und wird mit einem reaktiven Gas in die Behandlungskammer 21 versorgt. Ein Plasmaion, beschleunigt durch ein elektrisches Feld, das zwischen den oberen und unteren Elektroden 23 und 25 erzeugt wird, und durch ein Loch einer Widerstandsmaske (nicht gezeigt) hindurchtritt, formt das Ätzloch 15a durch Kontaktieren des freiliegenden Bereichs des Siliziums 15.
  • Während des Ätzprozesses sind jedoch das Siliziumsubstrat 11 und die Siliziumschicht 15 durch die isolierende Oxidschicht 13 elektrisch isoliert, was möglicherweise eine Nut N erzeugt, wenn ein tiefes Ätzloch durch ein teilweises Freilegen der Oxidschicht 13 ausgebildet wird. Dies tritt dadurch auf, da eine elektrische Ladung auf einer Schnittstelle zwischen dem Ätzloch 15a und der Oxidschicht 13 konzentriert wird.
  • Ein Ziel der vorliegenden Erfindung ist es, mindestens die obigen Probleme und/oder Nachteile des Standes der Technik zu lösen, und mindestens die unten beschriebenen Vorteile zu erreichen.
  • Dieses Ziel wird durch das Verfahren des Anspruchs 1 erreicht.
  • Demgemäß schafft die vorliegende Erfindung ein Verfahren zum Herstellen einer Schwimmstruktur unter Verwendung eines SOI-Substrats, das die Verfahrensschritte des Ablagerns einer Oxidschicht auf einem Substrat in einer vorbestimmten Dicke, des Ausbildens einer Siliziumschicht auf der Oxidschicht einschließlich einer Elektrifizierungsstruktur, die die Siliziumschicht mit dem Substrat verbindet, des Ausbildens eines Musters für die Schwimmstruktur mit einem inneren Bereich auf der Siliziumschicht, des Entfernens der Oxidschicht entsprechend dem inneren Bereich des Musters, des Ausbildens einer zweiten Oxidschicht (die eine thermische Oxidschicht sein kann) auf einer Oberfläche der Siliziumschicht und des Entfernens der zweiten Oxidschicht, um die Schwimmstruktur zu erhalten, umfasst.
  • Der Verfahrensschritt des Ausbildens der Siliziumschicht umfasst bevorzugt das Freilegen eines Teils des Substrats, um ein Elektrifizierungsloch zu bilden, und das Ausfüllen des Elektrifizierungslochs mit einem Teil der Siliziumschicht, um die Elektrifizierungsstruktur zu bilden.
  • Das Elektrifizierungloch wird bevorzugt innerhalb des Bereichs der Schwimmstruktur ausgebildet. Das Elektrifizierungsloch wird ebenfalls bevorzugt durch Trockenätzung gebildet. Insbesondere umfasst das Trockenätzen bevorzugt ein Reaktivionen-Ätzen.
  • Im Verfahrensschritt des Ausformens des Musters wird das Muster bevorzugt durch ein tiefes Reaktivionen-Ätzen gebildet.
  • Im Verfahrensschritt des Entfernens der Oxidschicht entsprechend dem inneren Bereich des Musters, wird die Oxidschicht bevorzugt durch nasses Ätzen entfernt.
  • Beim Verfahrensschritt des Ausbildens der zweiten Oxidschicht, wird die zweite Oxidschicht bevorzugt durch Oxidation ausgebildet.
  • Beim Verfahrensschritt des Ausbildens der Schwimmstruktur durch Entfernen der zweiten Oxidschicht wird die zweite Oxidschicht bevorzugt durch Nassätzen entfernt.
  • Die wie oben beschrieben hergestellte Schwimmstruktur kann Anwendung finden in einer Mikro-Elektro-Mechanisch-System-Struktur (MEMS), wie beispielsweise einem Gyroskop, einem optischen Spiegel und einem Radiofrequenzschalter (RF).
  • Wie es sich aus der obigen Beschreibung ergibt, wird das SOI-Substrat derart konstruiert, dass das Substrat und die Siliziumschicht elektrifiziert werden können, und die Siliziumschicht wird mit einem Muster versehen, so dass die darunterliegende Oxidschicht teilweise freigelegt wird. Demgemäß verhindert diese Technik die Erzeugung einer Nut an einem unteren Teil des Musters in Kontakt mit der Oxidschicht.
  • Die Ätzeigenschaft der Schwimmstruktur kann verbessert werden unter Verwendung des SOI-Substrats. Demzufolge kann eine Schwimmstruktur hergestellt werden, die die gewünschten Konstruktionsparameter erfüllt.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die obigen Ziele und andere Merkmale der vorliegenden Erfindung erschließen sich aus der folgenden detaillierten Beschreibung ihrer beispielhaften Ausführungsbeispiele unter Bezugnahme auf die beiliegenden Zeichnungen, in denen:
  • 1 eine Querschnittsdarstellung ist, die ein konventionelles Silizium-auf-Isolator-Substrat (SOI) zeigt, in dem ein Ätzloch ausgebildet ist;
  • 2 ist eine vergrößerte Darstellung eines Teils aus „I" der 1;
  • 3 ist eine Schnittdarstellung in Längsrichtung, die die Struktur eines SOI-Substrats gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zeigt;
  • 4 ist eine Schnittdarstellung in Längsrichtung, die eine Schwimmstruktur zeigt, hergestellt unter Verwendung des SOI-Substrats der 3;
  • 5A5D sind Ansichten, die das Verfahren zum Herstellen des SOI-Substrats der 3 zeigen; und
  • 6A6G sind Ansichten, die das Verfahren zum Herstellen der Struktur gemäß 4 zeigen.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • Nachfolgend wird ein Ausführungsbeispiel der vorliegenden Erfindung im Einzelnen unter Bezugnahe auf die beiliegenden Figuren beschrieben. Die vorliegende Erfindung sollte jedoch nicht so ausgelegt werden, dass sie darauf beschränkt ist.
  • In der folgenden Beschreibung werden die gleichen Bezugszahlen für die gleichen Elemente in unterschiedlichen Zeichnungen verwendet. Die nachfolgende detaillierte Beschreibung der Konstruktion und der Elemente wird vorgenommen, um ein umfassendes Verständnis der Erfindung zu erleichtern. Es ist deshalb klar, dass die vorliegende Erfindung ausgeführt werden kann in verschiedenen Ausführungsformen, ohne darauf beschränkt zu sein. Auch sind bekannte Funktionen oder Konstruktionen nicht im Einzelnen beschrieben, da dies die Erfindung durch unnötige Details verworren machen würde.
  • 3 ist eine Längsschnittdarstellung der Struktur eines SOI-Substrats gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
  • Wie 3 zeigt, umfasst ein Silizium-auf-Isolator-Substrat (SOI) 100 ein Laminat aus einer isolierenden Oxidschicht 130, die auf einem Siliziumsubstrat 110 ausgebildet ist, und eine Siliziumschicht 150, die auf der Oxidschicht 130 ausgebildet ist.
  • Die Oxidschicht 130 hat eine Vielzahl von elektrifizierenden (elektrisch kontaktierenden) Löchern 131, die strömungsmäßig die Siliziumschicht 150 und das Siliziumsubstrat 110 ver binden. Die Elektrifizierungslöcher 131 sind durch Trockenätzen gebildet, bevorzugt durch ein Reaktivionen-Ätzen (REE).
  • Die Anwesenheit von Elektrifizierungslöchern 131 gestattet eine elektrische Verbindung zwischen der Siliziumschicht 150 und dem Siliziumsubstrat 110. Dies verhindert die Erzeugung einer Nut durch die Konzentration einer elektrischen Ladung an einem unteren Teil des Ätzmusters 161, das die Oxidschicht 130 kontaktiert, wenn ein tiefgeätztes Muster 161 in der Siliziumschicht 150 ausgebildet wird.
  • 4 ist eine Längsschnittdarstellung, die eine Schwimmstruktur unter Verwendung des SOI-Substrats der 3 zeigt.
  • In 4, in der gleichen Weise wie 3, ist das SOI-Substrat 200 ein Laminat eines Siliziumsubstrats 210, einer Oxidschicht 230 und einer Siliziumschicht 250 in Reihenfolge. Die Siliziumschicht 250 ist elektrisch mit dem Siliziumsubstrat 210 durch das Elektrifizierungsloch 231 verbunden. Weitere Einzelheiten der Struktur werden nachfolgend unter Bezugnahme auf die 6A bis 6G erläutert.
  • Indem man ein Muster 253 ätzt und dieses füllt, so dass die Siliziumschicht 250 und das Siliziumsubstrat 210 elektrisch verbunden werden, kann die Ausbildung einer Nut verhindert werden. Eine solche Nut wird anderenfalls durch die Konzentration einer elektrischen Ladung an der Schnittstelle zwischen einem unteren Teil des Ätzmusters 253 und der Oxidschicht 230 gebildet. Demzufolge kann eine Schwimmstruktur 251, die die unterschiedlichsten Konstruktionsparameter erfüllt, erreicht werden.
  • Die 5A bis 5D sind Darstellungen, die Verfahren zum Herstellen des SOI-Substrats der 3 zeigen.
  • Gemäß 5A wird eine Oxidschicht 130 aus einem isolierenden Material (beispielsweise Siliziumdioxid) auf einer Oberfläche des Siliziumsubstrats 110 ausgebildet oder man lässt sie aufwachsen.
  • Wie in 5B gezeigt, wird in der Oxidschicht 130 ein vorbestimmtes Elektrifizierungsloch 131 ausgebildet. Das Elektrifizierungsloch wird durch eine Trockenätztechnik, wie beispielsweise ein Reaktivionen-Ätzen, bevorzugt als Mikroloch ausgebildet.
  • In 5C wird eine Siliziumschicht 150 auf der Oxidschicht 130, die das Elektrifizierungsloch 131 hat, derart ausgebildet, dass die Siliziumschicht 150 und das Siliziumsubstrat 110 fließend durch das Elektrifizierungsloch 131 verbunden sind. Demzufolge kann die Siliziumschicht 150 und das Siliziumsubstrat 110 elektrisch aufgeladen werden.
  • Wenn demnach ein Muster 161 durch Tiefätzen durch die Siliziumschicht 150 und die Oxidschicht 130 hergestellt wird, wie in 5D gezeigt, kann die Ausbildung einer Nut verhindert werden, die anderenfalls durch die Konzentration der elektrischen Ladung an einem unteren Teil des Ätzmusters 161 in Kontakt mit der Oxidschicht 130 erzeugt wird. Die Quantität dies Tiefätzens entspricht hier der Dicke der Siliziumschicht 150 in der SOI-Substratspezifikation. Beispielsweise, wenn die Dicke der Siliziumschicht 150 40 beträgt, beträgt die Dicke der Oxidschicht 130 20, und die Dicke des Siliziumsubstrats 110 500 in der SOI-Substratspezifikation, wobei die Quantität des Tiefätzens 40 ist. Demzufolge kann die Quantität des Tiefätzens gemäß der SOI-Substratspezifikation variieren.
  • Die 6A bis 6G sind Darstellungen, die Verfahren zum Herstellen der Struktur der 4 zeigen.
  • Gemäß 6A wird eine Oxidschicht 230 als Isolationsschicht auf dem Siliziumsubstrat 210 mit einer vorbestimmten Dicke ausgebildet. Wie 6B zeigt, wird ein vorbestimmtes Elektrifizierungsloch 231 in der Oxidschicht 230 erzeugt. Das Elektrifizierungsloch 231 wird durch eine Trockenätztechnik, wie beispielsweise ein Reaktivion-Ätzen, in einem Bereich für die Schwimmstruktur 251 ausgebildet, was nachfolgend erläutert wird. Das Elektrifizierungsloch 231 liegt in Form eines Mikrolochs vor.
  • Gemäß 6C wird eine Siliziumschicht 250 auf der Oxidschicht 230 mit dem Elektrifizierungsloch 231 derart ausgebildet, dass die Siliziumschicht 250 und das Siliziumsubstrat 210 fließend durch das Elektrifizierungsloch 231 verbunden sind. Demgemäß können die Siliziumschicht 250 und das Siliziumsubstrat 210 elektrisch aufgeladen werden.
  • Wie in 6D gezeigt, wird in der Siliziumschicht 250 ein vorbestimmtes Muster 253 zum teilweisen Freilegen der Oxidschicht 230 ausgebildet. Das Muster 253 ist unter Verwendung eines Reaktivionen-Tiefätz-Gerätes geätzt worden. Da die Siliziumschicht 250 und das Siliziumsubstrat 210 in Strömungsverbindung miteinander durch das Elektrifizierungsloch 231 stehen, können sie elektrisch aufgeladen werden. Demzufolge wird während des Reaktivio nen-Ätzens eine elektrische Aufladung nicht an der Schnittstelle zwischen dem Muster 253 und der Oxidschicht 230 konzentriert, wodurch die Erzeugung einer Nut verhindert wird.
  • Wie 6E zeigt, wird die Oxidschicht 230, die innerhalb eines Bereichs des Ätzmusters 253 angeordnet ist, entfernt. Die Oxidschicht 230 wird durch Nassätzen unter Verwendung einer Fluorwasserstofflösung entfernt.
  • In 6F wird eine Oxidschicht 270, die ein thermisches Oxid sein kann, auf einer Oberfläche der Siliziumschicht 250 ausgebildet.
  • Die Oxidschicht 270 kann durch Oxidation ausgebildet werden, wobei Sauerstoff chemisch mit der Oberfläche der Siliziumschicht 250 (thermisches Oxid) reagiert, oder bei der Siliziumdioxid abgelagert wird, beispielsweise aus Siliziumwasserstoff und Sauerstoff, oder durch Zerlegung von Tetraethoxysilan in einem LPCVD-Reaktor an der Oberfläche der Siliziumschicht 250 bei einer Temperatur im Bereich von etwa 100 bis 1200°C.
  • Wie 6G zeigt, wird die Oxidschicht 270 unter Verwendung einer Ätzeinrichtung geätzt, um dadurch die Schwimmstruktur 251 zu bilden. Die Ätzeinrichtung führt ein Nassätzen zum Entfernen der Oxidschicht 230 der 6E durch.
  • Die wie oben beschrieben hergestellte Schwimmstruktur kann für die Verwendung in einer Mikro-Elektro-Mechanisch-System-Struktur (MEMS), wie beispielsweise einem Gyroskop, einem optischen Spiegel und einem Radiofrequenzschalter eingesetzt werden.
  • Obwohl die Erfindung gezeigt und beschrieben wurde unter Bezugnahme auf einzelne Ausführungsbeispiele, ist es dem Fachmann klar, dass die verschiedensten Abwandlungen in Form und Detail hier vorgenommen werden können, ohne vom Geist und Schutzumfang der Erfindung abzuweichen, wie sie durch die beiliegenden Ansprüche definiert werden.

Claims (7)

  1. Verfahren zum Herstellen einer Schwimmstruktur (251) unter Verwendung eines SOI-Substrats (200), das die folgenden Schritte umfasst: Ablagern einer Oxidschicht (230), die mindestens ein Durchgangsloch enthält, auf einem Substrat (210) bis auf eine vorbestimmte Dicke; Ausbilden einer Siliziumschicht (250) auf der Oxidschicht (230), wobei die Siliziumschicht (250) sich bis zum Substrat (210) über das Durchgangsloch erstreckt, um mindestens eine Säule zu bilden, und Ausfüllen des Lochs (231) mit einem Teil der Siliziumschicht (250), um eine elektrische Kontaktstruktur auszubilden, die die Siliziumschicht (250) mit dem Substrat (210) verbindet; Ausbilden eines Musters (253) für die Schwimmstruktur (251) in der Siliziumschicht (250); Entfernen der Oxidschicht (230) unterhalb des inneren Bereichs des Musters (253), was die Schwimmstruktur (251) in der Siliziumschicht (250) montiert auf der Siliziumsäule übrig lässt; Ausbilden einer zweiten Oxidschicht (270) durch oxidieren einer Oberfläche auf der Siliziumschicht (250), was beinhaltet ein vollständiges Oxidieren der die Schwimmstruktur (251) tragenden Säule; und Entfernen der zweiten Oxidschicht (270), um die Schwimmstruktur (251) frei zu setzen.
  2. Verfahren nach Anspruch 1, das das Ausbilden eines elektrischen Kontaktloches (231) durch Trockenätzen umfasst.
  3. Verfahren nach Anspruch 2, wobei das Trockenätzen ein Reaktiv-Ionen-Ätzen umfasst.
  4. Verfahren nach Anspruch 1, wobei der Schritt des Ausbildens des Musters den Schritt des Reaktiv-Ionen-Ätzens des Musters umfasst.
  5. Verfahren nach Anspruch 1, wobei der Schritt des Entfernens der Oxidschicht (250) unterhalb des inneren Bereichs des Musters (253) das Entfernen der Oxidschicht durch Nassätzen umfasst.
  6. Verfahren nach Anspruch 1, wobei der Verfahrensschritt des Ausbildens der Schwimmstruktur (253) durch Entfernen der zweiten Oxidschicht (270) das Entfernen der zweiten Oxidschicht durch Nassätzen umfasst.
  7. Verfahren nach Anspruch 1, wobei die zweite Oxidschicht (270) eine thermische Oxidschicht ist.
DE602005004979T 2004-10-20 2005-10-12 Silizium-auf-Isolator Substrat, Verfahren zu seiner Herstellung und darin geformte MEMS Schwingstruktur Expired - Fee Related DE602005004979T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040083855A KR100605368B1 (ko) 2004-10-20 2004-10-20 Soi기판, 그 제조방법, 그리고, 그 soi기판을이용한 부유 구조체 제조 방법
KR2004083855 2004-10-20

Publications (2)

Publication Number Publication Date
DE602005004979D1 DE602005004979D1 (de) 2008-04-10
DE602005004979T2 true DE602005004979T2 (de) 2009-03-12

Family

ID=35746799

Family Applications (1)

Application Number Title Priority Date Filing Date
DE602005004979T Expired - Fee Related DE602005004979T2 (de) 2004-10-20 2005-10-12 Silizium-auf-Isolator Substrat, Verfahren zu seiner Herstellung und darin geformte MEMS Schwingstruktur

Country Status (5)

Country Link
US (1) US7208800B2 (de)
EP (1) EP1650158B1 (de)
JP (1) JP2006121092A (de)
KR (1) KR100605368B1 (de)
DE (1) DE602005004979T2 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006002753B4 (de) * 2006-01-20 2010-09-30 X-Fab Semiconductor Foundries Ag Verfahren und Anordnung zur Bewertung der Unterätzung von tiefen Grabenstrukturen in SOI-Scheiben
US20090282917A1 (en) * 2008-05-19 2009-11-19 Cenk Acar Integrated multi-axis micromachined inertial sensing unit and method of fabrication
US8648432B2 (en) * 2011-11-28 2014-02-11 Texas Instruments Deutschland Gmbh Fully embedded micromechanical device, system on chip and method for manufacturing the same
US8877605B1 (en) 2013-04-11 2014-11-04 Eastman Kodak Company Silicon substrate fabrication

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5050105A (en) 1988-01-26 1991-09-17 International Business Machines Corporation Direct cursor-controlled access to multiple application programs and data
US5177661A (en) 1989-01-13 1993-01-05 Kopin Corporation SOI diaphgram sensor
JPH0529214A (ja) * 1991-07-18 1993-02-05 Sharp Corp 半導体基板の製造方法
JPH05234884A (ja) * 1992-02-20 1993-09-10 Fujitsu Ltd 半導体装置の製造方法
JPH05251292A (ja) * 1992-03-06 1993-09-28 Nec Corp 半導体装置の製造方法
US6287885B1 (en) * 1998-05-08 2001-09-11 Denso Corporation Method for manufacturing semiconductor dynamic quantity sensor
KR100304713B1 (ko) * 1999-10-12 2001-11-02 윤종용 부분적인 soi 구조를 갖는 반도체소자 및 그 제조방법
US6755982B2 (en) * 2002-01-07 2004-06-29 Xerox Corporation Self-aligned micro hinges
US7122395B2 (en) 2002-12-23 2006-10-17 Motorola, Inc. Method of forming semiconductor devices through epitaxy
US6916728B2 (en) * 2002-12-23 2005-07-12 Freescale Semiconductor, Inc. Method for forming a semiconductor structure through epitaxial growth
JP4238724B2 (ja) * 2003-03-27 2009-03-18 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
US20060081929A1 (en) 2006-04-20
DE602005004979D1 (de) 2008-04-10
KR100605368B1 (ko) 2006-07-28
JP2006121092A (ja) 2006-05-11
US7208800B2 (en) 2007-04-24
EP1650158A1 (de) 2006-04-26
EP1650158B1 (de) 2008-02-27
KR20060034849A (ko) 2006-04-26

Similar Documents

Publication Publication Date Title
DE10063991B4 (de) Verfahren zur Herstellung von mikromechanischen Bauelementen
DE69935495T2 (de) Herstellungsverfahren für vergrabene Kanäle und Hohlräume in Halbleiterscheiben
DE19906030B4 (de) Grabenisolationsstruktur eines Halbleiterbauteils und Verfahren zum Herstellen einer Grabenisolationsstruktur mit Polysiliziumkontakt
EP0010596B1 (de) Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
DE3219441C2 (de)
DE19840421C2 (de) Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung
EP1274648B1 (de) Mikromechanisches bauelement und entsprechendes herstellungsverfahren
DE60127148T2 (de) Herstellungsverfahren für SOI Scheibe durch Wärmebehandlung und Oxidation von vergrabenen Kanälen
DE10209989B4 (de) Verfahren zur Herstellung von DRAM-Grabenkondensatorstrukturen mit kleinen Durchmessern mittels SOI-Technologie
EP2152627B1 (de) Mikromechanischer Membransensor und entsprechendes Herstellungsverfahren
DE69931890T2 (de) Integrierter Leistungsschaltkreis mit vertikalem Stromfluss und dessen Herstellungsverfahren
DE4410631A1 (de) Kapazitiver Sensor bzw. Wandler sowie Verfahren zu dessen Herstellung
EP0001100A2 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE102006062855B4 (de) Halbleitervorrichtung mit dielektrischer Trennung und Herstellungsverfahren derselben
DE2626739A1 (de) Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen
DE3841588A1 (de) Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung
DE2611158A1 (de) Verfahren zum herstellen von oeffnungen in siliciumkoerpern
DE10200399A1 (de) Dreidimensional integrierte Halbleitervorrichtung
DE4318466B4 (de) Verfahren zur Herstellung eines mikromechanischen Sensors
DE102014117966B4 (de) Verfahren zur Verarbeitung eines Trägers
DE10349185A1 (de) Halbleiterbaugruppe
EP1105344B1 (de) Mikromechanischer sensor und verfahren zu seiner herstellung
DE1564191B2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen
DE602005004979T2 (de) Silizium-auf-Isolator Substrat, Verfahren zu seiner Herstellung und darin geformte MEMS Schwingstruktur
EP0950190B1 (de) Verfahren zur Herstellung einer mikromechanischen Halbleiteranordnung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee