DE60127148T2 - Herstellungsverfahren für SOI Scheibe durch Wärmebehandlung und Oxidation von vergrabenen Kanälen - Google Patents

Herstellungsverfahren für SOI Scheibe durch Wärmebehandlung und Oxidation von vergrabenen Kanälen Download PDF

Info

Publication number
DE60127148T2
DE60127148T2 DE2001627148 DE60127148T DE60127148T2 DE 60127148 T2 DE60127148 T2 DE 60127148T2 DE 2001627148 DE2001627148 DE 2001627148 DE 60127148 T DE60127148 T DE 60127148T DE 60127148 T2 DE60127148 T2 DE 60127148T2
Authority
DE
Germany
Prior art keywords
process according
recesses
wafer
trenches
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE2001627148
Other languages
English (en)
Other versions
DE60127148D1 (de
Inventor
Flavio Villa
Gabriele Barlocchi
Pietro Corona
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Application granted granted Critical
Publication of DE60127148D1 publication Critical patent/DE60127148D1/de
Publication of DE60127148T2 publication Critical patent/DE60127148T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76278—Vertical isolation by selective deposition of single crystal silicon, i.e. SEG techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen eines SOI-Wafers durch Annealen bzw. Glühen und Oxidieren der vergrabenen Kanäle.
  • Wie entsprechend eines Lösungsweges bekannt ist, welcher aktuell sehr auf dem Sektor der Mikroelektronikindustrie verbreitet ist, erhält man das Substrat von integrierten Einrichtungen aus monokristallinen Siliciumwafern. In den letzten Jahren wurden als eine Alternative für Wafer, welche allein aus Silicium hergestellt sind, schichtweise aufgebaute Wafer vorgeschlagen, nämlich die so genannten Silicium-auf-Isolator-(SOI-)Wafer, welche aus zwei Siliciumschichten bestehen, von denen eine dünner als die andere ist und welche durch eine Siliciumdioxidschicht getrennt sind.
  • Jedoch beinhaltet das Herstellen von SOI-Wafern einige Probleme, speziell bezüglich der Komplexität und der Kosten des Verfahrens und der Qualität der dünneren Siliciumschicht. Tatsächlich ist diese Schicht so gestaltet, um sowohl elektronische Hochleistungs- als auch Niedrigleistungseinrichtungen aufzunehmen, und das Vorhandensein von kristallographischen Defekten kann irreparabel die Effizienz der Einrichtungen beeinträchtigen.
  • Ein Verfahren zum Herstellen von SOI-Wafern, welches speziell die obigen Probleme angeht, wird in der EP 1 073 112-A, eingereicht am 26. Juli 1999 im Namen der vorliegenden Anmelderin, beschrieben.
  • Dieses Verfahren befasst sich mit dem anfänglichen Bilden einer Vielzahl von Gräben, welche im Wesentlichen parallel und durch Siliciumzwischenwände voneinander getrennt sind, in einem Substrat aus Halbleitermaterial, z.B. monokristallinem Silicium. Um die Gräben zu öffnen, ist das Substrat anisotropisch geätzt, wobei eine feste Maske genutzt wird, welche z.B. eine Unterbauoxidschicht und eine Siliciumnitridschicht aufweist.
  • Nachfolgend werden durch isotropisches Ätzen von Silicium die Gräben aufgeweitet, um so die Zwischenwände auszudünnen und um Hohlräume bzw. Ausnehmungen zu bilden, welche sich unterhalb der Oberfläche des Substrates erstrecken, welches bei dieser Stufe noch durch die feste Maske geschützt ist.
  • Die Hohlräume bzw. Aussparungen werden dann mit einer Sperr-Siliciumdioxid-Schicht gefüllt, und die feste Maske wird entfernt, so dass die Oberfläche des Substrats unbedeckt gelassen wird.
  • Als Nächstes wird ein epitaxialer Wachstumsprozess ausgeführt. In dieser Stufe wächst das Silicium auf der oberen Seite des Substrats und expandiert lateral, um so eine gleichmäßige Epitaxialschicht zu bilden, welche den Eingang der Hohlräume bedeckt. Jedoch verhindert die Sperrschicht, dass das Silicium innerhalb der Hohlräume wächst, welche demnach nicht gefüllt werden und eingegrabene Kanäle bilden.
  • Durch das Benutzen eines zweiten anisotropischen Ätzens werden Verbindungsgräben geöffnet, welche eine derartige Tiefe besitzen, dass sie bis zu den Hohlräumen reichen. Durch die Verbindungsgräben wird dann ein thermischer Oxidationsschritt durchgeführt, so dass die Zwischenwände, welche die Hohlräume trennen, vollständig oxidiert werden, und die Hohlräume werden mit Siliciumdioxid gefüllt. Dadurch wird ein kontinuierlicher Iso lierbereich gebildet, welcher das Substrat und die Epitaxialschicht voneinander trennt.
  • Mit dem Verfahren, welches in der oben erwähnten Patentanmeldung vorgestellt wurde, werden SOI-Wafer mit hoher Qualität erzielt, vor allem bezüglich der kristallographischen Eigenschaften der Epitaxialschicht, es hat jedoch einige Grenzen bzw. Einschränkungen.
  • Tatsächlich sind die Herstellschritte, welche zum Bilden des Isolierbereiches erforderlich sind, zahlreich und komplex und führen dazu, dass das Herstellen der Wafer kostenaufwändig ist. Als Erstes muss während des isotropischen Ätzens zum Aufweiten der Gräben und zum Bilden der Hohlräume die Oberfläche des Substrates geschützt werden, speziell mit der festen Maske. Das Bilden dieser Maske erfordert jedoch wenigstens einen Oxidationsschritt, einen Ablagerungsschritt für die Siliciumnitridschicht und einen Definitionsschritt, wobei eine weitere Resist-Maske benutzt wird. Die feste Maske muss außerdem durch weitere spezielle Schritte entfernt werden.
  • Als Zweites, bevor das epitaxiale Wachsenlassen ausgeführt wird, müssen die Hohlräume mit der Sperrschicht gefüllt werden; anderenfalls würden tatsächlich die Zwischenwände dicker werden und könnten nachfolgend nicht weiter vollständig oxidiert werden. Zusätzlich ist es notwendig, sehr präzise die Breite der Sperrschicht zu kalibrieren, welche teilweise während des Entfernens der festen Maske entfernt wird.
  • Ein Beispiel für ein Verfahren zum Herstellen von Silicium auf Kerb-(SON-)Strukturen durch Wandeln von Sub-Mikrometer-Gräben in leere Räume in Silicium wird in Tsunashima Y et al. beschrieben: A new substrate structure engineering technique to realize silicon on noching (SON) structure utilizing transformation of sub-micron trenches to empty space in silicon (ESS) by surface migration" HIGH PURITY SILICON VI. PROCEEDINGS OF THE SIXTH INTERNATIONAL SYMPOSIUM (ELECTRO-CHEMICAL SOCIETY PROCEDDINGS BAND 2000-17) (SPIE BAND 4218), PHOENIX, AZ, USA, 22.-27. OKT. 2000, S. 532-545.
  • Das Ziel der vorliegenden Erfindung besteht deshalb dar in, die Nachteile des oben beschriebenen Herstellprozesses zu überwinden.
  • Entsprechend der vorliegenden Erfindung wird ein Verfahren zum Herstellen von SOI-Wafern durch Glühen und Oxidieren von eingegrabenen Kanälen beschrieben, wie es in Anspruch 1 definiert ist.
  • Für ein besseres Verständnis der vorliegenden Erfindung wird nun eine bevorzugte Ausführungsform derselben beschrieben, rein als nicht eingrenzendes Beispiel, mit Bezug auf die beigefügten Zeichnungen, in welchen:
  • 1-4 Querschnittsansichten eines Wafers aus Halbleitermaterial in aufeinander folgenden Herstellschritten entsprechend einer Ausführungsform der vorliegenden Erfindung sind;
  • 5 eine Draufsicht auf den Wafer der 4 ist;
  • 6 eine Querschnittsansicht des Wafers der 5 entsprechend der Linie VI-VI ist;
  • 7-10 Querschnittsansichten des Wafers der 5 entsprechend einer Linie VII-VII in aufeinander folgenden Herstellschritten sind;
  • 11 eine Draufsicht eines Wafers aus Halbleitermaterial in einem Anfangsherstellschritt entsprechend einer anderen Ausführungsform der Erfindung ist;
  • 12 und 13 Querschnittsansichten des Wafers der
  • 11 entsprechend jeweils der Linien XII-XII und XIII-XIII sind, und
  • 14 dieselbe Ansicht wie in 12 für einen nachfolgenden Herstellschritt des Wafers wiedergibt.
  • In 1 wird ein Wafer aus Halbleitermaterial, z.B. aus monokristallinem Silicium, mit 1 bezeichnet und weist ein Substrat 2 auf. In einem Anfangsschritt des Verfahrens entsprechend der Erfindung wird eine Resist- bzw. Schutzschicht direkt auf der Oberseite einer Fläche 3 des Wafers 1 aufgebracht und ist dafür bestimmt, eine Maske 4 zu bilden.
  • Als Nächstes wird das Substrat 2 anisotropisch geätzt, z.B. durch einen STS-Ätzvorgang, und tiefe Gräben 5 werden an den Bereichen links, welche durch die Maske 4 unbedeckt sind, geöffnet, wie dies in 2 gezeigt wird. Detaillierter ausgedrückt, die tiefen Gräben 5 sind im Wesentlichen geradlinig und erstrecken sich parallel zueinander in einer Richtung senkrecht zu der Zeichenebene. Alle tiefen Gräben 5 haben eine Anfangshöhe H und eine gleiche Anfangsbreite W und sind voneinander durch eine Wand 7 getrennt, welche eine Anfangsbreite von S besitzt. Die Anfangsbreite W der tiefen Gräben 5 ist im Wesentlichen gleich der Anfangsbreite S der Wände 7 (z.B. 1 µm), während die Anfangstiefe H wesentlich größer ist; vorzugsweise ist das Verhältnis zwischen der Anfangstiefe H und der Anfangsbreite W nicht kleiner als 5.
  • Als Nächstes wird die Maske 4 entfernt, und ein epitaxiales Wachsenlassen wird durchgeführt (3). Das Silicium wächst um einen gesteuerten Betrag auf der obersten Oberfläche der Vorderseite 3 des Wafers 1 und erstreckt sich lateral, bis es die Eintrittsöffnungen zu den tiefen Gräben 5 schließt, wobei demnach praktisch vergrabene Kanäle 8 gebildet werden, welche in dem Wafer 1 eingebettet sind und vollständig von Silicium umgeben sind. In einer Anfangsstufe des epitaxialen Wachsenlassens wächst Silicium also innerhalb der tiefen Gräben 5, bevor die letzteren an der obersten Seite geschlossen werden. Folglich besitzen die vergrabenen Kanäle 8 Querschnitte, welche im Wesentlichen oval sind und sich in eine Richtung senkrecht zur Oberfläche 3' des Wafers 1 länglich erstrecken. Speziell ausgedrückt, die vergrabenen Kanäle 8 haben eine Zwischenweite W' und eine Zwischenhöhe H', welche jeweils kleiner als die Anfangsbreite W und die Anfangshöhe S der tiefen Gräben 5 ist. Die Zwischenweite S' der Wände 7 ist stattdessen bezüglich der Anfangsbreite S erhöht (z.B. besitzen die vergrabenen Kanäle 8 eine Zwischenbreite W' von 0,5 µm und eine Zwischenhöhe H' von 3 µm, und die Zwischenwände 7 besitzen eine Zwischenbreite von S' von 1,5 µm). Zusätzlich sind die vergrabenen Kanäle 8 in der gleichen Atmosphäre angesiedelt, in welche der Wafer 1 eingetaucht ist, wenn das epitaxiale Wachsenlassen durchgeführt wird. Im Detail besitzt diese Atmosphäre eine hohe Wasserstoffkonzentration und ist deoxidierend.
  • Wie in 4 gezeigt wird, wird der Querschnitt der vergrabenen Kanäle 8 nachfolgend durch einen thermischen Glühprozess modifiziert, welcher eine gesteuerte Dauer besitzt. Beispielsweise wird der Wafer 1 auf 1150°C für 5 Stunden erhitzt. In diesem Schritt gibt es kein Entfernen von Silicium. In der Praxis, wenn der Wafer 1 in einer deoxidierenden Atmosphäre erhitzt wird, wandern die oberflächlichen Siliciumatome um die vergrabenen Kanäle 8 herum und neigen dazu, minimale Energieverteilungen anzunehmen, wie dies im Artikel "A New Substrate Engineering for the Formation of Empty Space in Silicon (ESS) Induced by Silicon Surface Migration" von T. Sato, N. Aoki, I. Mizushima und Y. Tsunashima, IEDM 1999, S. 517-520, erklärt wird. Detaillierter ausgedrückt, die vergrabenen Kanäle 8, welche anfangs einen ovalen Querschnitt besitzen, neige n dazu, einen im Wesentlichen kreisförmigen Querschnitt anzunehmen. Am Ende des Glühschrittes besitzen die vergrabenen Kanäle 8 eine Endhöhe H'' und eine Endbreite W'', welche annähernd gleich zueinander sind (beispielsweise 1,5 µm), und die Zwischenwände 7 sind ausgedünnt, um eine Endbreite S'' kleiner als die Anfangsbreite S (beispielsweise 0,5 µm) zu erreichen.
  • Nach dem Glühen wird ein zweites maskiertes Grabenätzen durchgeführt, um in dem Wafer 1 wenigstens einen Verbindungsgraben 10 zu öffnen, welcher eine Tiefe besitzt, um so all die vergrabenen Kanäle 8 zu erreichen, und eine Breite größer als die Endbreite S'' der Zwischenwände 7 (beispielsweise 1 µm) besitzt. Vorzugsweise erstreckt sich der Verbindungsgraben 10 entlang einer geschlossenen Linie und grenzt einen isolierten monokristallinen Siliciumbereich 11 ab, welcher nachfolgend eine aktive Fläche für die Aufnahme integrierter Komponenten bilden soll (5-7).
  • Als Nächstes wird das thermische Oxidieren der Zwischenwände 7 und der Wände des Verbindungsgrabens 10 ausgeführt, um so einen Siliciumdioxd-Isolierbereich 12 zu bilden. Der erforderliche Sauerstoff wird in die vergrabenen Kanäle 8 durch den Verbindungsgraben 10 geführt. In diesem Schritt werden die Oxidbereiche auf Kosten der Siliciumbereiche wachsen gelassen, welche die Zwischenwände 7 und die Wände des Verbindungsgrabens 10 bilden. Spezieller ausgedrückt, die Zwischenwände 7 sind aufgrund der Breitenverminderung, welche durch den vorherigen Glühschritt verursacht wird, vollständig oxidiert. Wie in 8 gezeigt wird, umgibt der Isolierbereich 12 den isolierten Bereich 11 lateral und am Boden, wobei er diesen elektrisch vom Substrat 2 isoliert. Stattdessen werden die vergrabenen Kanäle 8 und der Verbindungsgraben 10 teilweise mit thermischem Oxid gefüllt, sie bleiben jedoch teilweise offen.
  • Als Nächstes (9) wird auf der Oberfläche 3' des Wafers 1 eine Schicht 13 aus dielektrischem Material aufgebracht, beispielsweise aus Tetraethylorthosilicat-(TEOS-)Oxid, welches durch den Verbindungsgraben 10 hindurchgeht und die vergrabenen Kanäle 8 und den Verbindungsgraben 10 füllt, vorzugsweise vollständig. In der Praxis bildet das abgelagerte dielektrische Material einen Füllfläche 14 innerhalb des Isolierbereiches 12. Folglich bilden der Isolierbereich 12 und der Füllbereich 14 eine Isolierstruktur, welche kompakt und im Wesentlichen ohne jegliche Hohlräume darin ist. Jedoch können Bereiche mit sehr kleinem Durchmesser ungefüllt bleiben, sie ändern jedoch nicht wesentlich die Eigenschaften der Isolierstruktur. Insbesondere stellen zusätzlich zur elektrischen Isolierung die wesentliche Kontinuität des Isolierbereichs 12 und des Füllbereichs 14 die thermische Leitfähigkeit zwischen dem Isolierbereich 11 und dem Substrat 2 sicher und damit die Dispersion bzw. Streuung der Wärme, welche in den Einrichtungen erzeugt wird, welche in dem Wafer 1 hergestellt wurden. Die Schicht 13 aus dielektrischem Material wird dann entfernt.
  • Der Wafer 1 der 10 wird damit erhalten, wobei die Struktur vom SOI-Typ klar erkannt werden kann. Insbesondere zeigt 8 den isolierten Bereich 11 und das Substrat 2 durch den Isolierbereich 12 und den Füllbereich 14 getrennt voneinander. Das Substrat 2, welches eine größere Breite besitzt, führt hauptsächlich die Funktionen des Stützens und der Wärmeabfuhr aus, während es innerhalb des isolierten Bereiches 11, welcher dünn ist, möglich ist, aktive und passive integrierte Einrichtungen entsprechend irgendeinem bekannten Prozess zu bilden.
  • Entsprechend einer unterschiedlichen Ausführungsform der Erfindung, welche in 11-14 gezeigt wird, werden Silicium säulen 17 anfangs in einem Substrat 16 eines Halbleiterwafers 15 gebildet, wobei die Siliciumsäulen 17 vorzugsweise eine hexagonale Form im Grundriss besitzen und in einer Honigwabenweise angeordnet sind, um eine maximale Packungsdichte zu erhalten. Zu diesem Zweck wird Silicium selektiv durch Grabenätzen entfernt, und es werden miteinander verbundene Gräben 18 gebildet, welche die Säulen 17 abgrenzen. In der Praxis sind die in Verbindung stehenden Gräben 18 so miteinander verbunden, dass sie einen hohlen Bereich bilden, welcher eine komplexe Form besitzt, in welchen sich die Säulen 17 erstrecken.
  • Als Nächstes werden das epitaxiale Wachsenlassen und das Glühen, wie oben beschrieben, ausgeführt. Im Einzelnen sind während des epitaxialen Wachsenlassens die tiefen Gräben 18 geschlossen, und ein tiefer Hohlraum 19 wird gebildet, während während des Glühens die Säulen 17 in einem zentralen Teil ausgedünnt werden, um so eine Stundenglas- Bzw. Sanduhr-Form anzunehmen (13).
  • Der Vorgang wird dann, wie vorher beschrieben, zu Ende geführt. Insbesondere wird ein Verbindungsgraben 20 geöffnet, die Säulen 17 werden vollständig oxidiert, um so einen Isolierbereich 21 zu bilden, welcher einen isolierten Siliciumbereich 22 abgrenzt, und der vergrabene Hohlraum 19 wird mit TEOS-Oxid gefüllt, womit damit die Füllregionen 23 gebildet werden.
  • Der hier beschriebene Vorgang bzw. Prozess ist extrem einfach, zur gleichen Zeit erlaubt er das Herstellen von SOI-Wafern, welche frei von kristallographischen Defekten sind. Tatsächlich sind die erforderlichen Verfahrensschritte nicht so zahlreich wie bei bekannten Verfahren und sie können leicht in Standardverfahren zum Herstellen integrierter Einrichtungen aufgenommen werden.
  • Speziell vorteilhaft ist das Anwenden des Glühschrittes, welcher entsprechend der Erfindung anstatt des isotropen Ätzens durchgeführt wird, welches zuvor zum Verbreitern der Gräben benutzt wurde. Das Bilden der Strukturen, wie z.B. der Wände oder Säulen, begrenzt durch Hohlräume und eingebettet in das Silicium ist an sich einfach, insofern, da es nur ein maskiertes Grabenätzen und ein epitaxiales Wachsenlassen erfordert. Der nachfolgende Glühschritt gestattet es, dass die Oberflächen der eingegrabenen Hohlräume (vergrabene Kanäle 8 und vergrabener Hohlraum 19) modifiziert werden, wobei letztere verbreitert werden und die Breite der Siliciumstrukturen reduziert wird (Zwischenwände 7 und Säulen 17), so dass die Siliciumstrukturen dann oxidiert werden können. Die Oberfläche des Wafers ist jedoch nicht involviert und muss deshalb nicht geschützt werden; folglich sind alle Schritte zum Bilden und Entfernen von festen Masken eliminiert. Auch ist die Notwendigkeit für die Sperrschicht überwunden: Da das Glühen auf das epitaxiale Wachsenlassen folgt, ist das Bilden des Siliciums innerhalb der tiefen Gräben 5 (oder der in Verbindung stehenden Gräben 18) innerhalb tragbarer Grenzen, vorausgesetzt, dass diese tiefen Gräben nicht vollständig gefüllt sind.
  • Zusätzlich ist die Atmosphäre, welche innerhalb der vergrabenen Hohlräume eingeschlossen ist, die gleiche, welche für das epitaxiale Wachsenlassen benutzt wird, nämlich eine Atmosphäre mit einer hohen Wasserstoffkonzentration. In der Praxis kann der Glühschritt, welcher normalerweise das Gebrauchen eines Wasserstoffofens erfordert, durchgeführt werden, indem ein thermischer Standardprozess benutzt wird. Außerdem ist es mit einem einzelnen thermischen Prozess möglich, sowohl das Glühen als auch andere Herstellungsschritte auszuführen, welche normalerweise für das Herstellen von Komponenten und/oder integrierten Schaltungen ins Auge gefasst werden müssen; beispielsweise kann das Glühen gleichzeitig mit der Diffusion einer vorher implantierten Dotierspezies durchgeführt werden.
  • Schließlich ist es klar, dass zahlreiche Modifikationen und Änderungen an dem hier beschriebenen und dargestellten Verfahren vorgenommen werden können, wobei alle in den Umfang der Erfindung fallen, wie sie in den beigefügten Ansprüchen definiert sind.
  • Insbesondere kann der Prozess bzw. das Verfahren für das selektive Isolieren von Bereichen des Wafers benutzt werden. Alternativ kann sich der Isolierbereich über den gesamten Wafer erstrecken.
  • Das Glühen kann sogar vor dem epitaxialen Wachsenlassen ausgeführt werden. In diesem Fall wäre es jedoch notwendig, einen Wasserstoffofen zu benutzen.
  • Außerdem kann die Anfangsform der Gräben unterschiedlich von den hier gezeigten Formen sein.

Claims (14)

  1. Prozess zur Herstellung eines SOI-Wafers (1), mit den folgenden Schritten: Ätzen von Gräben eines Wafers (1) aus Halbleitermaterial zur Bildung von Ausnehmungen (8; 19) in dem Wafer (1) aus Halbleitermaterial, welche Strukturen (7; 17) des Halbleitermaterials abgrenzen; und vollständiges thermisches Oxidieren der Strukturen (7; 17), wobei das thermische Oxidieren das Zuführen von Sauerstoff zu den Ausnehmungen beinhaltet; gekennzeichnet durch das Durchführen, vor dem Schritt des Oxidierens, eines Schrittes des Ausdünnens der Strukturen (7; 17) durch einen thermischen Prozess, wobei der thermische Prozess das Modifizieren der Oberflächenverteilung des Halbleitermaterials um die Ausnehmungen (8; 18) herum durch Annealen bzw. Glühen des Wafers (1) in einer deoxidierenden Atmosphäre aufweist.
  2. Prozess nach einem der vorausgehenden Ansprüche, dadurch gekennzeichnet, dass der thermische Prozess eine gesteuerte Dauer besitzt.
  3. Prozess nach einem der vorausgehenden Ansprüche, dadurch gekennzeichnet, dass der Schritt des Bildens der Ausnehmungen das Vergraben der Ausnehmungen (8; 18) innerhalb des Wafers (1; 15) aufweist.
  4. Prozess nach Anspruch 3, dadurch gekennzeichnet, dass der Schritt des Vergrabens das Einschließen von Wasserstoff innerhalb der Ausnehmungen (8; 18) aufweist.
  5. Prozess nach einem der vorausgehenden Ansprüche, dadurch gekennzeichnet, dass der Schritt des Bildens von Ausnehmungen die folgenden Schritte aufweist: – Öffnen der ersten Gräben (5; 18) in einem Substrat (2; 16) des Wafers (1; 15); und – Durchführen eines epitaxialen Wachstumsprozess, um so in Aufwärtsrichtung die ersten Gräben (5; 18) mit dem Halbmaterial zu schließen.
  6. Prozess nach Anspruch 5, dadurch gekennzeichnet, dass die Strukturen Wände (7) aufweisen, welche Seite an Seite und durch die ersten Gräben (5) getrennt voneinander angeordnet sind.
  7. Prozess nach Anspruch 5, dadurch gekennzeichnet, dass die ersten Gräben (5) im Wesentlichen geradlinig sind und eine Höhe (H) und eine Breite (W) kleiner als die Höhe (H) besitzen, und dadurch, dass das Verhältnis zwischen der Höhe (H) und der Breite (W) nicht kleiner als 5 ist.
  8. Prozess nach Anspruch 6, dadurch gekennzeichnet dass die Breite (W) im Wesentlichen gleich der Breite (S) der Wände ist.
  9. Prozess nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass am Ende des Schrittes des Ausdünnens die Ausnehmungen (8) einen im Wesentlichen kreisförmigen Querschnitt aufweisen.
  10. Prozess nach Anspruch 5, dadurch gekennzeichnet, dass die Strukturen Säule (17) aufweisen.
  11. Prozess nach einem der vorausgehenden Ansprüche, dadurch gekennzeichnet, dass vor dem Schritt des Oxidierens wenigstens ein zweiter Graben (10; 20), welcher eine Tiefe besitzt, welche an die Ausnehmungen (8; 18) heranreicht, geöffnet wird.
  12. Prozess nach Anspruch 10, dadurch gekennzeichnet, dass der zweite Graben (10; 20) sich entlang einer geschlossenen Linie erstreckt und einen isolierten Bereich (11; 22) abgrenzt.
  13. Prozess nach einem der vorausgehenden Ansprüche, der durch das Bilden, innerhalb der Ausnehmungen (8; 18), eines Füllbereichs (14; 23) aus dielektrischem Material gekennzeichnet ist.
  14. Prozess nach Anspruch 13, dadurch gekennzeichnet, dass das dielektrische Material TEOS-Oxid ist.
DE2001627148 2001-12-28 2001-12-28 Herstellungsverfahren für SOI Scheibe durch Wärmebehandlung und Oxidation von vergrabenen Kanälen Expired - Lifetime DE60127148T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP20010830820 EP1324382B1 (de) 2001-12-28 2001-12-28 Herstellungsverfahren für SOI Scheibe durch Wärmebehandlung und Oxidation von vergrabenen Kanälen

Publications (2)

Publication Number Publication Date
DE60127148D1 DE60127148D1 (de) 2007-04-19
DE60127148T2 true DE60127148T2 (de) 2007-12-13

Family

ID=8184848

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001627148 Expired - Lifetime DE60127148T2 (de) 2001-12-28 2001-12-28 Herstellungsverfahren für SOI Scheibe durch Wärmebehandlung und Oxidation von vergrabenen Kanälen

Country Status (2)

Country Link
EP (1) EP1324382B1 (de)
DE (1) DE60127148T2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012112836A1 (de) * 2012-12-21 2014-06-26 Technische Universität Dresden Verfahren zur rückführenden Simulation von Halbleiterstrukturen
US9711393B2 (en) 2012-10-09 2017-07-18 Infineon Technologies Dresden Gmbh Silicon on nothing devices and methods of formation thereof

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7294536B2 (en) 2000-07-25 2007-11-13 Stmicroelectronics S.R.L. Process for manufacturing an SOI wafer by annealing and oxidation of buried channels
EP1577656B1 (de) * 2004-03-19 2010-06-09 STMicroelectronics Srl Halbleiterdrucksensor und Verfahren zur Herstellung
ITTO20040244A1 (it) 2004-04-20 2004-07-20 St Microelectronics Srl Procedimento per la fabbricazione di dispositivi integrati in piastrine semiconduttrici a basso spessore
EP1684079A1 (de) 2005-01-25 2006-07-26 STMicroelectronics S.r.l. Piezoresistiver Beschleunigungssensor mit Masse auf einer Membran, und Herstellungsverfahren
EP1707931B1 (de) 2005-03-31 2013-03-27 STMicroelectronics Srl Analoge Dateneingabevorrichtung versehen mit einem mikroelektromechanischem Drucksensor
EP1719993A1 (de) 2005-05-06 2006-11-08 STMicroelectronics S.r.l. Integrierter Differenzdrucksensor und Verfahren zu dessen Herstellung
EP1732121A1 (de) 2005-06-06 2006-12-13 STMicroelectronics S.r.l. Herstellungsverfahren für eine hochwertige SOI Scheibe
ITTO20050478A1 (it) 2005-07-12 2007-01-13 St Microelectronics Srl Procedimento per la realizzazione di cavita' sepolte all'interno di un corpo semiconduttore e corpo semiconduttore cosi' realizzato
EP1762925B1 (de) 2005-09-09 2016-12-21 STMicroelectronics Srl Analoge Eingabevorrichtung mit integriertem Druckaufnehmer und elektronisches Gerät ausgestattet mit einer solchen Eingabevorrichtung.
EP1788624B1 (de) 2005-11-16 2010-06-09 STMicroelectronics Srl Herstellungsprozess für "deep through vias" in einem Halbleiterbauelement
EP1881527A1 (de) * 2006-07-17 2008-01-23 STMicroelectronics S.r.l. Verfahren zur Herstellung einer Halbleiterscheibe mit SOI-Isolierten Gräben und entsprechende Halbleiterscheibe
ITTO20070190A1 (it) 2007-03-14 2008-09-15 St Microelectronics Srl Procedimento di fabbricazione di una membrana di materiale semiconduttore integrata in, ed isolata elettricamente da, un substrato
WO2009147559A1 (en) * 2008-06-02 2009-12-10 Nxp B.V. Local buried layer forming method and semiconductor device having such a layer
US8448494B2 (en) 2008-12-30 2013-05-28 Stmicroelectronics S.R.L. Integrated electronic microbalance plus chemical sensor
US8499613B2 (en) 2010-01-29 2013-08-06 Stmicroelectronics S.R.L. Integrated chemical sensor for detecting odorous matters
US9180451B2 (en) 2010-06-28 2015-11-10 Stmicroelectronics S.R.L. Fluidic cartridge for detecting chemicals in samples, in particular for performing biochemical analyses
US8633553B2 (en) 2010-07-26 2014-01-21 Stmicroelectronics S.R.L. Process for manufacturing a micromechanical structure having a buried area provided with a filter
US20120167392A1 (en) 2010-12-30 2012-07-05 Stmicroelectronics Pte. Ltd. Razor with chemical and biological sensor
US9027400B2 (en) 2011-12-02 2015-05-12 Stmicroelectronics Pte Ltd. Tunable humidity sensor with integrated heater
US9019688B2 (en) 2011-12-02 2015-04-28 Stmicroelectronics Pte Ltd. Capacitance trimming with an integrated heater
EP3106426B1 (de) 2015-06-19 2019-11-06 Invensense, Inc. Drucksensor
US10549982B2 (en) 2016-02-15 2020-02-04 Stmicroelectronics S.R.L. Pressure sensor encapsulated in elastomeric material, and system including the pressure sensor
ITUA20162174A1 (it) 2016-03-31 2017-10-01 St Microelectronics Srl Procedimento di fabbricazione di un sensore di pressione mems e relativo sensore di pressione mems
IT201800001092A1 (it) 2018-01-16 2019-07-16 St Microelectronics Srl Sensore di pressione piezoresistivo microelettromeccanico con capacita' di auto-diagnosi e relativo procedimento di fabbricazione
IT201800006160A1 (it) 2018-06-08 2019-12-08 Procedimento di fabbricazione di un dispositivo microelettromeccanico avente una struttura sospesa sepolta e relativo dispositivo microelettromeccanico
IT201900001017A1 (it) 2019-01-23 2020-07-23 St Microelectronics Srl Trasduttore elettroacustico microelettromeccanico ad attuazione piezoelettrica e relativo procedimento di fabbricazione

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6074452A (ja) * 1983-09-29 1985-04-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
TW469643B (en) * 1998-09-04 2001-12-21 Canon Kk Process for producing semiconductor substrate
DE69930099T2 (de) * 1999-04-09 2006-08-31 Stmicroelectronics S.R.L., Agrate Brianza Herstellung von vergrabenen Hohlräumen in einer einkristallinen Halbleiterscheibe und Halbleiterscheibe
EP1073112A1 (de) * 1999-07-26 2001-01-31 STMicroelectronics S.r.l. Verfahren zur Herstellung eines SOI-Wafers mittels Oxidierung von vergrabenen Hohlräumen

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711393B2 (en) 2012-10-09 2017-07-18 Infineon Technologies Dresden Gmbh Silicon on nothing devices and methods of formation thereof
US10354911B2 (en) 2012-10-09 2019-07-16 Infineon Technologies Dresden Gmbh Silicon on nothing devices and methods of formation thereof
DE102012112836A1 (de) * 2012-12-21 2014-06-26 Technische Universität Dresden Verfahren zur rückführenden Simulation von Halbleiterstrukturen
DE102012112836B4 (de) * 2012-12-21 2017-11-02 Technische Universität Dresden Verfahren zur rückführenden Simulation von Halbleiterstrukturen

Also Published As

Publication number Publication date
EP1324382B1 (de) 2007-03-07
EP1324382A1 (de) 2003-07-02
DE60127148D1 (de) 2007-04-19

Similar Documents

Publication Publication Date Title
DE60127148T2 (de) Herstellungsverfahren für SOI Scheibe durch Wärmebehandlung und Oxidation von vergrabenen Kanälen
DE3628488C2 (de) Verfahren zur Herstellung von Isolationsstrukturen in MOS-Bauelementen
DE102006062862B4 (de) Verfahren zum Herstellen von Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden
EP0645808B1 (de) Verfahren zur Herstellung eines Isolationsgrabens in einem SOI-Substrat
DE102006016550B4 (de) Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden und Verfahren zum Herstellen derselben
DE4118593C2 (de) Verfahren zur Herstellung integrierter Vorrichtungen in Silizium- und siliziumfreien Substraten mittels Waferbonding
DE102014119006B4 (de) Halbleitervorrichtung mit einer Isolationsstruktur in einer Aussparung in einem Halbleitersubstrat und Verfahren zum Bilden derselben
DE2615754C2 (de)
DE2809233A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2626739A1 (de) Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen
DE3129558C2 (de)
DE3855813T2 (de) Verfahren zur herstellung von isolationszonen in einem halbleitersubstrat
DE19836164A1 (de) Verfahren zum Isolieren von Bereichen einer integrierten Schaltung und Vorrichtung umfassend eine integrierte Schaltung mit isolierten Bereichen
DE19911977B4 (de) Verfahren zum Einbringen von Isolationsbereichen in ein Substrat und Feldisolationsstruktur in einem Halbleitersubstrat
DE102015114796B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung aufweisend ein Halbleitersubstrat mit vergrabenen Hohlräumen und dielektrischen Trägerstrukturen
DE2238450A1 (de) Halbleiterbaugruppe und verfahren zur herstellung derselben
DE19839079A1 (de) Verfahren zum Formen einer Isolierschicht und Struktur einer Isolierschicht für eine Halbleitervorrichtung
DE4320062C2 (de) Verfahren zum Isolieren einzelner Elemente in einem Halbleiterchip
DE19719272A1 (de) Verfahren zum Bilden von Feldisolationsregionen
DE2738961A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung mit luftisolation
DE112006000558T5 (de) Schmale Halbleitergrabenstruktur
DE4426604B4 (de) Verfahren zum Bilden einer Bauelement-Grabenisolation in einem Siliziumsubstrat
DE602005004979T2 (de) Silizium-auf-Isolator Substrat, Verfahren zu seiner Herstellung und darin geformte MEMS Schwingstruktur
DE69937106T2 (de) Verfahren zur Herstellung von Strukturen mit vergrabenen Oxidbereichen in einem Halbleitersubstrat
DE60032051T2 (de) Verfahren zum Bilden einer mehrlagigen Zweifach-Polysilizum-Struktur

Legal Events

Date Code Title Description
8364 No opposition during term of opposition