DE19911977B4 - Verfahren zum Einbringen von Isolationsbereichen in ein Substrat und Feldisolationsstruktur in einem Halbleitersubstrat - Google Patents

Verfahren zum Einbringen von Isolationsbereichen in ein Substrat und Feldisolationsstruktur in einem Halbleitersubstrat Download PDF

Info

Publication number
DE19911977B4
DE19911977B4 DE19911977A DE19911977A DE19911977B4 DE 19911977 B4 DE19911977 B4 DE 19911977B4 DE 19911977 A DE19911977 A DE 19911977A DE 19911977 A DE19911977 A DE 19911977A DE 19911977 B4 DE19911977 B4 DE 19911977B4
Authority
DE
Germany
Prior art keywords
oxide layer
substrate
layer
field oxide
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19911977A
Other languages
English (en)
Other versions
DE19911977A1 (de
Inventor
Albert Palo Alto Bergemont
Alexander H. Los Gatos Owens
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE19911977A1 publication Critical patent/DE19911977A1/de
Application granted granted Critical
Publication of DE19911977B4 publication Critical patent/DE19911977B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill

Abstract

Verfahren zum Einbringen eines Isolationsbereichs in ein Substrat mit folgenden Verfahrensschritten:
Bereitstellen eines Substrates (100),
Ätzen eines ausgesparten Grabens (102) in das Substrat,
Züchten einer Feldoxidschicht (140) in dem ausgesparten Graben (102), wobei die Feldoxidschicht (140) den ausgesparten Graben nicht vollständig füllt,
Abscheiden einer Oxidschicht (150, 160) auf der Oberfläche der Feldoxidschicht (140), um den ausgesparten Graben vollständig zu füllen, und
Zurückätzen der Oxidschicht (150, 160), um eine ungefähr ebene Oberfläche zu erzeugen, dadurch gekennzeichnet, daß die Feldoxidschicht (140) eine Dicke von nicht weniger als 250 nm besitzt.

Description

  • Die vorliegende Erfindung bezieht sich auf Isolationsbereiche, wie sie in integrierten Halbleiterschaltkreisen eingesetzt werden, insbesondere auf Isolationsbereiche, wie sie in Verbindung mit Bauteilen im tiefen Submikrometer-Bereich eingesetzt werden.
  • Isolationsbereiche werden in der Halbleiterindustrie häufig eingesetzt, um parasitäre Kanäle zwischen benachbarten Bauteilen zu verhindern. Zwei sehr gut bekannte Verfahren, um diese Isolationsbereich herzustellen, sind die „Recessed Local Oxidation Isolation" (RLOCOS) und die „Shallow Trench Isolation" (STI). Beide Prozesse, RLOCOS und STI, besitzen jedoch Nachteile, die ihren jeweiligen Nutzen einschränken, insbesondere, wenn sich die Bauteilgeometrie im Submikrometer-Bereich bewegt.
  • Ein Verfahren zur Herstellung von RLOCOS-Bereichen wird von S. Wolf in „Silicon Processing for the VLSI Era ", Band 2, Seiten 28 bis 31 (Lattice Press, 1990) beschrieben. Deshalb wird die RLOCOS-Verarbeitung nachfolgend nur kurz beschrieben. Ein Siliziumsubstrat mit einer konventionellen Oxid/Nitridschichtfolge wird geätzt, um Rillen im Silizium zu bilden. Das Feldoxid wird dann durch Oxidation in den geätzten Rillen thermisch gezüchtet. Das Feldoxid wächst sowohl nach unten als auch nach oben, bis die geätzte Rille komplett mit dem Feldoxid gefüllt ist. Sobald die Feldoxidschicht gewachsen ist, wird die Oxid/Nitridschichtfolge entfernt, und man züchtet thermisch eine Oxidgitterschicht auf der Oberfläche des Substrates.
  • Obwohl RLOCOS weit verbreitet ist, besitzt es einige Nachteile. Beispielsweise ist die Skalierbarkeit der RLOCOS-Technologie im Submikrometer-Bereich eingeschränkt. Die Skalierbarkeit ist eingeschränkt, weil eine große Oxidmenge während des Feldoxidwachstums lateral unter die Nitridschicht diffundiert, so daß eine Struktur entsteht, die als „Vogelschnabel" bekannt ist. Ein großer „Vogelschnabel" ist unerwünscht, weil die Oxideindringung in die aktive Fläche die Packungsdichte der Bauteile auf dem Substrat reduziert. Eine andere Einschränkung der Skalierbarkeit der RLOCOS-Technologie ist der Feldoxid-Verdünnungseffekt, der in Submikrometer-Isolationsbereichen eine Feldoxiddicke verursacht, die signifikant geringer als die gewachsene Feldoxiddicke in weiteren Bereichen ist.
  • Desweiteren erzeugt das Feldoxidwachstum mechanische Spannungen an den Ecken der Grundfläche und an den Seitenwänden der geätzten Rillen; das gleiche geschieht unter der Nitridschicht aufgrund des "Vogelschnabels". Diese mechanischen Spannungen, verbunden mit der fehlenden Ebenheit können Stapelfehlerbildung und Erdschlüsse an der "Vogelschnabelkante" hervorrufen. Außerdem erzeugt die RLOCOS-Technologie im Feldoxid nahe der Nitridschicht eine Wölbung, die als "Vogelkopf" bekannt ist, aufgrund dessen die RLOCOS-Isolationsbereiche nicht eben sind.
  • Ein "Shallow Trench Isolation Process" (STI-Prozeß) ist ebenso von S. Wolf in "Silicon Processing for the VLSI Era ", Band 2, Seiten 45 bis 48, (Lattice Press, 1990) beschrieben worden. Deswegen wird die STI-Verarbeitung im folgenden nur kurz beschrieben. Ein Siliziumsubstrat mit einer konventionellen Oxid/Nitridstapelfolge wird geätzt, um einen flachen Graben mit einer typischen Tiefe von 350 nm zu erzeugen. Durch eine Hochtemperaturoxidzüchtung wird eine Oxidzwischenschicht gebildet, die ungefähr 20 nm dick ist. Der flache Graben wird dann in einem Hochtemperatur-CVD-Verfahren mit einer Oxidschicht gefüllt. Eine zweite Oxidschicht wird dann auf der Oberfläche des Substrates abgeschieden. Die Oxidschichten werden dann zurückgeätzt, um eine Einebnung der Oberfläche zu erreichen. Die Oxid/Nitridstapelfolge wird dann entfernt, gefolgt von einem thermischen Züchten der Oxidgitterschicht.
  • Die Standard-STI-Technologie hat einige Nachteile. Das Verfahren selbst ist kompliziert. Beispielsweise kann die CVD-Oxidablagerung in den Gräben Lücken hervorrufen, insbesondere an den Stellen, an denen die Gräben eng sind. Somit werden komplexe Verfahren eingesetzt, um Lücken zu verhindern. Außerdem wird während des Zurückätzschrittes das Feldoxid typischerweise zu stark geätzt, was eine Napfbildung hervorruft. Das bedeutet, daß die Feldoxidoberfläche niedriger als die aktive Oberfläche ausgebildet wird. Die Napfbildung verursacht Probleme, da Teilbereiche der Seitenwände der aktiven Gebiete betroffen sind, was zu parasitärer Seitenwand- und Kantenleitung führt. Zur Vermeidung der Napfbildung wird eine rückseitige Aktivflächen-Maske eingesetzt, die die Feldisolationsbereiche während des Zurückätzschrittes schützt.
  • Eine andere Schwierigkeit tritt an den Grabenkanten auf, an denen das Oxidgitter dünn wird. Die Ausdünnung der Oxidgitterschicht verringert die Zuverlässigkeit des Oxidgitters in dem Maße, in dem die parasitären Kanteneffekte zunehmen. Von der dünnen Oxidschicht, die vor der Ablagerung des Feldoxids abgeschieden wird, wird erwartet, daß sie diese Probleme verhindert. Die dünne Oxidschicht verursacht typischerweise eine Fuge zwischen der dünnen Oxidschicht und dem aufgebrachten Feldoxid.
  • Ein Verfahren nach den Oberbegriffen von Ansprüchen 1 und 12 und eine Feldisolationsstruktur nach dem Oberbegriff von Anspruch 9 ist aus der JP 08-330297(A) bekannt.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Feldisolationsstruktur anzugeben, die die obigen Nachteile überwinden. Diese Aufgabe wird durch ein Verfahren mit den Verfahrensschritten des Anspruchs 1 bzw. 12 und eine Feldisolationsstruktur mit den Merkmalen von Anspruch 9 gelöst.
  • Ein Isolationsgebiet wird gebildet, indem ein Graben in ein Siliziumsubstrat mit einer Oxid/Nitridstapelfolge geätzt wird und dieser teilweise mit einer Feldoxidschicht aufgefüllt wird. Die Feldoxidschicht wird direkt mit einer Dicke von nicht weniger als 250 nm auf dem Silizium gezüchtet. Aufgrund des direkten Aufwachsens der Feldoxidschicht auf dem Siliziumsubstrat besteht keine Notwendigkeit für eine dünne Oxidschicht, wie sie bei der STI-Verarbeitung eingesetzt wird. Weiterhin besteht eine reduzierte Oxideindringung unter die Nitridschicht, da der Graben nicht vollständig mit der aufgewachsenen Feldoxidschicht gefüllt ist. Da die Oxideindringung proportional zur Größe des Oxidwachstums ist, wird ein geringes Oxidwachstum eine kleine Eindringung hervorrufen. Doppelte Oxidschichten werden dann auf der Oberfläche des Substrates und der Feldoxidschicht abgeschieden, um den Rest des Grabens vollständig zu füllen und eine ungefähr ebene Topologie zu erzeugen. Da die gezüchtete Feldoxidschicht einen Großteil des Grabens ausfüllt, ist die Menge des doppelten Oxids, die erforderlich ist, um den Rest des Grabens zu füllen und eine ungefähr ebene Topologie zu erzeugen, im Vergleich zur konventionellen STI-Verarbeitung minimal. Die doppelten Oxidschichten werden dann bis auf die Nitridschicht zurückgeätzt. Bei diesem Schritt des Zurückätzens ist nur ein minimaler Ätzaufwand erforderlich, da eine kleine Menge des abgeschiedenen Oxids verwendet wird, um den Graben zu füllen. Folglich verursacht dieses Verfahren eine geringere Napfbildung als sie typischerweise in der Standard-STI- Verarbeitung auftritt. Die Oxid/Nitridstapelfolge wird dann weggeätzt, und eine Oxidgitterschicht wird thermisch gezüchtet.
  • Die vorliegende Erfindung kann besser verstanden werden, wenn man sich auf die begleitenden Zeichnungen bezieht, in denen gleiche Komponenten mit gleichen Bezugszeichen bezeichnet werden.
  • Die 1 bis 8 sind vereinfachte Querschnittzeichnungen eines Halbleitersubstrates in verschiedenen Phasen der Herstellung der Feldoxid-Isolationsbereiche in Übereinstimmung mit der vorliegenden Erfindung.
  • 1 zeigt ein Halbleitersubstrat 100, beispielsweise einen n-Typ-Siliziumwafer, mit einer konventionellen Oxid/Nitridstapelfolge. Die Pufferoxidschicht 110 läßt man konventionell durch thermische Oxidation bis zu einer Dicke von ungefähr 8 bis 10 nm auf der Oberfläche 105 des Substrates 100 wachsen. Die Nitridschicht 120 wird auf einer Pufferoxidschicht 110 bis zu einer Dicke von ungefähr 2000 Angström (200 nm) mit CVD oder anderen konventionellen Verfahren abgeschieden.
  • Wie in 2 gezeigt, wird auf der Oberfläche der Nitridschicht 120 eine Photolackmaskierungsschicht 130 aufgebracht. Die Photolackmaskierungsschicht 130 wird konventionell strukturiert, um die aktiven Bereiche 106 des Substrates 100 zu schützen und nur die Bereiche, in denen Feldisolationsbereiche entstehen sollen, freizulassen. Die freiliegenden Bereiche der Oxid/Nitridstapelfolge werden dann konventionell geätzt. Die Nitridschicht 120 wird beispielsweise durch Trockenätzverfahren im CF4-Plasma geätzt, während die Pufferoxidschicht 110 beispielsweise durch Fluorkohlenstoff enthaltendes Plasma geätzt wird. Somit wird die Oberfläche 105 des Substrates 100 an den Stellen freigelassen, an denen Feldisolationsbereiche gewünscht sind. Das Substrat 100 wird dann mit einem konventionellen reaktiven Ionen-Ätzverfahren (RIE) geätzt, um einen Graben 102 mit einer ungefähren Dicke von 400 bis 600 Angström (40 bis 60 nm) oder, falls gewünscht, tiefer zu bilden. Es ist jedoch selbstverständlich, daß andere Verfahren alternativ angewandt werden können, um das Substrat 100 zu ätzen. Das Ätzverfahren sollte Seitenwände des Grabens 102 erzeugen, die lediglich gering aus der Vertikalen geneigt sind, beispielsweise ungefähr 60°, sowie Ecken an dem Boden des Grabens 102, die abgerundet sind, um mechanische Spannungen während des anschließenden Feldoxidationsprozesses zu reduzieren und um Stapelfehlerprobleme zu verhindern.
  • Man züchtet, wie in 3 gezeigt ist, eine Feldoxidschicht 140. Die Feldoxidschicht 140 wird durch Oxidation des Siliziumsubstrates 100 in einer Dampfumgebung bei einer Temperatur von 1050°C bis 1100°C für ungefähr zwei Stunden in einer Dicke von ungefähr 2500 bis 3000 Angström (250 bis 300 nm) gezüchtet. Die Pufferoxidschicht 110 und die Nitridschicht 120 schützen das Substrat 100 vor Oxidation während des Wachstums der Feldoxidschicht 140. Eine trockene Sauerstoffatmosphäre kann ebenfalls benutzt werden, wobei jedoch der Prozeßdurchsatz höher ist, wenn eine Dampfatmosphäre eingesetzt wird. Ein konventionelles Hochtemperatur-glühverfahren in einer Stickstoffatmosphäre kann eingesetzt werden, um Fugen zwischen der abgelagerten Pufferoxidschicht 110 und der gewachsenen Feldoxidschicht 140 zu eliminieren. Obwohl dabei eine geringe Menge Oxidwachstum auf der Nitridschicht auftreten kann, ist diese später einfach zu entfernen.
  • Wie in 3 gezeigt wird, ist das Wachstum der Feldoxidschicht 140 unvollständig, da es gestoppt wird, bevor die Feldoxidschicht 140 den Graben 102 des Substrates 100 vollständig gefüllt hat. Die laterale Eindringung des Oxides unter die Nitridschicht 120, bekannt als "Vogelschnabel", wird minimiert, indem ein unvollständiges Feldoxidwachstum bei einer hohen Temperatur benutzt wird. Somit dringt weniger Oxid in die aktiven Bereiche des Substrates 100, verglichen mit einem RLOCOS-Prozeß, ein, so daß die Skalierbarkeit vorteilhaft verbessert ist. Der "Vogelschnabel" ist jedoch vorteilhaft, weil er die Ecken 104 der aktiven Bereiche 106 und die Feldisolationsbereiche abrundet. Da die Ecken 104 durch die Feldoxidschicht 140 abgerundet sind, entfällt die Notwendigkeit für eine Oxidzwischenschicht, wie sie bei der STI-Verarbeitung eingesetzt wird. Weiterhin verhindern die abgerundeten Kanten 140 para sitäre Verluste und schlechte Oxidqualität, die mit scharfen Kanten verbunden ist. Da keine Notwendigkeit für eine Oxidzwischenschicht im Graben 102 besteht und die Feldoxidschicht 140 direkt auf dem Silizium des Substrates 100 wächst, gibt es keine Fuge im Graben 102 zwischen der Oxidzwischenschicht und der Feldoxidschicht.
  • 4 zeigt eine doppelte Oxidabscheidung auf der Oberfläche der Nitridschicht 120 und der Feldoxidschicht 140. Eine Lückenfüllschicht 150 aus hochdichtem Plasma (HDP) mit einer ungefähren Dicke von 200 nm wird zuerst auf der Nitridschicht 120 und der Feld-oxidschicht 140 abgeschieden. Abgeschiedenes TEOS (Tetra-Ethyl-Ortho-Silikat) kann alternativ als Lückenfüllschicht 150 benutzt werden. Die Lückenfüllschicht 150 füllt den Graben 102 und verhindert die Lückenbildung. Eine TEOS-03-Schicht 160 wird dann konventionell auf der Lückenfüllschicht in einer ungefähren Dicke von 1 μm abgeschieden, die ausreichend ist, um eine ungefähr ebene Oberfläche herzustellen. Die Menge der doppelten Oxidabscheidung, die erforderlich ist, um den Graben 102 zu füllen, ist geringer als die Menge, die in einer Standard-STI-Verarbeitung verwendet wird, da der größte Teil des Grabens 102 bereits mit der Feldoxidschicht 140 gefüllt ist und da das Substrat 100 nur bis zu einer Tiefe von ungefähr 600 bis 800 Angström (60 bis 80 nm) geätzt wurde, verglichen mit der Grabentiefe von 3500 Angström (350 nm), die in einer Standard-STI-Verarbeitung eingesetzt wird. Außerdem ist die tatsächliche Tiefe des geätzten Grabens 102 geringer als die Tiefe der Gräben, die in der Standard-STI-Verarbeitung eingesetzt werden. Folglich ist eine geringere Oxidabscheidung erforderlich, um den Graben 102 zu füllen und um eine ungefähr ebene Topologie, bezogen auf Standard-STI, zu erhalten.
  • Nach der Abscheidung der TEOS-03-Schicht 160 wird eine Standard-Oxid-Chemisch-Mechanische-Polierung (CMP) angewandt, um die Schichten 150 und 160 bis zur Nitridschicht 120 zurückzuätzen, wie dies in 5 gezeigt ist. Es ist weniger CMP erforderlich, um die Schichten 150 und 160 mit der Nitridschicht 120 einzuebnen, da die Menge der eingesetzten doppelten Oxidabscheidung minimal im Verhältnis zur Standard-STI ist. Eine geringe CMP ist vorteilhaft, da das CMP-Verfahren Ungleichförmigkeiten, wie Napfbildung, auf der zu polierenden Oberfläche hervorruft. An den Stellen, an denen eine ausgedehnte CMP stattfindet, können kleine Feldisolationsstrukturen weggeätzt werden. Die Standard-STI-Prozesse benutzen typischerweise eine rückseitige aktive Flächenmaske, um die Napfbildung zu verhindern. Die vorliegende Erfindung beschränkt jedoch vorteilhaft die Napfbildung, indem der Umfang der CMP verringert wird und damit die Notwendigkeit für einen Maskierschritt vermieden wird.
  • Nachdem die Schichten 150 und 160 zurückgeätzt und eingeebnet sind, wird die Oxid/Nitridstapelfolge auf dem Substrat 100 konventionell entfernt. 6 zeigt ein Substrat 100 nach dem Nitridätzschritt, der beispielsweise ein Trockenätzverfahren mit einem CF4-Plasma sein kann. Die Pufferoxidschicht 110 wird dann geätzt, beispielsweise mit einer gepufferten Flußsäure, so daß eine Struktur wie in 7 gezeigt entsteht. 8 zeigt ein Substrat 100 nachdem eine Oxidgitterschicht 170 konventionell auf der Oberfläche 105 des Substrates 100 gezüchtet wurde. Mit dem somit vervollständigten Feldisolationsbereich 180 wird mit der Weiterverarbeitung des Substrates 100 auf konventionelle Weise fortgefahren.
  • Es versteht sich, daß konventionelle Verarbeitungsschritte, wie Temperprozesse, eingesetzt werden, wo sie erforderlich sind.

Claims (17)

  1. Verfahren zum Einbringen eines Isolationsbereichs in ein Substrat mit folgenden Verfahrensschritten: Bereitstellen eines Substrates (100), Ätzen eines ausgesparten Grabens (102) in das Substrat, Züchten einer Feldoxidschicht (140) in dem ausgesparten Graben (102), wobei die Feldoxidschicht (140) den ausgesparten Graben nicht vollständig füllt, Abscheiden einer Oxidschicht (150, 160) auf der Oberfläche der Feldoxidschicht (140), um den ausgesparten Graben vollständig zu füllen, und Zurückätzen der Oxidschicht (150, 160), um eine ungefähr ebene Oberfläche zu erzeugen, dadurch gekennzeichnet, daß die Feldoxidschicht (140) eine Dicke von nicht weniger als 250 nm besitzt.
  2. Verfahren nach Anspruch 1, bei dem das Bereitstellen des Substrates weiterhin die folgenden Schritte umfaßt: Vorsehen einer Pufferoxidschicht (110) auf der Oberfläche des Substrates (100), Vorsehen einer Nitridschicht (120) auf der Oberfläche der Pufferoxidschicht (110), Vorsehen einer Fotoresistmaske (130) auf der Oberfläche der Nitridschicht (120), wobei die Fotoresistmaske (130) nur die Bereiche freiläßt, in denen das Züchten der Feldoxidschicht gewünscht ist, und Durchätzen der Nitridschicht (120) und der Pufferoxidschicht (110) bis zum Substrat (100).
  3. Verfahren nach Anspruch 2, mit den weiteren Verfahrensschritten: Zurückätzen der Nitridschicht (120) und der Pufferoxidschicht (110) auf die Oberfläche des Substrates (100) und Züchten einer Oxidgitterschicht auf der Oberfläche des Substrates.
  4. Verfahren nach einem der vorangehenden Ansprüche, bei dem der Verfahrensschritt des Züchtens der Feldoxidschicht (140) im ausgesparten Graben (102) die thermische Oxidation des Substrates (100) umfaßt.
  5. Verfahren nach einem der vorangehenden Ansprüche, bei dem der Verfahrensschritt des Abscheidens einer Oxidschicht (150, 160) auf der Oberfläche der Feldoxidschicht (140) weiterhin die Verfahrensschritte umfaßt: Abscheidung einer ersten Oxidschicht (150) auf der Feldoxidschicht (140) und Abscheidung einer zweiten Oxidschicht (160) auf der ersten Oxidschicht (150).
  6. Verfahren nach Anspruch 5, bei dem das erste Oxid (150) in einem Hochdichte-Plasma enthalten ist.
  7. Verfahren nach Anspruch 5 oder 6, bei dem die zweite Oxidschicht (160) TEOS aufweist.
  8. Verfahren nach Anspruch 1, bei dem der Verfahrensschritt des Zurückätzens der Oxidschicht (150, 160) eine Chemisch Mechanische Polierung beinhaltet.
  9. Feldisolationsstruktur in einem Halbleitersubstrat (100), mit folgenden Merkmalen: ein Graben (102) in einem Halbleitersubstrat (100), eine Feldoxidschicht (140) innerhalb des Grabens (102), wobei die Feldoxidschicht (140) auf dem Halbleitersubstrat gewachsen ist und das Feldoxid (140) den Graben (102) nicht vollständig füllt, und eine Oxidschicht (150, 160) auf der Feldoxidschicht (140), wobei die Oxidschicht (150, 160) den Rest des Grabens (102) füllt, dadurch gekennzeichnet, daß die Feldoxidschicht (140) eine Dicke von nicht weniger als 250 nm besitzt.
  10. Struktur nach Anspruch 9, bei der die Oxidschicht (150) in einem Hochdichte-Plasma enthalten ist.
  11. Struktur nach Anspruch 9, bei der die Oxidschicht (160) TEOS aufweist.
  12. Verfahren zum Einbringen von Isolationsbereichen in ein Substrat (100), mit folgenden Verfahrensschritten: Bereitstellen einer Oxidschicht (110) auf der Oberfläche des Substrates (100), wobei die Oxidschicht die Substratoberfläche an den Stellen frei läßt, an denen Isolationsbereiche gewünscht sind, Bereitstellen einer Nitridschicht (120) auf der Oberfläche der Oxidschicht (110), wobei die Nitridschicht (120) die Substratoberfläche an den Stellen frei läßt, an denen Isolationsbereiche gewünscht sind, Ätzen ausgesparter Bereiche (102) in das Substrat, an den Stellen, an denen Isolationsbereiche gewünscht sind, Bereitstellen einer Feldoxidschicht (140) in diesen ausgesparten Bereichen (102), wobei die Feldoxidschicht (140) vom Substrat (100) wächst und die ausgesparten Bereiche (102) nicht vollständig füllt, Bereitstellen einer Oxidschicht (150, 160) auf der Oberfläche der Feldoxidschicht (140), wobei die Oxidschicht (150, 160) die ausgesparten Bereiche (102) füllt, und Zurückätzen der Oxidschicht (150, 160), um eine ungefähr ebene Oberfläche zu erzeugen, dadurch gekennzeichnet, daß die Feldoxidschicht (140) bis zu einer Dicke von nicht weniger als 250 nm wächst.
  13. Verfahren nach Anspruch 12, bei dem die Verfahrensschritte der Bereitstellung einer Oxidschicht (110) und der Bereitstellung einer Nitridschicht (120) weiterhin die Verfahrensschritte umfassen: Vorsehen einer Fotoresistmaskierungsschicht (130) auf der Oberfläche der Nitridschicht (120), wobei die Fotoresistmaskierungsschicht (130) strukturiert ist, um lediglich die Bereiche der Nitridschicht (120) freizulassen, an denen Isolationsbereiche gewünscht sind, Durchätzen der Nitridschicht (120), um nur die Bereiche der Oxidschicht (110) freizulassen, an denen Isolationsbereiche gewünscht sind und Durchätzen der Oxidschicht (110), um nur die Bereiche des Substrates (100) freizulassen, an denen Isolationsbereiche gewünscht sind.
  14. Verfahren nach Anspruch 12, bei dem der Verfahrensschritt der Bereitstellung einer Oxidschicht (150, 160) auf der Oberfläche der Feldoxidschicht (140), die Verfahrensschritte umfaßt: Abscheiden einer ersten Oxidschicht (150) auf der Feldoxidschicht (140) und Abscheiden einer zweiten Oxidschicht (160) auf der ersten Oxidschicht (150).
  15. Verfahren nach Anspruch 14, bei dem die erste Oxidschicht (150) in einem Hochdichte-Plasma enthalten ist.
  16. Verfahren nach Anspruch 14 oder 15, bei dem die zweite Oxidschicht (160) TEOS beinhaltet.
  17. Verfahren nach Anspruch 14, 15 oder 16 bei dem der Verfahrensschritt des Zurückätzens der Oxidschicht (150, 160) chemisch mechanisches Polieren beinhaltet.
DE19911977A 1998-03-20 1999-03-17 Verfahren zum Einbringen von Isolationsbereichen in ein Substrat und Feldisolationsstruktur in einem Halbleitersubstrat Expired - Fee Related DE19911977B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/045,226 US5998280A (en) 1998-03-20 1998-03-20 Modified recessed locos isolation process for deep sub-micron device processes
US045226 1998-03-20

Publications (2)

Publication Number Publication Date
DE19911977A1 DE19911977A1 (de) 1999-09-23
DE19911977B4 true DE19911977B4 (de) 2007-10-04

Family

ID=21936706

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19911977A Expired - Fee Related DE19911977B4 (de) 1998-03-20 1999-03-17 Verfahren zum Einbringen von Isolationsbereichen in ein Substrat und Feldisolationsstruktur in einem Halbleitersubstrat

Country Status (3)

Country Link
US (1) US5998280A (de)
KR (1) KR100346295B1 (de)
DE (1) DE19911977B4 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157385B2 (en) * 2003-09-05 2007-01-02 Micron Technology, Inc. Method of depositing a silicon dioxide-comprising layer in the fabrication of integrated circuitry
TW392292B (en) * 1998-08-11 2000-06-01 United Microelectronics Corp Method for improving trench polishing
US6300219B1 (en) * 1999-08-30 2001-10-09 Micron Technology, Inc. Method of forming trench isolation regions
US6727161B2 (en) 2000-02-16 2004-04-27 Cypress Semiconductor Corp. Isolation technology for submicron semiconductor devices
KR20020056664A (ko) * 2000-12-29 2002-07-10 박종섭 반도체소자의 소자분리막 형성방법
US6897120B2 (en) * 2001-01-03 2005-05-24 Micron Technology, Inc. Method of forming integrated circuitry and method of forming shallow trench isolation in a semiconductor substrate
KR100800106B1 (ko) * 2001-12-07 2008-02-01 매그나칩 반도체 유한회사 반도체 소자의 트렌치 절연막 형성 방법
US7439141B2 (en) * 2001-12-27 2008-10-21 Spansion, Llc Shallow trench isolation approach for improved STI corner rounding
US7125815B2 (en) * 2003-07-07 2006-10-24 Micron Technology, Inc. Methods of forming a phosphorous doped silicon dioxide comprising layer
US7055912B2 (en) * 2003-09-23 2006-06-06 Terry Lynn Luscombe Vehicle mounted utility apparatus with quick attachment means
US7053010B2 (en) * 2004-03-22 2006-05-30 Micron Technology, Inc. Methods of depositing silicon dioxide comprising layers in the fabrication of integrated circuitry, methods of forming trench isolation, and methods of forming arrays of memory cells
US7235459B2 (en) * 2004-08-31 2007-06-26 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry, methods of fabricating memory circuitry, integrated circuitry and memory integrated circuitry
KR100562325B1 (ko) * 2004-11-03 2006-03-22 동부아남반도체 주식회사 반도체 소자 및 그 제조방법
US7217634B2 (en) * 2005-02-17 2007-05-15 Micron Technology, Inc. Methods of forming integrated circuitry
US7510966B2 (en) * 2005-03-07 2009-03-31 Micron Technology, Inc. Electrically conductive line, method of forming an electrically conductive line, and method of reducing titanium silicide agglomeration in fabrication of titanium silicide over polysilicon transistor gate lines
US8012847B2 (en) 2005-04-01 2011-09-06 Micron Technology, Inc. Methods of forming trench isolation in the fabrication of integrated circuitry and methods of fabricating integrated circuitry
US7682977B2 (en) * 2006-05-11 2010-03-23 Micron Technology, Inc. Methods of forming trench isolation and methods of forming arrays of FLASH memory cells
US7851362B2 (en) * 2008-02-11 2010-12-14 Infineon Technologies Ag Method for reducing an unevenness of a surface and method for making a semiconductor device
US8105956B2 (en) 2009-10-20 2012-01-31 Micron Technology, Inc. Methods of forming silicon oxides and methods of forming interlevel dielectrics

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330297A (ja) * 1995-05-30 1996-12-13 Samsung Electron Co Ltd 半導体装置の素子分離膜及びその形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4842675A (en) * 1986-07-07 1989-06-27 Texas Instruments Incorporated Integrated circuit isolation process
US5498566A (en) * 1993-11-15 1996-03-12 Lg Semicon Co., Ltd. Isolation region structure of semiconductor device and method for fabricating the same
US5393693A (en) * 1994-06-06 1995-02-28 United Microelectronics Corporation "Bird-beak-less" field isolation method
US5679602A (en) * 1996-01-29 1997-10-21 United Microelectronics Corporation Method of forming MOSFET devices with heavily doped local channel stops

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330297A (ja) * 1995-05-30 1996-12-13 Samsung Electron Co Ltd 半導体装置の素子分離膜及びその形成方法
US5807784A (en) * 1995-05-30 1998-09-15 Samsung Electronics Co., Ltd. Device isolation methods for a semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Wolf, S.: "Silicon Processing for the VLSI Era", Bd. 2 (Lattice Press, 1990), S. 28-31, 45-48 *

Also Published As

Publication number Publication date
KR19990077977A (ko) 1999-10-25
DE19911977A1 (de) 1999-09-23
US5998280A (en) 1999-12-07
KR100346295B1 (ko) 2002-07-26

Similar Documents

Publication Publication Date Title
DE19911977B4 (de) Verfahren zum Einbringen von Isolationsbereichen in ein Substrat und Feldisolationsstruktur in einem Halbleitersubstrat
DE10345346B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit aktiven Bereichen, die durch Isolationsstrukturen voneinander getrennt sind
DE10003014B4 (de) Verfahren zur Herstellung einer planaren und dicht struktuierten Silizium-auf-Isolator-Struktur
DE10134484B4 (de) Verfahren zur Verhinderung eines Biegens von Halbleiterschichten und anhand des Verfahrens hergestellte Halbleitervorrichtung
WO2009016134A9 (de) Herstellung von isolationsgraeben mit unterschiedlichen seitenwanddotierungen
DE60127148T2 (de) Herstellungsverfahren für SOI Scheibe durch Wärmebehandlung und Oxidation von vergrabenen Kanälen
DE4109184C2 (de) Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils
DE4235534A1 (de) Verfahren zum isolieren von fets
DE19836164A1 (de) Verfahren zum Isolieren von Bereichen einer integrierten Schaltung und Vorrichtung umfassend eine integrierte Schaltung mit isolierten Bereichen
DE2615754C2 (de)
DE10229653A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Harstellung
DE2409910B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE19840385C2 (de) Verfahren zm Isolieren von Bereichen eines integrierten Schaltkreises und Halbleiterbaustein mit integriertem Schaltkreis
DE10239044A1 (de) Prozeßfluß für Opferkragen mit Polymaske
DE19654301B4 (de) Verfahren zur Herstellung eines Substrates mit Silizium auf einem Isolator
DE19719272A1 (de) Verfahren zum Bilden von Feldisolationsregionen
EP1415340B1 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE4320062A1 (de) Verfahren zum Isolieren einzelner Elemente in einem Halbleiterchip
DE4426604B4 (de) Verfahren zum Bilden einer Bauelement-Grabenisolation in einem Siliziumsubstrat
DE19549155C2 (de) Verfahren zum Isolieren von Halbleitereinrichtungen in einem Siliziumsubstrat
US4635344A (en) Method of low encroachment oxide isolation of a semiconductor device
DE19843160B4 (de) Halbleitervorrichtung mit Grabentrennung und Verfahren zu dessen Herstellung mittels Vorplanarisierung
DE10234699A1 (de) Ein Verfahren zum Bereitstellen eines dicken thermischen Oxides bei der Grabenisolation
DE60216646T2 (de) Verfahren zur Herstellung eines monokristallinen Substrats und integrierter Schaltkreis mit einem solchen Substrat
DE19856805B4 (de) Grabenisolierstruktur und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R082 Change of representative

Representative=s name: ,

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee