KR100562325B1 - 반도체 소자 및 그 제조방법 - Google Patents
반도체 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR100562325B1 KR100562325B1 KR1020040088694A KR20040088694A KR100562325B1 KR 100562325 B1 KR100562325 B1 KR 100562325B1 KR 1020040088694 A KR1020040088694 A KR 1020040088694A KR 20040088694 A KR20040088694 A KR 20040088694A KR 100562325 B1 KR100562325 B1 KR 100562325B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- trench
- substrate
- device isolation
- film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000002955 isolation Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 34
- 238000009792 diffusion process Methods 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 229910052731 fluorine Inorganic materials 0.000 claims description 5
- 239000011737 fluorine Substances 0.000 claims description 5
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 230000000903 blocking effect Effects 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명의 목적은 매립용 산화막의 두께를 증가시키지 않으면서 넓은 폭의 트렌치에서의 오목부 형성을 완전히 차단할 수 있는 소자 분리막을 구비한 반도체 소자 및 그 제조방법을 제공하는 것이다.
본 발명의 목적은 상기한 바와 같은 본 발명의 목적은 반도체 기판; 기판에 형성된 제 1 트렌치; 기판에 형성되며 제 1 트렌치에 비하여 폭이 좁은 제 2 트렌치; 제 1 및 제 2 트렌치에 매립되어 형성된 제 1 및 제 2 소자 분리막; 제 1 소자 분리막 표면에 형성된 오목부; 및 오목부에 매립되어 형성되며 불순물이 도핑된 산화막을 포함하는 반도체 소자에 의해 달성될 수 있다.
STI, 오목부, 소자 분리막, 산화막, 불순물
Description
도 1a 및 도 1b는 종래 반도체 소자의 소자 분리막 형성방법을 설명하기 위한 순차적 공정 단면도.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성방법을 설명하기 위한 순차적 공정 단면도.
본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 보다 상세하게는 얕은 트렌치 소자분리(Shallow Trench Isolation; STI) 공정에 의한 소자 분리막을 구비한 반도체 소자 및 그 제조방법에 관한 것이다.
반도체 소자의 고집적화에 따라 메모리 셀의 면적이 감소하면서 소자분리 영역 크기의 최소화가 요구되고 있으나, 소자분리 영역을 형성하기 위한 공정 및 메모리 어레이 내의 구조들에 대한 정렬에 의해 소자분리 영역의 크기가 제한되기 때문에 소자분리 영역의 크기를 감소시키는 데에는 어느 정도 한계가 있다.
따라서, 최근에는 버즈빅(bird's beak) 등의 문제를 가지는 로코스(LOCOS; LOCal Oxidation of Silicon) 공정 대신 적은 폭을 가지면서 우수한 소자분리 특성을 가지는 STI 공정을 적용하여 소자분리 영역을 형성하고 있다.
STI 공정은 통상적으로 반도체 기판에 트렌치를 형성하고 트렌치 내부를 산화막으로 채운 후 화학기계연마(Chemical Mechanical Polishing; CMP) 공정에 의해 평탄화하는 과정으로 이루어진다.
이러한 종래 반도체 소자의 소자 분리막 형성방법을 도 1a 및 도 1b를 참조하여 설명한다.
도 1a를 참조하면, 반도체 기판(10) 상에 하드 마스크 물질층으로서 패드 산화막(미도시)과 패드 질화막(미도시)을 순차적으로 증착하고, 포토리소그라피 및 식각공정에 의해 순차적으로 패터닝하여 기판(10)을 일부 노출시키는 하드 마스크를 형성한다. 그 다음, 하드 마스크를 이용하여 노출된 기판(10)을 식각하여 제 1 트렌치(10a) 및 제 2 트렌치(10b)를 각각 형성한다. 이때, 제 1 트렌치(10a)는 제 2 트렌치(10b)보다 넓은 폭을 갖는다.
그 후, 하드 마스크를 제거하고, 제 1 및 제 트렌치(10a, 10b) 및 기판(10) 표면에 라이너(liner) 산화막(12)을 형성하고, 제 1 및 제 2 트렌치(10a, 10b)를 매립하도록 기판 전면 상에 매립용 산화막(14)을 형성한다.
도 1b를 참조하면, CMP 공정에 의해 기판(10)의 표면이 노출되도록 평탄화를 수행하여, 제 1 및 제 2 트렌치(10a, 10b)에 제 1 및 제 2 소자 분리막(14a, 14b)을 각각 형성한다.
그런데, 상술한 종래 소자 분리막 형성에서는, 넓은 폭을 가지는 제 1 트렌 치(10a)에서는 매립용 산화막(14)의 상대적으로 열악한 스텝 커버리지(step coverage) 특성으로 다른 부분 보다 단차가 낮은 오목부(100; 도 1a 참조)가 형성된다. 이 오목부(100)는 CMP 공정 이후 제 1 소자 분리막(14a)에 계속 잔류하여, 후속 수행되는 게이트 형성 공정에서는 폴리실리콘막을 잔류시켜 배선간 단락 등을 유발함으로써, 결국 소자의 특성 및 신뢰성을 저하시킨다.
이에 대하여, 종래에는 매립용 산화막(14)의 두께를 증가시켜 제 1 트렌치(10a)에서의 오목부(100) 생성을 방지하는 방법 등을 적용하고 있으나, 이 경우 산화막(14)에서 크랙(crack) 또는 높은 스트레스(stress) 등이 유발되는 또 다른 문제가 있어 산화막(14) 두께를 증가시키는 데에는 어느 정도 한계가 있다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로, 매립용 산화막의 두께를 증가시키지 않으면서 넓은 폭의 트렌치에서의 오목부 형성을 완전히 차단할 수 있는 소자 분리막을 구비한 반도체 소자를 제공하는데 그 목적이 있다.
또한, 본 발명은 상술한 반도체 소자의 제조방법을 제공하는데 다른 목적이 있다.
상기한 바와 같은 본 발명의 목적은 반도체 기판; 기판에 형성된 제 1 트렌치; 기판에 형성되며 제 1 트렌치에 비하여 폭이 좁은 제 2 트렌치; 제 1 및 제 2 트렌치에 매립되어 형성된 제 1 및 제 2 소자 분리막; 제 1 소자 분리막 표면에 형성된 오목부; 및 오목부에 매립되어 형성되며 불순물이 도핑된 산화막을 포함하는 반도체 소자에 의해 달성될 수 있다.
여기서, 불순물은 보론(B), 포스포러스(P), 플루오르(F), 아세닉(As) 중 선택되는 어느 하나이다.
또한, 산화막과 상기 제 1 소자 분리막 사이에 형성된 확산 방지막을 더욱 포함하고, 확산 방지막이 산화막 또는 질소 함유 산화막으로 이루어진다.
또한, 상기한 바와 같은 본 발명의 목적은 반도체 기판 상에 하드 마스크를 형성하는 단계; 하드 마스크를 이용하여 기판을 식각하여 제 1 트렌치와 제 1 트렌치에 비하여 폭이 좁은 제 2 트렌치를 형성하는 단계; 제 1 및 제 2 트렌치를 매립하도록 기판 전면 상에 매립용 산화막을 형성하는 단계; 매립용 산화막 상에 불순물이 도핑된 산화막을 형성하는 단계; 및 하드 마스크가 노출되도록 평탄화를 수행하여 제 1 트렌치에 상기 매립용 산화막과 도핑된 산화막의 적층 구조가 잔류하도록 하며 제 2 트렌치에 매립용 산화막이 잔류하도록 소자 분리막을 형성하는 단계를 포함하는 반도체 소자의 제조방법에 의해 달성될 수 있다.
여기서, 불순물은 보론(B), 포스포러스(P), 플루오르(F), 아세닉(As) 중 선택되는 어느 하나이다.
또한, 매립용 산화막을 형성하는 단계와 도핑된 산화막을 형성하는 단계 사이에 확산 방지막을 형성하는 단계를 더욱 포함할 수 있는데, 이때 확산 방지막은 산화막 또는 질소 함유 산화막으로 형성한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
도 2a 내지 도 2e를 참조하여 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성방법을 설명한다.
도 2a를 참조하면, 반도체 기판(20) 상에 하드 마스크 물질층(22)을 증착하고, 포토리소그라피에 의해 하드 마스크 물질층(22) 상에 포토레지스트 패턴(24)을 형성한다. 여기서, 하드 마스크 물질층(22)은 패드 산화막(미도시)과 패드 질화막(미도시)이 순차적으로 적층된 막으로 이루어진다. 이때, 패드 산화막은 패드 질화막과 기판(20)과의 접착력을 강화하면서 패드 질화막에 의한 스트레스를 완화하는 버퍼로서 작용하는 막으로서, 저압 산화막을 이용하여 약 300Å 이내의 두께로 증착하는 것이 바람직하다.
도 2b를 참조하면, 포토레지스트 패턴(24; 도 2a 참조)을 마스크로하여 하드 하드 마스크 물질층(22; 도 2a 참조)을 식각하여 기판(10)의 일부를 노출시키는 하드 마스크(22')를 형성한다. 그 다음, 하드 마스크(22')를 이용하여 노출된 기판(20)을 식각하여 제 1 트렌치(20a) 및 제 2 트렌치(20b)를 각각 형성한다. 이때, 제 1 트렌치(20a)는 제 2 트렌치(20b)보다 넓은 폭을 갖는다.
그 후, 공지된 방법에 의해 포토레지스트 패턴(24)을 제거하고, 제 1 및 제 2 트렌치(20a, 20b) 및 하드 마스크(22') 표면에 라이너 산화막(26)을 형성한다. 그 다음, 제 1 및 제 2 트렌치(20a, 20b)를 매립하도록 기판 전면 상에 매립용 산화막(28)을 형성한다. 이때, 넓은 폭을 가지는 제 1 트렌치(20a)에서는 매립용 산화막(28)의 상대적으로 열악한 스텝 커버리지 특성으로 다른 부분 보다 단차가 낮은 오목부(200)가 형성된다.
도 2c를 참조하면, 매립용 산화막(28) 상부에 확산 방지막(30)과 절연막(32)을 순차적으로 증착한다. 여기서, 절연막(30)은 불순물이 도핑된 산화막으로 이루어지는데, 이때 불순물로는 보론(Boron; B), 포스포러스(Phosphorous; P), 플루오르(Fluorine; F), 아세닉(Arsenic; As) 중 선택되는 어느 하나를 사용한다. 또한, 확산 방지막(30)은 이후 수행되는 열처리 공정 시 절연막(32)의 불순물이 확산하는 것을 방지하는 것으로, 산화막 또는 질소 함유 산화막으로 이루어지고 약 1500Å 이내의 두께를 갖는다.
그 후, 열처리 공정을 수행하여 절연막(32)을 플로우시켜 절연막(32)에 의해 오목부(200)가 완전히 채워지도록 한다. 이때, 확산 방지막(30)에 의해 절연막(32) 내의 불순물이 매립용 산화막(28)을 통해 기판(20)으로 확산하는 것이 방지된다.
도 2d를 참조하면, CMP 공정에 의해 하드 마스크(22')의 표면이 노출되도록 평탄화를 수행하여, 제 1 및 제 2 트렌치(20a, 20b)에 제 1 및 제 2 소자 분리막(24a, 24b)을 각각 형성한다. 이때, 제 1 소자 분리막(24a) 위의 오목부(200)가 절연막(32)에 의해 완전히 채워짐에 따라, 후속 게이트 공정 시 제 1 소자 분리막(24a) 위에 폴리실리콘막 등이 잔류하는 것을 방지할 수 있다.
도 2e를 참조하면, 습식 식각에 의해 하드 마스크(22'; 도 2d 참조)를 제거하고, 기판 전면 상에 보호막(34)을 얇게 형성한다. 여기서, 보호막(24)은 후속 게이트 공정 및 이온 주입 공정으로부터 기판(20)이 손상되는 것을 방지하는 막으로서 산화막으로 이루어진다.
상술한 바와 같이, 본 발명은 매립용 산화막의 형성 후 불순물이 도핑된 산화막으로 이루어진 절연막을 형성하여 상대적으로 폭이 넓은 트렌치 부분에서 발생되는 오목부를 완전히 채운 후 평탄화를 수행함으로써 소자 분리막에 오목부가 남지 않도록 한다.
이에 따라, 게이트 공정 시 소자 분리막에 폴리실리콘막이 잔류하는 것을 방지할 수 있으므로 배선간 단락 등을 방지할 수 있다.
또한, 매립용 산화막의 두께를 증가시킬 필요가 없으므로 매립용 산화막에서 야기되는 크랙 또는 높은 스트레스 등을 방지할 수 있다.
그 결과, 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
Claims (8)
- 반도체 기판;상기 기판에 형성된 제 1 트렌치;상기 기판에 형성되며 상기 제 1 트렌치에 비하여 폭이 좁은 제 2 트렌치;상기 제 1 및 제 2 트렌치에 매립되어 형성된 제 1 및 제 2 소자 분리막;상기 제 1 소자 분리막 표면에 형성된 오목부; 및상기 오목부에 매립되어 형성되며 불순물이 도핑된 산화막을 포함하는 반도체 소자.
- 제 1 항에 있어서,상기 불순물은 보론(B), 포스포러스(P), 플루오르(F), 아세닉(As) 중 선택되는 어느 하나인 반도체 소자.
- 제 1 항 또는 제 2 항에 있어서,상기 산화막과 상기 제 1 소자 분리막 사이에 형성된 확산 방지막을 더욱 포함하는 반도체 소자.
- 제 3 항에 있어서,상기 확산 방지막이 산화막 또는 질소 함유 산화막으로 이루어진 반도체 소 자.
- 반도체 기판 상에 하드 마스크를 형성하는 단계;상기 하드 마스크를 이용하여 상기 기판을 식각하여 제 1 트렌치와 상기 제 1 트렌치에 비하여 폭이 좁은 제 2 트렌치를 형성하는 단계;상기 제 1 및 제 2 트렌치를 매립하도록 상기 기판 전면 상에 매립용 산화막을 형성하는 단계;상기 매립용 산화막 상에 불순물이 도핑된 산화막을 형성하는 단계; 및상기 하드 마스크가 노출되도록 평탄화를 수행하여 상기 제 1 트렌치에 상기 매립용 산화막과 도핑된 산화막의 적층 구조가 잔류하도록 하며 상기 제 2 트렌치에 상기 매립용 산화막이 잔류하도록 소자 분리막을 형성하는 단계를 포함하는 반도체 소자의 제조방법.
- 제 5 항에 있어서,상기 불순물은 보론(B), 포스포러스(P), 플루오르(F), 아세닉(As) 중 선택되는 어느 하나인 반도체 소자의 제조방법.
- 제 5 항 또는 제 6 항에 있어서,상기 매립용 산화막을 형성하는 단계와 상기 도핑된 산화막을 형성하는 단계 사이에 확산 방지막을 형성하는 단계를 더욱 포함하는 반도체 소자의 제조방법.
- 제 7 항에 있어서,상기 확산 방지막은 산화막 또는 질소 함유 산화막으로 형성하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040088694A KR100562325B1 (ko) | 2004-11-03 | 2004-11-03 | 반도체 소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040088694A KR100562325B1 (ko) | 2004-11-03 | 2004-11-03 | 반도체 소자 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100562325B1 true KR100562325B1 (ko) | 2006-03-22 |
Family
ID=37179758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040088694A KR100562325B1 (ko) | 2004-11-03 | 2004-11-03 | 반도체 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100562325B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0172792B1 (ko) * | 1995-12-27 | 1999-03-30 | 김주용 | 반도체소자의 소자분리 영역의 제조방법 |
| KR19990075434A (ko) * | 1998-03-20 | 1999-10-15 | 로버트 에이치. 씨. 챠오 | 트렌치 제조 방법 |
| KR19990077977A (ko) * | 1998-03-20 | 1999-10-25 | 클라크 3세 존 엠. | 서브-마이크론깊이의디바이스공정용변형리세스ｌｏｃｏｓ분리공정 |
| KR20000033701A (ko) * | 1998-11-25 | 2000-06-15 | 윤종용 | 얕은 트랜치 아이소레이션(sti) 형성시 평탄화하는 공정을포함하는 반도체장치의 제조방법 |
| KR20040061128A (ko) * | 2002-12-30 | 2004-07-07 | 동부전자 주식회사 | 반도체 소자 제조방법 |
-
2004
- 2004-11-03 KR KR1020040088694A patent/KR100562325B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0172792B1 (ko) * | 1995-12-27 | 1999-03-30 | 김주용 | 반도체소자의 소자분리 영역의 제조방법 |
| KR19990075434A (ko) * | 1998-03-20 | 1999-10-15 | 로버트 에이치. 씨. 챠오 | 트렌치 제조 방법 |
| KR19990077977A (ko) * | 1998-03-20 | 1999-10-25 | 클라크 3세 존 엠. | 서브-마이크론깊이의디바이스공정용변형리세스ｌｏｃｏｓ분리공정 |
| KR20000033701A (ko) * | 1998-11-25 | 2000-06-15 | 윤종용 | 얕은 트랜치 아이소레이션(sti) 형성시 평탄화하는 공정을포함하는 반도체장치의 제조방법 |
| KR20040061128A (ko) * | 2002-12-30 | 2004-07-07 | 동부전자 주식회사 | 반도체 소자 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9337147B2 (en) | Semiconductor device and a method of manufacturing the same and designing the same | |
| KR100512939B1 (ko) | 트렌치 소자분리 방법 | |
| TWI763292B (zh) | 半導體組裝結構的製備方法 | |
| US6893937B1 (en) | Method for preventing borderless contact to well leakage | |
| KR100772554B1 (ko) | 비휘발성 메모리 소자의 소자 분리막 형성방법 | |
| KR100251280B1 (ko) | 샐로우 트랜치 아이솔레이션 방법 | |
| JP3645142B2 (ja) | 半導体ウエハの処理方法ならびに半導体装置の製造方法 | |
| JP2001298026A (ja) | 半導体装置及びその製造方法 | |
| KR100562325B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR20010036818A (ko) | 티형 트렌치 소자분리막 형성방법 | |
| KR0148602B1 (ko) | 반도체 장치의 소자 격리방법 | |
| KR100567878B1 (ko) | 반도체소자의 트렌치 소자분리막 형성 방법 | |
| KR100753121B1 (ko) | 트렌치 게이트를 이용한 트랜지스터 제조방법 | |
| JP2001284204A (ja) | 半導体装置及びその製造方法 | |
| US6991993B2 (en) | Method of fabricating trench isolation structure of a semiconductor device | |
| KR100613342B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100868655B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR20000033701A (ko) | 얕은 트랜치 아이소레이션(sti) 형성시 평탄화하는 공정을포함하는 반도체장치의 제조방법 | |
| KR100200747B1 (ko) | 반도체장치의 소자분리방법 | |
| KR100716664B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR101708292B1 (ko) | 반도체 장치 제조방법 | |
| KR20070001553A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20020054666A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20000004425A (ko) | 반도체 소자 분리 방법 | |
| JPH09213792A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120221 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |