DE60032051T2 - Verfahren zum Bilden einer mehrlagigen Zweifach-Polysilizum-Struktur - Google Patents

Verfahren zum Bilden einer mehrlagigen Zweifach-Polysilizum-Struktur Download PDF

Info

Publication number
DE60032051T2
DE60032051T2 DE60032051T DE60032051T DE60032051T2 DE 60032051 T2 DE60032051 T2 DE 60032051T2 DE 60032051 T DE60032051 T DE 60032051T DE 60032051 T DE60032051 T DE 60032051T DE 60032051 T2 DE60032051 T2 DE 60032051T2
Authority
DE
Germany
Prior art keywords
trench
polysilicon
insulating layer
forming
polysilicon material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60032051T
Other languages
English (en)
Other versions
DE60032051D1 (de
Inventor
Sailesh Allentown Chittipeddi
Michael J. Orefield Kelly
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agere Systems LLC
Original Assignee
Agere Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems LLC filed Critical Agere Systems LLC
Publication of DE60032051D1 publication Critical patent/DE60032051D1/de
Application granted granted Critical
Publication of DE60032051T2 publication Critical patent/DE60032051T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf integrierte Schaltungen und betrifft im Spezielleren ein Verfahren zum Bilden einer mehrlagigen Zweifach-Polysilizium-Halbleiterstruktur sowie Vorrichtungen und integrierte Schaltungen, die gemäß diesem Verfahren gebildet sind.
  • Hintergrund der Erfindung
  • Mehrlagige Strukturen mit zweifachen Schichten aus Polysilizium über Oxidschichten unterschiedlicher Dicke finden vielerlei Verwendung in integrierten Schaltungen. Derartige Strukturen sind insbesondere bei der Konstruktion von integrierten MOS-Schaltungen von Nutzen, die z.B. DRAM-Zellen (dynamische RAM-Zellen) und SRAM-Zellen (statische RAM-Zellen) beinhalten. Die Verfahren zum Herstellen von mehrlagigen Zweifach-Polysilizium-Strukturen erfordern derzeit zahlreiche und gelegentlich komplizierte Bearbeitungsschritte, die das Aufbringen und Entfernen von Implantationsbarrieren sowie das Aufbringen, Strukturieren und Ätzen von Polysilizium beinhalten.
  • Diese zahlreichen und sich gelegentlich wiederholenden Bearbeitungsschritte erhöhen die Fertigungszeit sowie die Kosten für die Herstellung von integrierten Schaltungen und Halbleitervorrichtungen. Ferner werden Fertigungstoleranzen zum Teil durch die Art und die Anzahl der Bearbeitungsschritte gesteuert. Daher führen weniger und einfachere Bearbeitungsschritte zu strengeren Herstellungstoleranzen und zu dichteren integrierten Schaltungen und Halbleitervorrichtungen.
  • In der Technik besteht somit ein Bedarf für ein Verfahren zum Bilden einer mehrlagigen Zweifach-Polysilizium-Struktur, bei dem die vorstehend beschriebenen Nachteile überwunden sind.
  • Kurzbeschreibung der Erfindung
  • Die vorliegende Erfindung ist auf ein Verfahren gerichtet, wie es in Anspruch 1 beansprucht ist, das die Bildung von Zweifach-Polysilizium-Strukturen vor der Bildung einer Ionenimplantationsbarrierenstruktur zulässt und das weniger Schritte benötigt, kostengünstiger ist und die Herstellung von kompakteren Halbleiterschaltungen und -vorrichtungen als bisherige Verfahren zulässt.
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung ist auf ein Verfahren zum Bilden einer mehrlagigen Zweifach-Polysilizium-Halbleiterstruktur gerichtet. Ein erster und ein zweiter Graben mit unterschiedlicher Tiefe werden in einer ersten Isolierschicht auf dem Substrat gebildet. Eine zweite Isolierschicht wird in dem ersten und dem zweiten Graben gebildet. Anschließend wird Polysiliziummaterial in dem ersten und dem zweiten Graben derart gebildet, dass das der erste und der zweite Graben im Wesentlichen mit dem Polysiliziummaterial gefüllt sind. Ein Teil des Polysiliziummaterials wird aus dem ersten und dem zweiten Graben entfernt, so dass die obere Oberfläche der ersten Isolierschicht und eine obere Oberfläche des Polysiliziummaterials nicht koplanar sind (d.h. nicht auf der selben Höhe sind). Es wird eine Implantationsbarriere auf dem Polysiliziummaterial in dem ersten und dem zweiten Graben gebildet und derart bearbeitet, dass eine obere Oberfläche der isolierenden Barriere im Wesentlichen koplanar mit der oberen Oberfläche der ersten Isolierschicht ist. Anschließend erfolgt eine Ionenimplantation, um LDD-Bereiche sowie Source- und Drainbereiche zu bilden.
  • Die vorliegende Erfindung ist ferner auch auf eine mehrlagige Halbleiterstruktur gerichtet, wie sie in Anspruch 16 beansprucht ist.
  • Weitere Ziele und Merkmale der vorliegenden Erfindung erschließen sich aus der nachfolgenden ausführlichen Beschreibung, die in Verbindung mit den Begleitzeichnungen erläutert wird. Es versteht sich jedoch, dass die Zeichnungen, die nicht maßstabsgetreu sind, lediglich dem Zweck der Erläuterung dienen und nicht als Definition der Grenzen der Erfindung zu verstehen sind; für letzteres wird auf die beigefügten Ansprüche verwiesen.
  • Kurzbeschreibung der Zeichnungen
  • In den Zeichnungen, die nicht maßstabsgetreu sind und lediglich der Erläuterung dienen und in denen gleiche Bezugszeichen in den mehreren Darstellungen gleichartige Elemente bezeichnen, zeigen:
  • 1 bis 4 eine mehrlagige Zweifach-Polysilizium-Struktur während aufeinander folgender Fertigungsstadien gemäß dem Verfahren der vorliegenden Erfindung;
  • 5 eine Darstellung der mehrlagigen Zweifach-Polysilizium-Struktur der 1 bis 4 bei entfernter erster Isolierschicht;
  • 6 eine Darstellung der Struktur der 5 mit Abstandshalter-Oxid; und
  • 7 bis 9 Darstellungen exemplarischer integrierter MOS-Schaltungen, die gemäß dem Verfahren der vorliegenden Erfindung ausgebildet sind.
  • Ausführliche Beschreibung der derzeit bevorzugten Ausführungsbeispiele
  • Unter ausführlicher Bezugnahme auf die Zeichnungen stellen die 1 bis 4 eine mehrlagige Zweifach-Polysilizium-Struktur 50 auf, die gemäß der vorliegenden Erfindung ausgebildet ist. Die in 1 dargestellte Struktur 50 beinhaltet eine auf einem Substrat 10 ausgebildete erste Isolierschicht 12 mit einer oberen Oberfläche 18. Bei der ersten Isolierschicht 12 handelt es sich vorzugsweise um Siliziumdioxid, obwohl auch andere bekannte isolierende Halbleitermaterialien verwendet werden können. Bei dem Substrat 10 kann es sich um Silizium, Galliumarsenid, Germanium oder andere Halbleitermaterialien handeln, die zur Verwendung als Substrat geeignet sind. Ein erster Graben 14 und ein zweiter Graben 18 werden in der ersten Isolierschicht 12 durch Strukturieren und Ätzen der Grabenbereiche unter Verwendung bekannter Techniken gebildet. In der Darstellung ist der erste Graben 14 gebildet durch: 1) Aufbringen einer Schicht aus Resist-Material auf die obere Oberfläche 18 der ersten Isolierschicht 12; 2) Aussetzen des Resist-Materials gegenüber einer Energiequelle, die durch eine in dem Resist-Material gebildete Strukturmaske hindurchgeht; 3) Entfernen von Resist-Berei chen zum Bilden einer Struktur in dem Resist; 4) Ätzen des Grabens 14; und 5) Entfernen des verbliebenen Resist-Materials. Bei dem bevorzugten Ausführungsbeispiel wird der erste Graben 14 auf eine Tiefe geätzt, die in etwa gleich der Dicke der ersten Isolierschicht 12 ist, um dadurch eine obere Oberfläche 34 des Substrats 10 freizulegen.
  • Der zweite Graben 16 wird vorzugsweise nach der Bildung des ersten Grabens 14 in nahezu der gleichen Weise gebildet. Der zweite Graben 16 hat eine Tiefe, die geringer ist als die Tiefe des ersten Grabens 14, und eine obere Oberfläche 32, die (in der Zeichnung) oberhalb von der oberen Oberfläche 34 des Substrats 10 angeordnet ist. Die Tiefe des zweiten Grabens 16 (oder die Dicke der unter dem zweiten Graben 16 verbleibenden ersten Isolierschicht 12) ist abhängig von den gewünschten Eigenschaften der hergestellten integrierten Schaltung oder Vorrichtung.
  • Wie in 1 dargestellt ist, wird in jedem Graben 14, 16 eine zweite Isolierschicht 8 gebildet. Bei der zweiten Isolierschicht 8 handelt es sich vorzugsweise um Siliziumdioxid, wobei die zweite Isolierschicht 8 gleichzeitigen in den Gräben 14, 16 gebildet werden kann. In dem ersten Graben 14 liegt die zweite Isolierschicht 8 direkt auf der Oberseite des Substrats 1, d.h. auf der oberen Oberfläche 34 auf.
  • Unter Bezugnahme als nächstes auf 2 wird dann Polysilizium 20 in den ersten und zweiten Gräben 14, 16 aufgebracht, so dass die ersten und zweiten Gräben 14, 16 im Wesentlichen mit Polysilizium 20 gefüllt sind und eine obere Oberfläche 22 des Polysiliziums 20 in etwa auf der selben Höhe wie die obere Oberfläche 18 der ersten Isolierschicht 12 angeordnet ist (d.h. diese Oberflächen sind im Wesentlichen koplanar). Zum Schaffen einer im Wesentlichen koplanaren Relation zwischen der oberen Oberfläche 18 der Isolierschicht und der oberen Oberfläche 22 des Polysiliziums wird die Struktur 50 einem Poliervorgang unterzogen, wie z.B. einem chemisch-mechanischen Poliervorgang (CMP). Das Polysilizium 20 kann entweder nur Polysilizium (d.h. in einer einzigen Lage) aufweisen oder alternativ hierzu Polysilizium, Silizid und/oder Oxidmaterialien (d.h. in mehreren Lagen) aufweisen.
  • Ein Teil des in die Gräben 14, 16 eingebrachten Polysiliziums 20 wird dann entfernt, so dass die obere Oberfläche 22 des Polysiliziums 20 nicht mehr koplanar mit der oberen Oberfläche 18 der ersten Isolierschicht 12 ist. Dadurch entsteht eine Lücke 30 in dem ersten und dem zweiten Graben 14, 16 oberhalb des Polysiliziums 20, wie dies in 3 dargestellt ist. Dies wird vorzugsweise durch einen anisotropen Ätzvorgang erzielt. Die Menge an Polysilizium 20, die durch das anisotrope Ätzen entfernt wird, variiert in Abhängigkeit von der Art der integrierten Schaltung oder Vorrichtung, die letztendlich aus der mehrlagigen Struktur 50 hergestellt wird. Die Distanz zwischen den oberen Oberflächen 18, 22 sollte jedoch ausreichend sein, um das Aufbringen einer Ionenimplantationsbarriere 40 (4) zu ermöglichen, die die das Eindringen von Ionen in das Polysilizium 20 während der nachfolgenden Bearbeitung der Struktur 50 verhindert.
  • Die Ionenimplantationsbarriere 40 wird vorzugsweise flächig (d.h. in beiden Gräben gleichzeitig) in den Gräben 14, 16 aufgebracht, bis eine obere Oberfläche 42 der Barriere 40 in etwa auf der selben Höhe wie die obere Oberfläche 18 der ersten Isolierschicht 12 angeordnet ist. Die Ionenimplantationsbarriere 40 kann jedes beliebige Material aufweisen, das kein Eindringen von implantierten Ionen in das Polysilizium 20 zulässt. Als typische Materialien, die für die Implantationsbarriere 40 verwendet werden, sind als nicht einschränkende Beispiele Siliziumnitrid, Tantalnitrid, Titannitrid, Wolframnitrid und Zirkoniumnitrid zu nennen. Die Ionenimplantationsbarriere 40 wird anschließend derart bearbeitet, dass ihre obere Oberfläche 42 im Wesentlichen koplanar mit der oberen Oberfläche 18 der ersten Isolierschicht 12 (4) ist. Dies wird z.B. durch eine herkömmliche chemisch-mechanische Poliertechnik (CMP) oder eine andere bekannte Einebnungstechnik erzielt. Auf diese Weise wird eine selbstausgerichtete Struktur für die Ionenimplantation gebildet.
  • Es wird dann eine Ionenimplantation durchgeführt, um einen leicht dotierten Diffusionsbereich (LDD) 44 zu erzeugen, wie er in 4 dargestellt ist, und anschließend wird die Struktur 50 einer Wärmebehandlung unterzogen. Danach lässt man ein Abstandshalter-Oxid 90 (siehe z.B. 6) über dem Polysilizium-Gate 60 (das im Folgenden noch ausführlich beschrieben wird) aufwachsen, und dann erfolgen Source- und Drain-Implantationen, um Source- und Drain-Bereiche 46 zu schaffen, wie dies in 4 dargestellt ist. Das Abstandshalter-Oxid 90 wird dann entfernt, und die Struktur 50 kann einer Wärmebehandlung unterzogen werden. Die Auswahl der Ionen und ihrer zugehörigen Implantationsenergien werden durch die gewünschten elektrischen Eigenschaften der resultierenden Vorrichtung oder integrierten Schaltung bestimmt. Es ist darauf hinzuweisen, dass die Ionenimplantation gemäß standardmäßiger Bearbeitungstechniken ausgeführt wird (z.B. mittels einer Maske aus fotobeständigem Material, das zum Freilegen der gewünschten Implantierbereiche strukturiert worden ist). Anschließend werden elektrische Verbindungen (nicht gezeigt) in herkömmlicher Weise mit dem Polysilizium-Gate 60 und mit den Source- und Drain-Bereichen 46 hergestellt, um eine Anzahl verschiedener Vorrichtungen zu bilden (z.B. Transistoren, Widerstände, Dioden, Kondensatoren usw).
  • Alternativ hierzu kann in der in 5 und 6 dargestellten Weise die erste Isolierschicht 12 von der Polysiliziumstruktur 50 entfernt werden, und LDD-Bereiche 44 können in der vorstehend beschriebenen Weise gebildet werden. Anschließend kann Abstandshalter-Oxid 90 gebildet, niedergeschlagen, durch Aufwachsen oder anderweitig gebildet über der Struktur 50 vorgesehen werden, wobei das Oxid als Maske für den LDD-Bereich 44 wirkt. Unter Verwendung bekannter Verfahren und Techniken können dann Source- und Drain-Bereiche 46 geschaffen werden.
  • Das Polysilizium 20 in dem ersten Graben 14 kann ein Polysilizium-Gate 60 (4) eines Metalloxid-Halbleiter-(MOS-)Transistors aufweisen. Die Dicke des Gate 60 wird durch die gewünschten Eigenschaften der Struktur bestimmt. Die Aufgabe des Polysiliziums 20 in dem zweiten Graben 16 variiert je nach Anwendung, wie dies im Folgenden beschrieben wird. Zum Beispiel macht der hohe spezifische Widerstand von undotiertem Polysilizium dieses besonders gut geeignet zur Schaffung von hochwertigen Widerständen in statischen Speichern.
  • Die Isolierschicht 8 in dem ersten und dem zweiten Graben 14, 16 kann bei einem herkömmlichen MOS-Transistor die Gate-Oxidschicht bilden. Die Dicke der Isolierschicht 8 wird durch die gewünschten Eigenschaften der Struktur bestimmt.
  • Die spezielle dargestellte Struktur 50, wie sie in 4 gezeigt ist, beinhaltet zwei MOS-Transistoren 70, 80, die mit den ersten Gräben 14 ausgefluchtet sind. Ferner kann das in dem zweiten Graben 16 gebildete Polysilizium 20 zum Schaffen eines separaten Bauteils 90 verwendet werden, bei dem es sich in nicht ausschließlicher Weise z.B. um einen Kondensator, einen Widerstand oder einen Transistor handeln kann, oder zur Schaffung einer Zwischenverbindung mit einem Gate-Oxid, das durch die Isolierschichten 8 und 12 gebildet ist und dicker ist als die Dicke bei den in dem ersten Graben 14 ausgebildeten Transistorvorrichtungen 70, 80.
  • Es ist wünschenswert, das Eindringen von Ionen in das Polysilizium-Gate 60 zu verhindern. Anschließend wird Polysiliziummaterial in die Gräben 14, 16 eingebracht, und es wird eine weitere Implantationsbarriere über dem Polysiliziummaterial gebildet, um das Eindringen von Ionen in das Polysilizium während des Implantiervorgangs der LDD-, Source- und Drain-Bereiche 46 zu verhindern.
  • Die vorliegende Erfindung sorgt für eine starke Vereinfachung des eingangs beschriebenen Verfahrens und reduziert die Komplexität sowie die Kosten für die Herstellung von mehrlagigen Zweifach-Polysilizium-Strukturen. Gemäß der vorliegenden Erfindung wird das Polysilizium-Gate 60 (d.h. das Polysiliziummaterial 20 in den Gräben 14, 16) gebildet, bevor die Bildung einer Implantationsbarriere erfolgt. Auf diese Weise werden das Gate und die Barriere in aufeinander folgenden, sich nicht wiederholenden Schritten gebildet. Die LDD-Bereiche 44 und die Source- und Drain-Bereiche 46 können gebildet werden, ohne dass eine oder mehrere Implantationsbarrieren hinzugefügt oder entfernt werden müssen.
  • Die 7 bis 9 veranschaulichen Vorrichtungen, die unter Verwendung des Verfahrens der vorliegenden Erfindung gebildet werden können. Für den Fachmann ist offensichtlich, dass die in den 7 bis 9 dargestellten Vorrichtungen lediglich als erläuternde Beispiele dienen und nicht einschränkend zu verstehen sind und dass viele andere Vorrichtungen aufgrund der vorliegenden Erfindung ins Auge gefasst werden können. Bei der in 7 dargestellten Vorrichtung handelt es sich um eine SRAM-Zelle 100 mit Widerständen 102, die unter Verwendung des zweiten Grabens 16 gebildet sind, sowie mit Transistoren 104, die unter Verwendet der ersten Gräben 14 gebildet sind.
  • Bei der in 8 dargestellten Vorrichtung handelt es sich um eine alternative SRAM-Zelle 100 mit vier Transistoren 104, die unter Verwendung sowohl der ersten als auch der zweiten Gräben zur Schaffung von Zwischenverbindungen 14, 16 gebildet sind. Wie allgemein bekannt ist, können nachfolgende Metallschichten ausgebildet werden, um die Transistoren 104 miteinander verbinden.
  • Die in 9 dargestellte Vorrichtung ist eine DRAM-Zelle 200 mit einem Kondensator 202, der unter Verwendung des zweiten Grabens 16 gebildet ist, und mit einem Transistor 204, der unter Verwendung der ersten Gräben 14 gebildet ist. Nachfolgende Metallschichten können in allgemein bekannter Weise ausgebildet werden, um den Kondensator 202 und den Transistor 204 miteinander zu verbinden.

Claims (18)

  1. Verfahren zum Bilden einer mehrlagigen Halbleiterstruktur, die ein Substrat (10) mit einer darauf angeordneten ersten Isolierschicht (12) aufweist, wobei die erste Isolierschicht (12) eine obere Oberfläche (18) hat, wobei das Verfahren folgende Schritte aufweist: (a) Bilden eines ersten Grabens (14) und eines zweiten Grabens (16) unterschiedlicher Tiefe in der ersten Isolierschicht (12); (b) Bilden einer zweiten Isolierschicht (8) in dem ersten (14) und dem zweiten (16) Graben; (c) Bilden von Polysiliziummaterial (20) in dem ersten (14) und dem zweiten Graben in einer derartigen Weise, dass der erste (14) und der zweite (16) Graben im Wesentlichen mit Polysiliziummaterial (20) gefüllt sind; (d) Entfernen eines Teils des Polysiliziummaterials (20) aus dem ersten (14) und dem zweiten (16) Graben, so dass die obere Oberfläche (18) der ersten Isolierschicht (12) nicht koplanar mit einer oberen Oberfläche (22) des Polysiliziummaterials (20) ist, das in jedem von dem ersten (14) und dem zweiten (16) Graben verbleibt; (e) Bilden einer Implantationsbarriere (40) in dem ersten (14) und dem zweiten (16) Graben; und (f) Bearbeiten der Implantationsbarriere (40) in dem ersten (14) und dem zweiten (16) Graben derart, dass eine obere Oberfläche (42) von dieser im Wesentlichen koplanar mit der oberen Oberfläche (18) der ersten Isolierschicht (12) ist.
  2. Verfahren nach Anspruch 1, wobei der Schritt (d) das anisotrope Ätzen des Polysiliziummaterials (20) beinhaltet.
  3. Verfahren nach Anspruch 1 oder 2, wobei der Schritt (f) das Polieren der oberen Oberfläche der Implantationsbarriere (40) beinhaltet.
  4. Verfahren nach einem der vorausgehenden Ansprüche, wobei der Schritt (e) das Aufbringen von Nitrid auf das Polysiliziummaterial (20) in dem ersten (14) und dem zweiten (16) Graben beinhaltet, wobei es sich bei dem Nitrid um Titannitrid, Siliziumnitrid, Tantalnitrid, Wolframnitrid oder Zirkoniumnitrid handelt.
  5. Verfahren nach einem der vorausgehenden Ansprüche, wobei der Schritt (a) zuerst das Bilden eines ersten Grabens (14) und dann das Bilden eines zweiten Grabens (16) beinhaltet, der weniger tief als der erste Graben ist.
  6. Verfahren nach einem der vorausgehenden Ansprüche, das den weiteren Schritt aufweist, in dem Ionen implantiert werden, um einen LDD-Bereich (44) in dem Substrat (10) zu bilden, wobei die Implantationsbarriere (40) das Eindringen von Implantationsionen in das Polysiliziummaterial (20) verhindert.
  7. Verfahren nach Anspruch 6, das den weiteren Schritt aufweist, in dem Ionen implantiert werden, um einen Source- und Drainbereich (46) in dem Substrat zu bilden, wobei die Implantationsbarriere (40) das Eindringen von Implantationsionen in das Polysiliziummaterial (20) verhindert.
  8. Verfahren nach Anspruch 7, das den weiteren Schritt aufweist, in dem eine Wärmebehandlung der mehrlagigen Struktur erfolgt.
  9. Verfahren nach einem der vorausgehenden Ansprüche, wobei der Schritt (c) das Bilden von Polysilizium (20) in dem ersten Graben (14) zum Bilden einer ersten Struktur sowie das Bilden von Polysilizium (20) in dem zweiten Graben (16) zum Bilden einer zweiten Struktur beinhaltet.
  10. Verfahren nach Anspruch 9, bei dem weiterhin zwei erste Strukturen und zwei zweite Strukturen gebildet werden.
  11. Verfahren nach Anspruch 10, das den weiteren Schritt aufweist, in dem die beiden ersten Strukturen und die beiden zweiten Strukturen entweder zur Bildung einer SRAM-Zelle oder zur Bildung einer DRAM-Zelle miteinander verbunden werden.
  12. Verfahren nach Anspruch 1, wobei der Schritt (c) das Bilden einer einzigen Schicht aus Polysiliziummaterial in dem ersten und dem zweiten Graben beinhaltet, so dass der erste und der zweite Graben im Wesentlichen mit der einzigen Polysiliziummaterialschicht gefüllt sind.
  13. Verfahren nach Anspruch 1, wobei der Schritt (c) das Bilden von mehrlagigem Polysiliziummaterial in dem ersten und dem zweiten Graben beinhaltet, so dass der erste und der zweite Graben im Wesentlichen mit dem mehrlagigen Polysiliziummaterial gefüllt sind.
  14. Verfahren nach Anspruch 1, das ferner folgende Schritte aufweist: Entfernen der ersten Isolierschicht; und Implantieren von Ionen zum Bilden eines LDD-Bereichs in dem Substrat, wobei die Implantationsbarriere das Eindringen von Implantationsionen in das Polysiliziummaterial verhindert.
  15. Verfahren nach Anspruch 14, das ferner folgende Schritte aufweist; Bilden von Abstandshalter-Oxid (90) auf der Halbleiterstruktur; und Implantieren von Ionen zum Bilden eines Source- und Drainbereichs in dem Substrat, wobei die Implantationsbarriere das Eindringen von Implantationsionen in das Polysiliziummaterial verhindert.
  16. Mehrlagige Halbleiterstruktur, die Folgendes aufweist: ein Substrat (10); eine erste Isolierschicht (12), die auf dem Substrat (10) angeordnet ist und in der ein erster (14) und ein zweiter (16) Graben unterschiedlicher Tiefe gebildet sind; eine zweite Isolierschicht (8), die in dem ersten und dem zweiten Graben angeordnet ist; eine Polysiliziumschicht (20), die in dem ersten (14) und dem zweiten (16) Graben in einer über der zweiten Isolierschicht (8) liegenden Beziehung angeordnet ist, wobei die Polysiliziumschicht (20) eine obere Oberfläche (22) aufweist, die nicht koplanar mit sowie niedriger als eine obere Oberfläche (18) der ersten Isolierschicht (12) ist; und eine Implantationsbarriere (40), die in dem ersten (14) und dem zweiten (16) Graben in einer über der Polysiliziumschicht (20) liegenden Beziehung angeordnet ist.
  17. Mehrlagige Halbleiterstruktur nach Anspruch 16, wobei die Struktur eine integrierte Schaltung ist.
  18. Mehrlagige Halbleiterstruktur nach Anspruch 17, wobei die integrierte Schaltung eine DRAM-Zelle oder eine SRAM-Zelle ist oder einen Widerstand und einen Transistor beinhaltet.
DE60032051T 1999-04-22 2000-04-18 Verfahren zum Bilden einer mehrlagigen Zweifach-Polysilizum-Struktur Expired - Lifetime DE60032051T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/298,068 US6191017B1 (en) 1999-04-22 1999-04-22 Method of forming a multi-layered dual-polysilicon structure
US298068 1999-04-22

Publications (2)

Publication Number Publication Date
DE60032051D1 DE60032051D1 (de) 2007-01-11
DE60032051T2 true DE60032051T2 (de) 2007-06-21

Family

ID=23148874

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60032051T Expired - Lifetime DE60032051T2 (de) 1999-04-22 2000-04-18 Verfahren zum Bilden einer mehrlagigen Zweifach-Polysilizum-Struktur

Country Status (7)

Country Link
US (1) US6191017B1 (de)
EP (1) EP1047127B8 (de)
JP (1) JP4038530B2 (de)
KR (1) KR100697963B1 (de)
DE (1) DE60032051T2 (de)
SG (1) SG87100A1 (de)
TW (1) TW472360B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3107024B2 (ja) * 1997-12-09 2000-11-06 日本電気株式会社 薄膜トランジスタの製造方法
JP6475987B2 (ja) 2011-11-23 2019-02-27 リブスメド インコーポレーテッド 手術用インストルメント
KR101584766B1 (ko) 2014-04-24 2016-01-12 주식회사 리브스메드 수술용 인스트루먼트
JP6847831B2 (ja) 2014-10-02 2021-03-24 リブスメド インコーポレーテッド 手術用インストルメント
KR102153407B1 (ko) 2015-02-17 2020-09-08 주식회사 리브스메드 수술용 인스트루먼트
US11896336B2 (en) 2015-02-17 2024-02-13 Livsmed Inc. Instrument for surgery
US11344381B2 (en) 2015-02-17 2022-05-31 Livsmed Inc. Instrument for surgery
KR102191482B1 (ko) 2017-11-14 2020-12-15 주식회사 리브스메드 수술용 인스트루먼트의 롤 조인트 부재

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3203845B2 (ja) * 1992-12-22 2001-08-27 ソニー株式会社 ゲート電極の形成方法
US5952695A (en) * 1997-03-05 1999-09-14 International Business Machines Corporation Silicon-on-insulator and CMOS-on-SOI double film structures
US5926700A (en) * 1997-05-02 1999-07-20 Advanced Micro Devices, Inc. Semiconductor fabrication having multi-level transistors and high density interconnect therebetween
JPH1167927A (ja) * 1997-06-09 1999-03-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5814547A (en) * 1997-10-06 1998-09-29 Industrial Technology Research Institute Forming different depth trenches simultaneously by microloading effect
JPH11195704A (ja) * 1998-01-05 1999-07-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6271555B1 (en) * 1998-03-31 2001-08-07 International Business Machines Corporation Borderless wordline for DRAM cell
US6080625A (en) * 1998-08-26 2000-06-27 Lucent Technologies Inc. Method for making dual-polysilicon structures in integrated circuits
US6117732A (en) * 1998-11-17 2000-09-12 Taiwan Semiconductor Manufacturing Co. Use of a metal contact structure to increase control gate coupling capacitance for a single polysilicon non-volatile memory cell
US6083845A (en) * 1999-02-23 2000-07-04 United Microelectronics Corp. Etching method

Also Published As

Publication number Publication date
EP1047127B8 (de) 2007-02-28
JP4038530B2 (ja) 2008-01-30
SG87100A1 (en) 2002-03-19
US6191017B1 (en) 2001-02-20
EP1047127A2 (de) 2000-10-25
KR100697963B1 (ko) 2007-03-23
DE60032051D1 (de) 2007-01-11
TW472360B (en) 2002-01-11
EP1047127A3 (de) 2004-08-25
EP1047127B1 (de) 2006-11-29
JP2000315689A (ja) 2000-11-14
KR20000071783A (ko) 2000-11-25

Similar Documents

Publication Publication Date Title
DE69329376T2 (de) Verfahren zur Herstellung einer SOI-Transistor-DRAM
DE3485880T2 (de) Verfahren zur herstellung von halbleiteranordnungen.
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE19837395C2 (de) Verfahren zur Herstellung eines eine strukturierte Isolationsschicht enthaltenden Halbleiterbauelements
DE4235534A1 (de) Verfahren zum isolieren von fets
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE102020101247B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE3910033A1 (de) Halbleiterspeicher und verfahren zu dessen herstellung
DE19520958C2 (de) Halbleitervorrichtung mit Wannenbereichen und Verfahren zur Herstellung der Halbleitervorrichtung
DE69133395T2 (de) Verfahren zur Herstellung einer Speicherzelle für eine integrierte Halbleiterschaltung
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE69033900T2 (de) Halbleiteranordnung und Verfahren zu seiner Herstellung
DE60034265T2 (de) Halbleiterbauelement mit SOI-Struktur und dessen Herstellungsverfahren
DE69738558T2 (de) Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten
DE102020116563A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE19638793C2 (de) Verfahren zum Herstellen von MOS-Transistoren
DE60032051T2 (de) Verfahren zum Bilden einer mehrlagigen Zweifach-Polysilizum-Struktur
DE69106944T2 (de) Hochintegrierte EPROM-Zelle mit gestapeltem und geteiltem Gate mit vor Kurzschlüssen und Unterbrechungen geschützter Bitleitung.
DE10246682A1 (de) Halbleiter-Vorrichtung
DE3842749A1 (de) Verfahren zum herstellen einer integrierten schaltung
DE3927176C2 (de)
DE10233195A1 (de) Halbleitervorrichtung mit Grabenisolierung und Verfahren zu deren Herstellung
DE10200678B4 (de) Verfahren zum Bearbeiten eines Substrats zum Ausbilden einer Struktur
DE10241397B4 (de) Verfahren zur Herstellung eines Halbleiterelements mit T-förmiger Gate-Struktur mit Seitenwandabstandselementen, die in-situ hergestellt sind
DE10242145B4 (de) Halbleiterbauelement mit lokaler Zwischenverbindungsschicht und Herstellungsverfahren

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: AGERE SYSTEMS, INC., BERKELEY HEIGHTS, N.J., US

8364 No opposition during term of opposition