DE69935495T2 - Herstellungsverfahren für vergrabene Kanäle und Hohlräume in Halbleiterscheiben - Google Patents
Herstellungsverfahren für vergrabene Kanäle und Hohlräume in Halbleiterscheiben Download PDFInfo
- Publication number
- DE69935495T2 DE69935495T2 DE69935495T DE69935495T DE69935495T2 DE 69935495 T2 DE69935495 T2 DE 69935495T2 DE 69935495 T DE69935495 T DE 69935495T DE 69935495 T DE69935495 T DE 69935495T DE 69935495 T2 DE69935495 T2 DE 69935495T2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- monocrystalline
- etching
- forming
- protective structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00047—Cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01L—CHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
- B01L3/00—Containers or dishes for laboratory use, e.g. laboratory glassware; Droppers
- B01L3/50—Containers for the purpose of retaining a material to be analysed, e.g. test tubes
- B01L3/502—Containers for the purpose of retaining a material to be analysed, e.g. test tubes with fluid transport, e.g. in multi-compartment structures
- B01L3/5027—Containers for the purpose of retaining a material to be analysed, e.g. test tubes with fluid transport, e.g. in multi-compartment structures by integrated microfluidic structures, i.e. dimensions of channels and chambers are such that surface tension forces are important, e.g. lab-on-a-chip
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/03—Static structures
- B81B2203/0315—Cavities
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2203/00—Basic microelectromechanical structures
- B81B2203/03—Static structures
- B81B2203/0323—Grooves
- B81B2203/0338—Channels
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
- B81C2201/0176—Chemical vapour Deposition
- B81C2201/0177—Epitaxy, i.e. homo-epitaxy, hetero-epitaxy, GaAs-epitaxy
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Pressure Sensors (AREA)
- Element Separation (AREA)
- Weting (AREA)
Description
- Die Erfindung betrifft ein Verfahren zum Herstellen vergrabener Kanäle und Hohlräume in Halbleiterscheiben.
- Bekanntlich erfordern viele Anwendungen Kanäle oder Hohlräume innerhalb eines Siliziumsubstrats, etwa zur Ausbildung abgefederter Massen von Mikroaktuatoren und/oder Sensoren verschiedener Art wie etwa Geschwindigkeits-, Beschleunigungs- und Drucksensoren, oder zur Isolation von elektronischen Komponenten.
- Derzeit können vergrabene Hohlräume grundsätzlich über verschiedene Wege hergestellt werden. Gemäß einer ersten Lösung, die in
1 gezeigt ist, werden zwei monokristalline Siliziumscheiben1 , die in geeigneter Weise ausgehoben sind, so dass jede von diesen einen Halbhohlraum darstellt, gegeneinander über eine Haftvermittlungsschicht (z. B. Siliziumoxid2 ) gebondet, so dass die beiden Halbhohlräume einen vergrabenen Hohlraum3 ausbilden. - Gemäß einer zweiten Lösung, die in
2 gezeigt ist, wird eine Scheibe1 aus monokristallinem Silizium, die in geeigneter Weise ausgehoben ist, um einen endgültigen Hohlraum4 bereitzustellen, auf eine Glasschicht5 gebondet (anodischer Bondprozess). - Derartige Lösungen sind kostenträchtig, höchst kritisch, weisen eine geringe Produktivität auf und sind nicht gänzlich mit herkömmlichen Technologiestadien, die in die Herstellung mikroelektronischer Komponenten eingebunden sind, kompatibel. Zusätzlich ist es bei der Lösung von
2 nicht immer möglich, einen integrierten Schaltkreis auszubilden. -
EP 0 890 998 lehrt eine weitere Lösung einschließlich eines Ausbildens eines vergrabenen Opfergebiets auf einem Substrat, epitaktisches Aufwachsen einer Halbleitermaterialschicht mit einem polykristallinen Siliziumbereich über dem vergrabenen Opfergebiet sowie eines monokristallinen Gebiets anderswo, Ausbilden von Öffnungen in dem Substrat bis zum vergrabenen Opfergebiet und Entfernen des vergrabenen Opfergebiets durch die Öffnungen zur Ausbildung eines vergrabenen Hohlraums. - Eine weitere Lösung ist aus US-A-4 993 143 bekannt, worin mit Hilfe einer Maske eine Mulde in einer Scheibe ausgebildet wird. Eine Oxidschicht wird auf den Seitenwänden der Mulde ausgebildet. In einem weiteren Ätzschritt wird mittels der Mulde ein Hohlraum ausgebildet, der dann überwachsen werden kann, um einen vergrabenen Hohlraum anzugeben.
- Das Ziel dieser Erfindung liegt somit darin, ein Verfahren anzugeben, das die Nachteile bekannter Lösungen beseitigt.
- Erfindungsgemäß wird ein Verfahren zum Herstellen vergrabener Hohlräume in Halbleitermaterialscheiben als auch eine Halbleitermaterialscheibe gemäß der Definition in den jeweiligen Patentansprüchen 1 und 12 angegeben.
- Dem Verständnis der Erfindung dienend wird nun eine bevorzugte Ausführungsform als nicht beschränkendes Beispiel mit Bezug auf die begleitenden Abbildungen beschrieben, wobei:
-
1 eine Querschnittsansicht einer gemäß einer bekannten Lösung hergestellten Halbleitermaterialscheibe zeigt; -
2 einen Querschnitt einer weiteren bekannten Lösung zeigt; -
3 bis11 Querschnittsansichten einer Halbleitermaterialscheibe während aufeinander folgender Herstellungsschritte gemäß der Erfindung zeigen; und -
12 die mit dem erfindungsgemäßen Herstellungsverfahren erzielte Scheibe auf reduzierter Skala zeigt. -
3 zeigt eine Scheibe10 aus monokristallinem Silizium, die aus einem Substrat11 mit einer Oberfläche12 gebildet ist. Auf der Oberfläche12 ist ein Ätzungsunterstützungsgebiet13 ausgebildet mit einer Dicke von vorzugsweise zwischen 450 und 1000 nm. Das Ätzungsunterstützungsgebiet13 wird beispielsweise durch chemische Gasphasenabscheidung (CVD) einer polykristallinen Siliziumschicht und nachfolgende Gestaltung der polykristallinen Siliziumschicht mit Hilfe einer Fotolackmaske erzielt. Das Ät zungsunterstützungsgebiet13 dient der Änderung der Form der gewünschten Hohlräume oder Kanäle, wie nachfolgend erläutert wird. - Nachfolgend wird eine thermische Oxidation ausgeführt (
4 ); eine erste Padschicht15 aus Siliziumoxid wird dann auf das Ätzungsunterstützungsgebiet13 und auf die Oberfläche12 der Scheibe10 gewachsen, wobei Letztere nicht von dem Ätzungsunterstützungsgebiet13 bedeckt ist. Die erste Padschicht15 weist beispielsweise eine Dicke zwischen 20 und 100 nm auf. Danach werden eine erste Ätzungsabschirmungsschicht16 aus Siliziumnitrid mit einer Dicke von z. B. zwischen 90 und 200 nm und dann eine Keimschicht17 aus polykristallinem Silizium mit einer Dicke zwischen 1 und 2 μm abgeschieden. Die Keimschicht17 wird vorzugsweise mittels CVD abgeschieden. Dann erfolgt eine thermische Oxidation, wodurch eine zweite Padschicht18 aus Siliziumoxid mit einer Dicke von z. B. zwischen 20 und 60 nm auf der Keimschicht17 abgeschieden wird; und daraufhin wird eine zweite Ätzabschirmungsschicht19 aus Siliziumnitrid mit einer Dicke von etwa zwischen 90 und 200 nm abgeschieden. Auf diese Weise wird die Zwischenstruktur von4 erzielt, welche einen Schichtstapel16 -19 darstellt. - Eine Fotolackmaske
20 wird sodann ausgebildet (5 ), und bedeckt die gesamte Scheibe10 , ausgenommen eines Fensters21 oberhalb des Ätzungsunterstützungsgebiets13 . Unter Zuhilfenahme der Fotolackmaske20 werden die zweite Ätzabschirmungsschicht19 , die zweite Padschicht18 , die Keimschicht17 und die erste Ätzabschirmschicht16 aufeinander folgend trocken und nass geätzt. Die Ätzung endet automatisch auf der ersten Padschicht15 . Am Ende der Ätzung erstreckt sich ein Loch22 durch den Schichtstapel16 -19 hinunter zur ersten Padschicht15 . In vorteilhafter Weise liegt die Breite des Lochs22 zwischen 1 und 5 μm und dessen Länge und Form (in der Richtung senkrecht zur Zeichenebene) werden von der Länge und Form des Ätzungsunterstützungsgebiets13 und schlussendlich von den gewünschten Eigenschaften des herzustellenden Hohlraums bestimmt. - Nachfolgend (
6 ) wird die Fotolackmaske20 entfernt und die freigelegte Oberfläche der Keimschicht17 , die dem Loch22 gegenüberliegt wird thermisch oxidiert und bildet einen Oxidbereich24 mit einer Dicke zwischen etwa 20 und 100 nm aus und schließt, ohne Auflösung der Kontinuität, an die zweite Padschicht18 an. - Dann wird eine dritte Ätzabschirmschicht
25 aus Siliziumnitrid abgeschieden und diese weist eine Dicke von vorzugsweise zwischen 90 und 200 nm auf (7 ) und bedeckt die Wände und die Unterseite des Lochs22 vollständig. Die dritte Ätzabschirmungsschicht25 wird dann anisotrop geätzt und in den horizontalen Bereichen auf der zweiten Ätzabschirmschicht19 sowie auf der Unterseite des Lochs22 entfernt. Ein Abdeckungsgebiet25' verbleibt auf den lateralen Wänden des Lochs (nun mit22' gekennzeichnet) und schließt ohne Unterbrechung der Kontinuität an die ersten und zweiten Ätzabschirmschichten16 ,19 , die ebenso aus Siliziumnitrid bestehen, an, und bildet mit Letzteren eine Schutzstruktur26 aus, die die zweite Keimschicht17 vollständig umgibt (8 ). - Als nächstes wird der freiliegende Bereich der ersten Padschicht
15 unterhalb des Lochs22' zeitlich gesteuert trocken- oder nassgeätzt, wodurch das Ätzungsunterstützungsgebiet13 freigelegt wird. Somit wird die in8 gezeigte Zwischenstruktur erzielt. - Dann wird das Substrat
11 in zeitlich gesteuerter Weise unter Verwendung von Tetramethylammoniumhydroxid (TMAH) mit der Formel (CH3)4NOH geätzt (9 ). Die Form der Ätzung wird sowohl von dem Vorhandensein des Ätzungsunterstützungsgebiets13 als auch der Ätzausrichtung bestimmt. Da das Ätzungsunterstützungsgebiet13 aus polykristallinem Silizium besteht, wird dieses bevorzugt in Bezug auf das Substrat11 entfernt, das aus monokristallinem Silizium aufgebaut ist, und bestimmt das Ätzausmaß parallel zur Oberfläche12 . Weist die Oberfläche12 der Scheibe andererseits bei der Struktur von9 die Ausrichtung <100> auf, so ist die schräge Ätzgeschwindigkeit entsprechend der <111> Ausrichtung erheblich niedriger als die Ätzgeschwindigkeit entsprechend der <100> Ausrichtung (V<111> << V<100>) und das monokristalline Silizium des Substrats11 wird vorzugsweise entlang der Vertikalen geätzt. - Daraus folgt, dass die Ätzung insgesamt entlang von Fronten mit einer durch das voranschreitende Entfernen des Ätzungsunterstützungsgebiets
13 bestimmten Breite erfolgt und sich, wie in9 gezeigt, in die Tiefe des Substrats erstreckt, wo die gestrichelten Linien und die gestrichelten und punktierten Linien die voranschreitenden Ätzfronten kennzeichnen und die Pfeile die Richtung der voranschreitenden Ätzung markieren. Am Ende der Ätzung wird nach einer vorgegebenen Zeitspanne abhängig von der Breite des Ätzungsunterstützungsgebiets13 ein hammerförmiger Hohlraum30 in nerhalb des Substrats11 ausgebildet. In diesem Schritt wird die Keimschicht17 von der Schutzstruktur26 geschützt. Die Wand des Hohlraums13 wird dann thermisch oxidiert und bildet eine Schutzschicht31 (10 ) aus mit einer vorzugsweise im Bereich zwischen 60 und 300 nm liegenden Dicke. - Nachfolgend (
11 ) wird das Nitridmaterial geätzt, wodurch die zweite Ätzabschirmungsschicht19 entfernt wird und daraufhin wird die zweite Oxid-Padschicht18 geätzt. Da die Schutzschicht31 verglichen mit der zweiten Padschicht19 die größere Dicke aufweist, wird die Schutzschicht31 in diesem Schritt höchstens teilweise entfernt. - Unter Verwendung einer Fotolackmaske wird die Keimschicht
17 geeignet geformt, so dass diese überall entfernt wird, jedoch nicht über und um den Hohlraum30 ; zusätzlich werden die erste Ätzabschirmungsschicht16 und die erste Padschicht15 dort geätzt und entfernt, wo diese freiliegen. Folglich ist die Oberfläche12 des Substrats11 einmal mehr freigelegt, abgesehen vom Hohlraum30 . - Schließlich (
12 ) erfolgt ein epitaktisches Wachstum ausgehend vom Substrat11 (dort wo dieses nicht bedeckt ist) als auch von der Keimschicht17 aus. Insbesondere wird eine sogenannte pseudo-epitaktische Schicht33 ausgebildet, die aus einem monokristallinem Bereich33a auf dem Substrat11 und einem polykristallinen Bereich33b auf der Keimschicht17 gebildet wird, wobei diese Bereiche von einem Übergangsgebiet33c getrennt sind, wie in12 gezeigt ist. Das Substrat11 und die pseudo-epiktaktische Schicht33 bilden somit eine Scheibe34 aus. Zusätzlich findet das epitaktische Wachstum über der Keimschicht17 ebenso horizontal statt, wodurch das Loch22' geschlossen wird. Folglich ist der Hohlraum30 an all seinen Seiten geschlossen und vollständig in die Scheibe34 eingebettet. - Die Scheibe
34 wird dann entsprechend den auszubildenden Vorrichtungen weiteren Verarbeitungsschritten unterzogen. Insbesondere werden im polykristallinen Bereich33b abgefederte Strukturen ausgebildet wie etwa Membranen, Induktionsspulen, Beschleunigungssensoren, usw. und im monokristallinen Bereich33a der pseudo-epitaktischen Schicht33 werden elektronische Verarbeitungs- und Steuerkomponenten integriert. - Die Vorteile des beschriebenen Verfahrens sind wie folgt: zunächst ermöglicht das Verfahren ein Ausbilden geschlossener Hohlräume in einer Siliziumscheibe über Prozessschritte, die vollständig kompatibel sind zu Halbleiterherstellungsprozessen. Das Verfahren weist keine besonders kritischen Aspekte auf und ermöglicht eine gute Produktivität, zurückhaltende Kosten, als auch die Integration von Mikrostrukturen und elektronischen Komponenten.
- Schließlich ist klar, dass Modifikationen und Variationen im Hinblick auf das beschriebene und hierin veranschaulichte Verfahren erfolgen können, welche allesamt innerhalb des Schutzbereiches der Erfindung, der in den beigefügten Patentansprüchen definiert ist, fallen. Insbesondere werden die Größe, Form und Anzahl der Löcher
22' auf Basis der Größe und Form des auszubildenden Hohlraums30 und der Eigenschaften der TMAH Ätzung auf dem Substrat11 geeignet gewählt. So ist es im Falle eines Lochs22' mit gestreckter Form möglich, verlängerte Kanäle zu erzielen; im Falle von abgefederten Strukturen großer Fläche ist es möglich, eine Anzahl von Löcher22' oberhalb eines selben Ätzungsunterstützungsgebiets13 auszubilden, um eine Anzahl von anfänglichen Hohlräumen zu erzeugen, die dann zur Ausbildung eines endgültigen, großen Hohlraums parallel zur Oberfläche12 des Substrats11 kombiniert werden. - Zusätzlich kann die zur Ausbildung der Schutzschicht
31 verwendete thermische Oxidation weggelassen werden, und die Keimschicht17 kann in zwei Schritten durch Abscheiden einer dünnen Gasphasenschicht sowie epitaktisches Aufwachsen einer polykristallinen Schicht bis zur gewünschten Dicke erzeugt werden. - Nach dem Ausbilden des Hohlraums
30 kann das Entfernen der zweiten Ätzabschirmungsschicht19 und der zweiten Padschicht18 durch Nassätzung erfolgen, wodurch das Abdeckungsgebiet25' und der Oxidbereich24 ebenso entfernt werden.
Claims (12)
- Verfahren zum Herstellen vergrabener Hohlräume in Halbleitermaterialscheiben, gekennzeichnet durch die Abfolge von Schritten: – Ausbilden eines Schichtstapels (
16 -19 ) auf einem einkristallinen Körper (11 ) aus Halbleitermaterial, wobei der Schichtstapel (16 -19 ) eine erste Ätzabschirmungsschicht (16 ), eine Keimschicht (17 ) aus polykristallinem Silizium und eine zweite Ätzabschirmungsschicht (19 ) aufweist; – Ausbilden eines Fensters (22 ) innerhalb des Schichtstapels mit seitlich abgrenzenden Wänden; – Beschichten der seitlich abgrenzenden Wände des Fensters mit einem Abdeckungsgebiet (25' ), wodurch die Keimschicht (17 ) von einer Schutzstruktur (26 ) umgeben ist und über eine Öffnung (22' ) abgegrenzt ist; – Ausbilden eines Hohlraums (30 ) im einkristallinen Körper (11 ) unterhalb der Keimschicht (17 ) durch die Öffnung hindurch; – Entfernen wenigstens eines oberen Bereichs (19 ) der Schutzstruktur (26 ); und – Aufwachsen einer epitaktischen Schicht (33 ) auf dem einkristallinen Körper (11 ) und der Keimschicht (17 ). - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Ausbilden eines Hohlkörpers (
30 ) den Schritt Ätzen des einkristallinen Körpers (11 ) durch die Öffnung (22' ), welche von der Schutzstruktur (26 ) abgegrenzt ist, aufweist. - Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Ätzschritt als TMAH-Ätzung ausgeführt wird.
- Verfahren nach einem der Ansprüche 1-3, dadurch gekennzeichnet, dass vor dem Ausbilden einer Keimschicht (
17 ) ein Ätzungsunterstützungsgebiet (13 ) direkt auf dem einkristallinen Körper (1 ) ausgebildet wird, wobei das Ätzungsunterstützungsgebiet unterhalb der Keimschicht (17 ) angeordnet wird und von der Keimschicht (17 ) durch die Schutzstruktur (26 ) getrennt ist. - Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass das Ätzungsunterstützungsgebiet (
13 ) aus polykristallinem Silizium besteht. - Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass die Keimschicht (
17 ) auf dem Ätzungsunterstützungsgebiet (13 ) ausgebildet wird. - Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die ersten und zweiten Ätzabschirmungsschichten (
16 ,19 ) und das Abdeckungsgebiet (25' ) aus Siliziumnitrid sind. - Verfahren nach Anspruch 7, gekennzeichnet durch Ausbilden einer thermischen Oxidschicht (
15 ,18 ) unterhalb der ersten und zweiten Ätzabschirmungsschichten (16 ,19 ) und Ausbilden thermischer Oxidgebiete (24 ) unterhalb des Abdeckungsgebiets (25' ). - Verfahren nach einem der vorangehenden Ansprüche, gekennzeichnet durch Ausbilden eines Schutzgebiets (
31 ) auf Seitenwänden des Hohlraums (30 ), bevor ein oberer Bereich (19 ) der Schutzstruktur (26 ) entfernt wird. - Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass das Ausbilden eines Schutzgebiets (
31 ) ein thermisches Oxidieren der Wände des Hohlraums (30 ) beinhaltet. - Verfahren nach einem der Ansprüche 9 oder 10, dadurch gekennzeichnet, dass nach dem Ausbilden eines Schutzgebiets (
31 ) ein Schritt zum Aufwachsen einer epitaktischen Schicht (33 ) ausgeführt wird, wobei der Schritt ein Ausbilden eines einkristallinen Gebiets (33a ) auf dem einkristallinen Körper (11 ) und eines polykristallinen Gebiets (33b ) auf der Keimschicht (17 ) beinhaltet. - Scheibe (
34 ) aus einem Halbleitermaterial, die wenigstens einen vergrabenen Hohlkörper (30 ) beinhaltet, der in einem einkristallinen Gebiet (11 ) ausgebildet ist, und an der Oberseite über eine epitaktische Schicht (33 ) geschlossen ist, wobei die epitaktische Schicht (33 ) einen polykristallinen Bereich (33b ) oberhalb des vergrabenen Hohlkörpers (30 ) und ein einkristallines Gebiet (33a ) auf dem einkristallinen Gebiet (11 ) aufweist, gekennzeichnet durch eine Keimschicht (17 ) aus polykristallinem Silizium, die sich entlang des Hohlkörpers erstreckt und von einer Schutzstruktur (26 ) umgeben ist, wobei die Schutzstruktur (26 ) eine dem Hohlkörper gegenüberliegende Ätzabschirmungsschicht (16 ) sowie ein eine Öffnung (22' ) in der Keimschicht (17 ) abgrenzendes Abdeckungsgebiet (25' ) beinhaltet.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP99830255A EP1049157B1 (de) | 1999-04-29 | 1999-04-29 | Herstellungsverfahren für vergrabene Kanäle und Hohlräume in Halbleiterscheiben |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69935495D1 DE69935495D1 (de) | 2007-04-26 |
DE69935495T2 true DE69935495T2 (de) | 2007-11-29 |
Family
ID=8243381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69935495T Expired - Lifetime DE69935495T2 (de) | 1999-04-29 | 1999-04-29 | Herstellungsverfahren für vergrabene Kanäle und Hohlräume in Halbleiterscheiben |
Country Status (3)
Country | Link |
---|---|
US (1) | US6376291B1 (de) |
EP (1) | EP1049157B1 (de) |
DE (1) | DE69935495T2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8952454B2 (en) | 2012-02-23 | 2015-02-10 | Mitsubishi Electric Corporation | SOI wafer and method of manufacturing the same |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1077475A3 (de) | 1999-08-11 | 2003-04-02 | Applied Materials, Inc. | Verfahren zur Mikrobearbeitung einer Körperhölung mit mehrfachem Profil |
DE60032113T2 (de) * | 2000-02-11 | 2007-06-28 | Stmicroelectronics S.R.L., Agrate Brianza | Integrierte Vorrichtung zur mikrofluidischen Temperaturregelung und dessen Herstellungsverfahren |
US7230315B2 (en) * | 2000-02-29 | 2007-06-12 | Stmicroelectronics S.R.L. | Integrated chemical microreactor with large area channels and manufacturing process thereof |
US7732192B2 (en) * | 2000-02-29 | 2010-06-08 | Stmicroelectronics S.R.L. | Integrated chemical microreactor with large area channels and manufacturing process thereof |
US7452713B2 (en) | 2000-02-29 | 2008-11-18 | Stmicroelectronics S.R.L. | Process for manufacturing a microfluidic device with buried channels |
EP1161985B1 (de) | 2000-06-05 | 2005-10-26 | STMicroelectronics S.r.l. | Verfahren zur Herstellung integrierter chemischer Mikroreaktoren aus Halbleitermaterial sowie integrierter Mikroreaktor |
US7294536B2 (en) * | 2000-07-25 | 2007-11-13 | Stmicroelectronics S.R.L. | Process for manufacturing an SOI wafer by annealing and oxidation of buried channels |
EP1193214B1 (de) | 2000-09-27 | 2007-01-03 | STMicroelectronics S.r.l. | Integrierter chemischer Mikroreaktor mit thermisch isolierten Messelektroden und Verfahren zu dessen Herstellung |
US6727479B2 (en) | 2001-04-23 | 2004-04-27 | Stmicroelectronics S.R.L. | Integrated device based upon semiconductor technology, in particular chemical microreactor |
US6541834B1 (en) * | 2001-10-09 | 2003-04-01 | Integrated Crystal Technology Corp. | Silicon pressure micro-sensing device and the fabrication process |
ITTO20020808A1 (it) * | 2002-09-17 | 2004-03-18 | St Microelectronics Srl | Dispositivo integrato di analisi del dna. |
ITTO20020809A1 (it) | 2002-09-17 | 2004-03-18 | St Microelectronics Srl | Micropompa, in particolare per un dispositivo integrato di analisi del dna. |
EP1427011B1 (de) * | 2002-12-04 | 2008-09-10 | STMicroelectronics S.r.l. | Verfahren zur Herstellung von Mikrokanälen in einer integretierten Struktur |
DE10302676A1 (de) * | 2003-01-24 | 2004-07-29 | Robert Bosch Gmbh | Mikromechanisches Bauelement und Verfahren zu dessen Herstellung |
EP1535665A1 (de) * | 2003-11-28 | 2005-06-01 | STMicroelectronics S.r.l. | Integrierter chemischer Mikroreaktor mit separaten Kanälen zum Einschliessen von Flüssigkeiten und Verfahren zu dessen Herstellung |
EP1541991A1 (de) * | 2003-12-12 | 2005-06-15 | STMicroelectronics S.r.l. | Integrierter chemischer Reaktor aus Halbleitermaterial zur Echtzeit-Überwachung von biologischen Reaktionen |
DE102004036035B4 (de) * | 2003-12-16 | 2015-10-15 | Robert Bosch Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements sowie ein Halbleiterbauelement, insbesondere ein Membransensor |
EP1544163B1 (de) * | 2003-12-16 | 2021-02-24 | Robert Bosch GmbH | Verfahren zur Herstellung eines Membransensors und entsprechender Membransensor |
EP1547688A1 (de) * | 2003-12-23 | 2005-06-29 | STMicroelectronics S.r.l. | Vorrichtung und Verfahren zur lokalen Konzentrierung von geladenen Substanzen in einer mikrofluidischen Vorrichtung |
US20050161327A1 (en) * | 2003-12-23 | 2005-07-28 | Michele Palmieri | Microfluidic device and method for transporting electrically charged substances through a microchannel of a microfluidic device |
EP1617178B1 (de) * | 2004-07-12 | 2017-04-12 | STMicroelectronics Srl | Mikroelektromechanische Struktur mit elektrisch isolierten Gebieten und Verfahren zu ihrer Herstellung |
DE602004030678D1 (de) | 2004-07-19 | 2011-02-03 | St Microelectronics Srl | Vorrichtung zur Detektion von biologischen Molekülen mit erhöhter Detektionsgeschwindigkeit und Verfahren zur schnellen Detektion von Biomolekülen |
EP1719993A1 (de) * | 2005-05-06 | 2006-11-08 | STMicroelectronics S.r.l. | Integrierter Differenzdrucksensor und Verfahren zu dessen Herstellung |
EP1885646A1 (de) * | 2005-05-12 | 2008-02-13 | STMicroelectronics S.r.l. | Mikrofluidvorrichtung mit integrierter mikropumpe, insbesondere biochemischer mikroreaktor, und herstellungsverfahren dafür |
US7731341B2 (en) | 2005-09-07 | 2010-06-08 | Eastman Kodak Company | Continuous fluid jet ejector with anisotropically etched fluid chambers |
WO2007148358A1 (en) * | 2006-06-23 | 2007-12-27 | Stmicroelectronics S.R.L. | Assembly of a microfluidic device for analysis of biological material |
US20110081367A1 (en) | 2008-06-14 | 2011-04-07 | Veredus Laboratories Pte Ltd | Influenza sequences |
US10461152B2 (en) | 2017-07-10 | 2019-10-29 | Globalfoundries Inc. | Radio frequency switches with air gap structures |
US10833153B2 (en) | 2017-09-13 | 2020-11-10 | Globalfoundries Inc. | Switch with local silicon on insulator (SOI) and deep trench isolation |
US10446643B2 (en) * | 2018-01-22 | 2019-10-15 | Globalfoundries Inc. | Sealed cavity structures with a planar surface |
US11410872B2 (en) | 2018-11-30 | 2022-08-09 | Globalfoundries U.S. Inc. | Oxidized cavity structures within and under semiconductor devices |
US10923577B2 (en) | 2019-01-07 | 2021-02-16 | Globalfoundries U.S. Inc. | Cavity structures under shallow trench isolation regions |
US11127816B2 (en) | 2020-02-14 | 2021-09-21 | Globalfoundries U.S. Inc. | Heterojunction bipolar transistors with one or more sealed airgap |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4685198A (en) * | 1985-07-25 | 1987-08-11 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing isolated semiconductor devices |
US4771638A (en) * | 1985-09-30 | 1988-09-20 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Semiconductor pressure sensor |
US4993143A (en) * | 1989-03-06 | 1991-02-19 | Delco Electronics Corporation | Method of making a semiconductive structure useful as a pressure sensor |
EP0890998A1 (de) * | 1997-07-07 | 1999-01-13 | STMicroelectronics S.r.l. | Herstellungsverfahren und integrierter piezoresistiver Drucksensor mit einem Diaphragma aus polykristallinem Halbleitermaterial |
US5932396A (en) * | 1996-10-18 | 1999-08-03 | Tdk Corporation | Method for forming magnetic poles in thin film magnetic heads |
-
1999
- 1999-04-29 EP EP99830255A patent/EP1049157B1/de not_active Expired - Lifetime
- 1999-04-29 DE DE69935495T patent/DE69935495T2/de not_active Expired - Lifetime
-
2000
- 2000-04-25 US US09/558,959 patent/US6376291B1/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8952454B2 (en) | 2012-02-23 | 2015-02-10 | Mitsubishi Electric Corporation | SOI wafer and method of manufacturing the same |
DE102013202484B4 (de) * | 2012-02-23 | 2015-04-09 | Mitsubishi Electric Corporation | SOI-Wafer und Verfahren zu seiner Herstellung |
Also Published As
Publication number | Publication date |
---|---|
EP1049157B1 (de) | 2007-03-14 |
EP1049157A1 (de) | 2000-11-02 |
DE69935495D1 (de) | 2007-04-26 |
US6376291B1 (en) | 2002-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69935495T2 (de) | Herstellungsverfahren für vergrabene Kanäle und Hohlräume in Halbleiterscheiben | |
DE69930099T2 (de) | Herstellung von vergrabenen Hohlräumen in einer einkristallinen Halbleiterscheibe und Halbleiterscheibe | |
DE69305955T2 (de) | Beschleunigungssensor und seine herstellung | |
DE4341271B4 (de) | Beschleunigungssensor aus kristallinem Material und Verfahren zur Herstellung dieses Beschleunigungssensors | |
DE10063991B4 (de) | Verfahren zur Herstellung von mikromechanischen Bauelementen | |
DE10065013B4 (de) | Verfahren zum Herstellen eines mikromechanischen Bauelements | |
DE69624645T2 (de) | Verfahren zum Herstellen einer monolithischen Halbleiteranordnung mit integrierten mikrogefertigten Oberflächenstrukturen | |
DE3628488C2 (de) | Verfahren zur Herstellung von Isolationsstrukturen in MOS-Bauelementen | |
DE19680590B4 (de) | Verfahren zur Herstellung von Beschleunigungssensoren | |
DE69218611T2 (de) | Verfahren zur herstellung eines halbleiter-beschleunigungsmessers | |
DE10130379A1 (de) | Mikromechanischer Massenflusssensor und Verfahren zu dessen Herstellung | |
EP1105344A1 (de) | Mikromechanischer sensor und verfahren zu seiner herstellung | |
DE4341171C2 (de) | Verfahren zur Herstellung einer integrierten Schaltungsanordnung | |
DE102019210285B4 (de) | Erzeugen eines vergrabenen Hohlraums in einem Halbleitersubstrat | |
EP0001038B1 (de) | Herstellung einer Siliciummaske und ihre Verwendung | |
DE3634140C2 (de) | ||
DE69032074T2 (de) | Verfahren zur Herstellung eines Halbleiterbauteils | |
DE69709680T2 (de) | Mehrfache örtliche oxidation zur mikrobearbeitung der oberfläche | |
WO2008089862A1 (de) | Verfahren zur herstellung eines bauteils und sensorelement | |
DE102005031379A1 (de) | Verfahren zur Herstellung eines Halbleitersensors zur Erfassung einer physikalischen Größe | |
DE10196676B4 (de) | Substrat und Herstellungsverfahren dafür sowie Dünnschicht-Strukturkörper | |
DE3445774A1 (de) | Verfahren zur herstellung eines kapazitiven halbleiterdruckaufnehmers | |
DE4106933A1 (de) | Strukturierungsverfahren | |
DE19819456B4 (de) | Verfahren zur Herstellung eines mikromechanischen Bauelements | |
EP1360143B1 (de) | Verfahren zum erzeugen von oberflächenmikromechanikstrukturen und sensor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition |