-
Technisches Gebiet
-
Die vorliegende Offenbarung betrifft Verfahren zum Erzeugen vergrabener Hohlräume in Halbleitersubstraten. Beispiele betreffen Verfahren zum Erzeugen vergrabener Hohlräume die es ermöglichen, Mikrostrukturen für unterschiedlichen Anwendungen herzustellen.
-
Hintergrund
-
Es sind Verfahren bekannt, um vergrabene Hohlräume in einem Siliziumsubstrat herzustellen, die es ermöglichen, Mikrostrukturen für unterschiedliche Anwendungen herzustellen. Bei Verfahren, die als Silicon-On-Nothing-Technologie, SON-Technologie, bzw. Venezia-Prozess bekannt sind, wird eine Prozesssequenz genutzt, bei der zunächst ein Grabenfeld aus Gräben in einem Siliziumsubstrat erzeugt wird, woraufhin eine Temperaturbehandlung bei hohen Temperaturen von über 1000°C erfolgt. Durch die Temperaturbehandlung wird ein morphologischer Umwandlungsprozess des Siliziums initiiert, bei dem aus dem strukturierten Grabenfeld ein vergrabener Hohlraum, Kavität, unter einer Siliziumschicht erzeugt wird, was manchmal als Silicon-On-Nothing bezeichnet wird. Diese Siliziumschicht über dem Hohlraum kann für vielfältige Anwendungen genutzt werden. Beispielweise kann die Siliziumschicht zur Erzeugung von MEMS-Vorrichtungen, MEMS = mikroelektromechanisches System, genutzt werden. Bei Beispielen kann die Siliziumschicht eine bewegliche Membran eines Drucksensors oder eines Lautsprechers bilden. Bei Beispielen kann die Schicht als seismische Masse, aufgehängt an einer Federkonstruktion, für Beschleunigungssensoren oder als Spannungsentkopplungsstruktur für Drucksensoren genutzt werden. Mit derartigen Verfahren ist es möglich, Kavitätshöhen von circa 0,5 bis 1,5 µm zu erreichen.
-
Aus der
DE 10 2015 114 796 A1 ist ein Verfahren zum Herstellen einer Halbleitervorrichtung bekannt, bei dem Gräben in einem Halbleitersubstrat gebildet werden, wobei schmalere Bereiche der Gräben durch Bereiche des Halbleitersubstrats voneinander getrennt sind und breitere untere Bereiche der Gräben durch oxidierte Bereiche des Substrats voneinander getrennt sind.
-
Aus der
US 2012 / 0 248 552 A1 ist ein Verfahren zum Erzeugen eines Piezoresistors bekannt, bei dem Gräbern mit verbreiterten unteren Bereichen in einem Substrat gebildet werden, bevor durch thermische Oxidation eine isolierende Schicht in den Gräben und auf einer Oberfläche des Substrats gebildet wird.
-
Überblick
-
Wünschenswert wären Verfahren, die es ermöglichen, Hohlräume mit größerer Kavitätshöhe herzustellen.
-
Die vorliegende Erfindung schafft ein Verfahren zum Erzeugen eines vergrabenen Hohlraums nach Anspruch 1. Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen dargelegt.
-
Bei Beispielen der vorliegenden Offenbarung wird somit nach dem Erzeugen von tiefen Gräben in einer Oberfläche eines Halbleitersubstrats ein isotropes Ätzen der Bodenbereiche der Gräben durchgeführt, um die Tiefe und Breite der Gräben zu erhöhen. Bei Beispielen können bereits dadurch die Querschnittsabmessungen, die Breite, der Gräben derart vergrößert werden, dass sich benachbarte Gräben berühren und somit ein durchgehender Hohlraum entsteht. Bei anderen Beispielen werden die Querschnittsabmessungen zumindest einiger der Gräben beim isotropen Ätzen nicht derart erhöht, dass sie sich berühren, so dass für solche Gräben beim isotropen Ätzen kein durchgehender Hohlraum erzeugt wird. Bei solchen anderen Beispielen erfolgt nachfolgend eine Temperaturbehandlung, durch die morphologischer Umwandlungsprozess des Halbleitermaterials stattfinden kann, um dadurch den durchgehenden geschlossenen Hohlraum zu erzeugen. Durch das isotrope Ätzen im Anschluss an das Erzeugen der tiefen Gräben ermöglichen Verfahren gemäß der vorliegenden Offenbarung die Herstellung von vergrabenen Hohlräumen mit vergrößerter Kavitätshöhe.
-
Kurze Beschreibung der Zeichnungen
-
Beispiele der Offenbarung werden nachfolgend bezugnehmend auf die beigefügten Zeichnungen beschrieben. Es zeigen:
- 1A bis 1 F schematische Querschnittdarstellungen eines Halbleitersubstrats zur Erläuterung einer ersten Variante der vorliegenden Offenbarung, bei der durch ein isotropes Ätzen ein durchgehender Hohlraum erzeugt wird;
- 2A bis 2F schematische Querschnittdarstellungen eines Halbleitersubstrats zur Erläuterung einer zweiten Variante der vorliegenden Offenbarung, bei der durch ein isotropes Ätzen und eine Wärmebehandlung ein durchgehender Hohlraum erzeugt wird;
- 3A und 3B Muster von Öffnungen in einer Hartmaske gemäß Beispielen der vorliegenden Offenbarung;
- 4A und 4B schematische Darstellungen eines über einen durchgehenden Hohlraum gebildeten Halbleitergitters; und
- 5 eine schematische Querschnittdarstellung eines Hohlraums mit einer Stufe in der Substratoberfläche.
-
Detaillierte Beschreibung
-
Im Folgenden werden Beispiele der vorliegenden Offenbarung detailliert und unter Verwendung der beigefügten Zeichnungen beschrieben. Es sei darauf hingewiesen, dass gleiche Elemente oder Elemente, die die gleiche Funktionalität aufweisen, mit gleichen oder ähnlichen Bezugszeichen versehen sein können, wobei eine wiederholte Beschreibung von Elementen, die mit dem gleichen oder ähnlichem Bezugszeichen versehen sind, typischerweise weggelassen wird. Beschreibungen von Elementen, die gleiche oder ähnliche Bezugszeichen aufweisen, sind gegeneinander austauschbar. In der folgenden Beschreibung werden viele Details beschrieben, um eine gründlichere Erklärung von Beispielen der Offenbarung zu liefern. Es ist jedoch für Fachleute offensichtlich, dass andere Beispiele ohne diese spezifischen Details implementiert werden können. Merkmale der unterschiedlichen beschriebenen Beispiele können miteinander kombiniert werden, es sei denn, Merkmale einer entsprechenden Kombination schließen sich gegenseitig aus oder eine solche Kombination ist ausdrücklich ausgeschlossen.
-
Bezugnehmend auf die 1A bis 1F wird zunächst eine erste Variante der vorliegenden Offenbarung erläutert.
-
Auf einer Oberfläche eines Halbleitersubstrats 10 wird zunächst eine Hartmaske aufgebracht und strukturiert, um eine strukturierte Hartmaske 12 zu erzeugen. Das Halbleitersubstrat kann aus Silizium, wie z.B. monokristallinem Silizium, oder einem anderen Halbleitermaterial wie z.B. Ge oder GaAs, bestehen. Zum Strukturieren der Hartmaske 12 können photolithographische Prozesse verwendet werden. Die strukturierte Hartmaske 12 weist in Bereichen, unter denen Gräben in dem Halbleitersubstrat 10 erzeugt werden sollen, die Hartmaske 12 durchdringende Löcher 14 auf. Die Hartmaske kann eine oder mehrere Schichten aus einem beliebigen geeigneten Material aufweisen, wie z.B. Oxid, Nitrid, oder einem Polymermaterial. Bei Beispielen ist die Hartmaske durch einen Hartmaskenstapel gebildet. Die sich ergebende Struktur ist in 1A gezeigt.
-
Die Löcher 14 können in einem gleichmäßigen oder ungleichmäßigen Muster in der Hartmaske gebildet werden. Die Löcher sind in einem Muster in der Hartmaske gebildet, das dem Muster entspricht, in dem die Gräben in dem Halbleitersubstrat gebildet werden sollen. 3A zeigt beispielsweise ein gleichmäßiges Raster von runden Öffnungen 14A. 3B zeigt eine Anordnung von länglichen Öffnungen 14B, die mit ihren langen Seiten nebeneinander angeordnet sind.
-
Durch die Löcher 14 werden dann tiefe Gräben 20 in dem Halbleitersubstrat 10 geätzt. Das Ätzen der tiefen Gräben 20 kann durch ein anisotropes reaktives lonenätzen erfolgen. Dadurch wird ein Grabenfeld in dem Halbleitersubstrat 10 erzeugt. Die Gräben 20 können eine Tiefe T von ca. 2 bis 10 µm erreichen. Querschnittsabmessungen der durch das anisotrope Ätzen erzeugten Gräben in einem Querschnitt senkrecht zu der Tiefe T entsprechen im wesentlichen Querschnittsabmessungen der Öffnungen 14. Unter einem tiefen Graben wird dabei hierin ein Graben verstanden, dessen Tiefe größer ist als Querschnittsabmessungen desselben. Bei den runden Öffnungen 14A ist die Tiefe der Gräben größer als der Durchmesser D. Bei den länglichen Öffnungen 14B ist die Tiefe T größer als die Breite B.
-
Das reaktive lonenätzen kann schrittweise oder kontinuierlich erfolgen. Wie in 1B gezeigt ist, wird bei dem reaktiven lonenätzen auf Seitenwänden der Gräben 20 eine Schutzschicht 22 gebildet, die auch als Passivierungsschicht bezeichnet werden kann. Abhängig von dem verwendeten Ätzverfahren kann diese Schutzschicht 22 aus Oxid oder einem Polymer bestehen. Diese Schutzschicht 22 wird auf den Seitenwänden der Gräben 20 belassen und schützt die Seitenwände der Gräben 20 während eines nachfolgenden isotropen Ätzens.
-
Eventuell auf Bodenbereichen der Gräben 20 befindliche Teile der Schutzschicht werden entfernt, so dass ein isotropes Ätzen durch die Bodenbereiche der Gräben 20 stattfinden kann. Durch das isotrope Ätzen werden vergrößerte Gräben erzeugt, wobei die vergrößerten Gräben verglichen mit den durch das anisotrope Ätzen erzeugten Gräben jeweils eine erhöhte Tiefe und erhöhte Querschnittsabmessungen aufweisen. Während dieses isotropen Ätzens schützt die Schutzschicht 22 die Seitenwände der Gräben, um eine Aufweitung in den der Oberfläche des Halbleitersubstrats 10 zugewandten offenen Bereichen der Gräben 20 zu verhindern. Das isotrope Ätzen kann nasschemisch oder trocken erfolgen. Die isotrope Ätzung hat die Aufgabe, möglichst viel Halbleitervolumen in den Gräben zu entfernen. Ist der Abstand zwischen den Gräben im Grabenfeld ausreichend gering, so entsteht an der Oberfläche des Halbleitersubstrats ein Gitter, unter dem sich ein zusammenhängender Hohlraum 30 gebildet hat, wie in 1C gezeigt ist. Besteht das Halbleitersubstrat aus Silizium, kann das Gitter ein monokristallines Siliziumgitter sein.
-
Nach dem Erzeugen des durchgehenden Hohlraums 30 wird die Schutzschicht 22 auf den Seitenwänden der Gräben 20 entfernt. Dies kann beispielsweise durch einen nasschemischen Ätzprozess erfolgen. Ferner wird die Hartmaske 12 entfernt. Die sich ergebende Struktur, bei der ein Halbleitergitter 32 über dem durchgehenden Hohlraum 30 gebildet ist, ist in 1D gezeigt.
-
Die 4A und 4B zeigen isometrische Querschnittdarstellungen des sich über dem durchgehenden Hohlraum 30 in dem Halbleitersubstrat 10 gebildeten Halbleitergitters 32, wobei 4A eine vergrößerte Querschnittdarstellung eines Ausschnitts von 4B zeigt, die ebenfalls eine isometrische Querschnittdarstellung ist.
-
Im Anschluss wird auf die Oberfläche des Halbleitersubstrats 10, in der die Gräben 20 gebildet sind, eine Halbleiter-Epitaxieschicht 40 aufgebracht, beispielsweise aufgewachsen. Bei der Halbleiter-Epitaxieschicht 40 kann es sich beispielsweise um eine monokristalline Siliziumschicht handeln, die auf der Oberfläche eines monokristallinen Siliziumsubstrats abgeschieden wird. Die Querschnittsabmessungen der Gräben 20 sind dabei derart, dass diese beim Abscheiden der Epitaxieschicht verschlossen werden, bevor Halbleitermaterial in wesentlichem Umfang oder überhaupt in den Hohlraum 30 gelangt. Die sich ergebende Struktur ist in 1E gezeigt.
-
Bei Beispielen der vorliegenden Offenbarung kann das Verfahren zum Erzeugen eines geschlossenen Hohlraums nach dem Aufbringen der Halbleiter-Epitaxieschicht 40 enden. Bei anderen Beispielen kann nach dem Aufbringen der Halbleiter-Epitaxieschicht 40 eine Temperaturbehandlung erfolgen, durch die eine morphologische Umwandlung des Halbleitermaterials erfolgt, so dass eine Begradigung einer der Oberfläche des Halbleitersubstrats 10 zugewandten Wand 30a des vergrabenen Hohlraums 30 stattfindet, wie in 1 F gezeigt ist. Die 1E und 1F zeigen somit jeweils einen in einem Halbleitersubstrat 10, 40 erzeugten vergrabenen Hohlraum.
-
Bezugnehmend auf die 2A bis 2F wird nun eine zweite Variante der vorliegenden Offenbarung erläutert. 2A zeigt wiederum ein Halbleitersubstrat 10 mit einer darauf gebildeten strukturierten Art Maskenschicht 12, die wiederum Öffnungen 14 entsprechend in dem Halbleitersubstrat 10 zu erzeugenden tiefen Gräben aufweist. 2B zeigt wiederum das Halbleitersubstrat 10 mit den darin durch anisotropes Ätzen erzeugten tiefen Gräben 20. Diese können wiederum auf die Art und Weise erzeugt werden, wie sie oben bezugnehmend auf die 1A und 1B erläutert wurde. Nachfolgend findet wiederum ein isotropes Ätzen statt, um vergrößerte Gräben 20a zu erzeugen, wobei die vergrößerten Gräben 20a jeweils eine erhöhte Tiefe und erhöhte Querschnittsabmessungen aufweisen. Das anisotrope Ätzen findet bei dieser Variante jedoch derart statt, dass sich benachbarte Gräben nicht berühren, sodass nach dem isotropen Ätzen noch kein durchgehender Hohlraum gebildet ist, wie in 2C gezeigt ist. Im Anschluss werden wiederum die Schutzschicht 22 und die Hartmaske 12 entfernt, wobei die sich ergebende Struktur in 2D die gezeigt ist. Im Anschluss wird wiederum eine Halbleiter-Epitaxieschicht 40 aufgebracht, wie in 2E gezeigt ist. Die Abmessungen der Gräben 20 sind dabei wiederum derart, dass sie beim Aufbringen der Halbleiter-Epitaxieschicht 40 verschlossen werden, bevor Halbleitermaterial in wesentlichem Umfang oder überhaupt in die vergrößerten Gräben 20a gelangen kann. Nach dem Verschließen der vergrößerten Gräben durch die Halbleiter-Epitaxieschicht 40 erfolgt eine Temperaturbehandlung, durch die Querschnittsabmessungen benachbarter Gräben 20a vergrößert werden, so dass sie sich berühren und ein durchgehender geschlossener Hohlraum 30 entsteht, wie in 2F gezeigt ist.
-
Bei dieser Temperaturbehandlung findet ein morphologischer Umwandlungsprozess statt, durch den das Halbleitermaterial beispielsweise in einer H-Atmosphäre verfließt und der durchgehende geschlossene Hohlraum 30 erzeugt wird.
-
Bei der oben beschriebenen ersten Variante werden somit beim Durchführen des isotropen Ätzens die Querschnittsabmessungen der vergrößerten Gräben derart weiter vergrö-ßert werden, dass sich benachbarte Gräben berühren und ein durchgehender Hohlraum entsteht. Bei der oben beschriebenen zweiten Variante wird das isotrope Ätzen derart durchgeführt, dass sich zumindest einige der benachbarten vergrößerten Gräben 20a nicht berühren, woraufhin nach dem Verschließen der vergrößerten Gräben mit der Halbleiter-Epitaxieschicht eine Temperaturbehandlung erfolgt, durch die Querschnittsabmessungen benachbarter Gräben vergrößert werden, so dass sie sich berühren und ein durchgehender geschlossener Hohlraum entsteht.
-
Die Frage, ob sich die vergrößerten benachbarten Gräben nach dem isotropen Ätzen berühren, hängt insbesondere von den Abständen der Gräben in dem Grabenfeld ab. Ein weiterer Parameter, der beeinflusst, ob eine solche Berührung erfolgt oder nicht, ist die Dauer des isotropen Ätzens. Bei Beispielen der vorliegenden Offenbarung können einander zugewandte Ränder jeweils benachbarter Gräben einen Abstand in einem Bereich von 200 nm bis 2 µm, vorzugsweise in einem Bereich von 200 nm bis 1 µm aufweisen. Bei einem geringeren Abstand besteht die Gefahr, dass das über den vergrößerten Grabenbereichen verbleibende Halbleitermaterial, beispielsweise die verbleibende Gitterstruktur, keine ausreichende Stabilität mehr aufweist. Bei einem größeren Abstand besteht die Gefahr, dass durch das isotrope Ätzen und eine daran anschließende optionale Temperaturbehandlung kein durchgehender Hohlraum mehr gebildet werden kann. Grö-ßere Abstände in dem angegebenen Bereich können dazu führen, dass sich durch das isotrope Ätzen erzeugte vergrößerte benachbarte Gräben nicht mehr berühren und somit nach dem isotropen Ätzen nicht verbunden sind, um einen durchgehenden großen Hohlraum zu erzeugen. Bei geringeren Abständen kann eine solche Erzeugung eines durchgehenden Hohlraums erfolgen. Unabhängig davon, ob ein solcher durchgehender Hohlraum durch das isotrope Ätzen erzeugt wird oder nicht, folgt nach dem isotropen Ätzen der Prozess zum Verschluss des Halbleitergitters bzw. der senkrechten Gräben mit einer epitaktischen Schichtabscheidung an der Substratoberfläche. Berühren sich die Gräben nach dem isotropen Ätzen nicht, erfolgt nach dem Aufbringen bzw. Aufwachsen der Halbleiter-Epitaxieschicht eine Temperaturbehandlung, um den durchgehenden Hohlraum zu erzeugen.
-
Während der epitaktischen Schichtabscheidung soll wenig oder kein Material in die durch das isotrope Ätzen erzeugten Hohlräume gelangen und die Prozesszeiten sollen kurz gehalten werden können. Dies kann durch möglichst kleine Querschnittsabmessungen der oberflächlichen Grabengeometrie sichergestellt werden. Je kleiner die Querschnittabmessungen der Gräben sind, desto besser sind sie verschließbar, jedoch wird durch geringe Querschnittabmessungen der Gräben das nachfolgende isotrope Ätzen beeinträchtigt. Bei Beispielen können die Gräben mit Querschnittsabmessungen in zumindest einer Richtung in einem Bereich von weniger als 1 µm, vorzugsweise in einem Bereich von 100 nm bis 900 nm, in einem Bereich von 400 nm bis 800 nm oder in einem Bereich von 100 nm bis 400 nm erzeugt werden. Bei runden Gräben kann diese Querschnittsabmessung beispielsweise der Durchmesser sein. Bei quadratischem Grabenquerschnitt kann diese Querschnittsabmessung die Seitenlänge sein. Bei rechteckigen Grabenquerschnitten kann diese Querschnittsabmessung die Breite B der Gräben sein. Bei Beispielen der vorliegenden Offenbarung ist es somit nicht erforderlich, nach dem Durchführen des isotropen Ätzens und vor dem Aufbringen der Halbleiter-Epitaxieschicht auf Oberflächen der Gräben eine Verhinderungsschicht zum Verhindern eines epitaktischen Schichtwachstums zu bilden.
-
Wie ausgeführt wurde, kann für Grabenfelder mit kleinen Grabenabständen bereits durch das epitaktischen Überwachsen eine vergrabene Kavität mit großer Kavitätshöhe erzeugt werden. Somit ist bei Beispielen der vorliegenden Offenbarung eine nachfolgende Temperaturbehandlung nicht unbedingt erforderlich, beispielsweise wenn für die nachfolgende Verwendung keine glatte obere Hohlraumwand erforderlich ist. Jedoch kann durch eine nachfolgende Temperaturbehandlung eine zusätzliche Verrundung der Seitenwände des vergrabenen Hohlraums und eine Planarisierung der oberen Hohlraumwand erreicht werden. Somit ermöglichen Beispiele der vorliegenden Offenbarung die Erzeugung eines großen Hohlraums auch ohne morphologischen Umwandlungsprozess bei hohen Temperaturen, was zu erheblichen Kostenvorteilen führen kann. Weiterhin kann das Auftreten einer Stufe am Rande des Hohlraums, wie sie durch einen solchen morphologischen Umwandlungsprozess üblicherweise bewirkt wird, vermieden oder zumindest deutlich reduziert werden.
-
Durch das Überwachsen des Grabenfeldes mit einer Halbleiter-Epitaxieschicht, beispielsweise einer Siliziumepitaxie, können die Prozesskonditionen, die bei diesem Überwachsen herrschen, beispielsweise ein Druck von 0,013 Bar und eine Wasserstoffatmosphäre, in die Gräben eingeschlossen werden. Falls eine Temperaturbehandlung erfolgen soll, kann diese dann in einem Batch-Ofen bei einer Temperatur von ca. 1150 °C und Atmosphärendruck für ca. 60 Minuten stattfinden. Soll die Temperaturbehandlung nur zur Verrundung der Seitenwände dienen, so kann sie deutlich kürzer sein. Bei dieser Temperaturbehandlung kann dann ein Verfließen des Halbleitermaterials, wie z.b. des Siliziums, wie bei einem üblichen SON-Prozess stattfinden. Auch wenn die Gräben im Grabenfeld nach der isotropen Ätzung nicht verbunden sein sollten, da größere Grabenabstände gewählt wurden, kann durch eine solche Temperaturbehandlung im Batch-Ofen eine große Kavität hergestellt werden. Bei Beispielen der vorliegenden Offenbarung können beide beschriebenen Prozessvarianten abhängig vom Anwendungsgebiet genutzt werden.
-
Wie oben beschrieben wurde, kann gemäß der ersten Variante mit dem epitaktischen Überwachsen eines Halbleiterlochgitters eine große Kavität in einem Substrat erzeugt werden. Bei geeigneter Wahl des Durchmessers der zu ätzenden Gräben, die möglichst klein sein sollten, beispielsweise in einem Bereich von 100 bis 400 nm, kann nachfolgend ohne einen morphologischen Umwandlungsprozess bei hohen Temperaturen eine Kavität erzeugt werden. Dies hat einerseits wesentliche Vorteile hinsichtlich der anfallenden Kosten, da eine weitere Temperaturbehandlung nicht notwendigerweise folgen muss. Im Gegensatz zu einem herkömmlichen SON-Prozess entsteht aber auch keine Stufe in einer typischen Größenordnung von 250 bis 600 nm. 5 zeigt einen durch einen SON-Prozess in einem Substrat 10 gebildeten Hohlraum 50. Auf der Oberfläche des Substrats können beispielsweise CMOS-Strukturen 60 gebildet sein. Wie in 5 gezeigt ist, existiert am Rande des Hohlraums 50 in der Oberfläche des Halbleitersubstrats 10 eine solche für einen SON-Prozess typische Stufe 62. Eine solche Stufe kann bei Beispielen der vorliegenden Offenbarung vermieden werden.
-
Bei allen Anwendungen, bei denen ein SON-Prozess zur Erzeugung eines mikromechanischen Bauteils genutzt werden soll und nachfolgend eine monolithische Integration angestrebt wird, müsste diese durch den SON-Prozess entstandene Stufe 62 entfernt werden. Eine solche Entfernung könnte durch eine Einebnung mit einer Reinigungs- und Polierprozess-Folge stattfinden. Dies hat jedoch einen zusätzlichen Aufwand zur Folge. Darüber hinaus ist die Güte der Oberfläche nach der Einebnung möglicherweise für einen CMOS-Prozess nicht ausreichend gut und die Oberflächenrauigkeit ist zu groß. Gemäß Beispielen der vorliegenden Offenbarung kann ein kompletter Verschluss eines durchgehenden Hohlraums durch epitaktisches Überwachsen mit monokristallinem Material auf der Substratoberfläche erreicht werden, indem die zur Substratoberfläche reichenden kleinen Gräben durch die Halbleiter-Epitaxieschicht verschlossen werden. Beispiele der vorliegenden Offenbarung ermöglichen somit das Verschließen des Substrats mit einer darunter befindlichen großen Kavität mit einem dem Material des Substrats entsprechenden Material und ermöglicht die monolithische Integration eines mikromechanischen Bauteils mit einem CMOS-Prozess zu preisgünstigen Konditionen. Bei Beispielen erfolgt somit nach dem Verschließen der Gräben mit der Halbleiter-Epitaxieschicht keine morphologische Umwandlung durch eine Temperaturbehandlung, so dass nach dem Verschließen der Gräben durch die Halbleiter-Epitaxieschicht an den Rändern des vergrabenen Hohlraums keine Stufe oder eine Stufe von weniger als 200 nm vorliegt.
-
Bei Beispielen werden die Gräben mittels eines reaktiven lonenätzens erzeugt, bei dem sich eine Oxidschicht auf Wänden der Gräben bildet, wobei die Oxidschicht in den Bodenbereichen der Gräben beim Durchführen des isotropen Ätzens entfernt wird. Bei Beispielen werden die Gräben mittels eines reaktiven lonenätzens erzeugt, wobei zwischen jeweiligen Ätzschritten eine Polymerschicht auf Wänden der Gräben aufgebracht wird, wobei die Polymerschicht in den Bodenbereichen der Gräben beim Durchführen des isotropen Ätzens entfernt wird. Solche Verfahren werden auch als Bosch-Ätzprozesse bezeichnet.
-
Bei Beispielen werden die Gräben in einem zweidimensionalen gleichmäßigen Muster erzeugt. Bei Beispielen werden die Gräben mit einem solchen Abstand zwischen benachbarten Gräben erzeugt, dass nach dem isotropen Ätzen ein Halbleitergitter über einem durchgehenden Hohlraum gebildet ist. Bei Beispielen können die Gräben auch in einem zweidimensionalen ungleichmäßigen Muster erzeugt werden, solange zwischen benachbarten Gräben solche Abstände vorliegen, dass durchgehende Hohlräume so erzeugt werden können wie es hierin beschrieben ist. Bei Beispielen können sich einige benachbarte Gräben nach der isotropen Ätzung berühren und andere nicht, wobei dann eine Temperaturbehandlung wie beschrieben durchgeführt werden kann, damit solche sich nicht berührenden Gräben derart vergrößert werden, dass sie sich berühren, um auch für einen solchen Fall einen durchgehenden Hohlraum für alle Gräben zu erzeugen.
-
Bei Beispielen kann die Tiefe der Gräben vor dem Durchführen des isotropen Ätzens in einem Bereich von 2 bis 10 µm liegen. Durch einen üblichen SON-Prozess würde dann ein durchgehender Hohlraum mit einer deutlich geringeren Höhe erzeugt werden. Beispiele der vorliegenden Offenbarung ermöglichen durch das isotrope Ätzen und das Verschließen der Gräben mit einer Halbleiter-Epitaxieschicht größere Kavitätshöhen.
-
Bei Beispielen der vorliegenden Offenbarung ist die Halbleiter-Epitaxieschicht eine monokristalline Epitaxieschicht, die aus dem gleichen Material besteht wie das Halbleitersubstrat. Bei Beispielen ist das Halbleitermaterial Silizium.
-
Bei Beispielen der vorliegenden Offenbarung weist die Halbleiter-Epitaxieschicht eine Dicke in einem Bereich von 1 µm bis 15 µm auf. Eine größere Dicke kann zur Folge haben, dass Ausrichtungsmarken überdeckt werden und Alignment-Probleme auftreten. Eine geringere Dicke kann eine zu geringe Stabilität zur Folge haben. Bei Beispielen kann die Höhe des vergrabenen Hohlraums in einer Richtung senkrecht zu der Oberfläche des Halbleitersubstrats in einem Bereich von 2 bis 8 µm liegen. Bei Beispielen kann der Hohlraum laterale Abmessungen größer gleich 5 µm, größer gleich 30 µm oder größer gleich 40 µm aufweisen, jeweils bis zu einer maximalen lateralen Ausdehnung von ca. 60 µm.
-
Beispiele der vorliegenden Offenbarung schaffen ein Verfahren zum Erzeugen einer CMOS-Schaltung, wobei das Verfahren ein Verfahren zum Erzeugen eines Hohlraums wie es hierin beschrieben ist, aufweist. Dabei kann sich an das Erzeugen des vergrabenen Hohlraums ein CMOS-Prozess anschließen, um CMOS-Elemente, wie z.B. CMOS-Transistoren, in der Halbleiter-Epitaxieschicht zu erzeugen. Bei Beispielen kann der CMOS-Prozess ohne eine Planarisierung direkt an den Prozess des Aufbringens der Halbleiter-Epitaxieschicht anschließen.
-
Beispiele der vorliegenden Offenbarung schaffen somit einen neuartigen Prozessfluss zur Erzeugung vergrabener Hohlräume mit vergrößerten Kavitätshöhen. Dadurch ist es möglich, Kavitätshöhen von mehr als 0,5-1,5 µm, wie sie mit bisherigen Silicon-On-Nothing-Technologien realisiert werden können, zu realisieren. Somit eignen sich Beispiele der vorliegenden Offenbarung insbesondere auch für Anwendungen, bei denen eine höhere unterseitige Bewegungsfreiheit von oberhalb des Hohlraums angeordneten Strukturen, beispielsweise Sensorstrukturen, gewünscht ist. Mit der Vergrößerung der Hohlraumhöhe kann dadurch bauteilspezifisch ein größerer Signalhub, beispielsweise für Beschleunigungssensoren oder IR-Emitter für optische Anwendungen, erzielt werden. Bei Beispielen kann es aufgrund der größeren Bewegungsfreiheit für eine BeschleunigungsSensorstruktur möglich sein, die verbrauchte Chip-Fläche entsprechend der erzielbaren Kavitätshöhe zu reduzieren.
-
Beispiele der vorliegenden Offenbarung basieren dabei auf einem im Vergleich zu einem Standardverfahren abgeänderten Prozess, wobei jedoch bestehende Prozesssequenzen teilweise beibehalten werden können und mit einem geringen Arbeitsaufwand nur einige Schritte abgeändert werden. Beispiele der vorliegenden Offenbarung eignen sich für vielfältige Anwendungen, beispielsweise MEMS-Strukturen, bei denen über dem Hohlraum eine bewegliche Schicht bzw. ein bewegliches Element angeordnet ist. Bei Beispielen kann die über dem Hohlraum gebildete Schicht als seismische Masse, aufgehängt an einer Federkonstruktion, für Beschleunigungssensoren oder als eine Spannungsentkopplungsstruktur für Drucksensoren genutzt werden.
-
Beispiele der vorliegenden Offenbarung beziehen sich auf ein Verfahren zum Erzeugen eines vergrabenen Hohlraums in einem Halbleitersubstrat. Beispiele beziehen sich auf ein Verfahren zum Herstellen eines Halbleitersubstrats mit einem vergrabenen Hohlraum, das ein entsprechendes Verfahren zum Erzeugen eines vergrabenen Hohlraums, wie es hierin beschrieben ist, aufweist. Beispiele der vorliegenden Offenbarung beziehen sich auf ein Verfahren zum Erzeugen einer CMOS-Struktur oder eines MEMS-Elements, das ein entsprechendes Verfahren zum Herstellen eines Halbleitersubstrats aufweist.
-
Obwohl einige Aspekte der vorliegenden Offenbarung als Merkmale im Zusammenhang einem Verfahren beschrieben wurden, ist es klar, dass eine solche Beschreibung ebenfalls als eine Beschreibung entsprechender Vorrichtungsmerkmale betrachtet werden kann. Obwohl einige Aspekte als Merkmale im Zusammenhang mit einer Vorrichtung beschrieben wurden, ist klar, dass eine solche Beschreibung auch als eine Beschreibung entsprechender Merkmale eines Verfahrens betrachtet werden können.
-
In der vorhergehenden detaillierten Beschreibung wurden teilweise verschiedene Merkmale in Beispielen zusammen gruppiert, um die Offenbarung zu rationalisieren. Diese Art der Offenbarung soll nicht als die Absicht interpretiert werden, dass die beanspruchten Beispiele mehr Merkmale aufweisen als ausdrücklich in jedem Anspruch angegeben sind. Vielmehr kann, wie die folgenden Ansprüche wiedergeben, der Gegenstand in weniger als allen Merkmalen eines einzelnen offenbarten Beispiels liegen. Folglich werden die folgenden Ansprüche hiermit in die detaillierte Beschreibung aufgenommen, wobei jeder Anspruch als ein eigenes separates Beispiel stehen kann. Während jeder Anspruch als ein eigenes separates Beispiel stehen kann, sei angemerkt, dass, obwohl sich abhängige Ansprüche in den Ansprüchen auf eine spezifische Kombination mit einem oder mehreren anderen Ansprüchen zurückbeziehen, andere Beispiele auch eine Kombination von abhängigen Ansprüchen mit dem Gegenstand jedes anderen abhängigen Anspruchs oder einer Kombination jedes Merkmals mit anderen abhängigen oder unabhängigen Ansprüchen umfassen. Solche Kombinationen seien umfasst, es sei denn es ist ausgeführt, dass eine spezifische Kombination nicht beabsichtigt ist. Ferner ist beabsichtigt, dass auch eine Kombination von Merkmalen eines Anspruchs mit jedem anderen unabhängigen Anspruch umfasst ist, selbst wenn dieser Anspruch nicht direkt abhängig von dem unabhängigen Anspruch ist.
-
Bezugszeichenliste
-
- 10
- Halbleitersubstrat
- 12
- strukturierte Hartmaske
- 14, 14A, 14B
- Öffnungen
- 20
- Gräben
- 20a
- vergrößerter Hohlraum
- 22
- Schutzschicht
- 30
- Hohlraum
- 30a
- Hohlraumoberseite
- 32
- Halbleitergitter
- 40
- Halbleiter-Epitaxieschicht
- 50
- Hohlraum
- 60
- CMOS-Struktur
