CN106463508A - 具有闪络保护的垂直晶体管 - Google Patents
具有闪络保护的垂直晶体管 Download PDFInfo
- Publication number
- CN106463508A CN106463508A CN201480078416.3A CN201480078416A CN106463508A CN 106463508 A CN106463508 A CN 106463508A CN 201480078416 A CN201480078416 A CN 201480078416A CN 106463508 A CN106463508 A CN 106463508A
- Authority
- CN
- China
- Prior art keywords
- substrate
- semiconductor device
- dielectric layer
- insulating dielectric
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 121
- 238000000034 method Methods 0.000 claims description 51
- 239000004065 semiconductor Substances 0.000 claims description 45
- 238000004519 manufacturing process Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000000926 separation method Methods 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 241000209094 Oryza Species 0.000 claims 3
- 235000007164 Oryza sativa Nutrition 0.000 claims 3
- 235000009566 rice Nutrition 0.000 claims 3
- 230000002146 bilateral effect Effects 0.000 claims 1
- 239000013078 crystal Substances 0.000 claims 1
- 238000000708 deep reactive-ion etching Methods 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 230000003071 parasitic effect Effects 0.000 abstract description 2
- 239000003792 electrolyte Substances 0.000 description 29
- 238000010586 diagram Methods 0.000 description 28
- 238000000151 deposition Methods 0.000 description 10
- 230000008021 deposition Effects 0.000 description 10
- 230000006870 function Effects 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 238000004891 communication Methods 0.000 description 7
- 238000005538 encapsulation Methods 0.000 description 5
- 230000003993 interaction Effects 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 210000000988 bone and bone Anatomy 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 2
- 238000003631 wet chemical etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 239000002052 molecular layer Substances 0.000 description 1
- 230000004899 motility Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
总体上描述用于增加垂直高电压晶体管的源极和漏极区域之间的间隔而裸片尺寸没有显著对应增加的技术。在一些示例中，可以在划线栅格中的裸片的边缘处移除有源硅(在漏极电势处)，使得有源硅大致位于由深电介质填充的沟槽的区域形成的边缘末端的表面的下方。裸片边缘处的凹进的漏极区域可以增加闪络距离而不明显地增加裸片尺寸。因此，当以大体上相同的操作电压进行操作时，可以通过将产生较小的寄生电容和较小的整体裸片尺寸的垂直和横向间隔进行组合来增加凹进漏极区域和表面源极区域之间的距离。
Description
背景技术
除非本文中另外指示，在本部分中所描述的方法对于本申请中的权利要求不是现有技术，并且不因包括在本部分中而被承认为是现有技术。
垂直功率晶体管可以保持包括晶体管的衬底的源极端子和漏极端子之间的高电压差。漏极端子可以是衬底的底侧，源极端子可以是衬底的顶侧，以及漏极电势可以是衬底内的源极和漏极端子之间的空间。漏极电势可以是较高的，例如大约250V。因此，源极端子会必须被保持在大于源极和漏极端子之间的闪络距离的距离处，其使衬底中的漏极电势空间较大。
为了有效地提供闪络保护而不在衬底的尺寸上折中，提供闪络保护的当前尝试可以使用改进和/或备选或附加解决方案。
概述
本公开总体上指向具有闪络保护的垂直晶体管器件和制造这样的器件的方法。
根据一些示例，描述了半导体器件。示例半导体器件可以包括：衬底，其具有顶部和底部；源极端子，其被配置与衬底的顶部接触；漏极端子，其被配置与衬底的底部接触；和绝缘电介质层。绝缘电介质层可以位于衬底的顶部中并且被配置为与源极区域接触，其中衬底可以包括大体上位于绝缘电介质层和衬底的底部之间的空腔区域。
根据其他示例，描述了制造半导体器件的方法。示例方法可以包括在衬底的底部处形成漏极区域；在衬底中形成垂直间隔栅和源极区域；在衬底的顶部中形成绝缘电介质层，使得绝缘电介质层接触源极区域；并且形成大体上位于绝缘电介质层和衬底的底部之间的空腔区域。
根据进一步示例，描述了制造具有闪络保护的垂直晶体管的方法。示例方法可以包括在衬底的底部处形成漏极区域；在衬底的顶部中形成源极区域；
前面的概述仅仅是示例性的，而不意在以任何方式进行限制。通过参考附图以及下面的详细描述，除了上文所描述的示例性的方案、实施例和特征之外，另外的方案、实施例和特征将变得显而易见。
附图说明
本公开的前述和其他特征将从结合附图的下文中的描述和随附权利要求中变得更加充分地明显。应当理解，这些附图仅仅描绘了根据本公开的几个实施例，并且因此并不被认为是限制它的范围，本公开将通过使用附图利用附加特性和细节而被描述，在附图中：
图1图示具有增加的有源区裸片的示例垂直晶体管的俯视图和侧视图；
图2图示具有用于增加有效闪络距离的垂直沟槽的示例垂直晶体管的俯视图和侧视图；
图3图示具有用于增加有效闪络距离的垂直沟槽的另一示例垂直晶体管的俯视图和侧视图；
图4图示图3中的具有垂直沟槽柱状锯划线的示例垂直晶体管的俯视图和侧视图；
图5图示具有用于增加有效闪络距离的垂直凹腔的进一步示例垂直晶体管的俯视图和侧视图；
图6图示图5中的具有隆起结构的示例垂直晶体管的俯视图和侧视图；
图7图示用于具有闪络保护的垂直晶体管的示例制造系统；
图8图示用于制造具有闪络保护的示例垂直晶体管的过程的流程图；
所有都根据本文所描述的至少一些实施例而被布置。
具体实施方式
在以下详细描述中，参考附图，所述附图形成详细描述的一部分。除非上下文另外指示，在附图中，相似的符号通常标识相似的部件。在具体实施方式、附图和权利要求中描述的说明性实施例并不旨在是限制性的。在不脱离本文所出现的主题的精神或范围的前提下，可以利用其它实施例，以及可以进行其它改变。如本文一般地描述地，并且在附图中图示的，本公开的方面可以以广泛的各种不同的配置被布置、替代、组合、分割和设计，所有这些在本文中都被明确地构想到。
本公开总体上尤其关注涉及具有闪络保护的垂直晶体管器件的装置、设备和/或方法。
简单来说，总体上描述用于增加垂直高电压晶体管的源极和漏极区域之间的间隔而裸片尺寸不用显著对应增加的技术。在一些示例中，可以在划线栅格中裸片的边缘处移除有源硅(在漏极电势处)，使得有源硅大致位于由深电介质填充的沟槽的区域形成的边缘末端的表面的下方。裸片的边缘处的凹进漏极区域可以增加闪络距离而不明显增加裸片尺寸。因此，当以大体上相同的操作电压进行操作时，可以通过将产生较小的寄生电容和较小的裸片尺寸的垂直间距和横向间距进行组合来增加在凹进的漏极区域和表面源极区域之间的距离。
图1图示根据本文所描述的至少一些实施例来布置的具有增加的有源区裸片的示例垂直晶体管的俯视图和侧视图。
在示图100中，如垂直晶体管的俯视图和侧视图所示，示例垂直晶体管可以包括衬底102，该衬底可以包括源极端子104、漏极端子106、和电介质平台108。如垂直晶体管的侧视图所示，衬底102还可以包括绝缘电介质层110，其被配置为接触源极端子104的端部并且还接触电介质平台108的末端。如垂直晶体管的侧视图进一步所示，绝缘电介质层110还可以被配置为与源极端子104的另一端部接触，并且还接触衬底102的边缘。
示图100示出具有在蚀刻和划线之前的四个示例晶体管结构的示例衬底102的俯视图。在传统的晶体管中，为了增加闪络距离(在源极端子104和漏极端子之间的距离)，可以增加电介质的尺寸，其导致更大的裸片尺寸和/每个晶圆的更小的产量。
图2图示根据本文所描述的至少一些实施例来布置的具有用于增加有效闪络距离的垂直沟槽的示例垂直晶体管的俯视图和侧视图。
在示图200中，如垂直晶体管的俯视图和侧视图所示，示例垂直晶体管可以包括衬底202，该衬底包括源极端子204、漏极端子206、电介质平台208、和沟槽212。如垂直晶体管的侧视图所示，衬底202还可以包括绝缘电介质层210，其被配置为接触源极端子204的端部，并且还接触电介质平台208的末端。
示图200示出在完成蚀刻和划线之后的与图1相似的晶体管结构。因为衬底的一部分(因此漏极区域)仍然存在于紧挨着电介质平台208，所以在该配置中的闪络距离由绝缘电介质层210的长度来限定。
图3图示根据本文所描述的至少一些实施例来布置的具有用于增加有效闪络距离的垂直沟槽的另一示例垂直晶体管的俯视图和侧视图。
在示图300中，如垂直晶体管的俯视图和侧视图所示，示例垂直晶体管可以包括衬底302，该衬底包括源极端子304、漏极端子306、电介质平台308、和沟槽312。如垂直晶体管的侧视图所示，衬底302还可以包括绝缘电介质层310，其被布置为接触源极端子304的端部，并且还接触电介质平台308的末端。如垂直晶体管的侧视图进一步所示，绝缘电介质层310还可以被配置为与源极端子304的另一端部接触，并且还与衬底302的边缘接触。
不同于图1和图2中的配置，示图300中在源极端子304具有更大面积的情况下隔离电介质层310更短。在该配置中，可以减少到裸片边缘的源极间隔并且增加有源区。闪络距离包括横向电介质长度(绝缘电介质层310)和垂直电介质长度(电介质平台308)。因此，在不必显著增加裸片尺寸或减少有源区的情况下，可以增加闪络距离。源极电势和漏极电势可以小于闪络电压，使得能够针对同样的功率需求降低裸片尺寸或者针对同样的裸片面积增加功率。
图4图示根据本文所描述的至少一些实施例来布置的、图3中具有垂直沟槽柱状锯划线的示例垂直晶体管的俯视图和侧视图，。
在示图400中，如垂直晶体管的俯视图和侧视图所示，示例垂直晶体管可以包括衬底402，该衬底包括源极端子404、漏极端子406、电介质平台408、和沟槽412。如垂直晶体管的侧视图所示，衬底402还可以包括绝缘电介质层410，其被布置为与源极端子404的端部接触，并且还与电介质平台408的末端接触。
示图400与图3中完成划线(例如，经由机械锯划线、激光切割、或相似的技术来完成划线)之后的配置是相似的。如侧视图所示，可以用小于沟槽412的蚀刻宽度的切口宽度来切割(414)晶圆。因为闪络距离主要由横向距离和垂直距离(例如，绝缘电介质层410和电介质平台408的长度)确定，所以在沟槽412的底部处的切口的宽度对于晶体管的性能可以不具有显著的影响。
图5图示根据本文所描述的至少一些实施例来布置的具有用于增加有效闪络距离的垂直凹腔的进一步示例垂直晶体管的俯视图和侧视图。
在示图500中，如垂直晶体管的俯视图和侧视图所示，示例垂直晶体管可以包括衬底502，该衬底包括源极端子504、漏极端子506、电介质平台508、和沟槽512。如垂直晶体管的侧视图所示，衬底还可以包括绝缘电介质层510，该绝缘电介质层被布置为与源极端子504的端部接触，并且还与电介质平台508的末端接触，电介质平台508可以被放置在垂直凹腔516的上方。
根据一些实施例，沟槽512可以形成为类似瓶子的形状，其包括具有类似瓶子的绝缘电介质层510和电介质平台508的凹腔。沟槽512的加宽横向形状(凹腔)可以逐渐地添加到大约等于电介质平台508的宽度的闪络距离。因此，在该示例配置中，闪络距离基本上可以由绝缘电介质层510的长度、电介质平台508的长度、和电介质平台508的宽度来确定。
可以通过在电介质平台边缘之间的划线栅格中蚀刻硅沟槽(例如，蚀刻可以对应于各向异性蚀刻过程，其后可以是各向同性蚀刻过程)来形成示图500的示例配置中的沟槽512。示图500示出在划线之后的器件的示例配置。切口的宽度可以窄于槽位512的更宽阔的底部的宽度。虽然示出具有锐角(大体上矩形横截面形状)的沟槽512，但是实施例可以被实施为具有其他类似瓶子的形状，比如圆滑边缘或拐角、倒棱边缘或拐角、圆柱或椭圆形边缘，其可以产生电介质平台508的增加的总宽度。
图6图示根据本文所描述的至少一些实施例来布置的相似于图5所示的具有隆起结构的示例垂直晶体管的俯视和侧视图。
在示图600中，如垂直晶体管的俯视和侧视图所示，示例垂直晶体管可以包括衬底602，该衬底包括具有隆起618的源极端子604、漏极端子606、电介质平台608、和沟槽612。如垂直晶体管的侧视图所示，衬底602还可以包括绝缘电介质层610，其被布置为与源极端子604的端部接触，并且还与电介质平台608的末端接触，电介质平台608可以被放置在垂直凹腔616的上方。
示图600中所示的具有隆起配置的裸片图示出可以使用蚀刻沟槽(例如，笔直或像瓶子的形状)来增加闪络距离，还可以利用隆起来实现。隆起可以被形成在源极区域和栅极区域中，并且启用从晶体管器件裸片到用于晶体管器件的封装中的对应接触体的电接触。因此，源极隆起可以将晶体管器件的有源区接触到用于接触源极的封装的一部分，其典型地可以被用作电接地。同样地，栅极隆起可以将晶体管的栅极连接到封装中的对应栅极接触体。在示例配置中源极和栅极隆起可以使用倒装芯片组件而被连接到封装，并且裸片的背部可以是漏极，其可以使用焊线、带条、夹子或相似的机制被连接到封装中的另一电极。通过蚀刻来形成沟槽612可以不受裸片上隆起的形成的支配。因此，即使隆起618可以被形成在裸片上，仍然可以通过绝缘电介质层610的长度、电介质平台608的长度、和电介质平台608的宽度来确定总闪络距离。
图7图示根据本文所描述的至少一些实施例来布置的用于具有闪络保护的垂直晶体管的示例制造系统。
图700包括具有控制器702、沉积/生长模块706、移除/蚀刻模块708、和掺杂模块710的示例制造系统。在一些实施例中，控制器702可以直接地耦接到集成制造系统中的沉积/生长模块706、移除/蚀刻模块708、和掺杂模块710。在其他实施例中，控制器702可以是远程地放置的控制器，其通信地耦接到沉积/生长模块706、移除/蚀刻模块708、和掺杂模块710。在又其他示例中，有线或无线的一个或多个网络704可以被配置为提供控制器702和沉积/生长模块706、和移除/蚀刻模块708、以及和掺杂模块710之间的通信耦接。
控制器702可以被配置为调整沉积/生长模块706、移除/蚀刻模块708、掺杂模块710、和其他可选择模块(没有被示出)(比如划线模块、退火模块、以及相似的模块)中的一个或多个的操作。在一些示例中，控制器702可以通过操作一个或多个控制信号712来调整各个模块的操作。各个控制信号712可以是数字格式或模拟格式，以便可以需要与对应的模块进行接口连接。在一些示例中，响应于操作指令，可以生成每一个信号(例如，有效的、无效的、脉冲的、传输的/接收的、通信的等)。
控制器702可以对应于软件控制器，硬件控制器、或其组合。示例控制器可以包括一个或多个计算机、通用处理器、专用处理器、电路、专用集成电路(ASIC)或其组合。示例处理器可以包括微处理器、微控制器、复杂指令集计算机(CISC)处理器、精简指令集计算机(RISC)、或其其他相似的改变。一些控制器实施方式的操作可以包括执行比如来自固件的基于硬件的指令、基于软件的指令、或其组合。
沉积/生长模块706可以被配置为(例如，经由来自控制器702的一个或多个控制信号712)通过使用各种材料沉淀或生长技术，比如化学蒸汽沉积(CVD)、原子层沉积(ALD)、溅射沉积、和相似的沉积来执行各个动作，比如漏极和/或源极端子、栅极端子、绝缘电介质层等的形成。
移除/蚀刻模块708可以被配置为(例如，经由来自控制器702的一个或多个控制信号712)通过使用比如湿化学蚀刻、气态化学蚀刻、等离子化学蚀刻、和相似的蚀刻技术来执行动作，比如垂直晶体管器件的一部分的打薄、沟槽的形成等。
掺杂模块710可以被配置为(例如，经由来自控制器702的一个或多个控制信号712)通过将杂质添加到本征材料(例如，本征或纯硅材料)中。掺杂的结果是基于杂质的数量，改变生产期望类型(p型、n型)材料的载流子浓度。轻微掺杂的材料是非本征材料，并且大量掺杂的材料是退化的材料。
实施例不限于示图700的示例模块。用于制造具有闪络保护的垂直晶体管的系统可以包括附加或更少的制造模块，并且可以组合操作中的一些以被同样的模块执行。在又其他示例中，操作，比如沉积操作可以被分解在多个模块之间。
图8图示根据本文所描述的至少一些实施例来布置的用于制造具有闪络保护的示例垂直晶体管的过程的流程图。
示例方法可以包括如块822、824、826和/或828中的一个或多个所示的一个或多个操作、功能或动作，并且在一些实施例中可以被用于晶体管制造系统的控制器执行。制造系统可以包括用于比如蚀刻、沉积、划线等制造的各个阶段的多个模块。那些模块中的一些或所有可以由控制器来管理，该控制器指示相应模块执行操作822-828。在一些实施例中，控制器可以是计算设备，比如台式计算机、服务器、便携式计算机、或其他形式的计算设备。因此，块822-828中所描述的操作还可以被存储为非暂态计算机可读介质中的计算机可执行指令，比如计算设备810中的计算机可读介质820，并且可以由一个或多个处理器执行。
根据实施例的垂直晶体管可以通过使用选自包括如下的组中的半导体制造技术的至少一种的制造系统而被制造：CVD、低压CVD、(LPCVD)、气压CVD(APCVD)、超高真空CVD(UHVCVD)、ALD、分子层沉积(MLD)、等离子强化CVD(PECVD)、金属有机物CVD(MOCVD)、分子束外延(MBE)、溅射沉积、离子注入、退火、湿化学蚀刻、气态化学蚀刻、等离子蚀刻、反应离子蚀刻(RIE)、掩蔽光刻、和/或化学机械抛光(CMP)。
制造晶片的示例过程可以从块822开始，“在衬底中形成漏极区域和漏极端子，其中漏极端子被配置为接触衬底的底部”。漏极区域可以通过利用用于形成第一类型的漏极区域(例如，p型或n型漏极区域)的掺杂物来掺杂衬底的底部而形成在衬底中。例如，可以通过利用第一材料(例如，硼、砷、磷等)掺杂本征硅来形成p型区域，并且该结果材料具有电子或空穴的载体浓度，使得其是依据电子-空穴浓度的p型或n型。导电材料(例如，金属，比如铜、铝、钛、镍等)可以被沉积在衬底的漏极区域以形成漏极端子。
块822之后可以是块824，“在衬底的顶部中形成源极区域和源极端子”。衬底的顶部可以利用用于形成衬底内的第二型(例如，p型或n型)的源极区域的掺杂物来掺杂。导电材料(例如，金属，比如铜、铝、钛、镍等)可以被沉积在衬底的源极区域以形成源极端子。第一类型的区域是与第二类型的区域不同类型的。例如，p型漏极区域会具有对应的n型源极区域；同时n型漏极区域会具有对应的p型源极区域。
块824之后可以是块826，“在衬底的顶部处形成绝缘电介质层，使得绝缘电介质层接触源极区域”。绝缘电介质层可以在源极端子和电介质平台的边缘之间生长或沉积。绝缘电介质层的长度可以形成闪络距离的第一部分。
块826之后可以是块828，“在衬底内形成空腔区域，使得衬底的底部保持完整”。沟槽(具有或不具有凹腔)可以通过例如蚀刻而形成在衬底中。沟槽的顶部可以具有作为边界的电介质平台。电介质平台的长度可以形成闪络距离的第二部分(闪络距离的第一部分是如上述的绝缘电介质层的长度)。如果瓶子形状的沟槽具有凹腔，那么电介质平台的宽度可以形成闪络距离的第三部分。
包括在上述过程中的块是出于示例性的目的。具有闪络保护的垂直晶体管的制造可以通过具有更少或附加的块的相似的过程来实现。在一些实施例中，块可以以不同顺序而被执行。在一些其他实施例中，可以消除各个块。在又其他实施例中，各个块可以被分成附加块、利用其他块来补充、或组合一起称为更少的块。
根据一些示例，描述半导体器件。示例半导体器件可以包括：具有顶部和底部的衬底、被配置为与衬底的顶部接触的源极端子、被配置为与衬底的底部接触的漏极区域、和绝缘电介质层。绝缘电介质层可以位于衬底的顶部中，并且被配置与源极区域接触，其中衬底可以包括大体上位于绝缘电介质层和衬底的底部之间的空腔区域。
根据其他示例，绝缘电介质层在衬底的顶部中沿着半导体器件的边缘定位。绝缘电介质层的横向长度小于与针对半导体器件的特定操作电压相关联的闪络距离。衬底的空腔区域的宽度在大约10微米到大约100微米的范围内。衬底的空腔区域的高度在大约2微米到大约100微米的范围内。
根据其他示例，衬底的空腔区域可以包括位于源极区域下方的衬底中的凹腔。凹腔的高度可小于衬底的空腔区域的高度。凹腔的高度是在从大约20微米到大约100微米的范围中。凹腔的宽度在大约10微米到大约50微米的范围内。绝缘电介质层的长度在大约10微米nm到大约200微米的范围内。
根据又其他示例，半导体器件可以是垂直晶体管。半导体器件还可以是垂直功率晶体管。半导体器件还可以是垂直射频(RF)功率晶体管。半导体器件还可以是垂直双扩散金属氧化物半导体(VDMOS)。所述衬底的围绕空腔区域的部分衬底可以以一等级来掺杂，使得所述衬底的围绕空腔区域的这部分衬底中的载流子浓度与漏极区域的载流子浓度大体上相同。
根据其他示例，描述制造半导体器件的方法。示例方法可以包括：在衬底的底部处形成漏极区域，在衬底中形成垂直间隔栅和源极区域，在衬底的顶部中形成绝缘电介质层使得绝缘电介质层接触源极区域，并且形成大体上位于绝缘电介质层和衬底的底部之间的空腔区域。
根据一些示例，形成漏极区域可以包括：在衬底的表面上生长外延层、降低衬底的厚度、和在衬底的后方形成导电接触体以形成漏极端子。该方法还可以包括在衬底的顶部中沿着半导体器件的边缘形成电介质层。
根据其他示例，方法还可以包括：降低衬底的空腔区域处的绝缘电介质层的长度。该方法还可以包括：在衬底中沿着空腔区域的边缘形成附加凹腔，其中凹腔的高度小于空腔区域的高度。形成附加凹腔可以包括：采用各向异性蚀刻和各向同性蚀刻中的一个或多个。形成附加凹腔还可以包括：采用深度反应离子蚀刻(DRIE)过程。
根据其他示例，描述制造具有闪络保护的垂直晶体管的方法。示例方法可以包括：在衬底的底部处形成漏极区域，在衬底的顶部中形成源极区域，靠近所述垂直晶体管的边缘在衬底的顶部中形成绝缘电介质层，使得绝缘电介质层被配置为接触源极区域，以及在沿着垂直晶体管的边缘的隔离电介质层的一部分和衬底的一部分中形成空腔区域以针对特定操作电压来增加闪络距离而不增加裸片尺寸。
根据一些示例，形成空腔区域可以包括：使衬底的底部保持完整，使得附加垂直距离和附加横向距离被添加到闪络距离；形成空腔区域还可以包括：在绝缘电介质层下方、在衬底中切开凹腔，使得附加垂直距离和两个附加横向距离被添加到闪络距离。
根据又其他示例，描述制造半导体器件的方法。示例方法可以包括：在衬底的底部处形成漏极区域；在衬底的顶部中形成栅和源极区域；靠近所述半导体器件的第一边缘在衬底的顶部中形成绝缘电介质层，使得绝缘电介质层被配置为接触源极区域；以及在衬底中沿着半导体器件的第一边缘形成空腔区域，使得衬底的底部保持完整。
根据进一步示例，该方法还可以包括靠近所述垂直晶体管的边缘在衬底的顶部中形成另一绝缘电介质层，使得所述另一绝缘电介质层被配置为接触源极区域，其中绝缘电介质层和所述另一绝缘电介质层是连续的。
存在通过其可以影响本文所描述的过程和/或系统和/其他技术的各种手段(例如，硬件、软件、和/或固件)，并且更优的手段会随着其中部署过程和/或系统和/或其他技术的情况而改变。例如，如果用户确定速度和精确度是最重要的，那么用户可以选择主要为硬件和/或固件的手段；如果灵活性是最重要的，用户可以选择主要是软件的实施方式；或者，同样也是备选地，用户可以选择硬件、软件和/或固件的一些组合。
前面的详细描述已经通过使用框图、流程图和/或示例阐述了设备和/或过程的各个实施例。在这些框图、流程图和/或示例包含一项或多项功能和/或操作的程度上，可以通过各种各样的硬件、软件、固件或几乎其任意组合来单独地和/或共同地实现这些框图、流程图或示例内的每项功能和/或操作。在一个实施例中，本文所描述的主题的多个部分可经由专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)或其它集成形式来实现。然而，在本文公开的实施例的一些方面可以整体地或部分地在集成电路中等效地实现为：在一个或多个计算机上运行的一个或多个计算机程序(例如，实现为在一个或多个计算机系统上运行的一个或多个程序)、在一个或多个处理器上运行的一个或多个程序(例如，实现为在一个或多个微处理器上运行的一个或多个程序)、固件、或其几乎任何组合，并且根据本公开，设计电路和/或编写用于软件和/或固件的代码将是可能的。
本公开并不是以本申请中所描述的特定的实施例来限制的，这些特定的实施例意图作为各个方面的说明。在不脱离其精神和范围的情况下，可以进行许多修改和改变。除了本文所枚举的那些之外，在本公开范围内的功能上等同的方法和设备根据前面的说明将是可能的。这样的修改和改变意图落在随附权利要求书的范围内。连同这些权利要求书所给予权利的等同方案的整个范围内，本公开仅受随附权利要求书的措辞限制。应当理解，本公开不限于特定的方法、系统或部件，这些当然可以变化。也应当理解，本文所使用的术语仅是为了描述特定示例的目的，而不意在限制。
另外，本文所描述的主题的机制能够作为程序产品以各种形式被分发，并且本文所描述的主题的示例性实施例都适用，而不论实际上用于实施分发的信号承载介质的特定类型如何。信号承载介质的示例包括但不限于以下：可记录型介质，比如软盘、硬盘驱动器、压缩盘(CD)、数字视频光盘(DVD)、数字带、计算机存储器等；以及传输型介质，比如数字和/或模拟通信介质(例如，光纤电缆、波导、有线通信链路、无线通信链路等)。
本领域技术人员将理解的是，在本领域内通常以本文阐述的方式来描述设备和/或过程，此后利用工程实践将这些所描述的设备和/或过程集成到数据处理系统中。也即，本文所描述的设备和/或过程的至少一部分可以通过合理数量的实验集成到数据处理系统中。本领域技术人员将认识到典型的数据处理系统通常包括如下中的一种或多种：系统单元壳体，视频显示设备，比如易失性和非易失性存储器的存储器，比如微处理器和数字信号处理器的处理器，比如操作系统、驱动器、图形用户接口和应用程序的计算实体，比如触摸板或触摸屏的一个或多个交互设备，和/或包括反馈回路的控制系统。
典型的数据处理系统可利用任何适合的商业可用部件来实现，比如在数据计算/通信和/或网络计算/通信系统中典型地提供的那些部件。本文所描述的主题有时示出包含在不同的其它部件中的或与不同的其它部件连接的不同部件。应当理解，这些所描绘的结构仅是示例性的，并且实际上可以实施实现相同功能的许多其它体系结构。在概念意义上，实现相同功能的任何部件布置是有效地“关联的”，以实现特定的功能。因此，在本文被组合以实现特定功能的任何两个部件可视为彼此“关联”以使得实现特定功能，不论体系结构或中间部件如何。同样，任意两个如此关联的部件还可视为彼此“可操作地连接”、或“可操作地耦合”以实现特定的功能，并且能够如此关联的任意两个部件还可视为彼此“能够可操作地耦合”以实现特定功能。可操作耦合的具体示例包括但不限于能够物理上配对和/或物理交互的部件和/或能够无线交互和/或无线交互的部件和/或逻辑上交互和/或能够逻辑上交互的部件。
关于本文中实质上任何复数和/或单数术语的使用，本领域技术人员能够根据上下文和/或应用适当地从复数变换成单数和/或从单数变换成复数。为了清晰的目的，本文中可以明确地阐明了各种单数/复数置换。
本领域技术人员将理解，一般地，本文所使用的术语，尤其是随附权利要求(例如，随附权利要求的主体)中所使用的术语，通常意在为“开放式”术语(例如，术语“包括”应当解释为“包括但不限于”，术语“具有”应解释为“至少具有”，术语“包含”应解释为“包含但不限于”，等等)。本领域技术人员还将理解，如果意图表达引导权利要求记述项的具体数量，则这样的意图应该明确地记载于权利要求中，如果没有这样的记载，则这样的意图不存在。例如，为辅助理解，下面的随附权利要求可能包含了引导性短语“至少一个”和“一个或多个”的使用以引导权利要求记述项。然而，这种短语的使用不应解释为暗指不定冠词“一”或“一个”引导权利要求记述项将包含该所引导的权利要求记述项的任何特定权利要求局限于仅包含一个该记述项的示例，即使当同一权利要求包括了引导性短语“一个或多个”或“至少一个”以及诸如不定冠词“一”或“一个”的(例如，“一”和/或“一个”应当解释为表示“至少一个”或“一个或多个”)；这同样适用于对于用于引导权利要求记述项的定冠词的使用。另外，即使明确地记述了被引导的权利要求记述项的具体数量，本领域技术人员将理解到这些记述项应当解释为至少表示所记述的数量(例如，没有其它修饰语的裸记述“两个记述项”表示至少两个记述项或两个以上的记述项)。
此外，在使用类似于“A、B和C等中的至少一个”的惯用法的那些实例中，通常这样的构造旨在表达本领域技术人员理解该惯用法的含义(例如，“具有A、B和C中的至少一个的系统”将包括但不限于仅具有A、仅具有B、仅具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B和C等等的系统)。本领域技术人员将进一步理解，表示两个或多个备选术语的几乎任何转折词和/或短语，无论是在说明书、权利要求或附图中，都应理解为设想包括一项、任一项或两项的可能性。例如，术语“A或B”将理解为包括“A”或“B”或“A和B”的可能性。
本领域技术人员将理解的是，出于任何以及全部的目的，诸如在提供所撰写的说明书方面，本文所公开的全部范围也涵盖了任何和全部的可能的子范围及其子范围的组合。任何所列范围都充分地描述了同一范围并且使同一范围分解成至少均等的两半、三份、四份、五份、十份等等。作为非限制性示例，本文所论述的每个范围能够容易地分解成下三分之一、中三分之一和上三分之一，等等。本领域技术人员还将理解的是，诸如“多达”、“至少”、“多于”、“少于”等所有的言词包括所记述的数量并且是指如上文所论述的随后能够分解成子范围的范围。最后，本领域技术人员将理解的是，范围包括每个独立的成员。因此，例如，具有1-3个单元的组是指具有1个、2个或3个单元的组。类似地，具有1-5个单元的组是指具有1个、2个、3个、4个、或5个单元的组，等等。
尽管本文已经公开了各个方面和示例，但是其他方面和实施例对本领域技术人员将是显而易见的。本文所公开的各个方面和实施例是出于说明性的目的，并不意图是限制性的，其中真实的范围和精神通过下面的权利要求来表示。
Claims (27)
1.一种半导体器件，包括：
衬底，其具有顶部和底部；
源极端子，其被配置为与所述衬底的所述顶部接触；
漏极区域，其被配置为与所述衬底的所述底部接触；以及
绝缘电介质层，其位于所述衬底的所述顶部，并且被配置为与所述源极区域接触，其中所述衬底包括大体上位于所述绝缘电介质层和所述衬底的所述底部之间的空腔区域。
2.根据权利要求1所述的半导体器件，其中所述绝缘电介质层在所述衬底的所述顶部中沿着所述半导体器件的边缘定位。
3.根据权利要求1所述的半导体器件，其中所述绝缘电介质层的横向长度小于与针对所述半导体器件的特定操作电压相关联的闪络距离。
4.根据权利要求1所述的半导体器件，其中所述衬底的所述空腔区域的宽度在大约10微米到大约100微米的范围内。
5.根据权利要求1所述的半导体器件，其中所述衬底的所述空腔区域的高度在大约2微米到大约100微米的范围内。
6.根据权利要求1所述的半导体器件，其中所述衬底的所述空腔区域包括位于所述源级区域下方的所述衬底中凹腔。
7.根据权利要求6所述的半导体器件，其中所述凹腔的高度小于所述衬底的所述空腔区域的高度。
8.根据权利要求6所述的半导体器件，其中所述凹腔的高度在大约20微米到大约100微米的范围内。
9.根据权利要求6所述的半导体器件，其中所述凹腔的宽度在大约10微米到大约50微米的范围内。
10.根据权利要求1所述的半导体器件，其中所述绝缘电介质层的长度在大约10微米到大约200微米的范围内。
11.根据权利要求1所述的半导体器件，其中所述半导体器件是垂直晶体管。
12.根据权利要求1所述的半导体器件，其中所述半导体器件是垂直功率晶体管。
13.根据权利要求1所述的半导体器件，其中所述半导体器件是垂直射频(RF)功率晶体管。
14.根据权利要求1所述的半导体器件，其中所述半导体器件是垂直双扩散金属氧化物半导体(VDMOS)。
15.根据权利要求1所述的半导体器件，其中所述衬底的围绕所述空腔区域的部分以一等级来掺杂，使得所述衬底的围绕所述空腔区域的所述部分中的载流子浓度与所述漏极区域的载流子浓度大体上相同。
16.一种制造半导体器件的方法，所述方法包括：
在衬底的底部处形成漏极区域；
在所述衬底中形成垂直间隔栅和源极区域；
在所述衬底的顶部中形成绝缘电介质层，使得所述绝缘电介质层接触所述源极区域；以及
形成大体上位于所述绝缘电介质层和所述衬底的所述底部之间的空腔区域。
17.根据权利要求16所述的方法，其中形成所述漏极区域包括：
在所述衬底的表面上生长外延层；
降低所述衬底的厚度；以及
在所述衬底的背部上形成导电接触体以形成漏极端子。
18.根据权利要求16所述的方法，还包括：
在所述衬底的所述顶部中沿着所述半导体设备的边缘形成所述绝缘电介质层。
19.根据权利要求16所述的方法，还包括：
降低在所述衬底的所述空腔区域处的所述绝缘电介质层的长度。
20.根据权利要求16所述的方法，还包括：
沿着所述空腔区域的边缘在所述衬底中形成附加凹腔，其中所述凹腔的高度小于所述空腔区域的高度。
21.根据权利要求20所述的方法，其中形成所述附加凹腔包括采用各向异性蚀刻和各向同性蚀刻中的一个或多个。
22.根据权利要求20所述的方法，其中形成所述附加凹腔还包括采用深度反应离子蚀刻(DRIE)过程。
23.一种制造具有闪络保护的垂直晶体管的方法，所述方法包括：
在衬底的底部处形成漏极区域；
在所述衬底的顶部中形成源极区域；
靠近所述垂直晶体管的边缘在所述衬底的所述顶部中形成绝缘电介质层，使得所述绝缘电介质层被配置为接触所述源极区域；以及
在沿着所述垂直晶体管的所述边缘的所述绝缘电介质层的部分和所述衬底的部分中形成空腔区域以针对特定操作电压来增加闪络距离而不增加裸片尺寸。
24.根据权利要求23所述的方法，其中形成所述空腔区域包括使所述衬底的所述底部保持完整，使得附加垂直距离和附加横向距离被添加到所述闪络距离。
25.根据权利要求23所述的方法，其中形成所述空腔区域包括在所述绝缘电介质层下方、在所述衬底中切开凹腔，使得附加垂直距离和两个附加横向距离被添加到所述闪络距离。
26.一种制造半导体器件的方法，所述方法包括：
在衬底的底部处形成漏极区域；
在所述衬底的顶部中形成栅和源极区域；
靠近所述半导体器件的第一边缘在所述衬底的顶部中形成绝缘电介质层，使得所述绝缘电介质层被配置为接触所述源极区域；以及
沿着所述半导体器件的所述第一边缘在所述衬底中形成空腔区域，使得所述衬底的所述底部保持完整。
27.根据权利要求26所述的方法，还包括：
靠近所述半导体器件的第二边缘在所述衬底的所述顶部中形成另一绝缘电介质层，使得所述另一绝缘电介质层被配置为接触所述源极区域，其中所述绝缘电介质层和所述另一绝缘电介质层是连续的。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/US2014/032586 WO2015152904A1 (en) | 2014-04-01 | 2014-04-01 | Vertical transistor with flashover protection |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106463508A true CN106463508A (zh) | 2017-02-22 |
Family
ID=54241033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201480078416.3A Pending CN106463508A (zh) | 2014-04-01 | 2014-04-01 | 具有闪络保护的垂直晶体管 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9524960B2 (zh) |
| CN (1) | CN106463508A (zh) |
| WO (1) | WO2015152904A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9368572B1 (en) | 2015-11-21 | 2016-06-14 | International Business Machines Corporation | Vertical transistor with air-gap spacer |
| US9969611B1 (en) | 2017-12-01 | 2018-05-15 | Eagle Technology, Llc | Structure for controlling flashover in MEMS devices |
| DE102019210285B4 (de) | 2019-07-11 | 2023-09-28 | Infineon Technologies Ag | Erzeugen eines vergrabenen Hohlraums in einem Halbleitersubstrat |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1294760A (zh) * | 1998-03-25 | 2001-05-09 | 韩国科学技术院 | 真空场效应晶体管 |
| CN1599955A (zh) * | 2001-11-30 | 2005-03-23 | 英特尔公司 | 用于与散热器有效热接触的、微电子管芯侧面上的背面金属化 |
| CN1992278A (zh) * | 2005-12-28 | 2007-07-04 | 海力士半导体有限公司 | 具有竖直型沟道的半导体器件及其制造方法 |
| CN101930957A (zh) * | 2009-06-08 | 2010-12-29 | 万国半导体有限公司 | 功率半导体器件封装及制造方法 |
| KR101371495B1 (ko) * | 2012-12-28 | 2014-03-10 | 현대자동차주식회사 | 반도체 소자 및 그 제조 방법 |
Family Cites Families (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6119177A (ja) | 1984-07-06 | 1986-01-28 | Yoshitaka Ono | 分割した自己アラインメントゲ−ト構造をもつ電界効果型トランジスタ− |
| EP0610599A1 (en) | 1993-01-04 | 1994-08-17 | Texas Instruments Incorporated | High voltage transistor with drift region |
| JP3527034B2 (ja) | 1996-09-20 | 2004-05-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US5912490A (en) | 1997-08-04 | 1999-06-15 | Spectrian | MOSFET having buried shield plate for reduced gate/drain capacitance |
| KR100267395B1 (ko) | 1997-12-19 | 2000-10-16 | 김덕중 | 이중-확산 모스 트랜지스터 및 그 제조방법 |
| US6271552B1 (en) | 1999-10-04 | 2001-08-07 | Xemod, Inc | Lateral RF MOS device with improved breakdown voltage |
| KR20010040186A (ko) | 1999-10-27 | 2001-05-15 | 인터실 코포레이션 | 디모스, 절연게이트 바이폴라 트랜지스터, 및 금속 산화막반도체 전계 효과 트랜지스터 등의 전력 모스 소자의게이트 전하 및 게이트/드레인 정전용량 최소화기술 |
| US6580123B2 (en) | 2000-04-04 | 2003-06-17 | International Rectifier Corporation | Low voltage power MOSFET device and process for its manufacture |
| US6635544B2 (en) | 2001-09-07 | 2003-10-21 | Power Intergrations, Inc. | Method of fabricating a high-voltage transistor with a multi-layered extended drain structure |
| US6630714B2 (en) | 2001-12-27 | 2003-10-07 | Kabushiki Kaisha Toshiba | Semiconductor device formed in semiconductor layer arranged on substrate with one of insulating film and cavity interposed between the substrate and the semiconductor layer |
| US6713814B1 (en) | 2002-08-05 | 2004-03-30 | National Semiconductor Corporation | DMOS transistor structure with gate electrode trench for high density integration and method of fabricating the structure |
| US7576388B1 (en) * | 2002-10-03 | 2009-08-18 | Fairchild Semiconductor Corporation | Trench-gate LDMOS structures |
| EP1427010B1 (en) | 2002-11-29 | 2012-01-11 | STMicroelectronics Srl | Manufacturing method of a semiconductor substrate comprising at least a buried cavity |
| US7652326B2 (en) | 2003-05-20 | 2010-01-26 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| EP1654765A2 (en) | 2004-01-10 | 2006-05-10 | Hvvi Semiconductors, Inc. | Power semiconductor device and method therefor cross reference to related applications |
| DE102004005948B4 (de) | 2004-02-02 | 2009-04-02 | Atmel Germany Gmbh | MOS-Transistor und Verfahren zur Herstellung einer MOS-Transistorstruktur |
| JP5254549B2 (ja) | 2004-02-19 | 2013-08-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体複合構造体 |
| JP2006066611A (ja) | 2004-08-26 | 2006-03-09 | Toshiba Corp | 半導体装置 |
| US7442976B2 (en) * | 2004-09-01 | 2008-10-28 | Micron Technology, Inc. | DRAM cells with vertical transistors |
| US7271453B2 (en) | 2004-09-20 | 2007-09-18 | International Business Machines Corporation | Buried biasing wells in FETS |
| US7276747B2 (en) | 2005-04-25 | 2007-10-02 | Semiconductor Components Industries, L.L.C. | Semiconductor device having screening electrode and method |
| JP2007250855A (ja) | 2006-03-16 | 2007-09-27 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP5479915B2 (ja) * | 2007-01-09 | 2014-04-23 | マックスパワー・セミコンダクター・インコーポレイテッド | 半導体装置 |
| US7696568B2 (en) * | 2007-05-21 | 2010-04-13 | Micron Technology, Inc. | Semiconductor device having reduced sub-threshold leakage |
| US8067834B2 (en) | 2007-08-21 | 2011-11-29 | Hvvi Semiconductors, Inc. | Semiconductor component |
| CN100592532C (zh) | 2007-08-28 | 2010-02-24 | 电子科技大学 | 具有“u”字形漂移区的半导体器件 |
| US8101500B2 (en) * | 2007-09-27 | 2012-01-24 | Fairchild Semiconductor Corporation | Semiconductor device with (110)-oriented silicon |
| US8063467B2 (en) * | 2007-12-11 | 2011-11-22 | Hvvi Semiconductors, Inc. | Semiconductor structure and method of manufacture |
| US7847350B2 (en) | 2008-10-09 | 2010-12-07 | Hvvi Semiconductors, Inc. | Transistor structure having a trench drain |
| US8213226B2 (en) | 2008-12-05 | 2012-07-03 | Micron Technology, Inc. | Vertical transistor memory cell and array |
| JP2010186760A (ja) * | 2009-02-10 | 2010-08-26 | Panasonic Corp | 半導体装置および半導体装置の製造方法 |
| US8501578B2 (en) * | 2010-01-22 | 2013-08-06 | Estivation Properties Llc | Semiconductor structure formed without requiring thermal oxidation |
| KR101645257B1 (ko) | 2010-05-20 | 2016-08-16 | 삼성전자주식회사 | 수직 채널 트랜지스터를 구비한 반도체 소자 |
| KR101150601B1 (ko) | 2010-06-03 | 2012-06-08 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| EP2628186A4 (en) | 2010-10-12 | 2015-11-25 | Silanna Semiconductor Usa Inc | VERTICAL SEMICONDUCTOR DEVICE WITH IMPROVED SUBSTRATE |
| US9159825B2 (en) | 2010-10-12 | 2015-10-13 | Silanna Semiconductor U.S.A., Inc. | Double-sided vertical semiconductor device with thinned substrate |
| KR101699443B1 (ko) | 2010-10-15 | 2017-01-25 | 삼성전자 주식회사 | 수직 채널 트랜지스터를 구비한 반도체 소자의 제조 방법 |
-
2014
- 2014-04-01 CN CN201480078416.3A patent/CN106463508A/zh active Pending
- 2014-04-01 WO PCT/US2014/032586 patent/WO2015152904A1/en active Application Filing
- 2014-04-01 US US14/761,599 patent/US9524960B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1294760A (zh) * | 1998-03-25 | 2001-05-09 | 韩国科学技术院 | 真空场效应晶体管 |
| CN1599955A (zh) * | 2001-11-30 | 2005-03-23 | 英特尔公司 | 用于与散热器有效热接触的、微电子管芯侧面上的背面金属化 |
| CN1992278A (zh) * | 2005-12-28 | 2007-07-04 | 海力士半导体有限公司 | 具有竖直型沟道的半导体器件及其制造方法 |
| CN101930957A (zh) * | 2009-06-08 | 2010-12-29 | 万国半导体有限公司 | 功率半导体器件封装及制造方法 |
| KR101371495B1 (ko) * | 2012-12-28 | 2014-03-10 | 현대자동차주식회사 | 반도체 소자 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160155734A1 (en) | 2016-06-02 |
| WO2015152904A1 (en) | 2015-10-08 |
| US9524960B2 (en) | 2016-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105870022B (zh) | 屏蔽栅沟槽mosfet的制造方法 | |
| CN109817618A (zh) | 互补场效应晶体管中的外延结构 | |
| CN106057674A (zh) | 屏蔽栅沟槽mosfet的制造方法 | |
| CN102194831B (zh) | 氧化物薄膜晶体管基板 | |
| CN111261628A (zh) | 半导体装置 | |
| CN102222700B (zh) | 薄膜晶体管元件及其制作方法 | |
| CN103824857B (zh) | 包含绝缘体上半导体区和主体区的半导体结构及形成方法 | |
| CN104485286B (zh) | 包含中压sgt结构的mosfet及其制作方法 | |
| CN108091573A (zh) | 屏蔽栅沟槽mosfet esd结构及其制造方法 | |
| CN107068694B (zh) | 半导体器件结构及其制作方法、阵列基板和显示装置 | |
| CN105609559A (zh) | 功率晶体管中的输出电容降低 | |
| CN108140670A (zh) | 具有采用间隙壁的自对准体接触的沟槽mosfet | |
| CN106463508A (zh) | 具有闪络保护的垂直晶体管 | |
| CN105742367A (zh) | 薄膜晶体管及使用该薄膜晶体管之显示阵列基板 | |
| CN108461495A (zh) | 包括掩埋电容结构的半导体器件及其形成方法 | |
| CN102194694B (zh) | 沟槽式金属氧化物半导体场效应晶体管的制造方法 | |
| CN105826361B (zh) | 半导体器件及其制造方法 | |
| CN103311270B (zh) | 逆导型igbt半导体器件及制造方法 | |
| CN101819974B (zh) | 沟槽式金属氧化物半导体晶体管 | |
| US9312382B2 (en) | High voltage transistor device with reduced characteristic on resistance | |
| CN103346126A (zh) | 闪存存储单元的形成方法 | |
| CN105374823A (zh) | 双通道存储器 | |
| CN103094124B (zh) | 高压结型场效应管的结构及制造方法 | |
| CN114725096A (zh) | 半导体构造及制作方法 | |
| KR102174333B1 (ko) | Dram 셀렉터 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170222 |
|
| WD01 | Invention patent application deemed withdrawn after publication |