CN103311270B - 逆导型igbt半导体器件及制造方法 - Google Patents
逆导型igbt半导体器件及制造方法 Download PDFInfo
- Publication number
- CN103311270B CN103311270B CN201210064071.9A CN201210064071A CN103311270B CN 103311270 B CN103311270 B CN 103311270B CN 201210064071 A CN201210064071 A CN 201210064071A CN 103311270 B CN103311270 B CN 103311270B
- Authority
- CN
- China
- Prior art keywords
- silicon chip
- collector region
- semiconductor device
- resilient coating
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种逆导型IGBT半导体器件，穿通型IGBT器件的集电区由减薄后的硅基片组成，在硅基片的背面形成有沟槽，该沟槽穿过穿通型IGBT器件的集电区并和缓冲层相接触，通过在沟槽中填充第一导电类型的多晶硅或外延层、或在沟槽的底部形成第一导电类型的离子注入区来形成快速恢复二极管的第一电极区。本发明能够实现IGBT器件和快速恢复二极管的集成。本发明还公开了一种逆导型IGBT半导体器件的制造方法。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种逆导型IGBT半导体器件；本发明还涉及一种逆导型IGBT半导体器件的制造方法。
背景技术
在高压器件中，绝缘栅双极晶体管(IGBT)在600伏以上电压的器件中获得了越来越广泛的应用，最近更是往高电压、大电流密度的方向发展。在IGBT的使用中，通常要将IGBT与快恢复二极管(FAST RECOVERED DIODE，FRD)在模块封装中组合在一起，以降低开关功耗和提供反向电流的导通能力。最近，一些公司开始将FRD集成在IGBT芯片之中，以进一步提高器件的电流密度，特别是降低模块封装的难度，提高模块封装的可靠性并减小模块的体积。现有的做法是在硅片的背面的N型层之后，形成作为IGBT集电区的P+区域和作为FRD的n+区域，P+区域和n+区域之后形成背面金属化形成IGBT的集电极和FRD的阴极。
发明内容
本发明所要解决的技术问题是提供一种逆导型IGBT半导体器件，能能实现IGBT器件和快速恢复二极管的集成。本发明还提供一种逆导型IGBT半导体器件的制造方法。
为解决上述技术问题，本发明提供一种逆导型IGBT半导体器件，逆导型IGBT半导体器件集成有穿通型IGBT器件和快速恢复二极管，所述逆导型IGBT半导体器件包括：具有第一导电类型的缓冲层；具有第二导电类型的所述穿通型IGBT器件的集电区，所述穿通型IGBT器件的集电区由减薄后的第二导电类型硅基片形成；所述缓冲层和所述穿通型IGBT器件的集电区相接触，且所述缓冲层是位于远离所述硅基片的背面表面一侧的所述穿通型IGBT器件的集电区的顶部。
沟槽，形成于所述硅基片的背面，所述沟槽穿过所述穿通型IGBT器件的集电区并和所述缓冲层相接触。
所述快速恢复二极管的第一电极区的至少部分是由填充于所述沟槽中的第一导电类型的多晶硅或外延层组成，或者所述快速恢复二极管的第一电极区的至少部分是由形成于所述沟槽底部的所述缓冲层表面的第一导电类型的离子注入区组成；一背面金属，分别和所述穿通型IGBT器件的集电区以及所述快速恢复二极管的第一电极区相连接并作为所述穿通型IGBT器件的集电区和所述快速恢复二极管的第一电极区的连接电极。
进一步的改进是，所述第一导电类型为N型，第二导电类型为P型。
进一步的改进是，所述缓冲层由形成于所述硅基片上的外延层组成，所述缓冲层的厚度为1微米～30微米。
进一步的改进是，所述穿通型IGBT器件的集电区的厚度为0.1微米～300微米。
为解决上述技术问题，本发明提供一种逆导型IGBT半导体器件的制造方法，逆导型IGBT半导体器件集成有穿通型IGBT器件和快速恢复二极管，包括如下步骤：
步骤一、在具有第二导电类型的硅基片正面形成具有第一导电类型的缓冲层；在所述硅基片的正面淀积第一介质膜，该第一介质膜将所述硅基片的正面保护好，从背面对所述硅基片进行减薄；减薄后的所述硅基片形成所述穿通型IGBT器件的集电区，所述缓冲层和所述穿通型IGBT器件的集电区相接触，且所述缓冲层是位于远离所述硅基片的背面表面一侧的所述穿通型IGBT器件的集电区的顶部。
步骤二、在所述硅基片的背面淀积厚度大于50埃的第二介质膜，采用光刻刻蚀工艺在所述硅基片的背面形成沟槽；所述沟槽穿过所述穿通型IGBT器件的集电区并和所述缓冲层相接触。
步骤三、在所述沟槽中淀积第一导电类型的多晶硅或外延层，所述多晶硅或外延层的厚度满足将所述沟槽完全填充。
步骤四、采用刻蚀工艺从所述硅基片的背面对所述多晶硅或外延层进行去除，刻蚀停止于所述第二介质膜上从而使所述多晶硅或外延层仅完全填充于所述沟槽中，由填充于所述沟槽中的所述多晶硅或外延层组成所述快速恢复二极管的第一电极区。
进一步的改进是，所述第一导电类型为N型，所述第二导电类型为P型。
进一步的改进是，步骤一中对所述硅基片进行减薄后，要求保证所述穿通型IGBT器件的集电区的厚度大于0.1微米。
进一步的改进是，步骤三中所述多晶硅或外延层的N型杂质浓度大于1E19CM-3。
为解决上述技术问题，本发明提供一种逆导型IGBT半导体器件的制造方法，逆导型IGBT半导体器件集成有穿通型IGBT器件和快速恢复二极管，包括如下步骤：
步骤一、在硅基片上形成具有第一导电类型的缓冲层和具有第二导电类型的所述穿通型IGBT器件的集电区；所述穿通型IGBT器件的集电区形成于硅基片的背面；所述缓冲层和所述穿通型IGBT器件的集电区相接触，且所述缓冲层是位于远离所述硅基片的背面表面一侧的所述穿通型IGBT器件的集电区的顶部；在所述硅基片的正面淀积第一介质膜，该第一介质膜将所述硅基片的正面保护好，从背面对所述硅基片进行减薄。
步骤二、在所述硅基片的背面淀积厚度大于50埃的第二介质膜，采用光刻刻蚀工艺在所述硅基片的背面形成沟槽；所述沟槽穿过所述穿通型IGBT器件的集电区并和所述缓冲层相接触。
步骤三、在所述硅基片的背面淀积第三介质膜，将位于所述沟槽底部的所述第三介质膜去除，在所述沟槽侧壁保留部分所述第三介质膜。
步骤四、从所述硅基片的背面进行第一导电类型的离子注入从而在所述沟槽底部的所述缓冲层表面形成第一导电类型的离子注入区，由该离子注入区的杂质浓度大于1E19CM-3并组成所述快速恢复二极管的第一电极区。
步骤五、在所述沟槽中淀积一层钛和氮化钛，之后再淀积金属钨或铝将所述沟槽完全填充。
进一步的改进是，所述第一导电类型为N型，所述第二导电类型为P型。
进一步的改进是，步骤一中对所述硅基片进行减薄后，要求保证所述穿通型IGBT器件的集电区的厚度大于0.1微米。
为解决上述技术问题，本发明提供一种逆导型IGBT半导体器件的制造方法，逆导型IGBT半导体器件集成有穿通型IGBT器件和快速恢复二极管，其特征在于，包括如下步骤：
步骤一、在硅基片上形成具有第一导电类型的缓冲层和具有第二导电类型的所述穿通型IGBT器件的集电区；所述穿通型IGBT器件的集电区形成于硅基片的背面；所述缓冲层和所述穿通型IGBT器件的集电区相接触，且所述缓冲层是位于远离所述硅基片的背面表面一侧的所述穿通型IGBT器件的集电区的顶部；在所述硅基片的正面淀积第一介质膜，该第一介质膜将所述硅基片的正面保护好，所述第一介质膜为5000埃～20000埃的氧化膜；从背面对所述硅基片进行第一次减薄或不减薄，要求保证所述硅基片的厚度为200微米～750微米。
步骤二、采用光刻刻蚀工艺在所述硅基片的背面形成沟槽；所述沟槽穿过所述穿通型IGBT器件的集电区并和所述缓冲层相接触。
步骤三、在所述沟槽中淀积第一导电类型的多晶硅或外延层，所述多晶硅或外延层的厚度满足将所述沟槽完全填充。
步骤四、从背面对所述硅基片进行第二次减薄；所述第二次减薄后，所述多晶硅或外延层仅完全填充于所述沟槽中，由填充于所述沟槽中的所述多晶硅或外延层组成所述快速恢复二极管的第一电极区；所述第二次减薄后，还要保证所述穿通型IGBT器件的集电区在所述硅基片背面露出。
进一步的改进是，所述第一导电类型为N型，所述第二导电类型为P型。
进一步的改进是，步骤三中在所述沟槽中淀积的仅为多晶硅时，所述沟槽的面积和所述硅基片的面积的比例要小于30％。
本发明通过应用沟槽技术，使沟槽穿过穿通型IGBT器件的集电区并和缓冲层相接触，并通过在沟槽中填充第一导电类型的多晶硅或外延层、或在沟槽的底部形成第一导电类型的离子注入区来形成快速恢复二极管的第一电极区，从而能够实现IGBT器件和快速恢复二极管的集成。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例一逆导型IGBT半导体器件的结构示意图；
图2是本发明实施例二逆导型IGBT半导体器件的结构示意图；
图3A-图3C是本发明实施例一逆导型IGBT半导体器件的制造方法的各步骤中的器件结构图；
图4A是图3C中沿D1D1’的杂质分布示意图；
图4B是图3C中沿D2D2’的杂质分布示意图。
具体实施方式
如图1所示，是本发明实施例一逆导型IGBT半导体器件的结构示意图。本发明实施例一逆导型IGBT半导体器件集成有穿通(PT)型IGBT器件和快速恢复二极管，本发明实施一的逆导型IGBT半导体器件集成的所述穿通型IGBT器件是以反向击穿电压为600V、且漂移区为N型的穿通型IGBT器件为例进行说明，漂移区为N型的PT型IGBT器件的第一导电类型为N型，第二导电类型为P型。对于P型的PT型IGBT器件时，各掺杂区域的类型正好相反，如第一导电类型为P型，第二导电类型为N型，而其它技术特征和N型的PT型IGBT器件类似，本发明实施例中就不予详细说明。
本发明实施例一所述逆导型IGBT半导体器件形成一P+衬底上，该P+衬底为一P型掺杂的硅基片，所述硅基片的电阻率低于0.1欧姆·厘米。本发明实施例一所述逆导型IGBT半导体器件包括：
一具有N型掺杂的缓冲层17。所述缓冲层17由形成于所述硅基片上的外延层组成，所述缓冲层17的厚度为1微米～30微米，较佳为5微米～30微米。
一具有P型掺杂的所述穿通型IGBT器件的集电区18，所述穿通型IGBT器件的集电区18由减薄后的所述硅基片形成；所述穿通型IGBT器件的集电区18的厚度为0.1微米～300微米，较佳为0.5微米～300微米，所述穿通型IGBT器件的集电区18是通过将所述硅基片的背面减薄后得到。
所述缓冲层17和所述穿通型IGBT器件的集电区18相接触，且所述缓冲层17是位于远离所述硅基片的背面表面一侧的所述穿通型IGBT器件的集电区18的顶部。
沟槽，形成于所述硅基片的背面，所述沟槽穿过所述穿通型IGBT器件的集电区18并和所述缓冲层17相接触。
所述快速恢复二极管的第一电极区为N型区也即阴极区，所述快速恢复二极管的第一电极区的至少部分是由填充于所述沟槽中的N型的多晶硅或外延层19组成。
一背面金属14，分别和所述穿通型IGBT器件的集电区18以及所述快速恢复二极管的第一电极区相连接并作为所述穿通型IGBT器件的集电区18和所述快速恢复二极管的第一电极区的连接电极。
本发明实施例一所述逆导型IGBT半导体器件的正面工艺结构中还包括：
具有N型掺杂的且厚度为40微米～60微米的第二外延层1，所述第二外延层1形成于所述缓冲层17的上方。
在所述第二外延层1中形成有P阱7、在P阱7中形成有N+源8，栅氧5、多晶硅栅6，所述多晶硅6覆盖部分所述P阱7、并在覆盖处形成沟道区，沟道区连接所述N+源8和所述第二外延层1；P+接触注入11，和所述P阱7连接并用于引出所述P阱7，接触孔10，以及表面金属12。如图1所示，其中截面A到截面B1之间范围内的所述第二外延层1中形成器件的漂移区；截面B1到截面B2之间的区域为所述缓冲层17，所述缓冲层17的厚度d1为5微米～30微米；所述穿通型IGBT器件的集电区18形成于截面B2到截面B3之间，所述穿通型IGBT器件的集电区18的厚度d2为0.1微米～300微米，较佳为0.5微米～300微米；所述沟槽形成于截面B2到截面B3之间。
在本发明实施例一中，所述快速恢复二极管的PIN结构为：所述快速恢复二极管的第二电极区为P型区也即阳极区且是由所述P阱7组成，所述P阱7和第一电极区即所述多晶硅或外延层16之间的所述硅基片1组成所述快速恢复二极管的I型区。由上可知，本发明实施例一通过应用沟槽技术，能够实现IGBT器件和快速恢复二极管的集成。
如图2所示，是本发明实施例二逆导型IGBT半导体器件的结构示意图。本发明实施例二逆导型IGBT半导体器件和本发明实施例一逆导型IGBT半导体器件的区别之处是，本发明实施例二的所述快速恢复二极管的第一电极区的至少部分是由形成于所述沟槽底部的所述缓冲层17表面的N型的离子注入区组成；该离子注入区注入时在所述沟槽的侧壁上形成有第三介质膜20做保护；在所述沟槽中还填充有钛和氮化钛21(Ti/TiN)，之后再淀积金属钨或铝22，所述钛和氮化钛21和钨或铝22将所述快速恢复二极管的第一电极区和所述背面金属14相连接。
如图3A至图3C所示，是本发明实施例一逆导型IGBT半导体器件的制造方法的各步骤中的器件结构图。本发明实施例一逆导型IGBT半导体器件的制造方法，包括如下步骤：
步骤一、提供一P+衬底上，该P+衬底为一P型掺杂的硅基片，所述硅基片的电阻率低于0.1欧姆·厘米。
在所述硅基片上形成厚度为1微米～30微米、较佳为5微米～30微米的N型掺杂的外延层组成具有N型掺杂的缓冲层17。
在所述缓冲层17的上方形成第二外延层1，所述第二外延层1具有N型掺杂的且厚度为40微米～60微米。
利用类似于VDMOS的已熟知的工艺流程完成如下正面工艺，包括：位于所述第二外延层1上端的栅氧5和多晶硅电极6的形成，P阱7、N+源8的形成，包覆所述多晶硅电极6的层间介质膜9的形成。
之后，如图3A所示，在所述第二外延层1的正面淀积第一介质膜，将所述第二外延层1的正面保护好。本发明实施例一方法中所述第一介质膜为氧化膜，厚度为5000埃～20000埃。
从背面对所述硅基片进行减薄；以减薄后的所述硅基片的P+掺杂区作为所述穿通型IGBT器件的集电区18。如图3A所示可知，所述缓冲层17和所述穿通型IGBT器件的集电区18相接触，且所述缓冲层17是位于远离所述硅基片的背面表面一侧的所述穿通型IGBT器件的集电区18的顶部。减薄后形成的所述穿通型IGBT器件的集电区18的厚度大于0.1微米，较佳为大于0.5微米。
步骤二、如图3B所示，在所述硅基片的背面淀积厚度大于50埃的第二介质膜，采用光刻刻蚀工艺在所述硅基片的背面形成沟槽；所述沟槽穿过所述穿通型IGBT器件的集电区18并和所述缓冲层17相接触。
步骤三、如图3C所示，在所述沟槽中淀积N型的多晶硅或外延层19，所述多晶硅或外延层19的厚度满足将所述沟槽完全填充。
步骤四、如图3C所示，采用刻蚀工艺从所述硅基片的背面对所述多晶硅或外延层19进行去除，刻蚀停止于所述第二介质膜上从而使所述多晶硅或外延层19仅完全填充于所述沟槽中，由填充于所述沟槽中的所述多晶硅或外延层19组成所述快速恢复二极管的第一电极区。
如图1所示，将所述硅基片反转过来，并去除所述第一介质膜，利用类似于VDMOS的已熟知的工艺流程完成如下正面工艺，包括：接触孔10的形成，P+接触注入层11的形成，源金属电极12的形成和所述多晶硅电极6的金属电极的形成(未图示)，背面金属14的形成。
上述工艺步骤中，如果步骤一的减薄之后，所述硅基片变得很薄的话，能采用贴片的方式将所述硅基片的正面贴在载片上，在完成步骤四的形成所述快速恢复二极管的第一电极区的工艺之后，再将载片去除。如图4A所示，是图3C中沿D1D1’的杂质分布示意图；如图4B所示，是图3C中沿D2D2’的杂质分布示意图。截面B1到截面B2之间的区域为所述缓冲层17，所述缓冲层17的厚度d1为大于5微米；所述穿通型IGBT器件的集电区18形成于截面B2到截面B3之间，所述穿通型IGBT器件的集电区18的厚度d2为大于0.5微米。所述沟槽形成于截面B2到截面B3之间，所述沟槽的宽度和所述沟槽之间的间距的比值为1/20～1/2。
如图3A至图3B所示，是本发明实施例二逆导型IGBT半导体器件的制造方法的各步骤中的器件结构图。本发明实施例二逆导型IGBT半导体器件的制造方法，包括如下步骤：
步骤一、提供一P+衬底上，该P+衬底为一P型掺杂的硅基片，所述硅基片的电阻率低于0.1欧姆·厘米。
在所述硅基片上形成厚度为1微米～30微米、较佳为5微米～30微米的N型掺杂的外延层组成具有N型掺杂的缓冲层17。
在所述缓冲层17的上方形成第二外延层1，所述第二外延层1具有N型掺杂的且厚度为40微米～60微米。
利用类似于VDMOS的已熟知的工艺流程完成如下正面工艺，包括：位于所述第二外延层1上端的栅氧5和多晶硅电极6的形成，P阱7、N+源8的形成，包覆所述多晶硅电极6的层间介质膜9的形成。
之后，如图3A所示，在所述第二外延层1的正面淀积第一介质膜，将所述第二外延层1的正面保护好。本发明实施例一方法中所述第一介质膜为氧化膜，厚度为5000埃～20000埃。
从背面对所述硅基片进行减薄；以减薄后的所述硅基片的P+掺杂区作为所述穿通型IGBT器件的集电区18。如图3A所示可知，所述缓冲层17和所述穿通型IGBT器件的集电区18相接触，且所述缓冲层17是位于远离所述硅基片的背面表面一侧的所述穿通型IGBT器件的集电区18的顶部。减薄后形成的所述穿通型IGBT器件的集电区18的厚度大于0.1微米，较佳为大于0.5微米。
步骤二、如图3B所示，在所述硅基片的背面淀积厚度大于50埃的第二介质膜，采用光刻刻蚀工艺在所述硅基片的背面形成沟槽；所述沟槽穿过所述穿通型IGBT器件的集电区18并和所述缓冲层17相接触。
步骤三、如图2所示，在所述硅基片的背面淀积第三介质膜20，将位于所述沟槽底部的所述第三介质膜20去除，在所述沟槽侧壁保留部分所述第三介质膜20。
步骤四、如图2所示，从所述硅基片的背面进行N型的离子注入从而在所述沟槽底部的所述缓冲层17表面形成N型的离子注入区，由该离子注入区的杂质浓度大于1E19CM-3并组成所述快速恢复二极管的第一电极区。
步骤五、如图2所示，在所述沟槽中淀积一层钛和氮化钛21，之后再淀积金属钨或铝22将所述沟槽完全填充。
之后，将所述硅基片的背面表面的金属膜去除并淀积保护膜。将所述硅基片反转过来，去除所述第一介质膜，利用类似于VDMOS的已熟知的工艺流程完成如下正面工艺，包括：接触孔10的形成，P+接触注入层11的形成，源金属电极12的形成和所述多晶硅电极6的金属电极的形成(未图示)。
之后，将所述硅基片反转过来，去除所述硅基片背面的保护膜，形成背面金属14。该背面金属14和所述穿通型IGBT器件的集电区18的接触能为铝。
上述工艺步骤中，如果步骤一的减薄之后，所述硅基片变得很薄的话，能采用贴片的方式将所述硅基片的正面贴在载片上，在完成步骤五之后，再将载片去除。
如图3A至图3B所示，是本发明实施例三逆导型IGBT半导体器件的制造方法的各步骤中的器件结构图。本发明实施例三逆导型IGBT半导体器件的制造方法，包括如下步骤：
步骤一、提供一P+衬底上，该P+衬底为一P型掺杂的硅基片，所述硅基片的电阻率低于0.1欧姆·厘米。
在所述硅基片上形成厚度为1微米～30微米、较佳为5微米～30微米的N型掺杂的外延层组成具有N型掺杂的缓冲层17。
在所述缓冲层17的上方形成第二外延层1，所述第二外延层1具有N型掺杂的且厚度为40微米～60微米。
在所述硅基片的正面淀积第一介质膜，该第一介质膜将所述硅基片的正面保护好，所述第一介质膜为5000埃～20000埃的氧化膜；从背面对所述硅基片进行第一次减薄或不减薄，要求保证所述硅基片的厚度能与现有生产工艺相兼容，如200微米～750微米，较佳为300微米～600微米。
步骤二、如图3B所示，采用光刻刻蚀工艺在所述硅基片的背面形成沟槽；所述沟槽穿过所述硅基片并和所述缓冲层17相接触。所述沟槽形成后，要求在所述硅基片的背面没有介质膜残留。
步骤三、在所述沟槽中淀积N型的多晶硅或外延层19，所述多晶硅或外延层19的厚度满足将所述沟槽完全填充。
如图1所示，将所述硅基片反转过来，去除所述第一介质膜，利用类似于VDMOS的已熟知的工艺流程完成如下正面工艺，包括：位于所述第二外延层1上端的栅氧5和多晶硅电极6的形成，P阱7、N+源8的形成，包覆所述多晶硅电极6的层间介质膜9的形成，接触孔10的形成，P+接触注入层11的形成，源金属电极12的形成和所述多晶硅电极6的金属电极的形成(未图示)。
步骤四、将所述硅基片反转过来，从背面对所述硅基片进行第二次减薄；第二次减薄后，所述硅基片的厚度为60微米～300微米，由所述第二次减薄后的所述硅基片组成所述穿通型IGBT器件的集电区18，所述缓冲层17和所述穿通型IGBT器件的集电区18相接触，且所述缓冲层17是位于远离所述硅基片的背面表面一侧的所述穿通型IGBT器件的集电区18的顶部。所述第二次减薄后，所述多晶硅或外延层19仅完全填充于所述沟槽中，由填充于所述沟槽中的所述多晶硅或外延层19组成所述快速恢复二极管的第一电极区；所述第二次减薄后，还要保证所述穿通型IGBT器件的集电区18在所述硅基片背面露出。
之后，将所述硅基片反转过来，去除所述硅基片背面的保护膜，形成背面金属14。
步骤三中在所述沟槽中淀积的仅为多晶硅时，所述沟槽的面积和所述硅基片的面积的比例要小于30％，较佳为小于10％，以减少应力的影响。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (14)
1.一种逆导型IGBT半导体器件，逆导型IGBT半导体器件集成有穿通型IGBT器件和快速恢复二极管，其特征在于，所述逆导型IGBT半导体器件包括：
具有第一导电类型的缓冲层；
具有第二导电类型的所述穿通型IGBT器件的集电区，所述穿通型IGBT器件的集电区由减薄后的第二导电类型硅基片形成；所述缓冲层和所述穿通型IGBT器件的集电区相接触，且所述缓冲层位于远离所述硅基片的背面表面一侧的所述穿通型IGBT器件的集电区的顶部；
沟槽，形成于所述硅基片的背面，所述沟槽穿过所述穿通型IGBT器件的集电区并和所述缓冲层相接触；
所述快速恢复二极管的第一电极区的至少部分是由填充于所述沟槽中的第一导电类型的多晶硅或外延层组成，或者所述快速恢复二极管的第一电极区的至少部分是由形成于所述沟槽底部的所述缓冲层表面的第一导电类型的离子注入区组成；
一背面金属，分别和所述穿通型IGBT器件的集电区以及所述快速恢复二极管的第一电极区相连接并作为所述穿通型IGBT器件的集电区和所述快速恢复二极管的第一电极区的连接电极。
2.如权利要求1所述的逆导型IGBT半导体器件，其特征在于：所述第一导电类型为N型，第二导电类型为P型。
3.如权利要求1或2所述的逆导型IGBT半导体器件，其特征在于：所述缓冲层由形成于所述硅基片上的外延层组成，所述缓冲层的厚度为1微米～30微米。
4.如权利要求1或2所述的逆导型IGBT半导体器件，其特征在于：所述穿通型IGBT器件的集电区的厚度为0.1微米～300微米。
5.一种逆导型IGBT半导体器件的制造方法，逆导型IGBT半导体器件集成有穿通型IGBT器件和快速恢复二极管，其特征在于，包括如下步骤：
步骤一、在具有第二导电类型的硅基片正面形成具有第一导电类型的缓冲层；在所述硅基片的正面淀积第一介质膜，该第一介质膜将所述硅基片的正面保护好，从背面对所述硅基片进行减薄；减薄后的所述硅基片形成所述穿通型IGBT器件的集电区，所述缓冲层和所述穿通型IGBT器件的集电区相接触，且所述缓冲层位于远离所述硅基片的背面表面一侧的所述穿通型IGBT器件的集电区的顶部；
步骤二、在所述硅基片的背面淀积厚度大于50埃的第二介质膜，采用光刻刻蚀工艺在所述硅基片的背面形成沟槽；所述沟槽穿过所述穿通型IGBT器件的集电区并和所述缓冲层相接触；
步骤三、在所述沟槽中淀积第一导电类型的多晶硅或外延层，所述多晶硅或外延层的厚度满足将所述沟槽完全填充；
步骤四、采用刻蚀工艺从所述硅基片的背面对所述多晶硅或外延层进行去除，刻蚀停止于所述第二介质膜上从而使所述多晶硅或外延层仅完全填充于所述沟槽中，由填充于所述沟槽中的所述多晶硅或外延层组成所述快速恢复二极管的第一电极区。
6.如权利要求5所述的逆导型IGBT半导体器件的制造方法，其特征在于：所述第一导电类型为N型，所述第二导电类型为P型。
7.如权利要求5或6所述的逆导型IGBT半导体器件的制造方法，其特征在于：步骤一中对所述硅基片进行减薄后，要求保证所述穿通型IGBT器件的集电区的厚度大于0.1微米。
8.如权利要求6所述的逆导型IGBT半导体器件的制造方法，其特征在于：步骤三中所述多晶硅或外延层的N型杂质浓度大于1E19CM-3。
9.一种逆导型IGBT半导体器件的制造方法，逆导型IGBT半导体器件集成有穿通型IGBT器件和快速恢复二极管，其特征在于，包括如下步骤：
步骤一、在具有第二导电类型的硅基片正面形成具有第一导电类型的缓冲层；在所述硅基片的正面淀积第一介质膜，该第一介质膜将所述硅基片的正面保护好，从背面对所述硅基片进行减薄；减薄后的所述硅基片形成所述穿通型IGBT器件的集电区，所述缓冲层和所述穿通型IGBT器件的集电区相接触，且所述缓冲层位于远离所述硅基片的背面表面一侧的所述穿通型IGBT器件的集电区的顶部；
步骤二、在所述硅基片的背面淀积厚度大于50埃的第二介质膜，采用光刻刻蚀工艺在所述硅基片的背面形成沟槽；所述沟槽穿过所述穿通型IGBT器件的集电区并和所述缓冲层相接触；
步骤三、在所述硅基片的背面淀积第三介质膜，将位于所述沟槽底部的所述第三介质膜去除，在所述沟槽侧壁保留部分所述第三介质膜；
步骤四、从所述硅基片的背面进行第一导电类型的离子注入从而在所述沟槽底部的所述缓冲层表面形成第一导电类型的离子注入区，由该离子注入区的杂质浓度大于1E19CM-3并组成所述快速恢复二极管的第一电极区；
步骤五、在所述沟槽中淀积一层钛和氮化钛，之后再淀积金属钨或铝将所述沟槽完全填充。
10.如权利要求9所述的逆导型IGBT半导体器件的制造方法，其特征在于：所述第一导电类型为N型，所述第二导电类型为P型。
11.如权利要求9或10所述的逆导型IGBT半导体器件的制造方法，其特征在于：步骤一中对所述硅基片进行减薄后，要求保证所述穿通型IGBT器件的集电区的厚度大于0.1微米。
12.一种逆导型IGBT半导体器件的制造方法，逆导型IGBT半导体器件集成有穿通型IGBT器件和快速恢复二极管，其特征在于，包括如下步骤：
步骤一、在第二导电类型硅基片上形成具有第一导电类型的缓冲层；在所述硅基片的正面淀积第一介质膜，该第一介质膜将所述硅基片的正面保护好，所述第一介质膜为5000埃～20000埃的氧化膜；从背面对所述硅基片进行第一次减薄或不减薄，要求保证所述硅基片的厚度为200微米～750微米；
步骤二、采用光刻刻蚀工艺在所述硅基片的背面形成沟槽；所述沟槽穿过所述硅基片并和所述缓冲层相接触；
步骤三、在所述沟槽中淀积第一导电类型的多晶硅或外延层，所述多晶硅或外延层的厚度满足将所述沟槽完全填充；
步骤四、从背面对所述硅基片进行第二次减薄；所述第二次减薄后，所述多晶硅或外延层仅完全填充于所述沟槽中，由填充于所述沟槽中的所述多晶硅或外延层组成所述快速恢复二极管的第一电极区；由所述第二次减薄后的所述硅基片组成所述穿通型IGBT器件的集电区，所述缓冲层和所述穿通型IGBT器件的集电区相接触，且所述缓冲层位于远离所述硅基片的背面表面一侧的所述穿通型IGBT器件的集电区的顶部。
13.如权利要求12所述的逆导型IGBT半导体器件的制造方法，其特征在于：所述第一导电类型为N型，所述第二导电类型为P型。
14.如权利要求12或13所述的逆导型IGBT半导体器件的制造方法，其特征在于：步骤三中在所述沟槽中淀积的仅为多晶硅时，所述沟槽的面积和所述硅基片的面积的比例要小于30％。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210064071.9A CN103311270B (zh) | 2012-03-12 | 2012-03-12 | 逆导型igbt半导体器件及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210064071.9A CN103311270B (zh) | 2012-03-12 | 2012-03-12 | 逆导型igbt半导体器件及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103311270A CN103311270A (zh) | 2013-09-18 |
| CN103311270B true CN103311270B (zh) | 2015-10-14 |
Family
ID=49136295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210064071.9A Active CN103311270B (zh) | 2012-03-12 | 2012-03-12 | 逆导型igbt半导体器件及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103311270B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104701355B (zh) * | 2013-12-04 | 2017-08-08 | 上海华虹宏力半导体制造有限公司 | 逆导型igbt半导体器件及制造方法 |
| CN105895678A (zh) * | 2015-01-14 | 2016-08-24 | 南京励盛半导体科技有限公司 | 一种制造在外延硅片上半导体功率器件的背面结构 |
| CN114256066A (zh) * | 2020-09-22 | 2022-03-29 | 珠海格力电器股份有限公司 | 一种少子寿命控制方法 |
| CN116153992B (zh) * | 2023-04-21 | 2023-06-23 | 上海陆芯电子科技有限公司 | 一种逆导型绝缘栅双极型晶体管 |
| CN116525656B (zh) * | 2023-07-04 | 2023-10-03 | 四川奥库科技有限公司 | 集电极侧含有浮空区的逆导型igbt器件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6605830B1 (en) * | 1999-01-07 | 2003-08-12 | Mitsubishi Denki Kaisha | Power semiconductor device including an IGBT with a MOS transistor as a current suppressing device incorporated therein |
| CN102318071A (zh) * | 2008-12-15 | 2012-01-11 | Abb技术有限公司 | 双极穿通半导体器件和制造这种半导体器件的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI402985B (zh) * | 2009-06-02 | 2013-07-21 | Anpec Electronics Corp | 絕緣閘雙極電晶體與二極體之整合結構及其製作方法 |
-
2012
- 2012-03-12 CN CN201210064071.9A patent/CN103311270B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6605830B1 (en) * | 1999-01-07 | 2003-08-12 | Mitsubishi Denki Kaisha | Power semiconductor device including an IGBT with a MOS transistor as a current suppressing device incorporated therein |
| CN102318071A (zh) * | 2008-12-15 | 2012-01-11 | Abb技术有限公司 | 双极穿通半导体器件和制造这种半导体器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103311270A (zh) | 2013-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106876485B (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| CN103887175B (zh) | 带有自对准有源接触的基于高密度沟槽的功率mosfet及其制备方法 | |
| US7626231B1 (en) | Integrated trench MOSFET and junction barrier schottky rectifier with trench contact structures | |
| CN103413765B (zh) | 沟槽mosfet器件及其制作方法 | |
| CN103887173B (zh) | 利用耗尽p-屏蔽的低输出电容的高频开关mosfet | |
| US10693000B2 (en) | Semiconductor device having field-effect structures with different gate materials | |
| CN105702739B (zh) | 屏蔽栅沟槽mosfet器件及其制造方法 | |
| US8362551B2 (en) | Semiconductor device | |
| CN103311270B (zh) | 逆导型igbt半导体器件及制造方法 | |
| CN103035720B (zh) | 超级结器件及其制作方法 | |
| CN103426910B (zh) | 功率半导体元件及其边缘终端结构 | |
| CN106298941A (zh) | 屏蔽栅沟槽功率器件及其制造方法 | |
| CN103035721B (zh) | 超级结器件及其制造方法 | |
| CN109755322B (zh) | 碳化硅mosfet器件及其制备方法 | |
| JP2016502270A (ja) | 改善されたトレンチ保護を有するトレンチベースデバイス | |
| CN108091573A (zh) | 屏蔽栅沟槽mosfet esd结构及其制造方法 | |
| CN106024894A (zh) | 沟槽栅功率mosfet结构及其制造方法 | |
| CN104218087A (zh) | 半导体器件及其制造方法 | |
| CN104966720A (zh) | Tft基板结构及其制作方法 | |
| CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
| US11888061B2 (en) | Power semiconductor device having elevated source regions and recessed body regions | |
| CN106920752A (zh) | 低压超结mosfet栅源氧化层结构及制造方法 | |
| CN103730493A (zh) | 一种半导体功率器件的结构 | |
| CN104701355A (zh) | 逆导型igbt半导体器件及制造方法 | |
| CN104900717A (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140110 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140110 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |