CN103413765B - 沟槽mosfet器件及其制作方法 - Google Patents

沟槽mosfet器件及其制作方法 Download PDF

Info

Publication number
CN103413765B
CN103413765B CN201310378544.7A CN201310378544A CN103413765B CN 103413765 B CN103413765 B CN 103413765B CN 201310378544 A CN201310378544 A CN 201310378544A CN 103413765 B CN103413765 B CN 103413765B
Authority
CN
China
Prior art keywords
insulating barrier
grid
groove
layer
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310378544.7A
Other languages
English (en)
Other versions
CN103413765A (zh
Inventor
童亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Xinmai Semiconductor Technology Co ltd
Original Assignee
Hangzhou Silergy Semiconductor Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silergy Semiconductor Technology Ltd filed Critical Hangzhou Silergy Semiconductor Technology Ltd
Priority to CN201310378544.7A priority Critical patent/CN103413765B/zh
Publication of CN103413765A publication Critical patent/CN103413765A/zh
Priority to TW103113218A priority patent/TWI541905B/zh
Priority to US14/469,748 priority patent/US9171921B2/en
Application granted granted Critical
Publication of CN103413765B publication Critical patent/CN103413765B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66515—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned selective metal deposition simultaneously on the gate and on source or drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种沟槽MOSFET器件及其制作方法，制作方法包括：提供包含有外延层的基底；在所述外延层中形成沟槽；通过沉积与刻蚀在所述沟槽中依次形成第一绝缘层、第一栅极、第二绝缘层、第二栅极；通过离子注入在沟槽两侧形成阱区与源极区；形成接触区沟槽式接触区以及金属插塞。通过制作分离的第一栅极与第二栅极，使第一栅极下部与外延层之间的第一绝缘层具有较大的厚度，第二栅极与阱区及源极区之间的第二绝缘层具有较小的厚度,并将这两个分离的栅极通过金属插塞相连接，可以使器件在获得较低阈值电压的同时，还具有非常好的耐高压性能；而且器件的性能稳定,制备工艺较简单，具有较低的制备成本。

Description

沟槽MOSFET器件及其制作方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种沟槽MOSFET器件及其制作方法。
背景技术
MOSFET（Metal-Oxide-Semiconductor Field Effect Transistor，金属氧化物半导体场效应管）中的响应速度、开关电流比、阈值电压等参数都影响着最终器件的性能。为了提高MOSFET晶体管的响应速度、开关电流比以及降低MOSFET晶体管阈值电压，栅氧化层的厚度需要不断降低。然而栅氧化层越薄，在较高栅压情况下越容易被栅电极所积累的电荷击穿，从而造成MOSFET晶体管的损坏。
为了使MOSFET晶体管在具有较高的响应速度、较大开关电流以及低的阈值电压的前提下还具有较好的耐压性能，一般需要尽量减小栅极上的电荷积累来防止栅氧化层的击穿。
传统的MOSFET晶体管由于栅极下的栅氧化层非常薄而具有较大的栅漏电容Cgd，使得器件栅极易积累大量电荷造成栅氧化层的击穿，从而造成耐高压特性比较差。作为改善，现有技术提供了一种如图1所示的MOSFET晶体管结构，如图1所示，MOSFET晶体管形成于一个N-外延层1中，该N-外延层1位于一个N+衬底2之上，其中该N+衬底2的底部覆盖有金属层Ti/Ni/Ag作为漏极金属层8。沟槽3从所述N-外延层1的上表面延伸入所述N-外延层1中，沿所述沟槽3内表面的下部分覆盖有第一绝缘层4，沿所述沟槽3内表面的上部分覆盖有第二绝缘层5，其所为栅氧化层，其中所述第一绝缘层4的厚度大于所述第二绝缘层5的厚度。多晶硅保护电极6沿着每个所述沟槽3内表面的上部分形成，其侧壁被所述第二绝缘层5包围并且其底部与所述第一绝缘层4接触。栅极7形成于所述沟槽3内的多晶硅保护电极6之间，所述栅极7的下部分位于所述多晶硅保护电极6下方且被所述第一绝缘层4包围，所述栅极7的上部分靠近所述多晶硅保护电极6且被所述第二绝缘层5包围，即所述多晶硅保护电极6位于一个所述栅极7和一个所述沟槽3内表面的上部分之间。此结构在栅极7与作为漏极区的N-外延层1之间增加了一个多晶硅保护电极6，该保护电极与源极相连，即该保护电极实质上为器件的源电极。
这种结构设计的目的是将器件的漏电容Cgd转化为器件的栅源电容Cgs和漏源电容Cds，从而减少栅漏电容Cgd对器件的影响，可实现器件的耐高压性能。然而，该结构中要求栅极7与多晶硅保护电极6之间具有非常好的绝缘性，这不仅增加了工艺的难度，还不利于保障器件耐高压的性能，导致器件的稳定性能较差，且制造该结构的器件工艺步骤复杂，制造成本较高。
发明内容
本发明的目的在于提供一种沟槽MOSFET器件及其制作方法，在保障MOSFET器件具有较低阈值电压、较大开关电流以及较快响应速度的前提下还具有非常好的耐高压性能，并且工艺简单、可实现度高、性能稳定，具有较低的制造成本。
本发明的技术方案是一种沟槽MOSFET器件的制作方法，包括以下步骤：
提供一基底，所述基底包括具有第一导电类型的本体层以及位于所述本体层上具有第一导电类型的外延层；
对所述外延层进行刻蚀形成沟槽；
在所述外延层上依次沉积第一绝缘层与第一多晶硅层，所述第一多晶硅层填满所述沟槽；
刻蚀所述第一多晶硅层，在所述沟槽内形成第一栅极；
刻蚀裸露在外的所述第一绝缘层，并依次沉积第二绝缘层和第二多晶硅层，所述第二多晶硅层填满所述沟槽；
刻蚀所述第二多晶硅层，在所述沟槽内形成第二栅极；
刻蚀裸露在外的所述第二绝缘层，暴露出所述外延层，进行第一次离子注入，形成具有第二导电类型的阱区；
在所述阱区的表面进行第二次离子注入形成具有第一导电类型的源极区；
在所述源极区及所述沟槽上沉积第三绝缘层；
刻蚀形成沟槽式栅极接触区与沟槽式源极接触区，所述沟槽式栅极接触区穿过所述第三绝缘层、第二栅极、第二绝缘层并延伸至所述第一栅极中，所述沟槽式源极接触区穿过所述第三绝缘层、源极区并延伸至所述阱区中；
在所述栅极接触区与源极接触区中填充金属层，形成金属插塞。
进一步的，还包括，在形成金属插塞的同时，将所述金属插塞进一步延伸至所述第三绝缘层的上方形成栅极金属层与源极金属层。
进一步的，还包括，在形成所述栅极金属层与源极金属层之后，在所述本体层的背面沉积漏极金属层。
进一步的，所述第三绝缘层为氧化层。
进一步的，所述金属插塞、栅极金属层、源极金属层以及漏极金属层的材质为衬有势垒金属层的Ti/TiN、Co/TiN或Ta/TiN的铝合金或铜。
进一步的，所述外延层的掺杂浓度低于所述本体层的掺杂浓度。
进一步的，还包括，在形成所述沟槽之前，在所述外延层上沉积硬掩膜层；对所述硬掩膜层进行刻蚀，形成刻蚀窗口。
进一步的，所述硬掩膜层为氧化层，其厚度为0.1um～1um。
进一步的，所述刻蚀窗口的宽度为0.5um～5um。
进一步的，所述沟槽的深度为0.5um～50um。
进一步的，所述第一绝缘层为氧化层，其厚度为0.1um～2um。
进一步的，所述第一多晶硅层的厚度与所述第一绝缘层的厚度之和大于所述沟槽宽度的二分之一。
进一步的，所述第一栅极的上表面较所述外延层的上表面低0.1um～1um。
进一步的，所述第二绝缘层的厚度小于所述第一绝缘层的厚度。
进一步的，所述第二绝缘层为栅氧化层。
进一步的，所述第二栅极的上表面较所述外延层的上表面低0um～0.1um。
相应的，本发明还提供一种采用上述的沟槽MOSFET器件的制作方法制作的沟槽MOSFET器件，其特征在于,包括：
基底，所述基底包括具有第一导电类型的本体层以及所述本体层上具有第一导电类型的外延层；
沟槽，从所述外延层的上表面延伸至外延层中；
第一绝缘层，位于所述沟槽内表面的下部；
第一栅极，位于所述沟槽内邻近所述第一绝缘层，其下部被所述第一绝缘层包围；
第二绝缘层，位于所述沟槽内表面的上部以及所述第一栅极外表面的上部，与所述第一绝缘层包围所述第一栅极；
第二栅极，位于所述沟槽的顶部，以及所述沟槽内表面的上部与所述第一栅极外表面的上部的第二绝缘层之间，所述第二栅极的上表面低于所述外延层的上表面；
第二导电类型的阱区，位于所述沟槽两侧的外延层的表面；
第一导电类型的源极区，位于所述沟槽两侧的阱区的表面；
第三绝缘层，位于所述源极区与沟槽的上表面，与所述第二绝缘层包围所述第二栅极；
沟槽式栅极接触区，穿过所述第三绝缘层、第二栅极、第二绝缘层并延伸至所述第一栅极中；
沟槽式源极接触区，穿过所述第三绝缘层、源极区并延伸至所述阱区中；
金属插塞，位于所述沟槽式栅极接触区与所述沟槽式源极接触区中。
与现有技术相比，本发明具有以下优点：
1、本发明提供的沟槽MOSFET器件及其制作方法中，通过制作分离的第一栅极与第二栅极，使第一栅极下部与外延层之间的第一绝缘层具有较大的厚度,第二栅极与阱区及源极区之间的第二绝缘层具有较小的厚度,并将这两个分离的栅极通过金属插塞相连接，使得器件具有较小的栅漏电容，避免了给器件施加较大电压时，栅极上大量电荷的累积击穿栅氧化层造成的器件损坏现象，从而在保证不影响MOSFET器件具有较低阈值电压、较大开关电流以及较快响应速度的前提下还具有非常好的耐高压性能；
2、第一栅极与第二栅极之间无需具有较好的绝缘性这一要求，使得工艺的可实现度高，器件具有较稳定的耐高压性能，且本发明的工艺步骤比较简单，不会在实现器件耐高压性能的同时还过多的增加器件的制造成本。
附图说明
图1为现有的MOSFET晶体管结构图。
图2为本发明一实施例中沟槽MOSFET器件的制作过程流程图。
图3～14为本发明一实施例中沟槽MOSFET器件的制作过程的结构示意图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的限定。
图2为本发明一实施例中沟槽MOSFET器件的制作过程流程图，如图2所示，本发明提出一种沟槽MOSFET器件的制作方法，包括以下步骤：
步骤S01：提供一基底，所述基底包括具有第一导电类型的本体层以及位于所述本体层上具有第一导电类型的外延层；
步骤S02：对所述外延层进行刻蚀形成沟槽；
步骤S03：在所述外延层上依次沉积第一绝缘层与第一多晶硅层，所述第一多晶硅层填满所述沟槽；
步骤S04：刻蚀所述第一多晶硅层，在所述沟槽内形成第一栅极；
步骤S05：刻蚀裸露在外的所述第一绝缘层，并依次沉积第二绝缘层和第二多晶硅层，所述第二多晶硅层填满所述沟槽；
步骤S06：刻蚀所述第二多晶硅层，在所述沟槽内形成第二栅极；
步骤S07：刻蚀裸露在外的所述第二绝缘层，暴露出所述外延层，进行第一次离子注入，形成具有第二导电类型的阱区；
步骤S08：在所述阱区的表面进行第二次离子注入形成具有第一导电类型的源极区；
步骤S09：在所述源极区及所述沟槽上沉积第三绝缘层；
步骤S10：刻蚀形成沟槽式栅极接触区与沟槽式源极接触区，所述沟槽式栅极接触区穿过所述第三绝缘层、第二栅极、第二绝缘层并延伸至所述第一栅极中，所述沟槽式源极接触区穿过所述第三绝缘层、源极区并延伸至所述阱区中；
步骤S11：在所述栅极接触区与源极接触区中填充金属层，形成金属插塞。
图3～14为本发明一实施例中沟槽MOSFET器件的制作过程的结构示意图，请参考图2所示，并结合图3～图14，详细说明本发明提出所述沟槽MOSFET器件的制作方法：
在步骤S01中，提供一基底，所述基底包括具有第一导电类型的本体层11以及位于所述本体层上具有第一导电类型的外延层12，形成图3所示的结构。
在本实施例中所述第一导电类型为N型，所述本体层11为N型重掺杂衬底，所述外延层12为N型轻掺杂外延层，所述外延层12的掺杂浓度低于所述本体层11的掺杂浓度。
该步骤还可包括：在所述外延层11上沉积一层硬掩膜层13，对所述硬掩膜层13进行刻蚀，形成刻蚀窗口01，如图4所述。
所述硬掩膜层13为氧化层，可以采用热氧化法形成，或常压化学气相沉积法、低压化学气相沉积法沉积而成，所述硬掩膜层13的厚度为0.1um～1um。
在所述硬掩膜层13上涂覆一层光刻胶层，光刻光刻胶，暴露出部分所述硬掩膜层13，刻蚀掉暴露出的硬掩膜层13，去掉全部光刻胶，在所述硬掩膜层13上形成刻蚀窗口01，所述刻蚀窗口01的宽度为0.5um～5um。所述刻蚀窗口01暴露出所述外延层12。
在步骤S02中，对所述外延层12进行刻蚀，形成沟槽02，如图5所示。
以包含有刻蚀窗口01的硬掩膜层13为掩膜，刻蚀所述外延层12，形成沟槽02，然后去掉所述的全部硬掩膜层13。所述沟槽02从所述外延层12的上表面延伸入所述外延层12中，所述沟槽02的底部位于所述本体层11与所述外延层12公共界面的上方。优选的，所述沟槽02的深度控制在0.5um～50um之间。
在步骤S03中，在所述外延层11上依次沉积第一绝缘层14与第一多晶硅层15，所述第一多晶硅层15填满所述沟槽02，形成如图6所示的结构。
所述第一绝缘层14为较厚厚度的介电层，本实施例中，所述第一绝缘层14为氧化层，如二氧化硅，所述第一绝缘层14的厚度为0.1um～2um。
所述第一多晶硅层15的厚度与所述第一绝缘层14的厚度之和大于所述沟槽02宽度的二分之一，以保证所述第一多晶硅层15填满所述整个沟槽。
在步骤S04中，对所述第一多晶硅层15进行刻蚀，刻蚀掉所述沟槽02外的所有的第一多晶硅层15以及所述沟槽02内的部分第一多晶硅层15，在所述沟槽02内形成第一栅极15’，如图7所示。
完全刻蚀掉所述外延层12上的所有第一多晶硅层15，同时刻蚀掉沟槽02中的部分第一多晶硅层15，形成第一栅极15’，所述第一绝缘层14相当于栅极氧化层。所述第一栅极15’的上表面低于所述外延层12的上表面，高度差为0.1um～1um。
在步骤S05中，刻蚀裸露在外的所述第一绝缘层14，并依次沉积第二绝缘层16和第二多晶硅层17，所述第二多晶硅层17填满所述沟槽，形成如图8所示的结构。
将所述外延层12表面的所有第一绝缘层14完全去除，以及刻蚀所述沟槽02侧壁上暴露在外的第一绝缘层14，然后沉积第二绝缘层16，所述第二绝缘层16位于所述沟槽02侧壁的上部区域、所述第一栅极15’侧壁的上部区域、以及所述第一栅极15’的上表面，与所述第一绝缘层14相接触。
所述第二绝缘层16为栅氧化层，其厚度小于所述第一绝缘层14。
接着，沉积所述第二多晶硅层17，使得所述第二多晶硅层17填满所述沟槽。
在步骤S06中，对所述第二多晶硅层17进行刻蚀，刻蚀掉所述沟槽外的所有的第二多晶硅层17以及所述沟槽内的部分第二多晶硅层17，在所述沟槽中形成第二栅极17’，如图9所示。
完全蚀掉所述第二绝缘层16上的所有第二多晶硅层17，为了使沟槽外的所有第二多晶硅层17都被刻蚀掉，所述第二栅极17’的上表面至少低于所述外延层12的上表面0.1um，以确保沟槽外的所有第二多晶硅层17被完全刻蚀掉。
在步骤S07中，对裸露在外的所述第二绝缘层16进行刻蚀，暴露出所述外延层12表面并进行第一次离子注入，在所述外延层12表面、所述沟槽的两侧形成具有第二导电类型的阱区18，如图10所示。
进行第一次离子注入之后，还包括：进行热扩散以形成位于所述外延层12表面的阱区18。在所述第一次离子注入中注入的是P型杂质，形成P型阱区。
在步骤S08中，在所述阱区18的表面进行第二次离子注入形成具有第一导电类型的源极区19，如图11所示。
本实施例中，所述第一导电类型为N型，在所述阱区18表面及第二栅极17’表面涂覆光刻胶，光刻光刻胶，暴露出阱区18，在暴露出的阱区18表面进行第二次离子注入，注入N型杂质并进行热扩散形成位于所述阱区18表面的N型源极区19。
在步骤S09中，在所述源极区19及所述沟槽上沉积第三绝缘层20，形成如图12所示的结构。
本实施例中，所述第三绝缘层20为氧化层，如二氧化硅，或本领域人员已知的其他材料。
在步骤S10中，刻蚀形成沟槽式栅极接触区03与沟槽式源极接触区04，所述沟槽式栅极接触区03穿过所述第三绝缘层20、第二栅极17’、第二绝缘层16并延伸至所述第一栅极15’中，所述沟槽式源极接触区04穿过所述第三绝缘层20、源极区19并延伸至所述阱区18中，形成如图13所示的结构。
在所述第三绝缘层20上涂覆一层光刻胶，通过曝光与显影，暴露出所述沟槽式源极区19上的部分第三绝缘层20以及所述沟槽上的部分第三绝缘层20，刻蚀被暴露的所述第三绝缘层20以及所述第二栅极17’、第二绝缘层16、部分第一栅极15’或者所述第三绝缘层20以及所述源极区19、部分阱区18，形成沟槽式栅极接触区03与沟槽式源极接触区04。
在步骤S11中，在所述沟槽式栅极接触区03与沟槽式源极接触区04中填充金属层，形成金属插塞05、06，如图14所示。
该本步骤还可包括:将金属插塞05和06进一步延伸至所述第三绝缘层的上方形成栅极金属层21、源极金属层22，同时在所述本体层11的背面沉积金属层形成漏极金属层23。
沉积金属层于所述沟槽式栅极接触区03与沟槽式源极接触区04中，形成金属插塞05和06，在本实施例中，沉积的金属层可延伸至所述第三绝缘层20的上方作为栅极金属层21和源级金属层22，在其他实施例中，所述栅极金属层21和所述源级金属层22也可以单独形成于所述金属插塞05和06之上。在所述本体层11背面沉积漏极金属层23。
所述金属插塞05、06、栅极金属层21、源极金属层22以及漏极金属层23中的金属为衬有势垒金属层Ti/TiN、Co/TiN、Ta/TiN的铝合金或铜，也可以是本领域技术人员已知的其它金属。
本发明中，通过制作分离的第一栅极15’与第二栅极17’，使第一栅极15’下部与外延层12之间的第第一绝缘层14具有较大的厚度,第二栅极17’与阱区18及源极区19之间的第二绝缘层16具有较小的厚度,并将这两个分离的栅极通过金属插塞05相连接，获得较小的栅漏电容，避免了给器件施加较大电压时，栅极上大量电荷的累积击穿栅氧化层造成的器件损坏现象，从而在保证沟槽MOSFET器件在具有较低阈值电压、较大开关电流以及较快响应速度的前提下还具有非常好的耐高压性能。
相应的，通过上述沟槽MOSFET器件的制作方法制作的沟槽MOSFET器件，参考图14，包括：
基底，所述基底包括具有第一导电类型的本体层11以及所述本体层22上具有第一导电类型的外延层12；
沟槽，从所述外延层11的上表面延伸至外延层11中；
第一绝缘层14，位于所述沟槽内表面的下部；
第一栅极15’，位于所述沟槽内邻近所述第一绝缘层14，其下部被所述第一绝缘层14包围；
第二绝缘层16，位于所述沟槽内表面的上部以及所述第一栅极15’外表面的上部，与所述第一绝缘层14包围所述第一栅极15’；
第二栅极17’，位于所述沟槽的顶部，以及所述沟槽内表面的上部与所述第一栅极15’外表面的上部的第二绝缘层16之间，所述第二栅极17’的上表面低于所述外延层11的上表面；
阱区18，位于所述沟槽两侧的外延层11的表面；
源极区19，位于所述沟槽两侧的阱区19的表面；
第三绝缘层20，位于所述源极区19与沟槽的上表面，与所述第二绝缘层16包围所述第二栅极17’；
沟槽式栅极接触区，穿过所述第三绝缘层20、第二栅极17’、第二绝缘层16并延伸至所述第一栅极15’中；
沟槽式源极接触区，穿过所述第三绝缘层20、源极区19并延伸至所述阱区18中；
金属插塞05、06，位于所述沟槽式栅极接触区与所述沟槽式源极接触区中。
同时，在所述沟槽MOSFET器件中还包括：
栅极金属层21，位于所述第三绝缘层20的上方与所述金属插塞05相连接；
源极金属层22，位于所述第三绝缘层的20上方与所述金属插塞06相连接；
漏极金属层23，位于所述本体层11的底部。
综上所述，本发明提供的沟槽MOSFET器件及其制作方法中，通过制作分离的第一栅极与第二栅极，使第一栅极下部与外延层之间的第一绝缘层具有较大的厚度,第二栅极与阱区及源极区之间的第二绝缘层具有较小的厚度,并将这两个分离的栅极通过金属插塞相连接，使得器件具有较小的栅漏电容，避免了给器件施加较大电压时，栅极上大量电荷的累积击穿栅氧化层造成的器件损坏现象，从而在保证不影响MOSFET器件具有较低阈值电压、较大开关电流以及较快响应速度的前提下还具有非常好的耐高压性能；第一栅极与第二栅极之间无需具有较好的绝缘性这一要求，使得工艺的可实现度高，器件具有较稳定的耐高压性能，且本发明的工艺步骤比较简单，不会在实现器件耐高压性能的同时还过多的增加器件的制造成本。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (17)

1.一种沟槽MOSFET器件的制作方法，其特征在于，包括以下步骤：
提供一基底，所述基底包括具有第一导电类型的本体层以及位于所述本体层上具有第一导电类型的外延层；
对所述外延层进行刻蚀形成沟槽；
在所述外延层上依次沉积第一绝缘层与第一多晶硅层，所述第一多晶硅层填满所述沟槽；
刻蚀所述第一多晶硅层，在所述沟槽内形成第一栅极；
刻蚀裸露在外的所述第一绝缘层，并依次沉积第二绝缘层和第二多晶硅层，所述第二多晶硅层填满所述沟槽；
刻蚀所述第二多晶硅层，在所述沟槽内形成第二栅极；
刻蚀裸露在外的所述第二绝缘层，暴露出所述外延层，进行第一次离子注入，形成具有第二导电类型的阱区；
在所述阱区的表面进行第二次离子注入形成具有第一导电类型的源极区；
在所述源极区及所述沟槽上沉积第三绝缘层；
刻蚀形成沟槽式栅极接触区与沟槽式源极接触区，所述沟槽式栅极接触区穿过所述第三绝缘层、第二栅极、第二绝缘层并延伸至所述第一栅极中，所述沟槽式源极接触区穿过所述第三绝缘层、源极区并延伸至所述阱区中；
在所述栅极接触区与源极接触区中填充金属层，形成金属插塞。
2.如权利要求1所述的沟槽MOSFET器件的制作方法，其特征在于，还包括，在形成金属插塞的同时，将所述金属插塞进一步延伸至所述第三绝缘层的上方形成栅极金属层与源极金属层。
3.如权利要求2所述的沟槽MOSFET器件的制作方法，其特征在于，还包括，在形成所述栅极金属层与源极金属层之后，在所述本体层的背面沉积漏极金属层。
4.如权利要求3所述的沟槽MOSFET器件的制作方法，其特征在于，所述第三绝缘层为氧化层。
5.如权利要求4所述的沟槽MOSFET器件的制作方法，其特征在于，所述金属插塞、栅极金属层、源极金属层以及漏极金属层的材质为衬有势垒金属层的Ti/TiN、Co/TiN或Ta/TiN的铝合金或铜。
6.如权利要求1所述的沟槽MOSFET器件的制作方法，其特征在于，所述外延层的掺杂浓度低于所述本体层的掺杂浓度。
7.如权利要求1所述的沟槽MOSFET器件的制作方法，其特征在于，还包括，在形成所述沟槽之前，
在所述外延层上沉积硬掩膜层；
对所述硬掩膜层进行刻蚀，形成刻蚀窗口。
8.如权利要求7所述的沟槽MOSFET器件的制作方法，其特征在于，所述硬掩膜层为氧化层，其厚度为0.1um～1um。
9.如权利要求8所述的沟槽MOSFET器件的制作方法，其特征在于，所述刻蚀窗口的宽度为0.5um～5um。
10.如权利要求1所述的沟槽MOSFET器件的制作方法，其特征在于，所述沟槽的深度为0.5um～50um。
11.如权利要求1所述的沟槽MOSFET器件的制作方法，其特征在于，所述第一绝缘层为氧化层，其厚度为0.1um～2um。
12.如权利要求11所述的沟槽MOSFET器件的制作方法，其特征在于，所述第一多晶硅层的厚度与所述第一绝缘层的厚度之和大于所述沟槽宽度的二分之一。
13.如权利要求12所述的沟槽MOSFET器件的制作方法，其特征在于，所述第一栅极的上表面较所述外延层的上表面低0.1um～1um。
14.如权利要求1所述的沟槽MOSFET器件的制作方法，其特征在于，所述第二绝缘层的厚度小于所述第一绝缘层的厚度。
15.如权利要求14所述的沟槽MOSFET器件的制作方法，其特征在于，所述第二绝缘层为栅氧化层。
16.如权利要求15所述的沟槽MOSFET器件的制作方法，其特征在于，所述第二栅极的上表面较所述外延层的上表面低0um～0.1um。
17.一种使用权利要求1～16中任一项所述的沟槽MOSFET器件的制作方法制作的沟槽MOSFET器件，其特征在于，包括：
基底，所述基底包括具有第一导电类型的本体层以及所述本体层上具有第一导电类型的外延层；
沟槽，从所述外延层的上表面延伸至外延层中；
第一绝缘层，位于所述沟槽内表面的下部；
第一栅极，位于所述沟槽内邻近所述第一绝缘层，其下部被所述第一绝缘层包围；
第二绝缘层，位于所述沟槽内表面的上部以及所述第一栅极外表面的上部，与所述第一绝缘层包围所述第一栅极；
第二栅极，位于所述沟槽的顶部，以及所述沟槽内表面的上部与所述第一栅极外表面的上部的第二绝缘层之间，所述第二栅极的上表面低于所述外延层的上表面；
第二导电类型的阱区，位于所述沟槽两侧的外延层的表面；
第一导电类型的源极区，位于所述沟槽两侧的阱区的表面；
第三绝缘层，位于所述源极区与沟槽的上表面，与所述第二绝缘层包围所述第二栅极；
沟槽式栅极接触区，穿过所述第三绝缘层、第二栅极、第二绝缘层并延伸至所述第一栅极中；
沟槽式源极接触区，穿过所述第三绝缘层、源极区并延伸至所述阱区中；
金属插塞，位于所述沟槽式栅极接触区与所述沟槽式源极接触区中。
CN201310378544.7A 2013-08-27 2013-08-27 沟槽mosfet器件及其制作方法 Active CN103413765B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310378544.7A CN103413765B (zh) 2013-08-27 2013-08-27 沟槽mosfet器件及其制作方法
TW103113218A TWI541905B (zh) 2013-08-27 2014-04-10 Trench metal oxide semiconductor field effect transistor element and manufacturing method thereof
US14/469,748 US9171921B2 (en) 2013-08-27 2014-08-27 Trench MOSFET and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310378544.7A CN103413765B (zh) 2013-08-27 2013-08-27 沟槽mosfet器件及其制作方法

Publications (2)

Publication Number Publication Date
CN103413765A CN103413765A (zh) 2013-11-27
CN103413765B true CN103413765B (zh) 2016-08-10

Family

ID=49606764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310378544.7A Active CN103413765B (zh) 2013-08-27 2013-08-27 沟槽mosfet器件及其制作方法

Country Status (3)

Country Link
US (1) US9171921B2 (zh)
CN (1) CN103413765B (zh)
TW (1) TWI541905B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130104200A (ko) * 2012-03-13 2013-09-25 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
CN103311112B (zh) 2013-06-14 2016-01-27 矽力杰半导体技术(杭州)有限公司 在沟槽内形成多晶硅的方法
CN103413765B (zh) 2013-08-27 2016-08-10 矽力杰半导体技术(杭州)有限公司 沟槽mosfet器件及其制作方法
US20150118832A1 (en) * 2013-10-24 2015-04-30 Applied Materials, Inc. Methods for patterning a hardmask layer for an ion implantation process
CN104600106B (zh) * 2013-10-30 2017-05-17 和舰科技(苏州)有限公司 沟槽型功率器件及其形成方法
JP6478316B2 (ja) * 2014-11-10 2019-03-06 ローム株式会社 トレンチゲート構造を備えた半導体装置およびその製造方法
CN105097697B (zh) * 2015-06-15 2019-04-05 上海新储集成电路有限公司 一种实现高电压集成cmos器件的器件结构和制备方法
CN106409888A (zh) * 2015-07-31 2017-02-15 帅群微电子股份有限公司 沟槽式功率晶体管结构及其制造方法
CN105529273B (zh) * 2016-01-15 2018-08-21 上海华虹宏力半导体制造有限公司 沟槽栅功率器件的制造方法
CN106328511B (zh) * 2016-10-11 2020-07-31 南京矽力微电子技术有限公司 半导体器件的电极制作方法
TWI628791B (zh) * 2017-01-16 2018-07-01 通嘉科技股份有限公司 具有立體超接面的金氧半場效功率元件及其製造方法
CN110896026A (zh) 2019-11-22 2020-03-20 矽力杰半导体技术(杭州)有限公司 沟槽型mosfet结构及其制造方法
CN111129152B (zh) * 2019-12-17 2023-09-26 杭州芯迈半导体技术有限公司 沟槽mosfet结构及其制造方法
CN111554746B (zh) 2020-04-23 2022-09-16 杭州芯迈半导体技术有限公司 碳化硅mosfet器件及其制造方法
CN112071750B (zh) * 2020-09-11 2022-08-02 中国电子科技集团公司第五十八研究所 一种降低trench DMOS栅电容的制造方法
CN112820645B (zh) * 2020-12-31 2022-07-05 北京燕东微电子科技有限公司 一种功率半导体器件及其制备方法
CN115172322A (zh) * 2022-09-08 2022-10-11 深圳芯能半导体技术有限公司 Mosfet的结构、制造方法及功率器件、电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101819974A (zh) * 2010-04-22 2010-09-01 上海宏力半导体制造有限公司 沟槽式金属氧化物半导体晶体管
CN102254826A (zh) * 2010-05-18 2011-11-23 万国半导体股份有限公司 带通道截止沟槽的双栅极氧化物沟槽mosfet及三或四掩膜工艺

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7897462B2 (en) * 2008-11-14 2011-03-01 Semiconductor Components Industries, L.L.C. Method of manufacturing semiconductor component with gate and shield electrodes in trenches
US8633539B2 (en) * 2011-06-27 2014-01-21 Infineon Technologies Austria Ag Trench transistor and manufacturing method of the trench transistor
CN103199053B (zh) 2013-04-12 2015-08-19 矽力杰半导体技术(杭州)有限公司 沟槽的形成方法及半导体结构
CN103413765B (zh) 2013-08-27 2016-08-10 矽力杰半导体技术(杭州)有限公司 沟槽mosfet器件及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101819974A (zh) * 2010-04-22 2010-09-01 上海宏力半导体制造有限公司 沟槽式金属氧化物半导体晶体管
CN102254826A (zh) * 2010-05-18 2011-11-23 万国半导体股份有限公司 带通道截止沟槽的双栅极氧化物沟槽mosfet及三或四掩膜工艺

Also Published As

Publication number Publication date
US9171921B2 (en) 2015-10-27
TWI541905B (zh) 2016-07-11
CN103413765A (zh) 2013-11-27
TW201511137A (zh) 2015-03-16
US20150061002A1 (en) 2015-03-05

Similar Documents

Publication Publication Date Title
CN103413765B (zh) 沟槽mosfet器件及其制作方法
CN102237279B (zh) 用三个或四个掩膜制备的氧化物终止沟槽mosfet
CN103346166B (zh) 半导体器件及其制作方法
US20120037954A1 (en) Equal Potential Ring Structures of Power Semiconductor with Trenched Contact
JP6092749B2 (ja) 半導体装置及び半導体装置の製造方法
CN106298941A (zh) 屏蔽栅沟槽功率器件及其制造方法
JP2013065774A (ja) 半導体装置およびその製造方法
CN107910267B (zh) 功率半导体器件及其制造方法
TW201427022A (zh) 帶有自對准有源接觸的基於高密度溝槽的功率ｍｏｓｆｅｔ及其制備方法
CN110620152A (zh) 沟槽式金属氧化物半导体场效应管
JP2019517738A (ja) スーパージャンクション構造のパワートランジスタ及びその製造方法
TW202002307A (zh) 具有超接面及肖特基二極體的功率裝置
CN107910266B (zh) 功率半导体器件及其制造方法
JP2016502270A (ja) 改善されたトレンチ保護を有するトレンチベースデバイス
CN111081779A (zh) 一种屏蔽栅沟槽式mosfet及其制造方法
CN104966720A (zh) Tft基板结构及其制作方法
CN111029408A (zh) 一种集成esd的vdmos器件及制备方法
CN107910268B (zh) 功率半导体器件及其制造方法
CN113851523A (zh) 一种屏蔽栅mosfet及制作方法
CN102956481B (zh) 具有源极沟槽的沟槽式功率半导体元件的制造方法
CN103311270B (zh) 逆导型igbt半导体器件及制造方法
CN207398150U (zh) 功率半导体器件
CN211017088U (zh) 一种集成esd的vdmos器件
CN211017087U (zh) 低电容的沟槽型vdmos器件
CN106847923A (zh) 超结器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200728

Address after: Room 232, building 3, No. 1500, Wenyi West Road, Cangqian street, Yuhang District, Hangzhou City, Zhejiang Province

Patentee after: Hangzhou chuangqin Sensor Technology Co., Ltd

Address before: 310012 Wensanlu Road science and technology building, Hangzhou, Zhejiang, No. 90 A1501

Patentee before: Silergy Semiconductor Technology (Hangzhou) Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211206

Address after: 310051 1-1201, No. 6, Lianhui street, Xixing street, Binjiang District, Hangzhou City, Zhejiang Province

Patentee after: Hangzhou Xinmai Semiconductor Technology Co.,Ltd.

Address before: 311100 room 232, building 3, No. 1500, Wenyi West Road, Cangqian street, Yuhang District, Hangzhou City, Zhejiang Province

Patentee before: Hangzhou chuangqin Sensor Technology Co., Ltd