DE102014117974A1 - Elektronische Vorrichtung, Verfahren zur Herstellung einer elektronischen Vorrichtung und Verfahren zum Betreiben einer elektronischen Vorrichtung - Google Patents

Elektronische Vorrichtung, Verfahren zur Herstellung einer elektronischen Vorrichtung und Verfahren zum Betreiben einer elektronischen Vorrichtung Download PDF

Info

Publication number
DE102014117974A1
DE102014117974A1 DE102014117974.9A DE102014117974A DE102014117974A1 DE 102014117974 A1 DE102014117974 A1 DE 102014117974A1 DE 102014117974 A DE102014117974 A DE 102014117974A DE 102014117974 A1 DE102014117974 A1 DE 102014117974A1
Authority
DE
Germany
Prior art keywords
carrier
electronic component
electrically insulating
various embodiments
electrically
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102014117974.9A
Other languages
English (en)
Inventor
Steffen Bieselt
Franz Hirler
Thoralf Kautzsch
Anton Mauder
Francisco Javier Santos Rodriguez
Wolfgang Scholz
Hans-Joachim Schulze
Alessia Scire
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Dresden GmbH and Co KG
Original Assignee
Infineon Technologies Dresden GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Dresden GmbH and Co KG filed Critical Infineon Technologies Dresden GmbH and Co KG
Publication of DE102014117974A1 publication Critical patent/DE102014117974A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0256—Electrical insulation details, e.g. around high voltage areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Gemäß verschiedenen Ausführungsformen kann eine elektronische Vorrichtung (100) Folgendes aufweisen: einen Träger (102), der wenigstens ein erstes Gebiet (102a) und ein zweites Gebiet (102b) aufweist, die lateral aneinander angrenzen, eine elektrisch isolierende Struktur (106), die im ersten Gebiet (102a) des Trägers (102) angeordnet ist, wobei das zweite Gebiet (102b) des Trägers (102) von der elektrisch isolierenden Struktur (106) frei ist, eine erste elektronische Komponente (104), die im ersten Gebiet (102a) des Trägers (102) über der elektrisch isolierenden Struktur (106) angeordnet ist, eine zweite elektronische Komponente (108), die im zweiten Gebiet (102b) des Trägers (102) angeordnet ist, wobei die elektrisch isolierende Struktur (106) eine oder mehrere Hohlkammern aufweist, wobei die Seitenwände der einen oder der mehreren Hohlkammern mit einem elektrisch isolierenden Material bedeckt sind.

Description

  • Verschiedene Ausführungsformen betreffen allgemein eine elektronische Vorrichtung, ein Verfahren zur Herstellung einer elektronischen Vorrichtung und ein Verfahren zum Betreiben einer elektronischen Vorrichtung.
  • Im Allgemeinen kann eine leistungselektronische Vorrichtung in der Art einer Diode, eines Bipolar-Sperrschichttransistors, eines Bipolartransistors mit isoliertem Gate oder eines Leistungs-Metall-Oxid-Halbleiter-Feldeffekttransistors (Leistungs-MOSFETs) bei einer hohen Spannung von beispielsweise bis zu 1000 V oder bis zu 5000 V und einem hohen Strom von beispielsweise bis zu 100 A oder bis zu 5000 A betrieben werden. Daher kann eine zusätzliche externe elektronische Vorrichtung erforderlich sein, um die leistungselektronische Vorrichtung zu steuern oder um die Funktionsweise der leistungselektronischen Vorrichtung zu analysieren, weil beispielsweise eine Logikschaltung, ein Schaltkreis oder eine Messschaltung (beispielsweise ein Temperatursensor) den hohen Spannungen und/oder den hohen Strömen, die typischerweise von einer leistungselektronischen Vorrichtung behandelt werden, nicht standhalten kann.
  • Gemäß verschiedenen Ausführungsformen kann eine elektronische Vorrichtung Folgendes aufweisen: einen Träger, der wenigstens ein erstes Gebiet und ein zweites Gebiet aufweist, die lateral aneinander angrenzen, eine elektrisch isolierende Struktur, die im ersten Gebiet des Trägers angeordnet ist, wobei das zweite Gebiet des Trägers von der elektrisch isolierenden Struktur frei ist, eine erste elektronische Komponente, die im ersten Gebiet des Trägers über der elektrisch isolierenden Struktur angeordnet ist, eine zweite elektronische Komponente, die im zweiten Gebiet des Trägers angeordnet ist, wobei die elektrisch isolierende Struktur eine oder mehrere Hohlkammern aufweist, wobei die Seitenwände der einen oder der mehreren Hohlkammern mit einem elektrisch isolierenden Material bedeckt sind.
  • Gemäß verschiedenen Ausführungsformen kann das zweite Gebiet des Trägers frei von der elektrisch isolierenden Struktur sein, so dass ein vertikaler Stromfluss im zweiten Gebiet des Trägers nicht durch die elektrisch isolierende Struktur beeinflusst werden kann. Gemäß verschiedenen Ausführungsformen kann das zweite Gebiet des Trägers lateral neben der elektrisch isolierenden Struktur liegen, so dass ein vertikaler Stromfluss im zweiten Gebiet des Trägers nicht durch die elektrisch isolierende Struktur beeinflusst werden kann. Gemäß verschiedenen Ausführungsformen kann die im zweiten Gebiet des Trägers angeordnete zweite elektronische Komponente mit der im ersten Gebiet des Trägers angeordneten ersten elektronischen Komponente kommunizieren.
  • Gemäß verschiedenen Ausführungsformen kann die erste elektronische Komponente mehrere elektronische Komponenten aufweisen, weshalb die erste elektronische Komponente auch als erste elektronische Struktur angesehen und bezeichnet werden kann. Gemäß verschiedenen Ausführungsformen kann die zweite elektronische Komponente mehrere elektronische Komponenten aufweisen, weshalb die zweite elektronische Komponente auch als zweite elektronische Struktur angesehen und bezeichnet werden kann.
  • Gemäß verschiedenen Ausführungsformen kann die elektrisch isolierende Struktur wenigstens eine erste Grabenstruktur aufweisen, die sich von einer Fläche des Trägers erstreckt, wobei die wenigstens eine erste Grabenstruktur die erste elektronische Komponente elektrisch von der zweiten elektronischen Komponente trennen kann (oder beispielsweise die erste elektronische Komponente von der elektronischen Vorrichtung trennen kann), wobei die wenigstens eine erste Grabenstruktur wenigstens eine Seitenwand aufweisen kann, die mit einem elektrisch isolierenden Material bedeckt ist.
  • Gemäß verschiedenen Ausführungsformen kann die elektrisch isolierende Struktur zumindest teilweise mit einem elektrisch leitenden Material gefüllt sein, beispielsweise mit einem Elektrodenmaterial, um ein gewünschtes elektrisches Potential im isolierten Gebiet über der elektrisch isolierenden Struktur bereitzustellen.
  • Gemäß verschiedenen Ausführungsformen kann die zweite elektronische Komponente wenigstens eine zweite Grabenstruktur aufweisen, wobei die wenigstens eine zweite Grabenstruktur wenigstens eine mit einem elektrisch isolierenden Material bedeckte Seitenwand aufweisen kann. Die zweite Grabenstruktur kann beispielsweise die gleiche Tiefe wie die erste Grabenstruktur aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann die wenigstens eine zweite Grabenstruktur zumindest teilweise mit einem elektrisch leitenden Material gefüllt sein. Daher kann gemäß verschiedenen Ausführungsformen die zweite Grabenstruktur eine Gateelektrode sein, die einen Stromfluss durch einen vertikalen Transistor steuert. Gemäß verschiedenen Ausführungsformen kann die zweite Grabenstruktur eine Gateelektrode sein, die einen Stromfluss durch einen vertikalen IGBT steuert. Gemäß verschiedenen Ausführungsformen kann die zweite Grabenstruktur dafür ausgelegt sein, eine elektrische Ladung zu speichern (beispielsweise kann die zweite Grabenstruktur einen Grabenkondensator aufweisen).
  • Gemäß verschiedenen Ausführungsformen kann die erste elektronische Komponente wenigstens eine Komponente aus der folgenden Gruppe von Komponenten aufweisen, wobei die Gruppe folgende aufweist: einen Transistor, eine Logikschaltung, einen Niederspannungstransistor MOSFET, einen Sensor (beispielsweise einen Temperatursensor, einen chemischen Sensor, einen Drucksensor und einen Beschleunigungssensor), ein mikromechanisches System und eine Messschaltung.
  • Gemäß verschiedenen Ausführungsformen kann der Träger eine erste Fläche und eine der ersten Fläche entgegengesetzte zweite Fläche aufweisen, wobei die zweite elektronische Komponente dafür ausgelegt sein kann, einen Stromfluss von der ersten Fläche (auch bezeichnet als obere Fläche) zur zweiten Fläche (auch bezeichnet als untere Fläche) des Trägers bereitzustellen.
  • Gemäß verschiedenen Ausführungsformen kann die zweite elektronische Komponente einen vertikalen Transistor aufweisen, der dafür ausgelegt ist, einen Stromfluss von der ersten Fläche des Trägers zur zweiten Fläche des Trägers bereitzustellen. Gemäß verschiedenen Ausführungsformen kann der vertikale Transistor ein Emittergebiet und ein Gategebiet aufweisen, die in einem Oberflächengebiet angeordnet sind, das sich an der oberen Fläche des Trägers erstreckt, wobei das Oberflächengebiet als ein Basisgebiet ausgelegt sein kann. Ferner kann der vertikale Transistor gemäß verschiedenen Ausführungsformen ein Kollektorgebiet oder eine Kollektorelektrode aufweisen, die in einem unteren Gebiet angeordnet ist, das sich an der unteren Fläche des Trägers erstreckt. Ferner kann der vertikale Transistor gemäß verschiedenen Ausführungsformen ein Driftgebiet aufweisen, das im Träger zwischen dem Oberflächengebiet und dem unteren Gebiet angeordnet ist.
  • Gemäß verschiedenen Ausführungsformen kann die zweite elektronische Komponente wenigstens eine elektronische Komponente aus der folgenden Gruppe elektronischer Komponenten aufweisen, wobei die Gruppe folgende aufweist: einen Transistor, einen Kondensator, eine Spule, eine Antenne, einen Leistungstransistor, einen JFET, einen Leistungs-JFET, einen MOSFET, einen Leistungs-MOSFET, einen IGBT, einen Leistungs-IGBT, einen Bipolartransistor, einen Bipolarleistungstransistor, eine Treiberschaltung für eine elektronische Vorrichtung (beispielsweise eine Treiberschaltung für eine Anzeige), einen Thyristor und eine Transceiverstruktur.
  • Gemäß verschiedenen Ausführungsformen kann die zweite elektronische Komponente als eine vertikale Komponente ausgelegt sein, die wenigstens eine erste Elektrode auf der oberen Fläche des Trägers und wenigstens eine zweite Elektrode auf der unteren Fläche des Trägers aufweist, wobei die wenigstens eine erste Elektrode und die wenigstens eine zweite Elektrode elektrisch miteinander gekoppelt sein können, beispielsweise über dotierte Gebiete im Träger.
  • Gemäß verschiedenen Ausführungsformen können die eine oder die mehreren Hohlkammern zumindest teilweise mit einem Oxid gefüllt sein. Gemäß verschiedenen Ausführungsformen können die eine oder die mehreren Hohlkammern eine oder mehrere Poren aufweisen, wobei die eine oder die mehreren Poren eine poröse Materialstruktur bilden.
  • Gemäß verschiedenen Ausführungsformen können die erste elektronische Komponente und die zweite elektronische Komponente über eine Metallisierungsstruktur, die über dem Träger angeordnet ist, elektrisch miteinander gekoppelt sein.
  • Gemäß verschiedenen Ausführungsformen kann der Träger dafür ausgelegt sein, wenigstens einen von einem vertikalen MOSFET und einem vertikalen IGBT bereitzustellen, wobei der Träger Folgendes aufweisen kann: eine Oberflächenschicht mit einem p-n-Übergang, wobei die Oberflächenschicht beispielsweise ein mit einem ersten Typ dotiertes Basismaterial (ein mit einem ersten Typ dotiertes Silicium) und ein oder mehrere Emittergebiete 602e innerhalb der Oberflächenschicht 602s, die ein mit einem zweiten Typ dotiertes Emittermaterial (mit einem zweiten Typ dotiertes Silicium) aufweisen, aufweist, und wobei die Oberflächenschicht ferner eine Gatestruktur 208t, 208m, 208s (beispielsweise die zweite Grabenstruktur) aufweist. Ferner kann der Träger eine Driftschicht 602d aufweisen, die unterhalb der Oberflächenschicht 602s angeordnet ist, wobei die Driftschicht 602d ein mit einem zweiten Typ dotiertes Driftschichtmaterial (mit einem zweiten Typ dotiertes Silicium) aufweisen kann.
  • Ferner kann gemäß verschiedenen Ausführungsformen eine Kollektorschicht unterhalb der Driftschicht bereitgestellt werden, welche ein mit einem ersten Typ dotiertes Kollektorschichtmaterial (mit einem ersten Typ dotiertes Silicium) aufweist.
  • Gemäß verschiedenen Ausführungsformen kann ein p-dotiertes Material Löcher als Majoritätsladungsträger aufweisen und kann ein n-dotiertes Material Elektronen als Majoritätsladungsträger aufweisen. Ohne Verlust an Allgemeinheit kann ein erster Typ von Ladungsträgern (beispielsweise von Majoritätsladungsträgern) Elektronen aufweisen und kann ein zweiter Typ von Majoritätsladungsträgern aus Löchern bestehen oder kann ein erster Typ von Ladungsträgern (beispielsweise von Majoritätsladungsträgern) aus Löchern bestehen und kann ein zweiter Typ von Majoritätsladungsträgern aus Elektronen bestehen.
  • Gemäß verschiedenen Ausführungsformen kann ein mit einem ersten Typ dotiertes Material einen ersten Typ von Ladungsträgern aufweisen und kann ein mit einem zweiten Typ dotiertes Material einen zweiten Typ von Ladungsträgern aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann eine vergrabene elektrisch isolierende Struktur innerhalb der Oberflächenschicht gebildet werden.
  • Gemäß verschiedenen Ausführungsformen kann die vergrabene elektrisch isolierende Struktur innerhalb der Driftschicht gebildet werden.
  • Gemäß verschiedenen Ausführungsformen kann die vergrabene elektrisch isolierende Struktur innerhalb der Oberflächenschicht und der Driftschicht gebildet werden.
  • Gemäß verschiedenen Ausführungsformen kann die vergrabene elektrisch isolierende Struktur unterhalb der Driftschicht gebildet werden.
  • Gemäß verschiedenen Ausführungsformen kann die elektronische Vorrichtung oder die zweite elektronische Komponente Folgendes aufweisen: wenigstens eine Gateelektrode, die auf der oberen Fläche des Trägers, der elektrisch leitend mit der Gatestruktur verbunden ist, angeordnet ist, wenigstens eine Emitterelektrode (Source-Elektrode), die auf der oberen Fläche des elektrisch leitend mit dem p-n-Übergang verbundenen Trägers angeordnet ist, und wenigstens eine Kollektorelektrode (Drain-Elektrode), die auf der unteren Fläche des elektrisch leitend mit der Kollektorschicht (oder der Driftschicht) verbundenen Trägers angeordnet ist.
  • Gemäß verschiedenen Ausführungsformen kann eine elektronische Vorrichtung Folgendes aufweisen: einen Träger, eine vertikale elektronische Komponente mit einem Oberflächengebiet und einem Ladungsträgerdriftgebiet vertikal neben dem Oberflächengebiet, wobei das Oberflächengebiet (beispielsweise wenigstens) einen p-n-Übergang aufweist, eine elektrisch isolierende Struktur, die in der vertikalen elektronischen Komponente ausgebildet ist, wobei die elektrisch isolierende Struktur ein elektrisch getrenntes Gebiet bilden kann, eine erste elektronische Komponente, die im elektrisch getrennten Gebiet angeordnet ist (beispielsweise über zumindest einem Teil der elektrisch isolierenden Struktur), wobei die elektrisch isolierende Struktur eine oder mehrere Hohlkammern im Träger aufweisen kann, so dass die erste elektronische Komponente von der vertikalen elektronischen Komponente elektrisch getrennt (beispielsweise vertikal getrennt oder vertikal elektrisch isoliert) werden kann.
  • Gemäß verschiedenen Ausführungsformen kann die elektrisch isolierende Struktur im Oberflächengebiet der vertikalen elektronischen Komponente ausgebildet sein, so dass die erste elektronische Komponente zumindest teilweise vom Oberflächengebiet der vertikalen elektronischen Komponente elektrisch getrennt ist.
  • Gemäß verschiedenen Ausführungsformen kann eine elektronische Vorrichtung ferner Folgendes aufweisen: wenigstens eine erste im Träger ausgebildete Grabenstruktur, die sich von der oberen Fläche des Trägers erstreckt, wobei die wenigstens eine erste Grabenstruktur die erste elektronische Komponente elektrisch von der vertikalen elektronischen Komponente trennt (beispielsweise lateral trennt oder lateral elektrisch isoliert).
  • Gemäß verschiedenen Ausführungsformen kann die wenigstens eine erste Grabenstruktur wenigstens eine Seitenwand aufweisen, die mit einem elektrisch isolierenden Material bedeckt ist.
  • Gemäß verschiedenen Ausführungsformen kann die wenigstens eine erste Grabenstruktur zumindest teilweise mit einem elektrisch leitenden Material gefüllt sein.
  • Gemäß verschiedenen Ausführungsformen kann die vertikale elektronische Komponente wenigstens eine zweite Grabenstruktur aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann die wenigstens eine zweite Grabenstruktur wenigstens eine Seitenwand aufweisen, die mit einem elektrisch isolierenden Material bedeckt ist.
  • Gemäß verschiedenen Ausführungsformen kann die wenigstens eine zweite Grabenstruktur zumindest teilweise mit einem elektrisch leitenden Material gefüllt sein.
  • Gemäß verschiedenen Ausführungsformen kann zumindest ein Teil der elektrisch isolierenden Struktur im Driftgebiet der vertikalen elektronischen Komponente gebildet sein, so dass die erste elektronische Komponente vom Driftgebiet der vertikalen elektronischen Komponente zumindest teilweise elektrisch und/oder thermisch getrennt sein kann.
  • Gemäß verschiedenen Ausführungsformen kann der Träger dafür ausgelegt sein, wenigstens einen von einem vertikalen Metall-Oxid-Halbleiter-Feldeffekttransistor und einem vertikalen Bipolartransistor mit isoliertem Gate bereitzustellen.
  • Gemäß verschiedenen Ausführungsformen kann die vertikale elektronische Komponente ferner wenigstens eine erste Elektrode an der oberen Fläche des Trägers und wenigstens eine zweite Elektrode an der unteren Fläche des Trägers aufweisen, wobei die Elektroden über das Oberflächengebiet und das Driftgebiet des Trägers elektrisch miteinander gekoppelt sind.
  • Gemäß verschiedenen Ausführungsformen kann die erste elektronische Komponente durch eine über dem Träger angeordnete Metallisierungsstruktur elektrisch mit der vertikalen elektronischen Komponente gekoppelt sein.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zur Herstellung einer elektronischen Vorrichtung Folgendes aufweisen: Bereitstellen eines Trägers mit einer Hohlkammerstruktur innerhalb des Trägers (wobei die Hohlkammerstruktur eine oder mehrere Hohlkammern aufweisen kann), Bilden einer ersten Grabenstruktur, die sich von einer Fläche des Trägers zu der wenigstens einen Hohlkammerstruktur erstreckt, so dass ein elektrisch isoliertes Gebiet über der Hohlkammerstruktur gebildet wird, und (beispielsweise gleichzeitig) Bilden wenigstens einer zweiten Grabenstruktur, die sich von der oberen Fläche des Trägers in ein zweites Gebiet des Trägers erstreckt, wobei das zweite Gebiet das Trägers lateral an das elektrisch isolierte Gebiet angrenzt, wobei die zweite Grabenstruktur zumindest ein Teil einer im zweiten Gebiet des Trägers bereitgestellten elektronischen Komponente ist.
  • Gemäß verschiedenen Ausführungsformen können das Bilden wenigstens einer ersten Grabenstruktur und das Bilden wenigstens einer zweiten Grabenstruktur ferner das Bedecken wenigstens einer Seitenwand jeder Grabenstruktur mit einem elektrisch isolierenden Material (beispielsweise mit einem Oxid) einschließen.
  • Gemäß verschiedenen Ausführungsformen können das Bilden wenigstens einer ersten Grabenstruktur und das Bilden wenigstens einer zweiten Grabenstruktur ferner das zumindest teilweise Füllen der Grabenstrukturen (der ersten Grabenstruktur und der zweiten Grabenstruktur) mit einem elektrisch leitenden Material (beispielsweise mit dotiertem Polysilicium) einschließen.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren zur Herstellung einer elektronischen Vorrichtung ferner Folgendes aufweisen: Bilden einer zusätzlichen elektrischen Komponente im elektrisch isolierten Gebiet, wobei die zusätzliche elektrische Komponente von der im zweiten Gebiet des Trägers bereitgestellten elektronischen Komponente getrennt wird. Mit Bezug hierauf sei bemerkt, dass die zusätzliche elektrische Komponente eine erste elektronische Komponente sein kann und die im zweiten Gebiet des Trägers bereitgestellte elektronische Komponente eine zweite elektronische Komponente sein kann.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren zur Herstellung einer elektronischen Vorrichtung ferner Folgendes aufweisen: Bilden einer Metallisierungsstruktur über dem Träger, wobei die Metallisierungsstruktur dafür ausgelegt werden kann, die im zweiten Gebiet des Trägers bereitgestellte elektronische Komponente mit der im elektrisch isolierten Gebiet des Trägers bereitgestellten zusätzlichen elektrischen Komponente elektrisch zu verbinden.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zum Betreiben einer elektronischen Vorrichtung Folgendes aufweisen: Adressieren einer in einem Gebiet eines Trägers angeordneten vertikalen elektronischen Komponente durch eine innerhalb der vertikalen elektronischen Komponente angeordnete elektronische Struktur, wobei die elektronische Struktur durch eine elektrisch isolierende Struktur elektrisch von der vertikalen elektronischen Komponente getrennt werden kann, die elektrisch isolierende Struktur zwischen der elektronischen Struktur und der vertikalen elektronischen Komponente angeordnet werden kann und die elektrisch isolierende Struktur eine oder mehrere Kammern (oder Hohlkammern) aufweisen kann, wobei die Seitenwände der einen oder der mehreren Kammern mit einem Oxid bedeckt werden.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zum Betreiben einer elektronischen Vorrichtung ausgelegt und/oder angepasst werden, um die elektronische Vorrichtung zu betreiben, wie hier beschrieben.
  • Gemäß verschiedenen Ausführungsformen kann ein elektrisch getrenntes Gebiet elektrisch isoliert werden oder ein elektrisch isoliertes Gebiet aufweisen. Gemäß verschiedenen Ausführungsformen kann ein elektrisch isoliertes Gebiet ein Gebiet aufweisen, das von einem elektrisch isolierenden Material umgeben ist, beispielsweise von einem Material oder einer Struktur, wodurch ein erheblicher Stromfluss verhindert wird.
  • Gemäß verschiedenen Ausführungsformen können die eine oder die mehreren Hohlkammern eine oder mehrere Poren aus einem porösen Material aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann eine Hohlkammerstruktur eine oder mehrere Hohlkammern und/oder eine oder mehrere Poren aus einem porösen Material aufweisen.
  • Gemäß verschiedenen Ausführungsformen können die wenigstens eine zweite Grabenstruktur und/oder die eine oder die mehreren Hohlkammern zumindest teilweise mit einem elektrisch leitenden Material gefüllt werden, wobei das elektrisch leitende Material elektrisch leitend mit einem vordefinierten Potential verbunden werden kann, beispielsweise mit einem Teil der zweiten elektronischen Komponente oder einem Teil der vertikalen elektronischen Komponente (beispielsweise mit wenigstens einer Source-Elektrode der vertikalen elektronischen Komponente oder beispielsweise mit dem p-Body der vertikalen elektronischen Komponente, wie in 6D dargestellt).
  • Gemäß verschiedenen Ausführungsformen kann die elektronische Vorrichtung ferner ein zusätzliches dotiertes Gebiet unterhalb der elektrisch isolierenden Struktur aufweisen (wie in 6B dargestellt). Ferner kann das zusätzliche dotierte Gebiet gemäß verschiedenen Ausführungsformen elektrisch leitend mit dem p-leitenden Oberflächengebiet der vertikalen elektronischen Komponente verbunden sein. Ferner kann das zusätzliche dotierte Gebiet gemäß verschiedenen Ausführungsformen den gleichen Dotierungstyp, beispielsweise den p-Typ, aufweisen wie das Oberflächengebiet der vertikalen elektronischen Komponente. Gemäß verschiedenen Ausführungsformen kann das zusätzliche dotierte Gebiet eine Dotierungsdosis, d.h. ein Integral der Dotierungskonzentration auf einem Weg in vertikaler Richtung (Dosis des Implantationsmaterials) von größer als etwa 3·1012 Atomen/cm2 oder größer als etwa 1·1013 Atomen/cm2 aufweisen.
  • In der Zeichnung bezeichnen gleiche Bezugszahlen im Allgemeinen in den verschiedenen Ansichten die gleichen Teile. Die Zeichnung ist nicht notwendigerweise maßstabsgerecht, wobei der Nachdruck stattdessen vielmehr im Allgemeinen auf das Erläutern der Grundgedanken der Erfindung gelegt wird. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung mit Bezug auf die folgende Zeichnung beschrieben. Es zeigen:
  • 1A eine schematische Ansicht einer elektronischen Vorrichtung mit einer elektrisch isolierenden Struktur gemäß verschiedenen Ausführungsformen,
  • die 1B bis 1D jeweils eine schematische Ansicht der elektrisch isolierenden Struktur oder eines Teils der elektrisch isolierenden Struktur, die oder der in die elektronische Vorrichtung aufgenommen ist, gemäß verschiedenen Ausführungsformen,
  • die 2A bis 2F jeweils eine schematische Ansicht einer elektronischen Vorrichtung gemäß verschiedenen Ausführungsformen,
  • 3 eine schematische Ansicht einer elektronischen Vorrichtung gemäß verschiedenen Ausführungsformen,
  • 4 ein schematisches Flussdiagramm eines Verfahrens zur Herstellung einer elektronischen Vorrichtung gemäß verschiedenen Ausführungsformen,
  • die 5A bis 5G jeweils eine schematische Ansicht eines Trägers bei verschiedenen Verarbeitungsschritten während der Herstellung einer elektronischen Vorrichtung gemäß verschiedenen Ausführungsformen,
  • 5H einen Prozessablauf und entsprechende schematische Ansichten eines Trägers während der Herstellung einer elektronischen Vorrichtung gemäß verschiedenen Ausführungsformen,
  • die 6A bis 6D jeweils eine schematische Ansicht einer elektronischen Vorrichtung gemäß verschiedenen Ausführungsformen,
  • 7 einen Prozessablauf eines Trägers während der Herstellung einer elektronischen Vorrichtung gemäß verschiedenen Ausführungsformen und
  • die 8A bis 8D jeweils eine schematische Ansicht eines Trägers bei verschiedenen Verarbeitungsschritten während der Herstellung einer elektronischen Vorrichtung gemäß verschiedenen Ausführungsformen.
  • Die folgende detaillierte Beschreibung bezieht sich auf die anliegende Zeichnung, worin zur Veranschaulichung spezifische Einzelheiten und Ausführungsformen dargestellt sind, in denen die Erfindung verwirklicht werden kann.
  • Das Wort "als Beispiel dienend" soll hier "als ein Beispiel, ein Fall oder eine Veranschaulichung dienend" bedeuten. Alle hier als "als Beispiel dienend" beschriebenen Ausführungsformen oder Entwürfe sollen nicht unbedingt als gegenüber anderen Ausführungsformen oder Entwürfen bevorzugt oder vorteilhaft ausgelegt werden.
  • Das mit Bezug auf ein "über" einer Seite oder Fläche gebildetes abgeschiedenes Material oder die Abscheidung einer Schicht "über" einem Träger verwendete Wort "über" kann hier verwendet werden, um anzugeben, dass das abgeschiedene Material "direkt auf", beispielsweise in direktem Kontakt mit der betreffenden Seite, Fläche oder dem betreffenden Träger gebildet werden kann. Das mit Bezug auf ein "über" einer Seite oder Fläche gebildetes abgeschiedenes Material oder eine Abscheidung einer Schicht "über" einem Träger verwendete Wort "über" kann hier verwendet werden, um anzugeben, dass das abgeschiedene Material "indirekt auf" der betreffenden Seite, Fläche oder dem betreffenden Träger gebildet werden kann, wobei eine oder mehrere zusätzliche Schichten zwischen der betreffenden Seite, Fläche oder dem betreffenden Träger und dem abgeschiedenen Material angeordnet sind.
  • Der mit Bezug auf die "laterale" Abmessung einer Struktur (oder eines Trägers), eine laterale Richtung oder "lateral" angrenzend verwendete Begriff lateral kann hier verwendet werden, um eine Abmessung entlang einer Richtung parallel zu einer Fläche eines Trägers oder eine Richtung parallel zu einer Fläche eines Trägers anzugeben. Dies bedeutet, dass eine Fläche eines Trägers (beispielsweise eine Fläche eines Substrats oder eine Fläche eines Wafers) als Referenz dienen kann, welche üblicherweise als Hauptverarbeitungsfläche eines Trägers bezeichnet wird (oder als Hauptverarbeitungsfläche eines anderen Trägertyps). Ferner kann der mit Bezug auf eine "Breite" einer Struktur (oder eines Strukturelements, beispielsweise eines Hohlraums) verwendete Begriff "Breite" hier verwendet werden, um die laterale Abmessung einer Struktur anzugeben. Ferner kann der mit Bezug auf eine Höhe einer Struktur (oder eines Strukturelements) verwendete Begriff "Höhe" hier verwendet werden, um eine Abmessung einer Struktur entlang einer Richtung senkrecht zu einer Fläche eines Trägers (beispielsweise senkrecht zur Hauptverarbeitungsfläche eines Trägers) anzugeben. Ferner kann der mit Bezug auf eine Tiefe einer Aussparung (oder eines Strukturelements) verwendete Begriff "Tiefe" hier verwendet werden, um eine Abmessung einer Aussparung entlang einer zur Fläche eines Trägers senkrechten Richtung (beispielsweise senkrecht zur Hauptverarbeitungsfläche eines Trägers) anzugeben. Ferner kann eine "vertikale" Struktur als eine Struktur bezeichnet werden, die sich in einer Richtung senkrecht zur lateralen Richtung (beispielsweise senkrecht zur Hauptverarbeitungsfläche eines Trägers) erstreckt, und kann eine "vertikale" Abmessung als eine Abmessung entlang einer Richtung senkrecht zur lateralen Richtung (beispielsweise eine Abmessung senkrecht zur Hauptverarbeitungsfläche eines Trägers) bezeichnet werden.
  • Das mit Bezug auf ein eine Struktur (oder ein Strukturelement) bedeckendes abgeschiedenes Material verwendete Wort "Bedecken" kann hier verwendet werden, um anzugeben, dass ein abgeschiedenes Material eine Struktur (oder ein Strukturelement) vollständig bedecken kann, beispielsweise alle freigelegten Seiten und Flächen einer Struktur bedecken kann. Das mit Bezug auf ein eine Struktur (oder ein Strukturelement) bedeckendes abgeschiedenes Material verwendete Wort "Bedecken" kann hier verwendet werden, um anzugeben, dass ein abgeschiedenes Material eine Struktur zumindest teilweise bedecken kann, wobei ein Material beispielsweise die freigelegten Seiten und Flächen einer Struktur zumindest teilweise bedecken kann.
  • Gemäß verschiedenen Ausführungsformen kann eine Hohlkammer beispielsweise auch mit einem Material gefüllt sein, wobei eine Hohlkammer in einem Siliciumwafer beispielsweise mit Siliciumoxid gefüllt oder teilweise gefüllt sein kann. Daher kann der mit Bezug auf eine "Hohlkammer" verwendete Begriff "hohl" hier verwendet werden, um anzugeben, dass die Hohlkammer selbst (beispielsweise ein Hohlraum, ein Leerraum oder eine hohle Struktur) frei von einem Material sein kann. Eine Hohlkammer kann jedoch auch teilweise mit einem Füllmaterial gefüllt sein oder vollständig mit einem Füllmaterial gefüllt sein. Mit Bezug hierauf kann die Hohlkammer teilweise oder vollständig mit einem anderen Material als dem die Hohlkammer bereitstellenden Material gefüllt sein.
  • Gemäß verschiedenen Ausführungsformen kann das Bilden einer Schicht (beispielsweise das Abscheiden einer Schicht, das Abscheiden eines Materials und/oder das Anwenden eines Schichtbildungsprozesses), wie hier beschrieben, auch das Bilden einer Schicht einschließen, wobei die Schicht verschiedene Unterschichten aufweisen kann, wobei verschiedene Unterschichten jeweils verschiedene Materialien aufweisen können. Mit anderen Worten können mehrere verschiedene Unterschichten in eine Schicht aufgenommen werden, oder es können mehrere verschiedene Gebiete in eine abgeschiedene Schicht und/oder in ein abgeschiedenes Material aufgenommen werden.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zur Verarbeitung eines Trägers (beispielsweise ein Verfahren zum Bilden einer oder mehrerer Hohlkammern oder hohler Strukturen in einem Träger) oder ein Verfahren zur Herstellung einer elektronischen Vorrichtung, wie hier beschrieben, mehrere grundlegende Halbleiterherstellungstechniken aufweisen, die zumindest einmal im Gesamtherstellungsprozess oder zumindest einmal während der Verarbeitung eines Trägers verwendet werden können. Die folgende Beschreibung grundlegender Techniken sollte als Beispiele erläuternd verstanden werden, wobei die Techniken in die hier beschriebenen Prozesse aufgenommen werden können. Die als Beispiel beschriebenen grundlegenden Techniken brauchen möglicherweise nicht unbedingt als gegenüber anderen Techniken oder Verfahren bevorzugt oder vorteilhaft ausgelegt werden, weil sie nur dazu dienen, zu erläutern, wie eine oder mehrere Ausführungsformen der Erfindung verwirklicht werden können. Aus Gründen der Kürze kann die Erläuterung beispielhaft beschriebener grundlegender Techniken nur ein kurzer Überblick sein und sollte nicht als erschöpfende Beschreibung angesehen werden.
  • Gemäß verschiedenen Ausführungsformen kann ein Schichtbildungsprozess (oder eine Schichtbildung) in ein Verfahren zur Verarbeitung eines Trägers, in ein Verfahren zur Herstellung einer elektronischen Vorrichtung oder in einen anderen Prozess oder ein anderes Verfahren, wie hier beschrieben, aufgenommen werden. Bei einem Schichtbildungsprozess kann eine Schicht unter Verwendung von Abscheidungstechniken, die eine chemische Dampfabscheidung (CVD oder einen CVD-Prozess) und eine physikalische Dampfabscheidung (PVD oder einen PVD-Prozess) einschließen können, gemäß verschiedenen Ausführungsformen über einer Fläche (beispielsweise über einem Träger, einem Wafer, einem Substrat, einer anderen Schicht oder dergleichen) abgeschieden werden (ein Schichtbildungsprozess kann daher das Abscheiden eines Materials einschließen). Gemäß verschiedenen Ausführungsformen kann die Dicke einer abgeschiedenen Schicht, abhängig von ihrer spezifischen Funktion, im Bereich einiger Nanometer bis zu einigen Mikrometern liegen. Ferner kann gemäß verschiedenen Ausführungsformen eine Schicht, abhängig von der jeweiligen spezifischen Funktion der Schicht, wenigstens eines von einem elektrisch isolierenden Material, einem elektrisch halbleitenden Material und einem elektrisch leitfähigen Material aufweisen. Gemäß verschiedenen Ausführungsformen können Modifikationen von PVD- und CVD-Prozessen beim Verfahren zur Verarbeitung eines Trägers, beispielsweise zum Abscheiden einer elektrisch isolierenden Schicht oder zum Füllen einer hohlen Struktur mit einem elektrisch leitenden Material, verwendet werden.
  • Gemäß verschiedenen Ausführungsformen kann ein chemischer Dampfabscheidungsprozess (CVD-Prozess) eine Vielzahl von Modifikationen aufweisen, wie beispielsweise Atmosphärendruck-CVD (APCVD), Niederdruck-CVD (LPCVD), Ultrahochvakuum-CVD (UHVCVD), plasmaverstärkte CVD (PECVD), Hochdichtes-Plasma-CVD (HDPCVD), Fern-Plasma-verstärkte CVD (RPECVD), atomare Schichtabscheidung (ALD), Atomare-Schicht-CVD (ALCVD), Dampfphasenepitaxie (VPE), metallorganische CVD (MOCVD), hybride physikalische CVD (HPCVD) und dergleichen. Gemäß verschiedenen Ausführungsformen kann ein Schichtbildungsprozess ferner die Bildung einer Resistschicht oder das Abscheiden einer Resistschicht, beispielsweise unter Verwendung von Schleuderbeschichten, Sprühbeschichten und dergleichen, aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann ein Strukturierungsprozess (oder eine Strukturierung) in ein Verfahren zur Verarbeitung eines Trägers, in ein Verfahren zur Herstellung einer elektronischen Vorrichtung oder in einen anderen Prozess oder ein anderes Verfahren aufgenommen werden, wie hier beschrieben. Der Strukturierungsprozess kann beispielsweise das Entfernen ausgewählter Abschnitte einer Oberflächenschicht und/oder das Entfernen ausgewählter Abschnitte eines Materials aufweisen. Gemäß verschiedenen Ausführungsformen können mehrere Gräben, Aussparungen und/oder Löcher in einem Träger oder in einer Oberflächenschicht eines Trägers unter Verwendung eines Strukturierungsprozesses gebildet werden. Ferner kann eine Strukturierung einer Schicht verwendet werden, um eine strukturierte Schicht, beispielsweise eine Maskenschicht, zu bilden. Weil mehrere Prozesse beteiligt sein können, gibt es gemäß verschiedenen Ausführungsformen verschiedene Möglichkeiten, einen Strukturierungsprozess auszuführen, wobei Aspekte folgende sein können: das Auswählen wenigstens eines Bereichs einer Oberflächenschicht (oder eines Materials oder eines Trägers), der entfernt werden soll, beispielsweise unter Verwendung wenigstens eines Lithographieprozesses, und das Entfernen der ausgewählten Abschnitte einer Oberflächenschicht, beispielsweise unter Verwendung wenigstens eines Ätzprozesses.
  • Gemäß verschiedenen Ausführungsformen können verschiedene Lithographieprozesse angewendet werden, um eine Maskenschicht zu erzeugen (beispielsweise eine strukturierte Resistschicht), beispielsweise Photolithographie, Mikrolithographie oder Nanolithographie, Elektronenstrahllithographie, Röntgenlithographie, Ultraviolettlithographie, Extremes-Ultraviolett-Lithographie, Interferenzlithographie und dergleichen. Ein Lithographieprozess kann wenigstens einen von einem anfänglichen Reinigungsprozess, einem Präparationsprozess, einem Aufbringen eines Resists (beispielsweise eines Photoresists), einem Belichten des Resists (beispielsweise Belichten des Photoresists mit einem Lichtmuster) und einem Entwickeln des Resists (beispielsweise Entwickeln des Photoresists unter Verwendung eines chemischen Photoresistentwicklers) einschließen.
  • Gemäß verschiedenen Ausführungsformen kann ein anfänglicher Reinigungsprozess oder ein Reinigungsprozess, der in einen Lithographieprozess aufgenommen sein kann, angewendet werden, um organische oder anorganische Verunreinigungen von einer Oberfläche (beispielsweise von einer Oberflächenschicht, einem Träger, einem Wafer und dergleichen) beispielsweise durch eine nasschemische Behandlung, zu entfernen. Gemäß verschiedenen Ausführungsformen kann ein Reinigungsprozess (beispielsweise ein chemisch-mechanisches Polieren (CMP)) auch angewendet werden, um eine Oxidschicht (beispielsweise eine dünne Siliciumoxidschicht) von einer Oberfläche (beispielsweise von einer Oberflächenschicht, einem Träger oder einem Wafer und dergleichen) zu entfernen.
  • Gemäß verschiedenen Ausführungsformen kann ein Resist aufgebracht werden, um eine Oberfläche (beispielsweise eine Oberflächenschicht, einen Träger oder einen Wafer und dergleichen) zu bedecken. Gemäß verschiedenen Ausführungsformen kann das Aufbringen eines Resists ein Schleuderbeschichten oder ein Sprühbeschichten zur Erzeugung einer Resistschicht einschließen. Gemäß verschiedenen Ausführungsformen kann ein Resist belichtet werden (beispielsweise indem ein Resist einem Lichtmuster ausgesetzt wird), um ein gewünschtes Muster auf einen Resist zu übertragen, beispielsweise unter Verwendung von Licht oder Elektronen, wobei das gewünschte Muster durch eine strukturierte Lithographiemaske (beispielsweise einen Glasträger mit einer für das Belichten der Resistschicht verwendeten strukturierten Chromschicht) definiert werden kann.
  • Gemäß verschiedenen Ausführungsformen kann ein Lithographieprozess das Entwickeln eines Resists (beispielsweise das Entwickeln eines Photoresists unter Verwendung eines Photoresistentwicklers) zum teilweisen Entfernen des Resists, um eine strukturierte Resistschicht (beispielsweise auf einer Oberflächenschicht oder einem Träger, einem Wafer und dergleichen) zu erzeugen, einschließen. Gemäß verschiedenen Ausführungsformen kann der Entwicklungsprozess eine spezielle chemische Lösung (einen so genannten Entwickler), wie beispielsweise Natriumhydroxid oder Tetramethylammoniumhydroxid (TMAH, ein metallionenfreier Entwickler), einschließen. Gemäß verschiedenen Ausführungsformen kann die strukturierte Resistschicht in einem Hartbackprozess (einer Wärmebehandlung, beispielsweise einer schnellen thermischen Verarbeitung) verfestigt werden, wodurch eine dauerhaftere Schutzschicht für spätere Prozesse verwirklicht wird.
  • Unabhängig von den beschriebenen Lithographieprozessen, kann eine Resistschicht oder eine strukturierte Resistschicht an einer gewünschten Verarbeitungsstufe (beispielsweise nachdem ein Graben geätzt wurde oder ein Träger strukturiert wurde) in einem so genannten Resistabziehprozess vollständig (oder teilweise) entfernt werden. Gemäß verschiedenen Ausführungsformen kann ein Resist chemisch und/oder unter Verwendung eines Sauerstoffplasmas entfernt werden.
  • Es sei bemerkt, dass ein Lithographieprozess, einschließlich beispielsweise des Belichtens eines Resists und des Entwickelns eines Resists, auch als ein Strukturierungsprozess angesehen werden kann, wobei eine strukturierte Resistschicht (eine Weichmaske oder eine Resistmaske) durch den Lithographieprozess erzeugt werden kann. Ferner kann nach der Verwendung eines Ätzprozesses gemäß verschiedenen Ausführungsformen ein Muster von einer strukturierten Resistschicht auf eine zuvor abgeschiedene oder aufgewachsene Schicht übertragen werden, wobei die zuvor abgeschiedene oder aufgewachsene Schicht ein Hartmaskenmaterial, wie beispielsweise ein Oxid oder ein Nitrid (beispielsweise Siliciumoxid oder Siliciumnitrid) zur Erzeugung einer so genannten Hartmaske aufweisen kann.
  • Gemäß verschiedenen Ausführungsformen kann ein Ätzprozess, der in einen Strukturierungsprozess aufgenommen sein kann, angewendet werden, um Material von einer zuvor abgeschiedenen Schicht, einer aufgewachsenen Oberflächenschicht oder von einem Träger (oder einem Substrat oder einem Wafer) und dergleichen zu entfernen. Gemäß verschiedenen Ausführungsformen kann eine strukturierte Schicht aus einem Hartmaskenmaterial als eine Maske für Prozesse in der Art eines Ätzens oder Bildens von Aussparungen, Gräben oder Löchern an gewünschten Positionen in einem Träger oder in einer Oberflächenschicht dienen. Ferner kann gemäß verschiedenen Ausführungsformen ein strukturierter Photoresist auch als eine Maske (eine so genannte Weichmaske) dienen. Das Maskenmaterial kann gewöhnlich in Bezug auf spezifische Anforderungen, wie beispielsweise die chemische oder mechanische Stabilität, beispielsweise zum Schützen von Bereichen gegen ein Ätzen oder zum Definieren der Form von Strukturelementen, die während eines Schichtbildungsprozesses zu erzeugen sind, und dergleichen, ausgewählt werden.
  • Gemäß verschiedenen Ausführungsformen können einige Prozesse während der Herstellung einer elektronischen Vorrichtung oder während der Verarbeitung eines Trägers eine konform abgeschiedene Schicht oder das konforme Abscheiden einer Schicht (beispielsweise zur Bildung einer Schicht über einer Seitenwand eines Strukturelements oder eine innere Seitenwand oder Fläche eines Hohlraums bedeckend) erfordern, was bedeutet, dass eine Schicht (oder ein eine Schicht bildendes Material) nur kleine Dickenvariationen entlang einer Grenzfläche mit einem anderen Körper aufweisen kann, wobei beispielsweise eine Schicht nur kleine Dickenvariationen entlang Kanten, Stufen oder anderen Elementen der Morphologie der Grenzfläche aufweisen kann. Gemäß verschiedenen Ausführungsformen können Schichtbildungsprozesse, wie Plattieren, atomare Schichtabscheidung (ALD) oder mehrere CVD-Prozesse (beispielsweise ALCVD oder LPCVD) geeignet sein, um eine konforme Schicht oder eine konform abgeschiedene Schicht eines Materials zu erzeugen. Gemäß verschiedenen Ausführungsformen kann unter Verwendung beispielsweise eines atomaren Schichtabscheidungs-(ALD)-Prozesses eine Struktur mit einem hohen Aspektverhältnis (beispielsweise größer als 5, größer als 10 oder größer als 20) konform mit einer Schicht oder einem Dünnfilm bedeckt werden. Ferner kann gemäß verschiedenen Ausführungsformen, beispielsweise unter Verwendung eines atomaren Schichtabscheidungs-(ALD)-Prozesses, die innere Seitenwand eines Hohlraums oder einer Hohlkammer mit einer konformen Schicht oder einem konformen Dünnfilm (vollständig oder teilweise) bedeckt werden. Mit anderen Worten kann die Verwendung der atomaren Schichtabscheidung die Beschichtung der inneren Seitenwand eines Hohlraums oder einer Hohlraumstruktur mit einer Materialschicht (beispielsweise mit einer konformen Materialschicht) erlauben, falls der Hohlraum oder die Hohlraumstruktur wenigstens eine Öffnung aufweisen kann, so dass das die Materialschicht bildende Material das Innere des Hohlraums oder der Hohlraumstruktur erreichen kann. Ferner kann die Verwendung der atomaren Schichtabscheidung das vollständige Füllen einer Hohlkammer erlauben, falls die Hohlkammer wenigstens eine Öffnung aufweisen kann.
  • Aus mehreren Gründen, wie hier beschrieben, kann es erwünscht sein, eine oder mehrere empfindliche elektronische Komponenten in eine elektronische Vorrichtung zu integrieren, wobei eine empfindliche elektronische Komponente (beispielsweise ein Sensor, ein Schalter, eine Logikschaltung, ein Mikroprozessor und dergleichen) nicht leicht in der Lage sein kann, den jeweiligen Betriebsbedingungen der elektronischen Vorrichtung zu widerstehen (beispielsweise einer Halbleiterleistungsvorrichtung, eines IGBTs, eines Leistungs-MOSFETs und dergleichen). Die empfindliche elektronische Komponente kann beispielsweise in einem Spannungsbereich und/oder einem Strombereich arbeiten, der wenigstens eine Größenordnung niedriger ist als ein Strom und/oder eine Spannung, mit der bzw. mit dem die elektronische Vorrichtung arbeitet. Beispielsweise kann es erwünscht sein, eine erste elektronische Komponente und eine zweite elektronische Komponente in einem einzigen Träger oder in einem einzigen Halbleitersubstrat bereitzustellen, wobei die beiden elektronischen Komponenten unterschiedliche Betriebsbedingungen (beispielsweise Betriebsspannungen, Betriebsströme und dergleichen) benötigen können, wobei es beispielsweise erwünscht sein kann, einen Sensor (beispielsweise einen Temperatursensor) in eine leistungselektronische Vorrichtung zu integrieren, um eine direkte Messung des tatsächlichen Zustands der leistungselektronischen Vorrichtung bereitzustellen, eine Strom- und/oder Spannungsmessstruktur in eine leistungselektronische Vorrichtung zu integrieren, um die elektronischen Eigenschaften der leistungselektronischen Vorrichtung genauer zu bestimmen, und/oder eine Schalterstruktur oder eine Steuerschaltung (beispielsweise eine Logikschaltung) in eine leistungselektronische Vorrichtung zu integrieren, um den Betrieb der leistungselektronischen Vorrichtung zu steuern.
  • Gemäß verschiedenen Ausführungsformen, wie nachfolgend beschrieben wird, kann eine elektronische Vorrichtung bereitgestellt werden, die wenigstens eine erste elektronische Komponente (beispielsweise einen Sensor, eine Logikschaltung, einen Schaltkreis, eine Steuerschaltung und/oder eine Messschaltung) und eine zweite elektronische Komponente (beispielsweise eine leistungselektronische Komponente in der Art einer Diode, eines Bipolar-Sperrschichttransistors, eines Bipolartransistors mit isoliertem Gate (IGBT), eines Leistungs-MOSFETs (eines Leistungs-Metall-Oxid-Halbleiter-(MOS)-Feldeffekttransistors (FET)), eines Thyristors, eines GTO-Thyristors, eines MOS-gesteuerten Thyristors, eines integrierten Gate-kommutierten Thyristors (IGCT) und dergleichen) aufweist. Gemäß verschiedenen Ausführungsformen kann die zweite elektronische Komponente dafür ausgelegt sein, unter anderen Betriebsbedingungen als die erste elektronische Komponente zu arbeiten, beispielsweise in einem anderen Spannungsbereich und/oder in einem anderen Strombereich. Gemäß verschiedenen Ausführungsformen kann die zweite elektronische Komponente eine Halbleiterleistungskomponente sein, die in einem Spannungsbereich und/oder einem Strombereich arbeitet, der eine oder mehrere Größenordnungen größer ist als die Betriebsbedingungen der ersten elektronischen Komponente, wobei die zweite elektronische Komponente beispielsweise Spannungen in einem Bereich von etwa 50 V bis etwa 5000 V und/oder Ströme im Bereich von etwa 0,5 A bis etwa 5000 A betreiben kann, wobei die erste elektronische Komponente eine Logikschaltung oder ein Sensor sein kann, die oder der bei Spannungen unterhalb von etwa 50 V und/oder Strömen unterhalb von etwa 50 A arbeiten kann. Die erste elektronische Komponente kann eine Steuerschaltung für eine zweite elektronische Komponente, beispielsweise für einen Leistungsschalter (beispielsweise einen Leistungstransistor) sein, wobei die Steuerschaltung für Hochleistungsschalter bei Strömen (beispielsweise gepulsten Schaltströmen) von bis zu 30 A arbeiten kann. Falls der Leistungsschalter ferner beispielsweise bei einer Spannung von etwa 600 V mit einem Strom von etwa 1 A arbeiten kann, kann die Steuerschaltung für einen solchen Leistungsschalter beispielsweise bei Strömen unterhalb von etwa 0,5 A betrieben werden. Die erste elektronische Komponente (beispielsweise eine Logikschaltung, ein Schaltkreis, eine Messschaltung und/oder ein Temperatursensor) kann Spannungen und/oder Strömen nicht leicht widerstehen, die typischerweise von einer leistungselektronischen Komponente behandelt werden, wobei die erste elektronische Komponente und die zweite elektronische Komponente angrenzend zueinander in einem einzigen Träger angeordnet sein können, weshalb gemäß verschiedenen Ausführungsformen die erste elektronische Komponente von der zweiten elektronischen Komponente durch eine im Träger angeordnete elektrisch isolierende Struktur getrennt sein kann.
  • Ferner kann gemäß verschiedenen Ausführungsformen die erste elektronische Komponente elektrisch mit der zweiten elektronischen Komponente gekoppelt sein, um die zweite elektronische Komponente zu analysieren und/oder zu steuern, beispielsweise durch eine über dem Träger angeordnete Metallisierungsstruktur, wobei die erste elektronische Komponente und die zweite elektronische Komponente zumindest teilweise im Träger ausgebildet sein können.
  • Beispielsweise kann ein anderer Aspekt verschiedener Ausführungsformen darin bestehen, eine elektronische Vorrichtung bereitzustellen, welche eine erste elektronische Komponente und eine zweite elektronische Komponente im selben Träger aufweist (beispielsweise angrenzend zueinander oder wobei beispielsweise die erste elektronische Komponente von der zweiten elektronischen Komponente umgeben sein kann), wobei die erste elektronische Komponente über einer vergrabenen elektrisch isolierenden Struktur angeordnet sein kann, wobei die vergrabene elektrisch isolierende Struktur einen oder mehrere Hohlräume (Hohlkammern) aufweisen kann, die zumindest teilweise mit einem elektrisch isolierenden Material gefüllt sind. Beispielsweise können ein oder mehrere Hohlräume in einem Siliciumwafer zumindest teilweise mit Siliciumoxid gefüllt sein oder können ein oder mehrere Hohlräume in einem Siliciumwafer ausgebildet oder angeordnet sein, wobei die Innenflächen (oder Oberflächengebiete) des einen oder der mehreren Hohlräume mit Siliciumoxid bedeckt (oder beschichtet) sind. Daher kann gemäß verschiedenen Ausführungsformen der Teil der ersten elektronischen Komponente, der im Träger angeordnet ist, zumindest teilweise von dem Teil der zweiten elektronischen Komponente elektrisch getrennt sein, der innerhalb des Trägers angeordnet ist, so dass ein Ladungsträgertransport von der ersten elektronischen Komponente zur zweiten elektronischen Komponente verhindert oder verringert werden kann.
  • Mit anderen Worten kann ein Träger bereitgestellt werden, der wenigstens eine elektrisch isolierende Struktur aufweist, die im Träger so eingerichtet ist, dass sie sich zumindest in einer Richtung parallel zur Oberfläche des Trägers erstreckt, wodurch ein getrenntes Gebiet des Trägers zwischen der elektrisch isolierenden Struktur und der Oberfläche des Trägers bereitgestellt ist, wobei eine erste elektronische Komponente im getrennten Gebiet des Trägers angeordnet werden kann und eine andere elektronische Komponente im Träger außerhalb des getrennten Gebiets des Trägers bereitgestellt werden kann. Mit Bezug hierauf sei bemerkt, dass das getrennte Gebiet des Trägers teilweise oder vollständig vom Träger getrennt sein kann (elektronisch und/oder thermisch getrennt).
  • Gemäß verschiedenen Ausführungsformen kann die nachfolgend beschriebene elektronische Vorrichtung einen Träger, beispielsweise einen Siliciumwafer, mit einer oberen Fläche (beispielsweise einer Hauptverarbeitungsfläche) und einer der oberen Fläche des Trägers entgegengesetzten unteren Fläche aufweisen. Gemäß verschiedenen Ausführungsformen kann der Träger wenigstens ein Trägergebiet aufweisen, das sich von der oberen Fläche in den Träger erstreckt, wobei das wenigstens eine Trägergebiet vom Rest des Trägers über eine dielektrische Materialstruktur elektrisch leitend getrennt sein kann, wobei die dielektrische Materialstruktur eine laterale Abmessung aufweisen kann (parallel zur oberen Fläche und/oder parallel zur unteren Fläche des Trägers), wobei der Träger beispielsweise eine so genannte Silicium-auf-Isolator-Struktur oder eine Halbleiter-auf-Isolator-Struktur aufweisen kann und beispielsweise eine so genannte Silicium-auf-nichts-Struktur aufweisen kann. Gemäß verschiedenen Ausführungsformen kann die laterale Abmessung der dielektrischen Materialstruktur lateral begrenzt sein, wobei die laterale Abmessung der dielektrischen Materialstruktur beispielsweise kleiner als die Breite des Trägers sein kann, so dass ein zweites Gebiet im Träger bereitgestellt werden kann, wobei das zweite Gebiet von der dielektrischen Materialstruktur frei sein kann, wodurch das Bereitstellen einer elektronischen Komponente im zweiten Gebiet des Trägers ermöglicht werden kann, die dafür ausgelegt ist, einen Ladungsträgeraustausch (oder -transport) zwischen der oberen Fläche des Trägers und der unteren Fläche des Trägers (oder zwischen einer oberen Elektrode, die auf der oberen Fläche des Trägers angeordnet ist, und einer unteren Elektrode, die auf der unteren Fläche des Trägers angeordnet ist) zu ermöglichen. Gemäß verschiedenen Ausführungsformen kann das zweite Gebiet des Trägers eine vertikale elektronische Komponente, beispielsweise einen vertikalen Transistor, eine vertikale Transistorstruktur und dergleichen aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann die hier beschriebene elektronische Vorrichtung ein isoliertes Gebiet in einem Träger aufweisen, wobei das isolierte Gebiet durch eine elektrisch isolierende Struktur bereitgestellt sein kann, wobei die räumliche Abmessung der elektrisch isolierenden Struktur lateral begrenzt sein kann, so dass der Träger ein Gebiet aufweisen kann, das frei von der elektrisch isolierenden Struktur ist, wobei das von der elektrisch isolierenden Struktur freie Gebiet zur Bildung und/oder zum Bereitstellen einer leistungselektronischen Komponente verwendet werden kann, wobei eine gewünschte Wärmeabfuhr von der leistungselektronischen Komponente zum Träger nicht durch die elektrisch isolierende Struktur beeinträchtigt werden kann, wobei das lokal beschränkte isolierte Gebiet verwendet werden kann, um wenigstens eine von einer Steuerschaltung, einer Messstruktur, einem Sensor oder einer Rückkopplungsstruktur für die leistungselektronische Komponente zu bilden und/oder bereitzustellen. Weil in Bezug hierauf eine Steuerschaltung, eine Messstruktur, ein Sensor oder eine Rückkopplungsstruktur keine merkliche Energiemenge erzeugen kann, können die thermisch isolierenden Eigenschaften der elektrisch isolierenden Struktur nicht berücksichtigt werden, und die elektrisch isolierenden Eigenschaften der elektrisch isolierenden Struktur können dagegen die Funktionen der im isolierten Gebiet angeordneten Komponenten verbessern oder die im isolierten Gebiet angeordneten Komponenten vor hohen Spannungen und hohen Strömen schützen, die außerhalb des isolierten Gebiets behandelt werden.
  • Ferner kann die elektronische Vorrichtung, wie hier beschrieben, gemäß verschiedenen Ausführungsformen eine kompakte (platzsparende) Vorrichtung bereitstellen, die beispielsweise eine Steuerschaltung aufweist, welche in eine leistungselektronische Komponente integriert ist, wobei infolge der Integration die Länge der Signalleitungen verglichen mit einer üblicherweise verwendeten leistungselektronischen Vorrichtung, die eine externe Steuerschaltung aufweist, kurz sein kann, so dass gemäß verschiedenen Ausführungsformen ein verbesserter Zugriff auf Signale von der leistungselektronischen Komponente möglich sein kann oder eine schnellere Bestimmung und Steuerung von Betriebsparametern der leistungselektronischen Komponente verwirklicht werden kann. Ferner kann die elektronische Vorrichtung, wie hier beschrieben, gemäß verschiedenen Ausführungsformen die Bestimmung von Betriebszuständen der leistungselektronischen Komponente (beispielsweise die Bestimmung eines Spannungsabfalls über einen Kanal, die Bestimmung eines elektrischen Potentials in der leistungselektronischen Komponente, die Bestimmung von Temperaturen in der leistungselektronischen Komponente über ein Spannungssignal) ermöglichen, welche durch eine üblicherweise verwendete externe Vorrichtung nicht zugänglich sein können.
  • Gemäß verschiedenen Ausführungsformen kann die elektronische Vorrichtung, wie hier beschrieben, eine elektronische Steuerschaltung bereitstellen, die in eine leistungselektronische Komponente integriert ist, kann die elektronische Steuerschaltung konfiguriert werden, um die leistungselektronische Komponente zu überwachen und zu steuern, so dass die leistungselektronische Komponente gemäß anderen Aspekten ausgelegt werden kann, welche beispielsweise einen kleineren Entwurf ermöglichen können, wodurch die gleichen Eigenschaften wie jene einer üblichen leistungselektronischen Vorrichtung und/oder eine verbesserte Funktionalität bei der gleichen Größe wie bei einer üblichen leistungselektronischen Vorrichtung erhalten werden.
  • Gemäß verschiedenen Ausführungsformen kann ein Träger, wie hier beschrieben (beispielsweise ein Substrat, ein Wafer und dergleichen) aus Halbleitermaterialien verschiedener Typen, einschließlich Silicium, Germanium, Gruppe III bis V oder anderen Typen, einschließlich beispielsweise Polymeren, hergestellt werden, wenngleich gemäß einer anderen Ausführungsform andere geeignete Materialien verwendet werden können. Gemäß einer Ausführungsform besteht das Wafersubstrat aus Silicium (dotiert oder undotiert). Alternativ können beliebige andere geeignete Halbleitermaterialien für das Wafersubstrat verwendet werden, beispielsweise ein Halbleiterverbindungsmaterial, wie Siliciumcarbid (SiC), Galliumarsenid (GaAs), Galliumnitrid (GaN), Indiumphosphid (InP), jedoch auch ein beliebiges geeignetes ternäres Halbleiterverbindungsmaterial oder quaternäres Halbleiterverbindungsmaterial, wie Indiumgalliumarsenid (InGaAs). Gemäß verschiedenen Ausführungsformen kann der Träger ein oder mehrere dotierte Gebiete aufweisen, beispielsweise einen oder mehrere p-n-Übergänge im Träger bereitstellen.
  • 1A zeigt schematisch eine elektronische Vorrichtung 100, welche Folgendes aufweist: einen Träger 102, eine erste elektronische Komponente 104, die in einem ersten Gebiet 102a des Trägers 102 angeordnet ist, eine elektrisch isolierende Struktur 106, die im ersten Gebiet 102a des Trägers 102 unterhalb der ersten elektronischen Komponente 104 angeordnet ist, und eine zweite elektronische Komponente 108, die außerhalb des ersten Gebiets 102a des Trägers 102 angeordnet ist (beispielsweise in einem zweiten Gebiet 102b des Trägers 102). Gemäß verschiedenen Ausführungsformen kann die elektrisch isolierende Struktur 106 eine oder mehrere Hohlkammern (vergl. 1B bis 1D) aufweisen, wobei die Seitenwände der einen oder der mehreren Hohlkammern mit einem elektrisch isolierenden Material bedeckt sein können (bzw. die Innenfläche jeder von der einen oder den mehreren Hohlkammern mit einem elektrisch isolierenden Material bedeckt sein kann).
  • Gemäß verschiedenen Ausführungsformen kann die elektronische Vorrichtung 100 wenigstens Folgendes aufweisen: einen Träger 102 (oder ein Substrat 102) mit wenigstens einem ersten Gebiet 102a und einem zweiten Gebiet 102b, die lateral aneinander angrenzen, eine elektrisch isolierende Struktur 106, die im ersten Gebiet 102a des Trägers 102 angeordnet ist, wobei das zweite Gebiet 102b des Trägers frei von der elektrisch isolierenden Struktur 106 ist, eine erste elektronische Komponente 104, die im ersten Gebiet 102a des Trägers 102 über der elektrisch isolierenden Struktur 106 angeordnet ist, und eine zweite elektronische Komponente 108, die im zweiten Gebiet 102b des Trägers 102 angeordnet ist, wobei die elektrisch isolierende Struktur 106 eine oder mehrere Hohlkammern aufweisen kann, wobei die Seitenwände der einen oder der mehreren Hohlkammern mit einem elektrisch isolierenden Material bedeckt sind.
  • Gemäß verschiedenen Ausführungsformen können die eine oder die mehreren Hohlkammern, die in der elektrisch isolierenden Struktur 106 enthalten sind oder die elektrisch isolierende Struktur 106 bilden, eine sich lateral erstreckende elektrisch isolierende Struktur 106 im Träger 102 bereitstellen (beispielsweise eine vergrabene elektrisch isolierende Struktur 106), wobei die elektrisch isolierende Struktur 106 lokal in einer gewünschten Tiefe 107 unterhalb der oberen Fläche 102s des Trägers 102 und mit einer gewünschten Breite 105 erzeugt werden kann. Die Verwendung einer oder mehrerer Hohlkammern (die beispielsweise mit einem Oxid gefüllt oder zumindest teilweise gefüllt sind) als elektrisch isolierende Struktur 106 kann einen einfachen und kostengünstigen Entwurf für eine elektronische Vorrichtung 100 mit den hier beschriebenen Eigenschaften und Funktionalitäten ermöglichen. Gemäß verschiedenen Ausführungsformen können, abhängig von der Dicke der elektrisch isolierenden Materialschicht, welche die inneren Seitenwände der einen oder der mehreren Hohlkammern bedeckt, die elektrischen und die thermischen Eigenschaften der elektrisch isolierenden Struktur 106 dafür eingerichtet werden, gewünschte elektrische und/oder thermische Eigenschaften bereitzustellen, wobei die Dicke der elektrisch isolierenden Materialschicht, welche die inneren Seitenwände der einen oder der mehreren Hohlkammern bedeckt, während der Verarbeitung des Trägers leicht gesteuert werden kann, wie später beschrieben wird. Ferner kann gemäß verschiedenen Ausführungsformen die Dicke der elektrisch isolierenden Materialschicht, welche die inneren Seitenwände der einen oder der mehreren Hohlkammern bedeckt, dafür eingerichtet werden, gewünschte physikalische (elektrische und thermische) Eigenschaften eines isolierten Gebiets 102i (oder eines teilweise isolierten, beispielsweise eines vertikal isolierten Gebiets 102i) des Trägers 102 bereitzustellen, wobei das isolierte Gebiet 102i beispielsweise oberhalb der elektrisch isolierenden Struktur 106 angeordnet werden kann.
  • Der Träger 102 kann Silicium aufweisen, oder der Träger 102 kann ein Siliciumwafer sein. Ferner können gemäß verschiedenen Ausführungsformen die erste elektronische Komponente 104 und die zweite elektronische Komponente 108 einen Teil des Trägers 102 aufweisen, wobei beispielsweise ein Teil des Trägers 102 im ersten Gebiet 102a verwendet werden kann, um die erste elektronische Komponente 104 bereitzustellen, und ein Teil des Trägers 102 im zweiten Gebiet 102b verwendet werden kann, um die zweite elektronische Komponente 108 bereitzustellen. In Bezug hierauf sei bemerkt, dass der Träger einen oder mehrere dotierte Gebiete aufweisen kann, die beispielsweise eine Grundstruktur eines Transistors oder mehrerer Transistoren, beispielsweise einen Kanal, einen Übergang, ein Driftgebiet, eine Basis, ein Verarmungsgebiet und dergleichen, bereitstellen.
  • Gemäß verschiedenen Ausführungsformen kann der Träger 102 einen geschichteten Entwurf aufweisen, der eine oder mehrere Schichten mit einem unterschiedlichen Dotierungsniveau und/oder unterschiedlichen Arten von Ladungsträgern aufweist (Elektronen oder Löcher, abhängig von der spezifischen Dotierung), so dass der Träger die Grundstruktur einer vertikalen elektronischen Komponente, beispielsweise eines vertikalen Transistors, eines vertikalen MOSFETs, eines vertikalen IGBTs und dergleichen, bereitstellen kann. Gemäß verschiedenen Ausführungsformen kann die elektrisch isolierende Struktur 106 einen vertikalen Stromfluss innerhalb des ersten Gebiets 102a des Trägers 102 verhindern oder verringern. Gemäß verschiedenen Ausführungsformen kann die laterale Abmessung 105 der elektrisch isolierenden Struktur 106 begrenzt werden, so dass das zweite Gebiet 102b des Trägers 102 frei von der elektrisch isolierenden Struktur 106 sein kann, so dass ein vertikaler Stromfluss im zweiten Gebiet 102b des Trägers 102 möglich sein kann. Mit anderen Worten kann der vertikale Stromfluss im Träger außerhalb des ersten Gebiets 102a des Trägers 102 nicht verringert sein oder durch die elektrisch isolierende Struktur 106 beeinflusst werden.
  • Gemäß verschiedenen Ausführungsformen kann die elektrisch isolierende Struktur 106 eine vergrabene elektrisch isolierende Struktur 106 einschließen, wie beispielsweise in 1A dargestellt ist. Mit anderen Worten kann zumindest ein Teil der elektrisch isolierenden Struktur 106 eine vergrabene elektrisch isolierende Struktur 106 sein. Gemäß verschiedenen Ausführungsformen kann der Begriff "vergraben" hier verwendet werden, um anzugeben, dass die elektrisch isolierende Struktur 106 (oder ein vergrabener Teil der elektrisch isolierenden Struktur 106) unterhalb der Fläche 102s des Trägers 102 angeordnet werden kann, wobei Trägermaterial in einem isolierten Gebiet 102i zwischen der elektrisch isolierenden Struktur 106 und der Fläche 102s des Trägers 102 angeordnet wird. Mit anderen Worten kann eine vergrabene elektrisch isolierende Struktur 106 innerhalb des Trägers 102 angeordnet werden, wodurch ein isoliertes (beispielsweise vertikal isoliertes) Gebiet 102i oberhalb der vergrabenen elektrisch isolierenden Struktur 106 bereitgestellt wird, wobei das isolierte Gebiet 102i Trägermaterial, beispielsweise Silicium oder dotiertes Silicium, aufweisen kann.
  • Gemäß verschiedenen Ausführungsformen kann die laterale Abmessung 105 (beispielsweise die Breite) der elektrisch isolierenden Struktur 106 (oder des vergrabenen Teils der elektrisch isolierenden Struktur 106) im Bereich von etwa einigen hundert Nanometern bis etwa einigen Millimetern liegen, wobei die Breite 105 der elektrisch isolierenden Struktur 106 beispielsweise im Bereich von etwa 100 nm bis etwa 5 mm liegen kann, und zwar abhängig vom spezifischen Entwurf der elektronischen Vorrichtung 100 und vom Typ und der Anzahl der oberhalb der elektrisch isolierenden Struktur 106 angeordneten ersten elektronischen Komponenten 104, wie in 1A dargestellt ist.
  • Der Abstand 107 zwischen der elektrisch isolierenden Struktur 106 (oder dem vergrabenen Teil der elektrisch isolierenden Struktur 106) und der oberen Fläche 102s des Trägers 102 (oder die Tiefe 107, in der sich die vergrabene elektrisch isolierende Struktur 106 befindet) kann im Bereich von etwa einigen hundert Nanometern bis etwa einigen Mikrometern oder bis zu etwa einigen zehn Mikrometern liegen, wobei der Abstand 107 zwischen der elektrisch isolierenden Struktur 106 und der oberen Fläche 102s des Trägers 102 beispielsweise im Bereich von etwa 100 nm bis etwa 500 µm liegen kann, und zwar abhängig vom spezifischen Entwurf der elektronischen Vorrichtung 100, der Dicke des Trägers 102 und vom Entwurf der ersten elektronischen Komponente 104.
  • Ferner kann die elektrisch isolierende Struktur 106 mit Trägermaterial bedeckt werden, wie bereits beschrieben, wobei der Träger beispielsweise ein Siliciumwafer oder eine Siliciumschicht sein kann, wobei die elektrisch isolierende Struktur 106 eine oder mehrere Hohlkammern aufweisen kann, wobei die Innenflächen der einen oder mehreren Hohlkammern mit einer Siliciumoxidschicht bedeckt sein können, beispielsweise mit einer konformen Siliciumoxidschicht, und wobei das isolierte Gebiet 102i über der elektrisch isolierenden Struktur 106 Silicium aufweisen kann. Mit Bezug hierauf sei bemerkt, dass gemäß verschiedenen Ausführungsformen das Trägermaterial (Silicium), das über der vergrabenen elektrisch isolierenden Struktur 106 angeordnet ist, eine epitaxiale Beziehung mit dem Trägermaterial unterhalb der vergrabenen elektrisch isolierenden Struktur 106 aufweisen kann, was bedeutet, dass das isolierte Gebiet 102i einkristallines Silicium aufweisen kann, das die gleiche kristallographische Orientierung wie das Trägermaterial des Trägers 102 aufweisen kann (beispielsweise wie das Trägermaterial im zweiten Gebiet 102b des Trägers 102). Die eine oder die mehreren Hohlkammern können im Träger 102 gebildet sein, so dass das Trägermaterial im isolierten Gebiet 102i, das über der einen oder den mehreren Hohlkammern angeordnet ist, eine epitaxiale Beziehung mit dem Trägermaterial unterhalb der einen oder mehreren Hohlkammern haben kann (oder auf dem Trägermaterial unterhalb der einen oder mehreren Hohlkammern epitaxial gezüchtet werden kann), wobei der Träger ein einkristallines Siliciumsubstrat sein kann. Ferner können die eine oder die mehreren Hohlkammern nicht die strukturellen Eigenschaften des oberhalb der einen oder mehreren Hohlkammern, beispielsweise im isolierten Gebiet 102i des Trägers 102, angeordneten Materials beeinflussen.
  • Die eine oder die mehreren Hohlkammern (oder die elektrisch isolierende Struktur 106) können teilweise mit einem elektrisch leitenden Material, beispielsweise mit Silicium, dotiertem Silicium, Polysilicium oder dotiertem Polysilicium, gefüllt sein. Das in die eine oder die mehreren Hohlkammern aufgenommene elektrisch leitende Material kann von dem elektrisch isolierenden Material umgeben sein, welches die Innenflächen der einen oder der mehreren Hohlkammern bedeckt. Daher kann das in die eine oder die mehreren Hohlkammern (oder in die elektrisch isolierende Struktur 106) aufgenommene elektrisch leitende Material elektrisch leitend mit einer Elektrode oder einer anderen Struktur verbunden sein, welche ein elektrisches Potential bereitstellt, um beispielsweise die Bildung parasitärer Kanäle im Träger 102 und/oder das Verringern der kapazitiven Kopplung vom Träger 102 mit dem isolierten Gebiet 102i des Trägers 102 zu verhindern und/oder zu verringern.
  • Gemäß verschiedenen Ausführungsformen zeigen die 1B bis 1D jeweils verschiedene als Beispiel dienende Modifikationen der im Träger 102 bereitgestellten elektrisch isolierenden Struktur 106, wie bereits mit Bezug auf 1A beschrieben wurde. Gemäß verschiedenen Ausführungsformen kann die elektrisch isolierende Struktur 106 wenigstens eine Hohlkammer 106h aufweisen, beispielsweise genau eine Hohlkammer 106h oder mehrere Hohlkammern 106h.
  • Wie in 1B dargestellt ist, können wenigstens zwei Hohlkammern 106h lateral nebeneinander angeordnet sein, beispielsweise entlang einer Richtung 101 parallel zur oberen Fläche 102s des Trägers 102 versetzt sein. Jede Hohlkammer 106h von den mehreren Hohlkammern kann in der gleichen Tiefe 107 unterhalb der oberen Fläche 102s des Trägers 102 angeordnet sein (vergl. 1A). Gemäß verschiedenen Ausführungsformen kann ein isoliertes Gebiet 102i (beispielsweise elektrisch isoliert und/oder thermisch isoliert oder teilweise elektrisch isoliert und/oder teilweise thermisch isoliert) durch die Hohlkammern 106h im Träger 102 erzeugt sein. Die Innenfläche jeder Hohlkammer 106h von den mehreren Hohlkammern 106h kann mit einem elektrisch isolierenden Material 106s, beispielsweise mit einem Oxid des Trägermaterials, beispielsweise mit Siliciumoxid 106s, bedeckt (oder beschichtet) sein. Die jeweiligen Hohlkammern 106h können voneinander getrennt sein, einander überlappen oder einander teilweise überlappen.
  • Wie in 1C dargestellt ist, können mehrere Hohlkammern 106h innerhalb des Trägers 102, beispielsweise lateral nebeneinander, angeordnet sein. Die jeweiligen Hohlkammern 106h von den mehreren Hohlkammern 106h können einander lateral überlappen, und sie können einander beispielsweise entlang einer zur oberen Fläche 102s des Trägers 102 parallelen Richtung 101 überlappen, wobei die Hohlkammern 106h von den mehreren Hohlkammern 106h voneinander durch das elektrisch isolierende Material 106s getrennt sein können, welches die Innenflächen der Hohlkammern 106h bedeckt. Mit anderen Worten können die eine oder die mehreren Hohlkammern 106h eine einzige Hohlkammerstruktur bilden, wobei die einzige Hohlkammerstruktur durch das elektrisch isolierende Material 106s getragen werden kann, welches die Innenfläche der einzigen Hohlkammerstruktur bedeckt.
  • Die 1B und 1C zeigen die elektrisch isolierende Struktur 106 oder die vergrabene elektrisch isolierende Struktur 106 in einer Schnittansicht gemäß verschiedenen Ausführungsformen. Mit Bezug auf die dreidimensionale Form der einen oder der mehreren Hohlkammern sei bemerkt, dass wenigstens eine Hohlkammer (oder jede der Hohlkammern) einen Hohlzylinder 106h aufweisen kann, der innerhalb des Trägers 102 angeordnet ist, wobei die Innenfläche des Hohlzylinders 106h mit einem elektrisch isolierenden Material 106s bedeckt sein kann. Ferner können die Hohlkammern 106h eine abgestufte Hohlzylinderanordnung 106 im Träger 102 bilden oder aufweisen, wie beispielsweise in 1B und 1C dargestellt ist.
  • Gemäß verschiedenen Ausführungsformen kann die Form einer Hohlkammer oder jeder der mehreren Hohlkammern von einer idealen Röhrenform oder zylindrischen Form abweichen. Der Querschnitt der einen oder der mehreren Hohlkammern 106h kann wenigstens eine Form aus der folgenden Gruppe von Formen aufweisen, wobei die Gruppe folgende aufweist: eine abgerundete Form, eine Kreisform und eine elliptische Form, eine teilweise abgerundete Form (beispielsweise eine rechteckige Form mit abgerundeten Ecken), eine rechteckige Form oder eine andere geeignete und/oder verarbeitbare Form.
  • Wie in 1D dargestellt ist, kann die elektrisch isolierende Struktur 106 eine Hohlkammer 106h aufweisen, wobei die Innenfläche der Hohlkammer 106h mit einem elektrisch isolierenden Material 106s bedeckt (oder beschichtet) sein kann, wie bereits beschrieben wurde.
  • Das elektrisch isolierende Material 106s kann über der Innenfläche oder der inneren Seitenwand der einen oder mehreren Hohlkammern 106h konform abgeschieden oder konform gebildet werden, wie in den 1B bis 1D dargestellt ist. Ferner können die eine oder die mehreren Hohlkammern 106h mit einem elektrisch leitenden Material (vergl. 2C und 2E) gefüllt oder zumindest teilweise gefüllt werden. Daher kann eine Elektrodenstruktur in der elektrisch isolierenden Struktur 106 angeordnet werden oder teilweise in der elektrisch isolierenden Struktur 106 angeordnet werden. Die innerhalb der elektrisch isolierenden Struktur 106 angeordnete Elektrodenstruktur kann dazu dienen, innerhalb des isolierten Gebiets 102i über der elektrisch isolierenden Struktur 106 eine Spannung anzulegen oder ein gewünschtes elektrisches Potential zu erzeugen.
  • Die eine oder die mehreren Hohlkammern 106h können innerhalb des Trägers unter Verwendung eines so genannten Silicium-auf-nichts-Prozesses (beispielsweise eines so genannten Venezia-Prozesses) gebildet werden, wie beispielsweise mit Bezug auf die 5A bis 5H beschrieben wird, oder die eine oder die mehreren Hohlkammern 106h können unter Verwendung einer porösen Siliciumtechnik gebildet werden, wie beispielsweise mit Bezug auf 7 und die 8A bis 8D beschrieben wird.
  • Die elektrisch isolierende Struktur 106 kann ferner einen oder mehrere Gräben oder eine Grabenstruktur aufweisen, wobei sich der eine oder die mehrere Gräben oder die Grabenstruktur von der oberen Fläche 102s des Trägers 102 zumindest bis zur elektrisch isolierenden Struktur 106 erstrecken können, wodurch beispielsweise ein lateral und/oder vertikal isoliertes Gebiet 102i gebildet wird, nämlich die so genannte Insel (Siliciuminsel) oder eine Silicium-auf-Isolator-Insel 102i. Gemäß verschiedenen Ausführungsformen können die elektrisch isolierende Struktur 106 und die Grabenstruktur eine verbundene elektrisch isolierende Struktur bilden. Mit anderen Worten kann die elektronische Vorrichtung 100 gemäß verschiedenen Ausführungsformen eine verbundene elektrisch isolierende Struktur aufweisen, welche eine vergrabene elektrisch isolierende Struktur 106 und eine entsprechende elektrisch isolierende Grabenstruktur aufweist, wie beispielsweise in den 2A bis 2E dargestellt ist.
  • Verschiedene Modifikationen und/oder Konfigurationen der elektronischen Vorrichtung 100 und Einzelheiten in Bezug auf die elektrisch isolierende Struktur 106, die erste elektronische Komponente 104 und die zweite elektronische Komponente 108 werden nachfolgend beschrieben, wobei die mit Bezug auf die 1A bis 1D beschriebenen Merkmale und/oder Funktionalitäten analog aufgenommen werden können. Ferner können die nachfolgend beschriebenen Merkmale und/oder Funktionalitäten in die elektronische Vorrichtung 100 aufgenommen werden oder mit der elektronischen Vorrichtung 100 kombiniert werden, wie zuvor mit Bezug auf die 1A bis 1D beschrieben wurde.
  • 2A zeigt schematisch eine elektronische Vorrichtung 100, die beispielsweise Folgendes aufweist: einen Träger 102, eine erste elektronische Komponente 104, die in einem ersten Gebiet 102a des Trägers 102 angeordnet ist, eine elektrisch isolierende Struktur 106, die im ersten Gebiet 102a des Trägers 102 unterhalb der ersten elektronischen Komponente 104 angeordnet ist, eine zweite elektronische Komponente 108, die außerhalb des ersten Gebiets 102a des Trägers 102 angeordnet ist (beispielsweise in einem zweiten Gebiet 102b des Trägers 102), wie beispielsweise bereits mit Bezug auf 1A beschrieben wurde, wobei die elektronische Vorrichtung 100 ferner eine erste Grabenstruktur 206t aufweisen kann. Gemäß verschiedenen Ausführungsformen kann die erste Grabenstruktur 206t wenigstens einen Graben, beispielsweise einen Graben 206t oder mehrere Gräben 206t, aufweisen. Gemäß verschiedenen Ausführungsformen kann die elektrisch isolierende Struktur 106 die erste Grabenstruktur 206t aufweisen oder angrenzend an die erste Grabenstruktur 206t angeordnet sein, wie beispielsweise in 2A dargestellt ist. Gemäß verschiedenen Ausführungsformen kann die erste elektronische Komponente 104 zumindest teilweise im Träger 102 oberhalb der elektrisch isolierenden Struktur 106 angeordnet sein und kann die erste elektronische Komponente 104 zumindest teilweise von der ersten Grabenstruktur 206t umgeben sein. Gemäß verschiedenen Ausführungsformen kann die erste elektronische Komponente 104 im Träger 102 oberhalb der elektrisch isolierenden Struktur 106 angeordnet sein, wobei die elektrisch isolierende Struktur 106 beispielsweise im Träger vergraben sein kann, und die erste elektronische Komponente 104 kann ferner von der ersten Grabenstruktur 206t umgeben (beispielsweise vollständig umgeben) sein.
  • Die erste Grabenstruktur 206t kann das isolierte Gebiet 102i des Trägers 102 elektrisch isolieren. Die erste Grabenstruktur 206t kann das isolierte Gebiet 102i elektrisch isolieren, das im Träger 102 entlang einer lateralen Richtung angeordnet ist, wobei die elektrisch isolierende Struktur 106 das isolierte Gebiet 102i entlang einer vertikalen Richtung elektrisch isolieren kann. Ferner kann wenigstens eine Seitenwand wenigstens eines in der erste Grabenstruktur 206t enthaltenen Grabens mit einem elektrisch isolierenden Material 206s bedeckt oder beschichtet werden. Gemäß verschiedenen Ausführungsformen kann die erste Grabenstruktur 206t im Siliciumwafer gebildet werden, wobei wenigstens eine Seitenwand der ersten Grabenstruktur 206t mit Siliciumoxid bedeckt werden kann. Gemäß verschiedenen Ausführungsformen kann das elektrisch isolierende Material 206s über der Oberfläche (beispielsweise über der freigelegten Fläche) der ersten Grabenstruktur 206t abgeschieden oder gebildet (beispielsweise konform abgeschieden) werden.
  • Wie in 2A schematisch dargestellt ist, kann sich die erste Grabenstruktur 206t von der oberen Fläche 102s des Trägers 102 zur elektrisch isolierenden Struktur 106 erstrecken, so dass eine verbundene elektrisch isolierende Struktur gebildet werden kann, welche beispielsweise zumindest die elektrisch isolierende Struktur 106 und die erste Grabenstruktur 206t aufweist, wobei die verbundene elektrisch isolierende Struktur das isolierte Gebiet 102i elektrisch isoliert. Mit anderen Worten kann eine Siliciuminsel 102i durch die verbundene elektrisch isolierende Struktur, welche die elektrisch isolierende Struktur 106 und die erste Grabenstruktur 206t aufweist, elektrisch vom Träger 102 getrennt sein. Ferner können die elektrisch isolierende Struktur 106 und/oder die erste Grabenstruktur 206t eine thermische Isolation bereitstellen oder das Gebiet 102i über der elektrisch isolierenden Struktur 106 thermisch isolieren.
  • Die erste Grabenstruktur 206t, beispielsweise vom oberen Teil des Trägers 102 gesehen, beispielsweise aus einer zur oberen Fläche 102s des Trägers 102 senkrechten Richtung gesehen, kann die erste elektronische Komponente 104 umgeben oder dafür ausgelegt sein, sie zu umgeben, wobei die erste Grabenstruktur 206t beispielsweise eine beliebige Rahmenform, beispielsweise eine kreisförmige Rahmenform, eine rechteckige Rahmenform und dergleichen, aufweisen kann (vergl. 5H).
  • Die erste Grabenstruktur 206t kann dafür ausgelegt sein, einen lateralen Stromfluss von der ersten elektronischen Komponente 104 zur zweiten elektronischen Komponente 108 durch den Träger 102 zu verhindern oder zu verringern. Falls die erste elektronische Komponente 104 beispielsweise dafür ausgelegt sein kann, mit der zweiten elektronischen Komponente 108 zu kommunizieren, kann eine zusätzliche Metallisierungsstruktur über dem Träger 102 angeordnet werden, welche die erste elektronische Komponente 104 wie gewünscht mit der zweiten elektronischen Komponente 108 verbindet (nicht dargestellt).
  • Gemäß verschiedenen Ausführungsformen kann der Träger 102 ein dotiertes Oberflächengebiet aufweisen oder ein dotierter Träger sein, so dass der Träger elektrisch leitend sein kann, wobei die elektrisch isolierende Struktur 106 und/oder die erste Grabenstruktur 206t im elektrisch leitenden Gebiet des Trägers 102 ausgebildet sein kann, um zwei verschiedene Gebiete im elektrisch leitenden Gebiet des Trägers 102 elektrisch und/oder thermisch zu isolieren. Dies kann es ermöglichen, verschiedene Arbeitsbedingungen oder eine verschiedene Arbeitsumgebung für verschiedene elektronische Komponenten 104, 108, die zumindest teilweise im Träger 102 oder im elektrisch leitenden Gebiet des Trägers 102 angeordnet sind, bereitzustellen.
  • 2B zeigt schematisch eine elektrisch isolierende Struktur 106 und eine erste Grabenstruktur 206t, die im Träger 102 angeordnet sind, wobei die erste Grabenstruktur 206t mit der elektrisch isolierenden Struktur 106 verbunden sein kann oder an diese angrenzen kann, wobei die elektrisch isolierende Struktur 106 mehrere Hohlkammern (oder hohle Strukturen, Hohlräume, Löcher, zylindrische Löcher, Leerräume) 206a, 206b, 206c, 206d, 206e aufweist. Die Seitenwände der ersten Grabenstruktur 206t und die Seitenwände der einen oder mehreren Hohlkammern können mit einer elektrisch isolierenden Schicht 106s, 206s beschichtet sein (beispielsweise konform beschichtet sein), oder die Seitenwände der ersten Grabenstruktur 206t und die Seitenwände der einen oder mehreren Hohlkammern können ein elektrisch isolierendes Material 106s, 206s aufweisen. Die erste Grabenstruktur 206t kann mit den mehreren Hohlkammern 206a, 206b, 206c, 206d, 206e oder zumindest mit einem Teil der mehreren Hohlkammern 206a, 206b, 206c, 206d, 206e verbunden sein. Die erste Grabenstruktur 206t und die mehreren Hohlkammern 206a, 206b, 206c, 206d, 206e können dafür ausgelegt sein, das isolierte Gebiet 102i elektrisch vom Rest des Trägers 102 zu trennen. Die Dicke des elektrisch isolierenden Materials 106s, 206s oder die Dicke der elektrisch isolierenden Schicht 106s, 206s, welche die Innenflächen (die freigelegten Flächen) der ersten Grabenstruktur 206t und die Innenflächen der einen oder mehreren Hohlkammern 206a, 206b 206c, 206d, 206e bedeckt, kann an die spezifischen Anforderungen angepasst werden, beispielsweise an einen spezifischen Strom und/oder eine spezifische Spannung, welche durch die erste Grabenstruktur 206t und die mehreren Hohlkammern 206a, 206b, 206c, 206d, 206e zu isolieren sind, angepasst werden. Die Dicke des elektrisch isolierenden Materials 106s, 206s kann an die spezifische Potentialdifferenz zwischen dem isolierten Gebiet 102i und die zu blockierende Spannung im Rest des Trägers unterhalb der elektrisch isolierenden Struktur 106 oder an eine spezifische (gewünschte) aufrechtzuerhaltende elektrische Spannung angepasst werden.
  • 2C zeigt schematisch eine elektrisch isolierende Struktur 106 und eine erste Grabenstruktur 206t, die im Träger 102 angeordnet sind, wobei die erste Grabenstruktur 206t und/oder die elektrisch isolierende Struktur 106 mit einem zusätzlichen Material 206m, beispielsweise mit einem elektrisch leitenden Material, gefüllt oder zumindest teilweise gefüllt werden können.
  • Die erste Grabenstruktur 206t kann mit einem zusätzlichen Material 206m gefüllt oder zumindest teilweise gefüllt werden, oder wenigstens eine Seitenwand (beispielsweise eine oder mehrere Seitenwände) der ersten Grabenstruktur 206t kann mit einem zusätzlichen Material 206m bedeckt werden. Jede Hohlkammer von den mehreren Hohlkammern 206a, 206b, 206c, 206d, 206e kann mit einem zusätzlichen Material 206m gefüllt oder zumindest teilweise gefüllt werden, oder wenigstens eine Seitenwand (beispielsweise eine oder mehrere Seitenwände) jeder Hohlkammer von den mehreren Hohlkammern 206a, 206b, 206c, 206d, 206e kann mit einem zusätzlichen Material 206m bedeckt werden. Die beiden Hohlkammern 206a, 206e, die mit der ersten Grabenstruktur 206t verbunden sind, können beispielsweise mit einem zusätzlichen Material 206m vollständig oder teilweise gefüllt werden. Weil die erste Grabenstruktur 206t auch die Hohlkammern 206a, 206b, 206c, 206d, 206e in einer Richtung in die Zeichenebene hinein (vergl. 5H) schneiden kann, kann die Füllung der Hohlkammern 206a, 206b, 206c, 206d, 206e mit dem zusätzlichen Material 206m vom Abstand von der schneidenden ersten Grabenstruktur 206t abhängen.
  • Das zusätzliche Material 206m kann wenigstens ein Material aus der folgenden Gruppe von Materialien aufweisen, wobei die Gruppe folgende aufweist: ein Metall, ein metallisches Material, Kupfer, Aluminium, Silber, Gold, Platin, Titan, Titannitrid, ein elektrisch leitendes Material, eine Legierung, eine Silicium-/Metalllegierung, eine Aluminium-/Siliciumlegierung oder ein anderes elektrisch leitendes Material, wie beispielsweise dotiertes Silicium, dotiertes Polysilicium (p- oder n-dotiertes Polysilicium).
  • Gemäß verschiedenen Ausführungsformen kann das zusätzliche elektrisch leitende Material 206m das Anlegen eines elektrischen Potentials oder das Anlegen einer Spannung ermöglichen, so dass beispielsweise eine spezifische Arbeitsumgebung im isolierten Gebiet 102i bereitgestellt werden kann. Ferner kann das zusätzliche elektrisch leitende Material 206m das Anlegen eines elektrischen Potentials oder das Anlegen einer Spannung ermöglichen, um parasitäre Kanäle oder die Bildung parasitärer Kanäle im Träger 102 zu verhindern. Die eine oder die mehreren Hohlkammern, die in der elektrisch isolierenden Struktur 106 enthalten sind, können es ermöglichen, eine in der elektrisch isolierenden Struktur 106 gebildete Elektrodenstruktur bereitzustellen.
  • Die elektrisch isolierende Struktur 106 kann ein zusätzliches elektrisch leitendes Material 206m aufweisen, wobei das zusätzliche elektrisch leitende Material 206m durch eine elektrisch isolierende Schicht 206s vom Träger 102 getrennt ist, wobei die elektrisch isolierende Schicht 206s zwischen dem zusätzlichen elektrisch leitenden Material 206m und dem Träger 102 angeordnet sein kann.
  • Die elektrisch isolierende Struktur 106 kann mehrere Hohlkammern aufweisen, die mit einem elektrisch leitenden Material 206m gefüllt oder teilweise gefüllt sind, wobei das elektrisch leitende Material 206m durch eine elektrisch isolierende Schicht 106s, die zwischen dem elektrisch leitenden Material 206m und dem Träger 102 angeordnet ist, vom Träger 102 getrennt ist, wobei die elektrisch isolierende Schicht 106s die Seitenwände der Hohlkammern 106 bedeckt.
  • Wie in 2D schematisch dargestellt ist, kann die zweite elektronische Komponente 108 einen zweiten Graben 208t oder eine zweite Grabenstruktur 208t (welche beispielsweise einen oder mehrere Gräben 208t aufweist) aufweisen. Mit anderen Worten kann der Träger 102 eine zweite Grabenstruktur 208t im zweiten Gebiet 102b des Trägers 102 aufweisen, wobei die zweite Grabenstruktur 208t beispielsweise ein Teil der zweiten elektronischen Komponente 108 sein kann oder die zweite elektronische Komponente 108 repräsentieren kann, beispielsweise einen Grabenkondensator, ein Graben-Gate, eine Gatestruktur eines Transistors oder eine Gatestruktur eines vertikalen Transistors. Gemäß verschiedenen Ausführungsformen kann wenigstens eine Seitenwand der zweiten Grabenstruktur 208t oder die freigelegte Oberfläche der zweiten Grabenstruktur 208t mit einem elektrisch isolierenden Material 208s bedeckt oder beschichtet werden, wobei die Grabenstruktur 208t beispielsweise in einem Siliciumsubstrat gebildet werden kann, wobei die Seitenwände der zweiten Grabenstruktur 208t mit Siliciumoxid bedeckt werden können oder Siliciumoxid aufweisen können.
  • Gemäß verschiedenen Ausführungsformen kann die zweite Grabenstruktur 208t die gleiche Tiefe 207 wie die erste Grabenstruktur 206t aufweisen. Dies kann beispielsweise die Bildung beider Grabenstrukturen 206t, 208t in einem einzigen Prozess ermöglichen. Gemäß weiteren Ausführungsformen kann die zweite Grabenstruktur 208t eine Breite aufweisen, die von jener der ersten Grabenstruktur 206t abweicht, wodurch unterschiedliche Tiefen der ersten und der zweiten Grabenstruktur ermöglicht werden, auch wenn sie im selben Prozessschritt gebildet wurden.
  • Wie schematisch in 2E dargestellt ist, kann die zweite Grabenstruktur 208t mit einem zusätzlichen Material 208m, beispielsweise einem elektrisch leitenden Material, einem Metall, dotiertem Silicium, dotiertem Polysilicium und dergleichen, gefüllt oder zumindest teilweise gefüllt werden. Das zusätzliche Material 208m der zweiten Grabenstruktur 208t kann eine Elektrode in der zweiten Grabenstruktur 208t bereitstellen. Gemäß verschiedenen Ausführungsformen kann das zusätzliche Material 208m der zweiten Grabenstruktur 208t eine elektrisch isolierte Elektrode 208m im Graben 208t oder in der Grabenstruktur 208t bereitstellen.
  • Gemäß verschiedenen Ausführungsformen kann der zweite Graben 208t (oder die Aussparung 208t) der zweiten elektronischen Komponente 108 wenigstens eine der folgenden Formen aufweisen: eine zylindrische Form, eine kubische Form oder eine prismatische Form.
  • Gemäß verschiedenen Ausführungsformen können die erste Grabenstruktur 206t und die zweite Grabenstruktur 208t mit dem gleichen elektrisch leitenden Material 206m, 208m gefüllt oder teilweise gefüllt werden. Dies kann die Verarbeitung der ersten Grabenstruktur 206t und der zweiten Grabenstruktur 208t in einem einzigen Prozess ermöglichen.
  • Gemäß einer weiteren Ausführungsform und wie in 2F dargestellt, kann die erste Grabenstruktur 206t tiefer in den Träger 102 reichen als die isolierende Struktur 106. Gemäß verschiedenen Ausführungsformen kann die erste Grabenstruktur 206t zumindest dort, wo die Grabenstruktur 206t auf die Hohlkammern 206a, 206e trifft, tiefer in den Träger 102 reichen als die isolierende Struktur 106. Mit anderen Worten kann die Grabenstruktur 206t in einem größeren Tiefenniveau innerhalb des Trägers enden als die isolierende Struktur 106, wobei die isolierende Struktur 106 die Hohlkammern 206a, 206b, 206c, 206d, 206e aufweist. Gemäß verschiedenen Ausführungsformen kann sich zumindest ein Teil der ersten Grabenstruktur 206t, beispielsweise vertikal, durch die isolierende Struktur 106 erstrecken.
  • 3 zeigt schematisch eine elektronische Vorrichtung 100 analog der mit Bezug auf 1A beschriebenen elektronischen Vorrichtung 100, wobei die zweite elektronische Komponente 108 als eine vertikale Halbleiterkomponente 308 ausgelegt sein kann (beispielsweise ein vertikaler MOSFET oder ein vertikaler IGBT).
  • Die vertikale Halbleiterkomponente 308 kann sich durch den Träger 102 von einer oberen Fläche 102s des Trägers 102 zu einer unteren Fläche 102c des Trägers 102 erstrecken. Die vertikale Halbleiterkomponente 308 kann dafür ausgelegt sein, einen vertikalen Stromfluss bereitzustellen. Die vertikale Halbleiterkomponente 308 kann wenigstens eine erste Elektrodenstruktur 308a, die auf der oberen Fläche 102s des Trägers 102 angeordnet ist, und eine zweite Elektrodenstruktur 308b, die auf der unteren Fläche 102c des Trägers 102 angeordnet ist, aufweisen, um einen vertikalen Strom in die vertikale Halbleiterkomponente 308 zu injizieren. Die erste Elektrodenstruktur 302a kann eine Gatestruktur aufweisen, um den Stromfluss in der vertikalen Halbleiterkomponente 308 zu steuern.
  • Der vertikale Stromfluss in der vertikalen Halbleiterkomponente 308 kann nicht durch die elektrisch isolierende Struktur 106 gestört werden. Die vertikale Halbleiterkomponente 308 kann im Träger 102, das isolierte Gebiet 102i des Trägers 102 umgebend, gebildet werden. Die vertikale Halbleiterkomponente 308 kann mit der ersten elektronischen Komponente 104, die im isolierten Gebiet 102i angeordnet ist, gesteuert werden oder damit kommunizieren. Die vertikale Halbleiterkomponente 308 kann eine zweite Grabenstruktur 208t aufweisen, wie vorstehend beschrieben, um den Stromfluss in der vertikalen Halbleiterkomponente 308 zu steuern.
  • Wie in 4 dargestellt ist, kann ein Verfahren 400 zur Herstellung einer elektronischen Vorrichtung 100 folgende Schritte aufweisen: bei 410, Bereitstellen eines Trägers 102, einschließlich einer Hohlkammerstruktur 106 in einem ersten Gebiet 102a des Trägers 102, bei 420, Bilden einer ersten Grabenstruktur 206t, die sich von einer Fläche 102s des Trägers 102 zu wenigstens einer Hohlkammerstruktur 106 erstreckt, so dass ein elektrisch isoliertes Gebiet 102i über der Hohlkammerstruktur 106 gebildet wird, und beispielsweise gleichzeitig, Bilden wenigstens einer zweiten Grabenstruktur 208t, die sich von der Fläche 102s des Trägers 102 in ein zweites Gebiet 102b des Trägers 102 erstreckt, wobei das zweite Gebiet 102b des Trägers 102 lateral an das elektrisch isolierte Gebiet 102i angrenzt, wobei die zweite Grabenstruktur 208t zumindest ein Teil einer elektronischen Komponente 108 ist, die im zweiten Gebiet 102b des Trägers 102 bereitgestellt ist.
  • Das Verfahren 400 zur Herstellung einer elektronischen Vorrichtung 100 kann dafür ausgelegt sein, eine elektronische Vorrichtung 100, 600, wie hier beschrieben, bereitzustellen.
  • Das Bilden der wenigstens einen ersten Grabenstruktur 206t und das Bilden der wenigstens einen zweiten Grabenstruktur 208t können ferner das Bedecken wenigstens einer Seitenwand jeder Grabenstruktur 206t, 208t mit einem elektrisch isolierenden Material 206s, 208s (beispielsweise das Bedecken wenigstens einer Seitenwand jeder Grabenstruktur 206t, 208t mit einem Oxid) einschließen.
  • Gemäß verschiedenen Ausführungsformen können das Bilden der wenigstens einen ersten Grabenstruktur 206t und das Bilden wenigstens einer zweiten Grabenstruktur 208t ferner das zumindest teilweise Füllen der Grabenstrukturen 206t, 208t mit einem elektrisch leitenden Material 206m, 208m (beispielsweise mit dotiertem Polysilicium) einschließen.
  • Gemäß verschiedenen Ausführungsformen können die elektronische Vorrichtung 100 und/oder das Verfahren 400 zur Bildung einer elektronischen Vorrichtung 100 so ausgelegt werden, dass die erste Grabenstruktur 206t und die zweite Grabenstruktur 208t im selben Prozess gebildet werden können, beispielsweise durch Aufbringen einer strukturierten Maskenstruktur (beispielsweise einer strukturierten Weichmaske oder einer strukturierten Hartmaskenschicht) und anschließendes Ausführen eines Ätzprozesses (beispielsweise eines reaktiven Ionenätzens oder eines tiefen reaktiven Ionenätzens). Ferner können die elektronische Vorrichtung 100 und/oder das Verfahren 400 zur Herstellung einer elektronischen Vorrichtung 100 so ausgelegt werden, dass die freigelegten Seitenwände der ersten Grabenstruktur 206t und die freigelegten Seitenwände der zweiten Grabenstruktur 208t im selben Prozess mit einem elektrisch isolierenden Material bedeckt werden können, beispielsweise unter Verwendung eines konformen Schichtbildungsprozesses oder eines konformen Abscheidungsprozesses (beispielsweise thermische Oxidation, atomare Schichtabscheidung oder chemische Niederdruck-Dampfabscheidung). Ferner können die elektronische Vorrichtung 100 und/oder das Verfahren 400 zur Herstellung einer elektronischen Vorrichtung 100 so ausgelegt werden, dass die erste Grabenstruktur 206t und die zweite Grabenstruktur 208t im selben Prozess mit einem elektrisch leitenden Material 206m, 208m gefüllt oder teilweise gefüllt werden können, beispielsweise unter Verwendung eines konformen Schichtbildungsprozesses oder eines konformen Abscheidungsprozesses (beispielsweise atomare Schichtabscheidung oder chemische Niederdruck-Dampfabscheidung).
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren 400 zur Herstellung einer elektronischen Vorrichtung 100 ferner Folgendes aufweisen: Bilden einer zusätzlichen elektrischen Komponente 104 (der ersten elektronischen Komponente 104) im elektrisch isolierten Gebiet 102i, wobei die von der elektronischen Komponente 108 getrennte zusätzliche elektrische Komponente 104 im zweiten Gebiet 102b des Trägers 102 bereitgestellt werden kann, wie in den 2A bis 2E dargestellt ist.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren 400 zur Herstellung einer elektronischen Vorrichtung 100 ferner Folgendes aufweisen: Bilden einer Metallisierungsstruktur über dem Träger 102, wobei die Metallisierungsstruktur dafür ausgelegt sein kann, die elektronische Komponente 108 (die zweite elektronische Komponente 108), die im zweiten Gebiet 102b des Trägers 102 bereitgestellt wird, mit der zusätzlichen elektrischen Komponente 104, die im elektrisch isolierten Gebiet 102i des Trägers 102 bereitgestellt wird, elektrisch zu verbinden, wie vorstehend beschrieben wurde.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren 400 zur Herstellung einer elektronischen Vorrichtung 100 das Bilden einer Hohlkammerstruktur 106 innerhalb des Trägers 102 durch Ausführen eines Silicium-auf-nichts-Prozesses (Venezia-Prozesses) einschließen, wie hier mit Bezug beispielsweise auf 5H beschrieben wird.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren 400 zur Herstellung einer elektronischen Vorrichtung 100 das Bilden einer Hohlkammerstruktur 106 innerhalb des Trägers 102 durch Ausführen einer Prozesssequenz einschließen, welche das Bilden eines porösen Siliciumgebiets im Träger 102 und das anschließende Oxidieren der Poren des porösen Siliciumgebiets aufweist, wie hier beispielsweise mit Bezug auf 7 beschrieben wird.
  • Gemäß verschiedenen Ausführungsformen kann in den folgenden 5A bis 5H ein Verfahren zur Bildung einer oder mehrerer Hohlkammern 106h oder hohler Strukturen 106 im Träger 102 bereitgestellt werden, wie vorstehend beschrieben.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zur Verarbeitung eines Trägers (beispielsweise zur Bildung einer elektrisch isolierenden Struktur 106 in einem Träger 102 oder zur Bildung mehrerer Hohlkammern in einem Träger 102) Folgendes aufweisen: Bilden wenigstens einer anfänglichen Aussparungsstruktur 502r über und/oder in einem ersten Gebiet 102a des Trägers 102 und anschließendes Wärmebehandeln der wenigstens einen anfänglichen Aussparungsstruktur 502r, so dass die eine oder die mehreren Hohlkammern 106h durch Material der wenigstens einen anfänglichen Aussparungsstruktur 502r gebildet werden können.
  • Wie in 5A schematisch dargestellt ist, kann die anfängliche Aussparungsstruktur 502r gemäß verschiedenen Ausführungsformen eine oder mehrere im Träger 102 gebildete Aussparungen 502t aufweisen. Gemäß verschiedenen Ausführungsformen kann dieselbe anfängliche Aussparungsstruktur 502r durch Strukturieren einer zuvor abgeschiedenen Oberflächenschicht, beispielsweise durch Bilden eines oder mehrerer Strukturelemente 502f über und/oder in einem Träger 102, gebildet werden.
  • Der Träger 102 kann gemäß verschiedenen Ausführungsformen ein Siliciumwafer 102 oder ein Siliciumsubstrat 102 sein. Der Träger 102 kann ein beliebiger Trägertyp sein, wie bereits beschrieben wurde, einschließlich einer Trägeroberflächenschicht 102, wobei die Trägeroberflächenschicht 102 eine Siliciumschicht 102 sein kann. Der Prozess zur Bildung einer anfänglichen Aussparungsstruktur 502r in einem Träger 102, wie hier beschrieben, kann analog auf einen Träger 102 mit einer Siliciumoberflächenschicht angewendet werden, was aus Gründen der Kürze nicht in weiteren Einzelheiten beschrieben werden kann.
  • Ein Prozess zur Bildung wenigstens einer anfänglichen Aussparungsstruktur 502r über und/oder im Träger 102 kann das Strukturieren des Trägers 102 aufweisen. Daher kann eine strukturierte Maskenschicht über dem Träger 102 angeordnet werden, wobei die strukturierte Maskenschicht den Träger 102 zumindest teilweise bedecken kann und wenigstens ein Gebiet des Trägers freilassen kann, und anschließend Trägermaterial teilweise von dem wenigstens einen freiliegenden Gebiet des Trägers 102 entfernt werden kann, um wenigstens eine Aussparungsstruktur 502r im Träger 102 zu bilden.
  • Gemäß verschiedenen Ausführungsformen können die Form, die Größe, die Positionen und die Anzahl der Aussparungen 502t, die in der anfänglichen Aussparungsstruktur 502r enthalten sind, gemäß der im Träger 102 zu bildenden gewünschten elektrisch isolierenden Struktur 106 ausgewählt werden. Die Form, die Größe, die Positionen und die Anzahl der Aussparungen 502t, die in der anfänglichen Aussparungsstruktur 502r enthalten sind, können gemäß der gewünschten Form, Größe, den gewünschten Positionen und der gewünschten Anzahl der Hohlkammern 106h, die im Träger 102 zu bilden sind, ausgewählt werden.
  • Gemäß verschiedenen Ausführungsformen kann wenigstens ein Ätzprozess angewendet werden, um das jeweilige Trägermaterial teilweise zu entfernen, um die wenigstens eine Aussparungsstruktur 502r bereitzustellen, wobei der wenigstens eine Ätzprozess einen Trockenätzprozess, beispielsweise ein reaktives Ionenätzen, beispielsweise ein tiefes reaktives Ionenätzen, aufweisen kann. Ein reaktiver Ätzprozess, wie hier beschrieben, kann wenigstens eine der folgenden Ätzchemien aufweisen: SF6, O2, HBr, NF3, C4F8 und C4F6. Der Ätzprozess kann für das Trägermaterial selektiv sein, beispielsweise für Silicium selektiv sein, so dass eine strukturierte Maskenschicht verwendet werden kann, um das Trägermaterial an den gewünschten Positionen teilweise zu entfernen und daher wenigstens eine oder mehrere Aussparungen 502t an den gewünschten Positionen zu bilden. Die Aussparungen 502t der anfänglichen Aussparungsstruktur 502r können von Trägermaterial (Silicium) umgeben sein. Die Aussparungen 502t, die in wenigstens einer Aussparungsstruktur 502r enthalten sind, können ein Aspektverhältnis (das Verhältnis zwischen der Tiefe der Aussparung und der Breite der Aussparung) im Bereich von etwa 2 bis etwa 50, beispielsweise im Bereich von etwa 2 bis etwa 30, beispielsweise im Bereich von etwa 4 bis etwa 10, aufweisen.
  • Wie in 5A dargestellt ist, können mehrere Aussparungen 502t im Träger 102 gebildet werden. Die mehreren Aussparungen 502t können eine anfängliche Aussparungsstruktur 502r repräsentieren. Jede Aussparung 502t von den mehreren Aussparungen kann im Querschnitt eine rechteckige Form, eine quadratische Form oder eine Trapezform aufweisen (oder eine im Wesentlichen rechteckige Form, beispielsweise eine rechteckige Form mit abgerundeten Ecken, oder eine im Wesentlichen quadratische Form, beispielsweise eine quadratische Form mit abgerundeten Ecken, oder eine im Wesentlichen eine Trapezform, beispielsweise eine Trapezform mit abgerundeten Ecken), wie in 5A dargestellt ist. Die Basisfläche einer Aussparung 502t, die in der wenigstens einen Aussparungsstruktur 502r enthalten ist, kann, beispielsweise von oben gesehen, eine Form aufweisen, die durch die strukturierte Maskenschicht definiert ist, beispielsweise eine rechteckige Form, eine quadratische Form, eine polygonale Form, eine Kreisform oder eine elliptische Form. Eine Aussparung 502t kann die Form (oder Gestalt) eines geraden Prismas, beispielsweise eines Kubus, eines Kuboids, eines Zylinders und dergleichen, oder die Form (oder Gestalt) eines geraden Prismas mit abgerundeten Ecken aufweisen. Gemäß verschiedenen Ausführungsformen können die Formen der Strukturen infolge der Halbleiterverarbeitung von idealen geometrischen Formen abweichen.
  • Wie in der Schnittansicht in 5A dargestellt ist, kann wenigstens eine Aussparung 502t von den mehreren Aussparungen 502t oder können alle Aussparungen von den mehreren Aussparungen 502t eine Tiefe 503 im Bereich von etwa 1 µm bis etwa 500 µm, beispielsweise im Bereich von etwa 1 µm bis etwa 100 µm, aufweisen. Gemäß verschiedenen Ausführungsformen kann wenigstens eine Aussparung 502t von den mehreren Aussparungen 502t oder können alle Aussparungen von den mehreren Aussparungen 502t eine Breite 501 (oder im Fall zylindrischer Formen einen Durchmesser 501) im Bereich von etwa 0,1 µm bis etwa 50 µm, beispielsweise im Bereich von etwa 0,2 µm bis etwa 20 µm, beispielsweise im Bereich von etwa 0,3 µm bis etwa 5 µm, aufweisen. Gemäß verschiedenen Ausführungsformen kann der von der Mitte der ersten Aussparung bis zur Mitte der zweiten Aussparung gemessene Abstand 505 zwischen den beiden benachbarten Aussparungen 502t der Aussparungsstruktur 502r im Bereich von etwa 0,2 µm bis etwa 100 µm liegen. Daher kann gemäß verschiedenen Ausführungsformen die Breite 507 des restlichen Trägermaterials 502f zwischen zwei jeweiligen benachbarten Aussparungen 502t der Aussparungsstruktur 502r infolge der Breite 501 und des Abstands 505 im Bereich von etwa 0,1 µm bis etwa 100 µm liegen.
  • Gemäß verschiedenen Ausführungsformen kann die Tiefe 503 einer Aussparung 502t der anfänglichen Aussparungsstruktur 502r die Tiefenposition der jeweiligen aus der Aussparung 502t gebildeten Hohlkammer 106h, beispielsweise in einem nachfolgend ausgeführten Wärmebehandlungsprozess oder einer nachfolgend ausgeführten Wärmebehandlung, definieren oder beeinflussen. Der Abstand zwischen zwei benachbarten Aussparungen 502t der anfänglichen Aussparungsstruktur 502r kann den Abstand 505 zwischen zwei aus der Aussparung 502t gebildeten benachbarten Hohlkammern 106h definieren oder beeinflussen. Das Aspektverhältnis einer Aussparung 502t der anfänglichen Aussparungsstruktur 502r kann die Größe der aus der Aussparung 502t gebildeten jeweiligen Hohlkammer 106h, beispielsweise in einem nachfolgend ausgeführten Wärmebehandlungsprozess, definieren oder beeinflussen. Zusammenfassend kann die Anordnung der einen oder mehreren Aussparungen 502t in der anfänglichen Aussparungsstruktur 502r die Anordnung der einen oder mehreren im Träger 102 erzeugten Hohlkammern 106h, beispielsweise der einen oder mehreren Hohlkammern 106h, die während des nachfolgend ausgeführten Wärmebehandlungsprozesses aus der anfänglichen Aussparungsstruktur 502r gebildet werden können, bestimmen und/oder beeinflussen.
  • Gemäß verschiedenen Ausführungsformen kann die wenigstens eine Aussparungsstruktur 502r eine Aussparung oder mehr als eine Aussparung, beispielsweise eine beliebige andere Anzahl von Aussparungen, beispielsweise zwei, drei, vier, sechs, sieben, acht, neun, zehn oder sogar mehr als zehn Aussparungen oder sogar mehr als 20 oder sogar hunderte von Aussparungen 502t aufweisen, wobei dies von der gewünschten Anzahl, Form und/oder Größe der zu bildenden Hohlkammern 106h abhängt. Gemäß einer weiteren Ausführungsform können Dotierungsatome am Boden der Aussparungsstrukturen 502t eingebracht werden, beispielsweise durch Ionenimplantation, um ein vergrabenes Dotierungsgebiet bereitzustellen.
  • Ein Wärmebehandlungsprozess kann ausgeführt werden, nachdem die anfängliche Aussparungsstruktur 502r gebildet wurde. Wie in 5B dargestellt ist, können eine oder mehrere Hohlkammern 106h gebildet werden, während der Wärmebehandlungsprozess der anfänglichen Aussparungsstruktur 502r ausgeführt wird, beispielsweise durch die Migration von Material der wenigstens einen Aussparungsstruktur, beispielsweise durch die Migration des die Aussparungen 502t umgebenden Siliciums 502f. Die Migration von Material der Aussparungsstruktur 502r kann eine oder mehrere Hohlkammern 106h in einem ersten Gebiet 102a des Trägers 102 bilden. Gemäß verschiedenen Ausführungsformen kann die laterale Abmessung 509 der einen oder der mehreren Hohlkammern 106h im Bereich von etwa einigen hundert Nanometern bis zu einigen Mikrometern oder sogar bis zu einigen zehn Mikrometern liegen.
  • Gemäß verschiedenen Ausführungsformen kann die Dicke der die eine oder die mehreren Hohlkammern 106h bedeckenden Materialschicht 512 oder die Dicke des Materialgebiets 512 (des isolierten Gebiets 102i) oberhalb der einen oder mehreren Hohlkammern 106h im Bereich von etwa 0,2 µm bis etwa 100 µm liegen. Die Materialschicht oder das Materialgebiet 512, wodurch die eine oder die mehreren Hohlkammern 106h bedeckt werden, kann Silicium (beispielsweise dotiertes Silicium) aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann der zur Bildung der einen oder mehreren Hohlkammern 106h aus der anfänglichen Aussparungsstruktur 502r verwendete Wärmebehandlungsprozess wenigstens eine von einer Migration, einer Diffusion, einem Materialtransport und einer Materialumordnung des Materials, das die eine oder die mehreren in der anfänglichen Aussparungsstruktur 502r enthaltenen Aussparungen 502t umgibt, bewirken, während die eine oder die mehreren Hohlkammern 106h gebildet werden.
  • Gemäß verschiedenen Ausführungsformen kann der zur Bildung der einen oder mehreren Hohlkammern 106h aus der anfänglichen Aussparungsstruktur 502r verwendete Wärmebehandlungsprozess unter Verwendung von Temperaturen im Bereich von etwa 800 °C bis etwa 1400 °C, beispielsweise im Bereich von etwa 900 °C bis etwa 1300 °C, beispielsweise im Bereich von etwa 1100 °C bis etwa 1200 °C, ausgeführt werden. Gemäß verschiedenen Ausführungsformen kann die Dauer des Wärmebehandlungsprozesses zumindest im Bereich von etwa einigen Minuten, beispielsweise größer als 3 Minuten, beispielsweise größer als 5 Minuten, beispielsweise größer als 10 Minuten, liegen. Gemäß verschiedenen Ausführungsformen kann der Wärmebehandlungsprozess unter Vakuumbedingungen ausgeführt werden. Gemäß verschiedenen Ausführungsformen kann der Wärmebehandlungsprozess bei Nichtvorhandensein einer erheblichen Sauerstoffmenge (oder eines erheblichen Sauerstoffpartialdrucks), beispielsweise in einer Stickstoffatmosphäre, einer Argonatmosphäre, einer chemisch reduzierenden Atmosphäre, die Stickstoff und Wasserstoff enthält (beispielsweise eine Mischung von Stickstoff mit 2 % bis 20 % Wasserstoff), oder einer chemisch reduzierenden Atmosphäre, die Argon und Wasserstoff enthält (beispielsweise eine Mischung von Argon mit 2 % bis 20 % Wasserstoff), ausgeführt werden.
  • Gemäß verschiedenen Ausführungsformen können die eine oder die mehreren Hohlkammern 106h auch als Leerraum in der Siliciumstruktur bezeichnet werden und kann das Material 512 über der einen oder den mehreren Hohlkammern 106h als Silicium-auf-nichts-Struktur oder migriertes Siliciumgebiet bezeichnet werden. Das migrierte Siliciumgebiet kann nach dem Wärmebehandlungsprozess eine erste Dicke aufweisen, wobei zusätzliches Material über dem wärmebehandelten Träger abgeschieden werden kann, wodurch die Dicke des isolierten Gebiets 512 über der einen oder den mehreren Hohlkammern 106h erhöht wird.
  • Gemäß verschiedenen Ausführungsformen können die Größe und/oder die Form der einen oder der mehreren Hohlkammern 106h, die Dicke des migrierten Siliciumgebiets 512 und die Position der einen oder der mehreren Hohlkammern 106h durch den Entwurf der Aussparungsstruktur 502r und damit durch Strukturieren des Trägers 102, welches unter Verwendung von Prozessen der Halbleiterindustrie, wie hier beschrieben, ausgeführt werden kann, gesteuert und/oder beeinflusst werden. Die eine oder die mehreren Hohlkammern 106h können von Silicium umgeben sein, beispielsweise vollständig von Silicium umgeben sein. Mit anderen Worten können die eine oder die mehreren Hohlkammern 106h nach der Bildung während des Wärmebehandlungsprozesses keine Öffnung aufweisen.
  • Gemäß verschiedenen Ausführungsformen können sich die Größe, die Form und die Position der einen oder der mehreren Hohlkammern 106h bei einer weiteren Wärmebehandlung nicht ändern oder variieren. Gemäß verschiedenen Ausführungsformen können die eine oder die mehreren Hohlkammern 106h bis zu Temperaturen von etwa 1300 °C in der Größe, in der Form und/oder in der Position stabil sein. Gemäß verschiedenen Ausführungsformen können die eine oder die mehreren Hohlkammern 106h eine stabile elektrisch isolierende Struktur 106 in einem Träger bereitstellen, wobei der Träger bei hohen Temperaturen verarbeitet werden kann, beispielsweise bei typischen Hochtemperaturprozessen, die an der Herstellung einer integrierten Schaltung beteiligt sind, beispielsweise bei der Herstellung einer CMOS-Struktur, bei der Herstellung einer Leistungshalbleitervorrichtung, bei der Herstellung eines Transistors, bei der Herstellung eines Photosensors und bei der Herstellung eines mikromechanischen Systems. Mit anderen Worten kann die elektrisch isolierende Struktur 106, die eine oder mehrere Hohlkammern 106h aufweist, verglichen mit üblichen vergrabenen elektrisch isolierenden Strukturen eine überlegene isolierende Struktur bereitstellen. Beispielsweise kann eine zweite elektronische Komponente 108 über und/oder im Träger 102 gebildet werden, wobei die elektrisch isolierende Struktur 106, sobald sie gebildet wurde, während anschließend ausgeführter Halbleiterprozesse stabil sein kann.
  • 5C zeigt eine Draufsicht eines verarbeiteten Trägers 102 (entlang einer zur oberen Fläche 102s des Trägers 102 senkrechten Richtung), nachdem die eine oder die mehreren Hohlkammern 106h gebildet wurden. Gemäß verschiedenen Ausführungsformen kann die in 5C dargestellte Draufsicht der in 5B dargestellten Schnittansicht entsprechen. Gemäß verschiedenen Ausführungsformen können die eine oder die mehreren Hohlkammern 106h eine im Wesentlichen zylindrische Form aufweisen (ein Ende oder beide Enden der zylindrisch geformten Hohlkammern 106h kann infolge der Verarbeitung eine im Wesentlichen sphärische Form aufweisen). Gemäß verschiedenen Ausführungsformen kann die elektrisch isolierende Struktur 106 eine Hohlraumanordnung mit mehreren im Wesentlichen zylindrischen Hohlräumen aufweisen.
  • Gemäß verschiedenen Ausführungsformen können die eine oder die mehreren Hohlkammern 106h vom Trägermaterial, beispielsweise von Silicium, vollständig umgeben sein, nachdem der Wärmebehandlungsprozess ausgeführt wurde, um die eine oder die mehreren Hohlkammern 106 zu bilden.
  • Ferner kann eine erste Grabenstruktur 206t im Träger 102 gebildet werden, wie in 5D dargestellt ist. Die erste Grabenstruktur 206t kann beispielsweise einen oder mehrere Gräben 206t aufweisen, die sich von der oberen Fläche 102s des Trägers 102 in den Träger 102 hinein erstrecken. Die erste Grabenstruktur 206t kann unter Verwendung beispielsweise einer über dem wärmebehandelten Träger 102 gebildeten strukturierten Maskenschicht und eines anschließend ausgeführten Grabenätzprozesses (beispielsweise durch reaktives Ionenätzen) in den Träger geätzt werden. Die erste Grabenstruktur 206t kann an die eine oder die mehreren Hohlkammern 106h angrenzen, wodurch ein Zugang zu der einen oder den mehreren Hohlkammern 106h bereitgestellt wird. Mit anderen Worten kann die erste Grabenstruktur 206t so ausgelegt sein, dass wenigstens eine Öffnung in der einen oder den mehreren Hohlkammern 106h bereitgestellt werden kann, wobei beispielsweise wenigstens eine Öffnung in jeder im Träger 102 gebildeten Hohlkammer 106h bereitgestellt werden kann. Wie in 5D dargestellt ist, kann die erste Grabenstruktur 206t ausgelegt sein, um zwei Öffnungen in jeder im Träger 102 gebildeten Hohlkammer 106h bereitzustellen, beispielsweise eine erste Öffnung 206o auf einer ersten Seite einer Hohlkammer 106h und eine zweite Öffnung 206o auf einer zweiten Seite der Hohlkammer 106h, die der ersten Seite der Hohlkammer 106 entgegengesetzt ist. Gemäß einer Ausführungsform können eine oder mehrere der ersten Grabenstrukturen 206t die Hohlkammer 106h schneiden, wodurch Abschnitte 106h’ der Hohlkammer außerhalb der ersten Grabenstruktur 206t bleiben. Gemäß einer weiteren Ausführungsform können zusätzliche Grabenstrukturen im Wesentlichen parallel zur Hohlkammer 106h gebildet werden. Diese zusätzlichen Grabenstrukturen 206t können entweder eine Hohlkammer 106h berühren oder im Wesentlichen über einer Hohlkammer 106h gebildet werden. Gemäß einer Ausführungsform können die ersten Grabenstrukturen 206t eine im Wesentlichen ringförmige oder rechteckige erste Öffnung 206o bilden.
  • Gemäß verschiedenen Ausführungsformen kann, weil wenigstens eine Hohlkammer 106h (oder alle Hohlkammern 106h, die im Träger 102 enthalten sind) wenigstens eine Öffnung 206o (beispielsweise eine oder zwei Öffnungen 206o) aufweisen kann, ein Zugang zum Inneren der wenigstens einen Hohlkammer 106h bereitgestellt werden, so dass die Innenfläche der wenigstens einen Hohlkammer 106h (oder die Innenfläche aller Hohlkammern 106h, die im Träger ausgebildet sind) mit einer elektrisch isolierenden Schicht 106s beschichtet werden kann oder zumindest ein Teil des Innenflächengebiets der wenigstens einen Hohlkammer 106h in eine elektrisch isolierende Schicht 106s umgewandelt werden kann, beispielsweise durch thermische Oxidation. Während eines thermischen Oxidationsprozesses eines Siliciumoberflächengebiets wird das Siliciumoxid aus dem Silicium des Oberflächengebiets und dem bereitgestellten Sauerstoff gebildet, was zur Ausdehnung der Oberflächenschicht führt. Ferner wandert die Silicium-/Siliciumoxidgrenzfläche tiefer in das Siliciumoberflächengebiet. Die Bildung einer 100-nm-SiO2-Schicht durch einen thermischen Oxidationsprozess kann etwa 45 nm des Siliciumoberflächengebiets verbrauchen. Die elektrisch isolierende Schicht 106s kann in wenigstens einer Hohlkammer 106h gebildet werden, indem ein Sauerstofffluss durch die wenigstens eine Hohlkammer 106h bereitgestellt wird. Daher kann die innere Seitenwand, beispielsweise eine Siliciumseitenwand, oxidiert werden, beispielsweise durch eine zusätzliche Wärmebehandlung (einen thermischen Oxidationsprozess). Mit anderen Worten kann die elektrisch isolierende Schicht 106s in einer Hohlkammer 106h gebildet werden, indem Sauerstoff in der Hohlkammer 106h bereitgestellt wird und dadurch eine thermisch Oxidation der inneren Siliciumoberfläche der Hohlkammer 106h ausgeführt wird, wodurch beispielsweise eine konform aufgewachsene Siliciumoxidschicht bereitgestellt wird, welche die inneren Seitenwände der einen oder der mehreren Hohlkammern 106h bedeckt. Alternativ kann die elektrisch isolierende Schicht 106s gemäß verschiedenen Ausführungsformen unter Verwendung eines konformen Abscheidungsprozesses, beispielsweise atomare Schichtabscheidung, gebildet werden, wobei das abzuscheidende elektrisch isolierende Material durch die wenigstens eine Öffnung 206o, welche durch die erste Aussparungsstruktur 206t in der Hohlkammer 106h bereitgestellt ist, Zugang zur Hohlkammer 106h erhalten kann.
  • 5E zeigt eine schematische Schnittansicht mehrerer im Träger 102 gebildeter Hohlkammern 106h, wobei die inneren Seitenwände jeder Hohlkammer von den mehreren Hohlkammern 106h mit einer elektrisch isolierenden Schicht 106s bedeckt (beispielsweise konform bedeckt) werden können. Falls die elektrisch isolierende Schicht 106s beispielsweise durch einen thermischen Oxidationsprozess aufwachsen gelassen werden kann, wobei beispielsweise Siliciumoxid durch schnelle thermische Oxidation (RTO) von Silicium oder durch einen herkömmlichen Ofenprozess aufwachsen gelassen werden kann (die Verwendung des herkömmlichen Ofenprozesses kann die in das Material eingebrachte mechanische Spannung oder Beanspruchung verringern), können die elektrisch isolierenden Schichten 106s jeweiliger benachbarter Hohlkammern 106h miteinander verbunden werden, wobei dies vom Abstand zwischen den jeweiligen benachbarten Hohlkammern 106h und der Dicke der elektrisch isolierenden Schicht 106s abhängen kann. Beispielsweise kann das Innenflächengebiet der einen oder der mehreren Hohlkammern 106h durch einen thermischen Oxidationsprozess in Siliciumoxid umgewandelt werden. Daher kann die elektrisch isolierende Schicht 106s gemäß verschiedenen Ausführungsformen die elektrisch isolierenden Eigenschaften der elektrisch isolierenden Struktur 106, welche die eine oder die mehreren Hohlkammern 106h aufweist, verbessern. Ferner kann die Dicke der elektrisch isolierenden Schicht 106s die elektrisch isolierenden Eigenschaften der elektrisch isolierenden Struktur 106 beeinflussen, oder die elektrisch isolierenden Eigenschaften der elektrisch isolierenden Struktur 106 können angepasst werden, indem die Dicke der elektrisch isolierenden Schicht 106s angepasst wird. Um eine vollständige vertikale Isolation zwischen dem Träger 102 und dem isolierten Gebiet 102i bereitzustellen, kann der Halbleitergrat zwischen jeweils zwei benachbarten Hohlkammern 106h entfernt werden.
  • Gemäß verschiedenen Ausführungsformen kann die Entfernung des Halbleitermaterials für Silicium durch eine thermische Oxidation ausgeführt werden, wobei Silicium in Siliciumdioxid umgewandelt wird. Wie vorstehend erwähnt, kann zum Erreichen einer thermisch aufgewachsenen SiO2-Schicht mit einer Dicke d Si mit etwa 45 % der Dicke d in SiO2 umgewandelt werden. Weil eine thermische Oxidation der Hohlkammern im Wesentlichen isotrop geschehen kann, kann der Siliciumgrat zwischen jeweils zwei Hohlkammern 106h ebenso von beiden Seiten in Siliciumoxid umgewandelt werden. Wenn das gesamte Siliciummaterial an einem bestimmten Ort des Grats in Siliciumdioxid umgewandelt wurde, hört der Oxidationsprozess an diesem Ort auf, während der Oxidationsprozess an anderen Positionen des Grats oder der Hohlkammer 106h fortdauern kann, solange beim Ofenprozess eine ausreichend hohe Temperatur und ausreichend Sauerstoff bereitgestellt werden. Dadurch kann die Dicke 506d des in isolierendes Material umgewandelten Halbleitergrats maximal doppelt so groß sein wie die Dicke des isolierenden Materials 106s.
  • Wie in 5F dargestellt ist, kann die erste Grabenstruktur 206t gemäß verschiedenen Ausführungsformen die eine oder die mehreren Hohlkammern 106h, die im Träger 102 ausgebildet sind, umgeben oder zumindest teilweise umgeben, wobei 5G eine entsprechende schematische Schnittansicht des in 5F dargestellten Trägers 102 zeigt. In Bezug hierauf sei bemerkt, dass die erste Grabenstruktur 206t und die elektrisch isolierende Struktur 106, welche eine oder mehrere Hohlkammern 106h aufweist, so ausgelegt werden können, dass ein isoliertes Gebiet 102i im Träger bereitgestellt wird, wobei die erste Grabenstruktur 206t die laterale elektrische Isolation bereitstellen kann und die elektrisch isolierende Struktur 106, welche eine oder mehrere Hohlkammern 106h aufweist, die vertikale elektrische Isolation bereitstellen kann. Daher können die Seitenwände der ersten Grabenstruktur 206t mit einem elektrisch isolierenden Material bedeckt werden oder darin umgewandelt werden, wobei beispielsweise, falls der Träger 102 ein Siliciumsubstrat, ein Siliciumwafer oder ein Silicium aufweisender Träger sein kann, die Seitenwände der ersten Grabenstruktur 206t mit Siliciumoxid bedeckt werden können. Die Seitenwände der ersten Grabenstruktur 206t können unter Verwendung eines thermischen Oxidationsprozesses oder eines schnellen thermischen Oxidationsprozesses (RTO) oder eines anderen konformen Abscheidungsprozesses, beispielsweise durch atomare Schichtabscheidung, mit einer Oxidschicht beschichtet werden.
  • Gemäß verschiedenen Ausführungsformen kann die erste Grabenstruktur 206t lateral innerhalb der Hohlkammeranordnung mit den Hohlkammern 106h angeordnet werden, wie in 5F dargestellt ist. Dies kann eine einfachere Positionierung der ersten Grabenstruktur 206t während der Herstellung ermöglichen.
  • Wie in 5G dargestellt ist, können die Seitenwände der ersten Grabenstruktur 206t und die inneren Seitenwände der einen oder mehreren Hohlkammern 106h im selben Abscheidungsprozess mit einem Oxid bedeckt werden. Dies kann es ermöglichen, einen kosteneffizienten und zeiteffizienten Prozess zur Herstellung eines isolierten Gebiets 102i in einem Träger 102 (oder beispielsweise zur Herstellung einer vergrabenen elektrisch isolierenden Struktur 106) auszuführen. Ferner können gemäß verschiedenen Ausführungsformen ein oder mehrere Prozesse und Merkmale, die mit Bezug auf die 5A bis 5G beschrieben wurden, in ein Verfahren zur Verarbeitung eines Trägers aufgenommen werden oder dieses repräsentieren, beispielsweise ein Verfahren zum Bereitstellen einer oder mehrerer Hohlkammern 106h in einem Träger 102, beispielsweise ein Verfahren zur Bildung einer vergrabenen elektrisch isolierenden Struktur 106. Die Prozesse und Merkmale, die mit Bezug auf die 5A bis 5G beschrieben wurden, können Teil eines Verfahrens 400 zur Herstellung einer elektronischen Vorrichtung 100 sein, wobei beispielsweise die Prozesse und Merkmale, die mit Bezug auf die 5A bis 5G beschrieben wurden, das Bereitstellen eines Trägers mit einer Hohlkammerstruktur innerhalb des Trägers und das Bilden einer ersten Grabenstruktur, die sich von einer Fläche des Trägers zu wenigstens einer Hohlkammerstruktur erstreckt, so dass ein elektrisch isoliertes Gebiet über der Hohlkammerstruktur gebildet wird, einschließen können.
  • Mit Bezug hierauf sei bemerkt, dass eine zweite Grabenstruktur 208t in der gleichen Weise und beispielsweise im selben oder einem ähnlichen Prozess gebildet werden kann, wie vorstehend für die erste Grabenstruktur (206t) beschrieben, beispielsweise unter Verwendung einer strukturierten Maskenschicht, welche Oberflächengebiete auf der oberen Fläche 102s des Trägers 102 zum Ätzen der Grabenstrukturen 206t, 208t freilässt. Daher kann die zweite Grabenstruktur 208t mit einem elektrisch isolierenden Material 208s bedeckt werden, beispielsweise unter Verwendung eines thermischen Oxidationsprozesses und/oder unter Verwendung beispielsweise eines chemischen Dampfabscheidungsprozesses oder beispielsweise eines atomaren Schichtabscheidungsprozesses.
  • Gemäß verschiedenen Ausführungsformen zeigt 5H ein schematisches Flussdiagramm des Verfahrens 500 zum Verarbeiten eines Trägers oder eines Verfahrens zum Bereitstellen mehrerer Hohlkammern in einem Träger. 5H zeigt ein schematisches Flussdiagramm des Bereitstellens eines Trägers 102 mit einer Hohlkammerstruktur innerhalb des Trägers 102 (wobei die Hohlkammerstruktur beispielsweise eine oder mehrere Hohlkammern 106 aufweist) und zum Bilden einer ersten Grabenstruktur 206t, die sich von einer Fläche 102s des Trägers 102 zu wenigstens einer Hohlkammerstruktur 106 erstreckt, so dass ein elektrisch isoliertes Gebiet 102i über der Hohlkammerstruktur gebildet wird. Das Verfahren 500 kann Folgendes aufweisen: bei S510 Bereitstellen eines Trägers 102, wobei der Träger 102 eine anfängliche Aussparungsstruktur 502r aufweist, bei S520 Wärmebehandeln der anfänglichen Aussparungsstruktur 502r, so dass eine oder mehrere Hohlkammern 106h innerhalb des Trägers 102 gebildet werden können (wobei die eine oder die mehreren Hohlkammern 106h eine (vergrabene) elektrisch isolierende Struktur 106 im Träger 102 bilden können), bei S530 Bilden einer ersten Grabenstruktur 206t im Träger (beispielsweise Bilden eines (elektrisch) isolierten Gebiets 102i im Träger 102) und bei S540 Bilden einer elektrisch isolierenden Schicht, beispielsweise einer Oxidschicht, über der inneren Seitenwand der einen oder der mehreren Hohlkammern 106h und/oder über den Seitenwänden der ersten Grabenstruktur 206t.
  • Ferner können die eine oder die mehreren Hohlkammern 106h und/oder die erste Grabenstruktur 206t mit einem elektrisch leitenden Material 206m gefüllt werden, um beispielsweise eine Elektrodenstruktur in der elektrisch isolierenden Struktur 106 und/oder in der ersten Grabenstruktur 206t bereitzustellen, wie vorstehend beschrieben wurde.
  • 6A zeigt eine schematische Ansicht einer elektronischen Vorrichtung 600 gemäß verschiedenen Ausführungsformen, wobei die Merkmale, Funktionalitäten und Prozesse, die vorstehend beschrieben wurden, in die elektronische Vorrichtung 600 und/oder in ein Verfahren zur Herstellung der elektronischen Vorrichtung 600 aufgenommen werden können oder, wie nachfolgend beschrieben wird, in einer modifizierten Weise aufgenommen werden können.
  • Gemäß verschiedenen Ausführungsformen kann die elektronische Vorrichtung 600 Folgendes aufweisen: einen Träger 102, eine vertikale elektronische Komponente 108 mit einem Oberflächengebiet 602s und einem Ladungsträgerdriftgebiet 602d vertikal neben dem Oberflächengebiet 602s (das Driftgebiet 602d kann beispielsweise unterhalb des Oberflächengebiets 602s angeordnet sein), wobei das Oberflächengebiet 602s einen p-n-Übergang aufweisen kann (beispielsweise kann das Oberflächengebiet 602s zumindest einen ersten Teil des Oberflächengebiets 602s, einschließlich eines mit einem ersten Typ von Ladungsträgern dotierten Halbleitermaterials, aufweisen, und ein zweiter Teil des Oberflächengebiets 602s kann ein Halbleitermaterial aufweisen, das mit einem zum ersten Typ von Ladungsträgern entgegengesetzten zweiten Typ von Ladungsträgern dotiert ist), eine elektrisch isolierende Struktur 606, die in der vertikalen elektronischen Komponente 108 ausgebildet ist, wobei die elektrisch isolierende Struktur 606 ein elektrisch getrenntes Gebiet 102i bildet, eine erste elektronische Komponente 104, die im elektrisch getrennten Gebiet 102i angeordnet ist, wobei die elektrisch isolierende Struktur 606 eine oder mehrere Kammern 106h (beispielsweise Hohlkammern 106h) im Träger 102 aufweisen kann, so dass die erste elektronische Komponente 104 elektrisch von der vertikalen elektronischen Komponente 108 getrennt sein kann.
  • Die elektronische Vorrichtung 600 kann eine vertikale elektronische Komponente 108, beispielsweise einen vertikalen Transistor (beispielsweise einen vertikalen Leistungs-MOSFET, einen vertikalen Leistungs-IGBT, einen vertikalen Thyristor und dergleichen), aufweisen, wobei die erste elektronische Komponente 104 in die vertikale elektronische Komponente 108 integriert sein kann und die erste elektronische Komponente 104 in einer gesteuerten Betriebsumgebung 102i innerhalb des Trägers 102 angeordnet sein kann. Die elektrisch isolierende Struktur 606 (beispielsweise die verbundene elektrisch isolierende Struktur), die in 6A dargestellt ist, kann eine elektrisch isolierende Struktur 106 und eine erste Grabenstruktur 206t aufweisen, wie bereits beschrieben wurde. Mit Bezug hierauf sei bemerkt, dass wenigstens eine erste Grabenstruktur 206t im Träger 102 gebildet werden kann, die sich von der oberen Fläche 102s des Trägers 102 erstreckt, wobei die wenigstens eine erste Grabenstruktur 206t dafür ausgelegt sein kann, die erste elektronische Komponente 104 elektrisch (und/oder thermisch) von der vertikalen elektronischen Komponente 108 zu trennen.
  • Wie in 6A dargestellt ist, kann die elektrisch isolierende Struktur 606 im Oberflächengebiet 602s der vertikalen elektronischen Komponente 108 gebildet werden, so dass die erste elektronische Komponente 104 vom Oberflächengebiet 602s der vertikalen elektronischen Komponente zumindest teilweise elektrisch getrennt wird.
  • Gemäß verschiedenen Ausführungsformen kann die elektrisch isolierende Struktur 606, welche beispielsweise die erste Grabenstruktur 206t und eine oder mehrere Hohlkammern 106h aufweist, wie vorstehend beschrieben ausgelegt werden. Die erste elektronische Komponente 104 kann wie zuvor bereits beschrieben ausgelegt werden.
  • Gemäß verschiedenen Ausführungsformen kann der Träger 102 ein Siliciumwafer oder ein Siliciumsubstrat mit einem oder mehreren (beispielsweise einer Vielzahl von) dotierten Gebieten sein.
  • Wie in 6B dargestellt, kann die elektronische Vorrichtung 600 als ein vertikaler Transistor, beispielsweise ein vertikaler Leistungs-MOSFET, ein vertikaler Leistungs-IGBT, ein vertikaler Graben-Gate-Transistor (ein vertikaler Feldeffekttransistor, der durch ein Graben-Gate, einen MOSFET oder einen IGBT betätigt wird), ausgelegt sein. Wie bereits zuvor mit Bezug auf 6A beschrieben wurde, kann eine erste elektronische Komponente 104 innerhalb des Trägers 102, beispielsweise im elektrisch isolierten Gebiet 102i, angeordnet werden.
  • Die elektronische Vorrichtung 600 kann eine vertikale elektronische Komponente 108 aufweisen, oder die elektronische Vorrichtung 600 selbst kann als vertikale elektronische Vorrichtung 600 ausgelegt sein. Mit Bezug hierauf sei bemerkt, dass eine oder mehrere Emitterelektroden 608e im Fall eines IGBTs oder Source-Elektroden 608e im Fall eines MOSFETs auf der oberen Fläche 102s des Trägers 102 angeordnet sein können und dass die eine oder die mehreren Emitterelektroden 608e an ein oder mehrere Emittergebiete 602e angrenzen können (beispielsweise elektrisch leitend damit verbunden sein können) oder die Sourcegebiete 602e im Oberflächengebiet 602s des Trägers 102 angeordnet sein können. Weil das Oberflächengebiet 602s beispielsweise p-dotiert sein kann und das eine oder die mehreren Emittergebiete 602e beispielsweise n-dotiert sein können, kann das Oberflächengebiet 602s einen p-n-Übergang aufweisen. Das Driftgebiet 602d des Trägers 102 kann n-dotiert sein, wobei eine Kollektorelektrode 608b oder eine Drainelektrode 608b auf der unteren Fläche 102c des Trägers 102 angeordnet sein können und die Kollektorelektrode 608b an das Driftgebiet 602d angrenzen kann (beispielsweise elektrisch leitend damit verbunden sein kann). Im Fall eines MOSFETs kann die Verbindung durch ein Kontaktgebiet 602c oder Draingebiet 602c des gleichen Dotierungstyps wie jener des Emittergebiets 602e ausgeführt werden, was zu einer Ohmschen Verbindung zwischen der Kollektorelektrode 608b und dem Driftgebiet 602d führt. Im Fall eines IGBTs kann die Verbindung durch ein Kontaktgebiet 602c oder ein Kollektorgebiet 602c mit dem komplementären Dotierungstyp zu jenem des Emittergebiets 602e ausgeführt werden, was zu einem p-n-Übergang zwischen dem Driftgebiet 602d und dem Kontaktgebiet 602c führt, der in Durchlasscharakteristik betrieben wird, wenn sich die IGBT-Vorrichtung in einem leitenden Modus befindet. Die vertikale elektronische Komponente 108 oder die vertikale elektronische Vorrichtung 600 kann dafür ausgelegt sein, den Stromfluss von der oberen Fläche 102s zur unteren Fläche 102c des Trägers 102 oder von der unteren Fläche 102c zur oberen Fläche 102s des Trägers 102 bereitzustellen. Der Dotierungstyp der in der vertikalen elektronischen Komponente 108 oder der vertikalen elektronischen Vorrichtung 600 enthaltenen dotierten Gebiete kann natürlich zum in 6B dargestellten Dotierungstyp entgegengesetzt sein.
  • Gemäß verschiedenen Ausführungsformen kann die vertikale elektronische Komponente 108 oder die vertikale elektronische Vorrichtung 600 wenigstens eine zweite Grabenstruktur 208t aufweisen, wie bereits beschrieben wurde. Die wenigstens eine zweite Grabenstruktur 208t kann einen Graben 208t aufweisen, der mit einem elektrisch leitenden Material 208m gefüllt ist, wobei das elektrisch leitende Material 208m durch eine elektrisch isolierende Schicht 208s, die im Graben 208t zwischen dem Trägermaterial und dem elektrisch leitenden Material 208m gebildet ist, elektrisch vom Träger (beispielsweise vom Oberflächengebiet 602s und vom Driftgebiet 602d) getrennt sein kann, wie bereits mit Bezug auf die 2D und 2E beschrieben wurde. Die zweite Grabenstruktur 208t kann als ein Graben-Gate ausgelegt sein, wobei beispielsweise eine Gateelektrode 608g elektrisch leitend mit dem innerhalb des isolierten Grabens 208t angeordneten elektrisch leitenden Material 208m verbunden sein kann. Der vertikale Stromfluss zwischen der oberen Fläche 102s und der unteren Fläche 102c des Trägers oder beispielsweise zwischen der einen oder den mehreren Emitterelektroden 608e (oder Emittergebieten 602e) und der unteren Elektrode (beispielsweise der Kollektorelektrode 608b) kann durch Anlegen einer Spannung an die Gateelektrode 608g, wie in der Halbleitertransistortechnologie üblich, gesteuert werden.
  • Gemäß verschiedenen Ausführungsformen kann die erste elektronische Komponente 104, die im elektrisch isolierten Gebiet 102i angeordnet ist, beispielsweise eine Logikschaltung aufweisen, welche den vertikalen Stromfluss durch Steuern der an die Gateelektrode 608g angelegten Spannung (und/oder des daran angelegten Stroms) steuert. Die erste elektronische Komponente 104 kann ferner einen oder mehrere Sensoren, eine oder mehrere Messschaltungen und dergleichen aufweisen, wodurch Informationen (beispielsweise Temperaturen, Spannungen, Ströme und dergleichen) über den Betriebszustand der vertikalen elektronischen Komponente 108 oder der vertikalen elektronischen Vorrichtung 600 gesammelt werden.
  • Wie in 6B dargestellt ist, kann die elektrisch isolierende Struktur 106 gemäß verschiedenen Ausführungsformen in einer ersten Tiefe unter der Fläche 102s des Trägers 102 angeordnet werden, wobei die Gräben der ersten Grabenstruktur 206t und der zweiten Grabenstruktur 208t eine größere Tiefe aufweisen können. Daher kann die Größe des elektrisch isolierten Gebiets 102i unabhängig von der lateralen Stromtrennung infolge der ersten Grabenstruktur 206t angepasst werden. Mit anderen Worten kann die erste Grabenstruktur 206t eine Tiefe aufweisen, die beispielsweise an die Tiefe angepasst sein kann, welche für die zweite Grabenstruktur 208t gewünscht ist, wobei die elektrisch isolierende Struktur 106 in einer gewünschten Tiefe unterhalb der Fläche 102s des Trägers 102 angeordnet werden kann, wodurch die Größe des elektrisch isolierten Gebiets 102i geändert wird. Dies kann beispielsweise die Bildung der ersten und der zweiten Grabenstruktur 206t, 208t im selben Prozess ermöglichen, während das elektrisch isolierte Gebiet 102i mit der gewünschten Form, Position und/oder Größe gebildet werden kann.
  • Gemäß verschiedenen Ausführungsformen kann zumindest ein Teil der elektrisch isolierenden Struktur 106 im Driftgebiet 602d der vertikalen elektronischen Komponente 108 gebildet werden, so dass die erste elektronische Komponente 104 zumindest teilweise elektrisch vom Driftgebiet 602d der vertikalen elektronischen Komponente getrennt werden kann.
  • Gemäß verschiedenen Ausführungsformen kann ein zusätzliches dotiertes Gebiet 610 unterhalb der isolierenden Struktur 106 gebildet werden. Die unterhalb der isolierenden Struktur 106 eingefügte Dotierung kann vom gleichen Typ sein wie jene des Oberflächengebiets 602s und in elektrischem Kontakt mit der Dotierung des Oberflächengebiets 602s und damit in elektrischem Kontakt mit der Emitterelektrode 608e stehen. Die Dotierung 610, die unterhalb der isolierenden Struktur 106 eingefügt ist, kann dabei helfen, eine Signalinjektion in die erste elektronische Komponente 104 zu verringern.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren zur Herstellung einer elektronischen Vorrichtung 100, wie hier beschrieben, die Bildung einer elektronischen Vorrichtung 100, 600 mit einem verbesserten Entwurf ermöglichen, weil die Tiefe der ersten Grabenstruktur 206t, die Tiefe der zweiten Grabenstruktur 208t und die Position, die Größe und die Form der elektrisch isolierenden Struktur 106 jeweils an die gewünschten elektronischen und thermischen Eigenschaften angepasst werden können. Mit Bezug hierauf sei bemerkt, dass die eine oder die mehreren Hohlkammern 106h verwendet werden können, um das isolierte Gebiet 102i thermisch zu trennen, weil eine hohle Struktur eine verringerte Wärmeleitfähigkeit aufweisen kann, weil keine Wärmeleitung über ein Material möglich ist. Ferner können die eine oder die mehreren Hohlkammern 106h zum elektrischen Trennen des isolierten Gebiets 102i verwendet werden, weil eine hohle Struktur eine verringerte elektrische Leitfähigkeit aufweisen kann, wobei dies durch Oxidieren der inneren Seitenwände der einen oder der mehreren Hohlkammern 106h verbessert werden kann, so dass die elektrisch isolierende Struktur 106 frei von elektrisch leitendem und/oder elektrisch halbleitendem Material sein kann, wobei die Gebiete zwischen benachbarten Hohlkammern 106h beispielsweise ein elektrisch isolierendes Material aufweisen können.
  • Gemäß verschiedenen Ausführungsformen kann der Träger 102 ein Emittergebiet 602e, ein Oberflächengebiet 602s (beispielsweise ein Bodygebiet 602s) und ein Driftgebiet 602d aufweisen, welche dafür ausgelegt sind, wenigstens einen von einem vertikalen Metall-Oxid-Halbleiter-Feldeffekttransistor und einem vertikalen Bipolartransistor mit isoliertem Gate bereitzustellen.
  • Zum Bereitstellen eines p-n-p-Übergangs oder eines n-p-n-Übergangs, beispielsweise zum Bereitstellen der Funktionalität eines vertikalen IGBTs kann die vertikale elektronische Komponente 108 oder die vertikale elektronische Vorrichtung 600 ferner ein Kollektorgebiet 602c, beispielsweise ein p-leitendes unteres Emittergebiet 602c am Boden des Trägers 102, aufweisen. Mit Bezug hierauf sei bemerkt, dass die untere Elektrode 608b an das Kollektorgebiet 602c angrenzen kann (beispielsweise elektrisch leitend damit verbunden sein kann).
  • Gemäß verschiedenen Ausführungsformen kann die elektronische Vorrichtung 100, 600 so ausgelegt sein, dass die elektrisch isolierende Struktur 106 den vertikalen Stromfluss durch die elektronische Komponente 108 nicht verhindern und/oder beeinflussen kann.
  • Wie in 6D in einer anderen schematischen Ansicht dargestellt ist, kann die erste elektronische Komponente 104 gemäß verschiedenen Ausführungsformen durch eine über dem Träger 102 angeordnete Metallisierungsstruktur 612 elektrisch leitend mit der vertikalen elektronischen Komponente (beispielsweise mit der Gateelektrode der vertikalen elektronischen Komponente 108) gekoppelt sein. Ferner kann gemäß verschiedenen Ausführungsformen die erste elektronische Komponente 104 durch die Metallisierungsstruktur zusätzlich elektrisch leitend mit dem Oberflächengebiet 602s des Trägers 602 verbunden sein, beispielsweise um die erste elektronische Komponente 104 mit einem Strom und/oder einer Spannung zu versorgen. Ferner kann gemäß verschiedenen Ausführungsformen die Metallisierungsstruktur 612 eine Verdrahtung und/oder Kontaktstellen aufweisen, um das elektronische Auslesen der von der ersten elektronischen Komponente 104 erhaltenen Daten zu ermöglichen oder um eine Kommunikation zwischen der ersten elektronischen Komponente 104 und der Umgebung bereitzustellen.
  • 7 zeigt ein schematisches Flussdiagramm eines Verfahrens 700 zur Verarbeitung eines Trägers. Gemäß verschiedenen Ausführungsformen zeigt 7 ein schematisches Flussdiagramm zum Bereitstellen eines Trägers 102 mit einer Hohlkammerstruktur 106 innerhalb des Trägers (wobei die Hohlkammerstruktur beispielsweise eine oder mehrere Hohlkammern 106h aufweist) und zum Bilden einer ersten Grabenstruktur 206t im Träger 102, wobei sich die erste Grabenstruktur 206t von der Fläche 102s des Trägers 102 (beispielsweise vertikal) zu der wenigstens einen Hohlkammerstruktur 106 erstrecken kann, so dass ein elektrisch und/oder thermisch isoliertes Gebiet 102i über der Hohlkammerstruktur 106 im Träger 102 bereitgestellt werden kann. Das Verfahren 700 zur Verarbeitung eines Trägers kann Folgendes aufweisen: bei S710 Bilden einer porösen Struktur 806 in einem ersten Gebiet des Trägers 102, wobei die poröse Struktur 806 mehrere Hohlkammern 106h aufweist (beispielsweise mehrere Poren 106h im Trägermaterial des Trägers 102), bei S720 Bilden einer Schicht 802 über dem Träger 102, wobei die Schicht die poröse Struktur 806 bedeckt, bei S730 Bilden einer Grabenstruktur 806t in der Schicht 802, wobei die Grabenstruktur 806t zumindest einen Teil der porösen Struktur 806 freilegt, und bei S740 Ausführen einer Wärmebehandlung in einer Sauerstoff enthaltenden Atmosphäre, so dass die poröse Struktur 806 oxidiert wird. Dadurch können die Seitenwände der Hohlkammern 106h der porösen Struktur 806 mit einer elektrisch isolierenden Oxidschicht bedeckt werden oder zumindest teilweise in eine elektrisch isolierende Oxidschicht umgewandelt werden. Ferner können die Seitenwände der Grabenstruktur 806t mit einer elektrisch isolierenden Oxidschicht bedeckt werden oder zumindest teilweise in eine elektrisch isolierende Oxidschicht umgewandelt werden.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren 700 in das Verfahren 400 zur Herstellung einer elektronischen Vorrichtung, wie hier beschrieben, aufgenommen werden, wobei das Verfahren 700 beispielsweise verwendet werden kann, um eine (vergrabene) elektrisch isolierende Struktur im Träger zu bilden und das Verfahren 700 beispielsweise verwendet werden kann, um ein Substrat 102 mit einer Hohlkammerstruktur 806 innerhalb des Substrats 102 bereitzustellen und/oder eine erste Grabenstruktur 806t, die sich von einer Fläche 102s des Substrats 102 zu der wenigstens einen Hohlkammerstruktur 806 erstreckt, zu bilden, so dass ein isoliertes Gebiet 102i oberhalb der Hohlkammerstruktur 806 gebildet werden kann.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren 700 zur Verarbeitung eines Trägers ferner das Bilden einer zusätzlichen Schicht (beispielsweise einer Feldstoppschicht), die zwischen der einen oder den mehreren Hohlkammern 106h der porösen Struktur 806 und der über dem Träger 102 gebildeten Oberflächenschicht 802 angeordnet ist, aufweisen, wobei die zusätzliche Feldstoppschicht beispielsweise ein dotiertes Halbleitermaterial aufweisen kann.
  • Die 8A bis 8D zeigen jeweils eine schematische Ansicht eines Trägers 102 an verschiedenen Verarbeitungsstufen des Verfahrens 700. Gemäß verschiedenen Ausführungsformen zeigt 8A einen Träger, nachdem der Prozess S710 des Verfahrens 700 ausgeführt wurde, beispielsweise nach dem Bilden einer porösen Struktur 806 in einem Träger 102, wobei die poröse Struktur 806 mehrere Poren 106h aufweist (Hohlkammern 106h, beispielsweise Leerräume, die vom Trägermaterial des Trägers 102 umgeben sind). Analog mit der vorstehenden Beschreibung kann die poröse Struktur 806 als eine elektrisch isolierende Struktur 106 angesehen werden, welche die gleichen oder ähnliche Funktionalitäten bereitstellt wie bereits beschrieben. Ferner können die mehreren in der porösen Struktur 806 enthaltenen Poren 106h als mehrere Hohlkammern 106h angesehen werden, welche die gleichen oder ähnliche Funktionalitäten bereitstellen wie bereits beschrieben. Gemäß verschiedenen Ausführungsformen kann das Verfahren 700 alternativ zum Verfahren 500 und/oder in Kombination mit dem Verfahren 500 verwendet werden, um ein elektrisch und/oder thermisch isoliertes Gebiet 102i im Träger 102 bereitzustellen, wie bereits beschrieben wurde, wobei die Verfahren 500 und 700 in das Verfahren 400 zur Herstellung einer elektronischen Vorrichtung aufgenommen werden können und/oder in das Verfahren 400 zur Herstellung einer elektronischen Vorrichtung 100, 600, wie hier beschrieben, aufgenommen werden können (oder in einer modifizierten Weise aufgenommen werden können).
  • Die poröse Struktur 806 kann durch Verarbeiten eines ausgewählten Gebiets 102r des Trägers 102 gebildet werden, wobei der Träger 102 beispielsweise ein Siliciumsubstrat sein kann. Das ausgewählte Gebiet 102r kann durch Aufbringen einer Maskenmaterialschicht und anschließendes Strukturieren der Maskenmaterialschicht definiert werden (oder das Gebiet 102r des Trägers 102 kann ausgewählt werden), so dass ein ausgewähltes Gebiet 102r des Trägers 102 freigelegt werden kann. Mit anderen Worten kann das ausgewählte Gebiet 102r definiert werden, indem eine strukturierte Maskenschicht über der oberen Fläche 102s des Trägers 102 angeordnet wird.
  • Das ausgewählte Gebiet 102r kann anschließend einer physikalischen und/oder chemischen Behandlung (beispielsweise einer Porenbildungsbehandlung) unterzogen werden, um eine poröse Struktur 806 in einem definierten Gebiet 102r des Trägers 102 bereitzustellen. Wie hier beschrieben, kann der Begriff "Porosität" oder können verwandte Begriffe, wie "poröse" Struktur und dergleichen, als der Anteil der Leerräume innerhalb des Materials definiert werden. Beispielsweise kann poröses Silicium auf der Grundlage der Größe der Poren, die im Silicium enthalten sind, in drei Kategorien unterteilt werden: erstens makro-poröses Silicium, das Poren mit einem Durchmesser unterhalb von etwa 2 nm aufweist, zweitens meso-poröses Silicium, das Poren mit einem Durchmesser im Bereich von etwa 2 nm bis etwa 50 nm aufweist, und drittens mikro-poröses Silicium, das Poren mit einem Durchmesser oberhalb von etwa 50 nm aufweist.
  • Daher kann das Bilden einer porösen Struktur 806 in einem ersten Gebiet des Trägers 102 das teilweise Behandeln eines Siliciumsubstrats 102 aufweisen, so dass wenigstens ein Gebiet im Siliciumsubstrat 102 gebildet wird, wobei das wenigstens eine Gebiet wenigstens eines von makro-porösem Silicium, meso-porösem Silicium und mikro-porösem Silicium aufweist. Gemäß verschiedenen Ausführungsformen kann das Bilden einer porösen Struktur 806 in einem ersten Gebiet des Trägers 102 das Einbringen mehrerer Poren 106h in das Siliciumsubstrat 102 aufweisen, wobei die mehreren Poren 106h eine poröse Struktur 806 in einem ersten Gebiet des Trägers 102 bilden, beispielsweise unter Verwendung eines Anodisierungsprozesses (der beispielsweise in einer Anodisierungszelle ausgeführt wird). Eine Anodisierungszelle kann beispielsweise eine Platinkathode und einen Siliciumträger 102 aufweisen, der bei Vorhandensein eines Elektrolyten, beispielsweise eines Wasserstofffluorid-(HFaq)-Elektrolyten, als Anode ausgelegt ist. Dabei kann die Korrosion des Siliciumsubstrats durch Anlegen einer Spannung zwischen die Platinkathode und das Siliciumsubstrat und Fließenlassen von elektrischem Strom durch die Anodisierungszelle erzeugt werden.
  • Gemäß verschiedenen Ausführungsformen kann die Bildung eines porösen Siliciumgebiets im Träger 102 unter Verwendung eines Anodisierungsprozesses das Erzeugen einer Porosität von porösem Silicium im Bereich von etwa 5 % bis etwa 90 % ermöglichen. Ferner kann der in der Anodisierungszelle verwendete Elektrolyt Ethanol aufweisen.
  • Ferner kann gemäß verschiedenen Ausführungsformen die Bildung einer porösen Struktur 806 in einem ersten Gebiet des Trägers 102 das Einbringen mehrerer Poren 106h in das Siliciumsubstrat 102 aufweisen, wobei die mehreren Poren 106h eine poröse Struktur 806 in einem ersten Gebiet des Trägers 102 bilden, beispielsweise unter Verwendung eines Beizens oder eines so genannten Beizprozesses.
  • Ein Beizprozess kann das Ausführen eines Nassätzprozesses unter Verwendung eines Beizmittels, beispielsweise wenigstens einer von Salzsäure, Salpetersäure und Wasser aufweisen, wobei ein Ätzmittel beispielsweise Salzsäure, Salpetersäure und Wasser einschließt (beispielsweise eine verdünnte Lösung von Salpetersäure in konzentrierter Salzsäure). Gemäß verschiedenen Ausführungsformen kann eine poröse Siliciumstruktur 806 durch Beizen gebildet werden, beispielsweise indem ein freiliegendes Gebiet 102r des Siliciumsubstrats 102 einem Nassätzmittel ausgesetzt wird, das Salpetersäure (HNO3) und Fluorwasserstoff (HF) aufweist.
  • Nachdem eine oder mehrere poröse Strukturen 806 im Träger 102 gebildet wurden, wie in 8A dargestellt ist, kann eine Schicht 802 über der Fläche 102s des Trägers 102 gebildet werden, wobei die Schicht 802 die poröse Struktur 806 teilweise oder vollständig bedecken kann. Gemäß verschiedenen Ausführungsformen kann die über der Oberfläche des Trägers 102 gebildete Schicht 802 Silicium aufweisen, wobei der Träger 102 auch Silicium aufweisen kann, weshalb eine vergrabene poröse Struktur 806 (eine elektrisch isolierende Struktur 106) innerhalb des Trägers 102, 802 gebildet werden kann, wobei die poröse Struktur 806 eine oder mehrere (beispielsweise eine Anzahl von) Hohlkammern 106h aufweist, wie in 8B dargestellt ist. Wie nachfolgend beschrieben wird, kann die poröse Struktur 806 in einem nachfolgend ausgeführten Prozess oxidiert werden (im Prozess S740), so dass eine epitaxiale Siliciumschicht 802 über dem Siliciumsubstrat und über der porösen Siliciumstruktur 806 abgeschieden werden kann, bevor die poröse Struktur 806 oxidiert wird. Beispielsweise können die kristallographischen Informationen, welche ein homoepitaxiales Wachstum einer Siliciumschicht 802 über der porösen Siliciumstruktur 806 ermöglichen, durch die poröse Struktur 806 übertragen werden (beispielsweise durch die Seitenwände der Poren 106h oder das die Poren 106h umgebende restliche Silicium), was gestört werden kann oder was nicht möglich sein kann, wenn die poröse Siliciumstruktur 806 oxidiert wird, bevor die Siliciumschicht 802 aufwachsen gelassen wird. Falls beispielsweise die Seitenwände der Poren 106h Siliciumoxid aufweisen können oder mit einer Siliciumoxidschicht bedeckt werden können, kann die Übertragung der kristallographischen Informationen auf die über den mehreren Poren 106h abgeschiedene Siliciumschicht 802 unterdrückt werden. Verständlicherweise kann das zuvor zum Definieren der ausgewählten Gebiete 102r des Trägers 102, um die eine oder die mehreren porösen Strukturen 806 zu bilden, verwendete Maskierungsmaterial entfernt werden, bevor die Schicht 802 über dem Träger 102 gebildet werden kann.
  • Gemäß verschiedenen Ausführungsformen kann die Schicht 802 unter Verwendung eines Schichtbildungsprozesses, beispielsweise LPCVD, wie bereits beschrieben, gebildet oder abgeschieden werden.
  • Gemäß verschiedenen Ausführungsformen kann die poröse Struktur 806 (oder die Seitenwände der Poren 106h der porösen Struktur 806) durch Anwenden der Prozesse S730 und S740 des Verfahrens 700 oxidiert werden. Daher kann eine Grabenstruktur 806t gebildet und/oder verwendet werden, wobei die Grabenstruktur 806t ein dielektrisches Material 806s aufweisen kann (analog zur dielektrischen Schicht 106s). Das dielektrische Material 806s kann während der Oxidation der porösen Struktur 806, beispielsweise durch einen thermischen Oxidationsprozess, wie zuvor beschrieben, innerhalb der Grabenstruktur 806t gebildet werden.
  • Wie in 8C dargestellt ist, kann die Grabenstruktur 806t wenigstens einen Graben 806t aufweisen, der sich von der Fläche 802s der Schicht 802 wenigstens bis zur porösen Struktur 806 erstreckt oder sich beispielsweise vertikal in die Schicht 802 und/oder in den Träger 102 erstreckt. Die Grabenstruktur 806t kann so ausgelegt werden, dass sie die Funktionalität der ersten Grabenstruktur 206t aufweist, wie vorstehend beschrieben wurde. Mit Bezug hierauf sei bemerkt, dass die Grabenstruktur 806t eine erste im Träger 102 gebildete Grabenstruktur sein kann. Die Grabenstruktur 806t kann einen oder mehrere Gräben 806t aufweisen, wobei wenigstens eine Seitenwand des einen oder der mehreren Gräben 806t mit einer elektrisch isolierenden Schicht 806s, beispielsweise Siliciumoxid, bedeckt oder darin umgewandelt werden kann. Wie bereits beschrieben, können der eine oder die mehreren Gräben 806t der Grabenstruktur 806t kann durch Anwenden eines Schichtbildungsprozesses zur Bildung einer Maskenschicht, anschließendes Anwenden eines Strukturierungsprozesses zum Strukturieren der Maskenschicht und anschließendes Anwenden eines Ätzprozesses zur Bildung des einen oder der mehreren Gräben 806t mit einer gewünschten Tiefe gebildet werden. Die elektrisch isolierende Schicht 806s kann während eines thermischen Oxidationsprozesses gebildet werden, wobei der thermische Oxidationsprozess angewendet werden kann, um die poröse Struktur 806 vollständig oder zumindest teilweise zu oxidieren. Gemäß verschiedenen Ausführungsformen kann das elektrisch isolierende Oxid 806s eine Seitenwand-Oxidschicht sein. Gemäß verschiedenen Ausführungsformen kann die elektrisch isolierende Schicht 806s eine Dicke im Bereich von etwa 50 nm bis etwa 200 nm aufweisen (beispielsweise die gleiche Dicke, die für das Gateoxid 208s benötigt wird, wie vorstehend beschrieben wurde). Die Ausführung eines thermischen Oxidationsprozesses kann das vollständige (oder zumindest teilweise) Oxidieren der Poren der porösen Struktur 806 ermöglichen. Gemäß verschiedenen Ausführungsformen kann die poröse Struktur 806 eine Porosität aufweisen, die größer als etwa 55 % ist, um über einen thermischen Oxidationsprozess vollständig oxidiert zu werden. Gemäß verschiedenen Ausführungsformen kann die poröse Struktur 806 zumindest teilweise in eine elektrisch isolierende Schicht 806s umgewandelt werden, die Leerräume enthält, die beispielsweise mit einer gasförmigen Atmosphäre, beispielsweise einer zumindest eines von Sauerstoff, Stickstoff, Argon oder dergleichen enthaltenden Atmosphäre, gefüllt sind.
  • Gemäß verschiedenen Ausführungsformen kann eine Wärmebehandlung ausgeführt werden (beispielsweise im Prozess S740 des Verfahrens 700), beispielsweise eine Wärmebehandlung in Sauerstoff oder ein thermischer Oxidationsprozess, so dass die poröse Struktur 806 oxidiert werden kann. Dabei können gemäß verschiedenen Ausführungsformen die Seitenwände der Poren 106h der porösen Struktur 806 mit einer elektrisch isolierenden Oxidschicht 106s bedeckt werden, oder eine elektrisch isolierende Oxidschicht 106s kann über den inneren Seitenwänden der Poren 106h der porösen Struktur 806 gebildet werden. Beispielsweise kann das Silicium der porösen Struktur 806 zumindest teilweise (beispielsweise vollständig) in Siliciumoxid umgewandelt werden, wie vorstehend beschrieben wurde.
  • Durch das Ausführen des Verfahrens 700 kann eine elektrisch isolierende Struktur 106 erzeugt werden, wie vorstehend mit Bezug auf die elektronische Vorrichtung 100 oder die vertikale elektronische Vorrichtung 600 beschrieben wurde. Gemäß verschiedenen Ausführungsformen kann das Verfahren 700 ferner zusätzliche Prozesse aufweisen, die in der Halbleiterindustrie verwendet werden, welche für das Verwirklichen der beschriebenen Strukturen bekannt sind, beispielsweise einen zusätzlichen Schichtbildungsprozess, einen Strukturierungsprozess, Dotierungsprozesse, Wärmebehandlungen, Reinigungsprozesse und dergleichen. Gemäß verschiedenen Ausführungsformen kann die über dem Träger 102 gebildete Oberflächenschicht 802 dotiertes Silicium aufweisen, oder die Oberflächenschicht 802 kann unter Verwendung eines zusätzlichen Dotierungsprozesses (beispielsweise Ionenimplantation und/oder Dotierung durch thermische Diffusion eines Dotierungsmaterials in die Schicht 802) dotiert werden.
  • Wie in 8D dargestellt ist, kann das Verfahren 700 verwendet werden, um ein isoliertes (beispielsweise elektrisch isoliertes) Gebiet 102i im Träger 102 bereitzustellen, wobei das isolierte Gebiet 102i durch die poröse Struktur 806 vertikal vom Träger 102 getrennt sein kann und durch die Grabenstruktur 806t, welche an die poröse Struktur 806 angrenzt, lateral vom Träger 102 isoliert sein kann, wobei die poröse Struktur 806 und/oder die Grabenstruktur 806t ein elektrisch isolierendes Material aufweisen können, welches beispielsweise die inneren Seitenwände (oder Oberflächen) der mehreren Poren 106h der porösen Struktur 806 und/oder die inneren Seitenwände (oder Oberflächen) des einen oder der mehreren Gräben 806t, die in der Grabenstruktur 806t enthalten sind, bedeckt. Ferner kann, wie bereits beschrieben wurde, eine erste elektronische Komponente 104 im isolierten Gebiet 102i im Träger 102 gebildet werden und kann eine zweite elektronische Komponente 108 in einem Gebiet des Trägers 102 außerhalb des isolierten Gebiets 102i, beispielsweise in einem Gebiet des Trägers 102, das von der porösen Struktur 806 frei ist, gebildet werden. Alternativ kann, wie bereits beschrieben, eine erste elektronische Komponente 104 zumindest teilweise im isolierten Gebiet 102i des Trägers 102 gebildet werden und kann die zweite elektronische Komponente 108 als eine vertikale elektronische Komponente 108 ausgelegt werden (oder die elektronische Vorrichtung 100 kann als eine vertikale elektronische Vorrichtung 600 ausgelegt werden), wobei die vertikale elektronische Komponente 108 in einem Gebiet des Trägers 102 außerhalb des isolierten Gebiets 102i, beispielsweise in einem Gebiet des Trägers 102, das frei von der porösen Struktur 806 ist, oder in einem Gebiet, das lateral neben der porösen Struktur 806 liegt, gebildet werden kann. Ferner können, wie bereits beschrieben wurde, der eine oder die mehreren Gräben 806t der Grabenstruktur 806t mit einem elektrisch leitenden Material 806m gefüllt werden, wie in 8D dargestellt ist.
  • Wie mit Bezug auf die 8A bis 8D beschrieben, kann die Größe der Poren 106h (der Hohlkammern in der porösen Struktur 806) während der Verarbeitung des Trägers 102 zur Bildung der porösen Struktur 806 und/oder während einer nachfolgend ausgeführten Wärmebehandlung, beispielsweise durch Hinzufügen von Sauerstoff, gesteuert werden. Ferner können die Poren 106h der porösen Struktur 806 während einer Wärmebehandlung zusammenwachsen, so dass eine einzige Hohlkammer 106h gebildet werden kann, wobei die innere Seitenwand der einzigen Hohlkammer 106h mit einem Oxid bedeckt werden kann, vergl. 1D. Gemäß verschiedenen Ausführungsformen kann die Verwendung des Verfahrens 700 das Bilden einer elektrisch isolierenden Struktur 106 ermöglichen, wie mit Bezug auf die 2A bis 2E und die 6A bis 6D beschrieben wurde.
  • Gemäß verschiedenen Ausführungsformen, wie hier beschrieben, kann eine elektronische Vorrichtung 100, 600 bereitgestellt werden und kann ein Verfahren 400 zur Herstellung einer elektronischen Vorrichtung 100, 600 bereitgestellt werden, wobei das Verfahren 400 beispielsweise eines der Verfahren 500 und 700 aufweisen kann.
  • Gemäß verschiedenen Ausführungsformen kann eine elektronische Vorrichtung 100, 600 (beispielsweise ein Transistor) bereitgestellt werden, welche intern gesteuert wird, was bedeutet, dass die elektronische Vorrichtung 100, 600 nicht durch externe Verbindungen der elektronischen Vorrichtung 100, 600 überwacht werden kann, wobei beispielsweise eine Steuerschaltung 104, eine Logikschaltung 104, eine Messschaltung 104, ein Sensor 104 und dergleichen in die elektronische Vorrichtung 100, 600 integriert werden kann. Daher kann eine verbesserte Überwachung der elektronischen Vorrichtung 100, 600 bereitgestellt werden, wobei die inneren Zustände (Temperatur, Spannung, Strom, elektrische Potentiale und dergleichen) der elektronischen Vorrichtung 100, 600 zugänglich sein können, wobei eine Signalausbreitungsverzögerung verhindert werden kann oder eine Signalausbreitungszeit verbessert werden kann, so dass beispielsweise die Ansprechzeit verbessert werden kann. Ferner können gemäß verschiedenen Ausführungsformen elektrische Signalinjektionen von der Schaltungsumgebung 108 in die Überwachungs- und/oder Steuerschaltung 104 verringert und/oder verhindert werden, weil die elektrisch isolierende Struktur 106, 806 und/oder die Grabenstruktur 206t, 806t ein isoliertes Gebiet 102i für die Überwachungs- und/oder Steuerschaltung 104 bereitstellt, wodurch die Ansprechzeit für die Überwachung und/oder Steuerung der elektronischen Vorrichtung 100, 600 durch die Überwachungs- und/oder Steuerschaltung 104 verbessert werden kann oder zusätzliche Zeitverzögerungen für das Korrigieren von Einflüssen von Signalinjektionen in die Überwachungs- und/oder Steuerschaltung 104 nicht erforderlich sein können.
  • Ferner können während der Verarbeitung der elektronischen Vorrichtung 100, 600, wie hier beschrieben, das Bilden einer ersten Grabenstruktur 206t, 806t zum Bereitstellen eines isolierten Gebiets 102i im Träger 102 und das Bilden einer zweiten Grabenstruktur 208t zum Bereitstellen eines Steuer-Gates eines Transistors (beispielsweise des Steuer-Gates eines vertikalen Transistors, beispielsweise des Steuer-Gates eines vertikalen IGBTs, eines Gates eines Kondensators oder eine andere Grabenstruktur, die in elektronischen Vorrichtungen verwendet wird) in einem einzigen Prozess ausgeführt werden, was eine kosteneffiziente und/oder zeiteffiziente Herstellung einer elektronischen Vorrichtung 100, 600 ermöglichen kann.
  • Beispielsweise werden hier eine elektronische Vorrichtung 100, 600 und ein Verfahren zur Herstellung einer elektronischen Vorrichtung 100, 600 bereitgestellt, wobei eine lokal begrenzte (lateral begrenzte) Silicium-auf-nichts- und/oder Silicium-auf-Isolator-Struktur auf demselben Siliciumsubstrat wie eine vertikale Gatestruktur 208t einer elektronischen Vorrichtung 100, 600 angeordnet und/oder hergestellt werden kann, wobei die Gatestruktur 208t verwendet werden kann, um beispielsweise die elektronische Vorrichtung 100, 600 zu steuern. Die zweite elektronische Komponente 108 und/oder die elektronische Vorrichtung 100, 600 können dadurch als ein Sperrschicht-Feldeffekttransistor (JFET) und/oder ein Leistungs-MOSFET (beispielsweise ein Super-Sperrschicht-Transistor oder ein Transistor unter Verwendung von Feldplattenkompensationsstrukturen) und/oder ein IGBT ausgelegt werden.
  • Wie bereits beschrieben wurde, kann die laterale elektrische Isolation 206t, 206s, 206m des isolierten Gebiets 102i im Träger 102 zur gleichen Zeit (im selben Prozess) wie die Gatestruktur 208t, 208s, 208m gebildet werden.
  • Gemäß verschiedenen Ausführungsformen können die laterale elektrische Isolation 206t, 206s, 206m und die Gatestruktur 208t, 208s, 208m mit polykristallinem Silicium gefüllt werden.
  • Gemäß verschiedenen Ausführungsformen kann eine elektronische Graben-Gate-Vorrichtung bereitgestellt werden, welche eine lokale SOI-(Silicium-auf-Isolator)-Struktur aufweist.
  • Wie bereits beschrieben wurde, können gemäß verschiedenen Ausführungsformen die Tiefen des vertikalen Grabenätzens wie gewünscht angepasst werden, die Gräben können jedoch mit der elektrisch isolierenden Struktur 106 verbunden werden, um eine lokale SOI-Struktur bereitzustellen.
  • Gemäß verschiedenen Ausführungsformen können eine oder mehrere lokale SOI-Strukturen 102i im Träger 102 gebildet werden oder in die elektronische Vorrichtung 100, 600 integriert werden. Die Grabenstrukturen 206t, 806t, 208t können teilweise mit einem elektrisch isolierenden Material 206s, 208s gefüllt werden, um eine laterale elektrische Isolation zu ermöglichen, wobei die Grabenstrukturen 206t, 806t, 208t mit einem elektrisch isolierenden Material 206s, 208s gefüllt werden können, das ein elektrisch leitendes Material 206m, 208m (beispielsweise ein Elektrodenmaterial) umgibt, wobei das elektrisch leitende Material 206m auch innerhalb der einen oder der mehreren Hohlkammern angeordnet werden kann, beispielsweise die eine oder die mehreren Hohlkammern zumindest teilweise füllen kann, wobei das elektrisch leitende Material 206m, 208m elektrisch mit einem jeweiligen elektrischen Potential (beispielsweise einem festen elektrischen Potential), beispielsweise einem Source-Potential oder einem Emitter-Potential eines Leistungstransistors 108 oder einer Steuerschaltungsstruktur verbunden werden kann, um das Auftreten parasitärer Kanäle zu verhindern oder zu verringern. Mit anderen Worten können eine elektrische Spannung und/oder ein elektrisches Feld über das in der ersten Grabenstruktur 206t und/oder in der elektrisch isolierenden Struktur 106 angeordnete leitende Material 206m angelegt werden, um das Auftreten parasitärer Kanäle im Träger 102 zu verhindern oder zu verringern.
  • Gemäß verschiedenen Ausführungsformen kann eine elektronische Vorrichtung Folgendes aufweisen: einen Träger mit wenigstens einem ersten Gebiet und einem zweiten Gebiet, die lateral aneinander angrenzen, eine elektrisch isolierende Struktur, die im ersten Gebiet des Trägers angeordnet ist, wobei das zweite Gebiet des Trägers frei von der elektrisch isolierenden Struktur sein kann, eine erste elektronische Komponente, die im ersten Gebiet des Trägers über der elektrisch isolierenden Struktur angeordnet ist, eine zweite elektronische Komponente, die im zweiten Gebiet des Trägers angeordnet ist, wobei die elektrisch isolierende Struktur eine oder mehrere Hohlkammern aufweisen kann, wobei die Seitenwände der einen oder mehreren Hohlkammern mit einem elektrisch isolierenden Material bedeckt sein können.
  • Gemäß verschiedenen Ausführungsformen kann das zweite Gebiet des Trägers frei von der elektrisch isolierenden Struktur 106 sein, so dass ein vertikaler Stromfluss im zweiten Gebiet des Trägers nicht durch die elektrisch isolierende Struktur beeinflusst werden kann. Gemäß verschiedenen Ausführungsformen kann das zweite Gebiet des Trägers lateral neben der elektrisch isolierenden Struktur 106 liegen, so dass ein vertikaler Stromfluss im zweiten Gebiet des Trägers nicht durch die elektrisch isolierende Struktur beeinflusst werden kann. Gemäß verschiedenen Ausführungsformen kann die im zweiten Gebiet des Trägers angeordnete zweite elektronische Komponente mit der im ersten Gebiet des Trägers angeordneten ersten elektronischen Komponente kommunizieren.
  • Gemäß verschiedenen Ausführungsformen kann die erste elektronische Komponente mehrere elektronische Komponenten aufweisen, weshalb die erste elektronische Komponente auch als erste elektronische Struktur angesehen und bezeichnet werden kann. Gemäß verschiedenen Ausführungsformen kann die zweite elektronische Komponente mehrere elektronische Komponenten aufweisen, weshalb die zweite elektronische Komponente auch als zweite elektronische Struktur angesehen und bezeichnet werden kann.
  • Gemäß verschiedenen Ausführungsformen kann die elektrisch isolierende Struktur wenigstens eine erste Grabenstruktur aufweisen, die sich von einer Fläche des Trägers erstreckt, wobei die wenigstens eine erste Grabenstruktur die erste elektronische Komponente elektrisch von der zweiten elektronischen Komponente trennen kann (oder beispielsweise die erste elektronische Komponente von der elektronischen Vorrichtung trennen kann), wobei die wenigstens eine erste Grabenstruktur wenigstens eine Seitenwand aufweisen kann, die mit einem elektrisch isolierenden Material bedeckt ist.
  • Gemäß verschiedenen Ausführungsformen kann die elektrisch isolierende Struktur zumindest teilweise mit einem elektrisch leitenden Material gefüllt sein, beispielsweise mit einem Elektrodenmaterial, um ein gewünschtes elektrisches Potential im isolierten Gebiet über der elektrisch isolierenden Struktur bereitzustellen.
  • Gemäß verschiedenen Ausführungsformen kann die zweite elektronische Komponente wenigstens eine zweite Grabenstruktur aufweisen, wobei die wenigstens eine zweite Grabenstruktur wenigstens eine mit einem elektrisch isolierenden Material bedeckte Seitenwand aufweisen kann. Die zweite Grabenstruktur kann beispielsweise die gleiche Tiefe wie die erste Grabenstruktur aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann die wenigstens eine zweite Grabenstruktur zumindest teilweise mit einem elektrisch leitenden Material gefüllt sein. Daher kann gemäß verschiedenen Ausführungsformen die zweite Grabenstruktur eine Gateelektrode sein, die einen Stromfluss durch einen vertikalen Transistor steuert. Gemäß verschiedenen Ausführungsformen kann die zweite Grabenstruktur eine Gateelektrode sein, die einen Stromfluss durch einen vertikalen IGBT steuert. Gemäß verschiedenen Ausführungsformen kann die zweite Grabenstruktur dafür ausgelegt sein, eine elektrische Ladung zu speichern (beispielsweise kann die zweite Grabenstruktur einen Grabenkondensator aufweisen).
  • Gemäß verschiedenen Ausführungsformen kann die erste elektronische Komponente wenigstens eine Komponente aus der folgenden Gruppe von Komponenten aufweisen, wobei die Gruppe folgende aufweist: einen Transistor, eine Logikschaltung, einen Niederspannungstransistor MOSFET, einen Sensor (beispielsweise einen Temperatursensor, einen chemischen Sensor, einen Drucksensor und einen Beschleunigungssensor), ein mikromechanisches System und eine Messschaltung.
  • Gemäß verschiedenen Ausführungsformen kann der Träger eine erste Fläche und eine der ersten Fläche entgegengesetzte zweite Fläche aufweisen, wobei die zweite elektronische Komponente dafür ausgelegt sein kann, einen Stromfluss von der ersten Fläche (der oberen Fläche 102s) zur zweiten Fläche (der unteren Fläche 102c) des Trägers bereitzustellen.
  • Gemäß verschiedenen Ausführungsformen kann die zweite elektronische Komponente einen vertikalen Transistor aufweisen, der dafür ausgelegt ist, einen Stromfluss von der ersten Fläche des Trägers zur zweiten Fläche des Trägers bereitzustellen. Gemäß verschiedenen Ausführungsformen kann der vertikale Transistor ein Emittergebiet und ein Gategebiet aufweisen, die in einem Oberflächengebiet angeordnet sind, das sich an der oberen Fläche des Trägers erstreckt, wobei das Oberflächengebiet als ein Basisgebiet ausgelegt sein kann. Ferner kann der vertikale Transistor gemäß verschiedenen Ausführungsformen ein Kollektorgebiet oder eine Kollektorelektrode aufweisen, die in einem unteren Gebiet angeordnet ist, das sich an der unteren Fläche des Trägers erstreckt. Ferner kann der vertikale Transistor gemäß verschiedenen Ausführungsformen ein Driftgebiet aufweisen, das im Träger zwischen dem Oberflächengebiet und dem unteren Gebiet angeordnet ist.
  • Gemäß verschiedenen Ausführungsformen kann die zweite elektronische Komponente wenigstens eine elektronische Komponente aus der folgenden Gruppe elektronischer Komponenten aufweisen, wobei die Gruppe folgende aufweist: einen Transistor, einen Kondensator, eine Spule, eine Antenne, einen Leistungstransistor, einen JFET, einen Leistungs-JFET, einen MOSFET, einen Leistungs-MOSFET, einen IGBT, einen Leistungs-IGBT, einen Bipolartransistor, einen Bipolarleistungstransistor, eine Treiberschaltung für eine elektronische Vorrichtung (beispielsweise eine Treiberschaltung für eine Anzeige), einen Thyristor und eine Transceiverstruktur.
  • Gemäß verschiedenen Ausführungsformen kann die zweite elektronische Komponente als eine vertikale Komponente ausgelegt sein, die wenigstens eine erste Elektrode auf der oberen Fläche des Trägers und wenigstens eine zweite Elektrode auf der unteren Fläche des Trägers aufweist, wobei die wenigstens eine erste Elektrode und die wenigstens eine zweite Elektrode elektrisch miteinander gekoppelt sein können, beispielsweise über dotierte Gebiete im Träger.
  • Gemäß verschiedenen Ausführungsformen können die eine oder die mehreren Hohlkammern zumindest teilweise mit einem Oxid gefüllt sein. Gemäß verschiedenen Ausführungsformen können die eine oder die mehreren Hohlkammern eine oder mehrere Poren aufweisen, wobei die eine oder die mehreren Poren eine poröse Materialstruktur bilden.
  • Gemäß verschiedenen Ausführungsformen können die erste elektronische Komponente und die zweite elektronische Komponente über eine Metallisierungsstruktur, die über dem Träger angeordnet ist, elektrisch miteinander gekoppelt sein.
  • Gemäß verschiedenen Ausführungsformen kann der Träger dafür ausgelegt sein, wenigstens einen von einem vertikalen MOSFET und einem vertikalen IGBT bereitzustellen, wobei der Träger Folgendes aufweisen kann: eine Oberflächenschicht mit einem p-n-Übergang, wobei die Oberflächenschicht beispielsweise ein mit einem ersten Typ dotiertes Basismaterial (ein mit einem ersten Typ dotiertes Silicium) und ein oder mehrere Emittergebiete 602e innerhalb der Oberflächenschicht 602s, die ein mit einem zweiten Typ dotiertes Emittermaterial (mit einem zweiten Typ dotiertes Silicium) aufweisen, aufweist, und wobei die Oberflächenschicht ferner eine Gatestruktur 208t, 208m, 208s (beispielsweise die zweite Grabenstruktur) aufweist. Ferner kann der Träger eine Driftschicht 602d aufweisen, die unterhalb der Oberflächenschicht 602s angeordnet ist, wobei die Driftschicht 602d ein mit einem zweiten Typ dotiertes Driftschichtmaterial (mit einem zweiten Typ dotiertes Silicium) aufweisen kann.
  • Ferner kann gemäß verschiedenen Ausführungsformen eine Kollektorschicht 602c unterhalb der Driftschicht 602d bereitgestellt werden, welche ein mit einem ersten Typ dotiertes Kollektorschichtmaterial (mit einem ersten Typ dotiertes Silicium) aufweist.
  • Gemäß verschiedenen Ausführungsformen kann ein p-dotiertes Material Löcher als Majoritätsladungsträger aufweisen und kann ein n-dotiertes Material Elektronen als Majoritätsladungsträger aufweisen. Ohne Verlust an Allgemeinheit kann ein erster Typ von Ladungsträgern (beispielsweise von Majoritätsladungsträgern) Elektronen aufweisen und kann ein zweiter Typ von Majoritätsladungsträgern aus Löchern bestehen oder kann ein erster Typ von Ladungsträgern (beispielsweise von Majoritätsladungsträgern) aus Löchern bestehen und kann ein zweiter Typ von Majoritätsladungsträgern aus Elektronen bestehen.
  • Gemäß verschiedenen Ausführungsformen kann ein mit einem ersten Typ dotiertes Material einen ersten Typ von Ladungsträgern aufweisen und kann ein mit einem zweiten Typ dotiertes Material einen zweiten Typ von Ladungsträgern aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann eine vergrabene elektrisch isolierende Struktur innerhalb der Oberflächenschicht gebildet werden.
  • Gemäß verschiedenen Ausführungsformen kann die vergrabene elektrisch isolierende Struktur innerhalb der Driftschicht gebildet werden.
  • Gemäß verschiedenen Ausführungsformen kann die vergrabene elektrisch isolierende Struktur innerhalb der Oberflächenschicht und der Driftschicht gebildet werden.
  • Gemäß verschiedenen Ausführungsformen kann die vergrabene elektrisch isolierende Struktur unterhalb der Driftschicht gebildet werden.
  • Gemäß verschiedenen Ausführungsformen kann die elektronische Vorrichtung oder die zweite elektronische Komponente Folgendes aufweisen: wenigstens eine Gateelektrode, die auf der oberen Fläche des Trägers, der elektrisch leitend mit der Gatestruktur verbunden ist, angeordnet ist, wenigstens eine Emitterelektrode (Source-Elektrode), die auf der oberen Fläche des elektrisch leitend mit dem p-n-Übergang verbundenen Trägers angeordnet ist, und wenigstens eine Kollektorelektrode (Drain-Elektrode), die auf der unteren Fläche des elektrisch leitend mit der Kollektorschicht (oder der Driftschicht) verbundenen Trägers angeordnet ist.
  • Gemäß verschiedenen Ausführungsformen kann eine elektronische Vorrichtung Folgendes aufweisen: einen Träger, eine vertikale elektronische Komponente mit einem Oberflächengebiet und einem Ladungsträgerdriftgebiet vertikal neben dem Oberflächengebiet, wobei das Oberflächengebiet (beispielsweise wenigstens) einen p-n-Übergang aufweist, eine elektrisch isolierende Struktur, die in der vertikalen elektronischen Komponente ausgebildet ist, wobei die elektrisch isolierende Struktur ein elektrisch getrenntes Gebiet bilden kann, eine erste elektronische Komponente, die im elektrisch getrennten Gebiet angeordnet ist (beispielsweise über zumindest einem Teil der elektrisch isolierenden Struktur), wobei die elektrisch isolierende Struktur eine oder mehrere Hohlkammern im Träger aufweisen kann, so dass die erste elektronische Komponente von der vertikalen elektronischen Komponente elektrisch getrennt (beispielsweise vertikal getrennt oder vertikal elektrisch isoliert) werden kann.
  • Gemäß verschiedenen Ausführungsformen kann die elektrisch isolierende Struktur im Oberflächengebiet der vertikalen elektronischen Komponente ausgebildet sein, so dass die erste elektronische Komponente zumindest teilweise vom Oberflächengebiet der vertikalen elektronischen Komponente elektrisch getrennt ist.
  • Gemäß verschiedenen Ausführungsformen kann eine elektronische Vorrichtung ferner Folgendes aufweisen: wenigstens eine erste im Träger ausgebildete Grabenstruktur, die sich von der oberen Fläche des Trägers erstreckt, wobei die wenigstens eine erste Grabenstruktur die erste elektronische Komponente elektrisch von der vertikalen elektronischen Komponente trennt (beispielsweise lateral trennt oder lateral elektrisch isoliert).
  • Gemäß verschiedenen Ausführungsformen kann die wenigstens eine erste Grabenstruktur wenigstens eine Seitenwand aufweisen, die mit einem elektrisch isolierenden Material bedeckt ist.
  • Gemäß verschiedenen Ausführungsformen kann die wenigstens eine erste Grabenstruktur zumindest teilweise mit einem elektrisch leitenden Material gefüllt sein.
  • Gemäß verschiedenen Ausführungsformen kann die vertikale elektronische Komponente wenigstens eine zweite Grabenstruktur aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann die wenigstens eine zweite Grabenstruktur wenigstens eine Seitenwand aufweisen, die mit einem elektrisch isolierenden Material bedeckt ist.
  • Gemäß verschiedenen Ausführungsformen kann die wenigstens eine zweite Grabenstruktur zumindest teilweise mit einem elektrisch leitenden Material gefüllt sein.
  • Gemäß verschiedenen Ausführungsformen kann zumindest ein Teil der elektrisch isolierenden Struktur im Driftgebiet der vertikalen elektronischen Komponente gebildet sein, so dass die erste elektronische Komponente vom Driftgebiet der vertikalen elektronischen Komponente zumindest teilweise elektrisch und/oder thermisch getrennt sein kann.
  • Gemäß verschiedenen Ausführungsformen kann der Träger dafür ausgelegt sein, wenigstens einen von einem vertikalen Metall-Oxid-Halbleiter-Feldeffekttransistor und einem vertikalen Bipolartransistor mit isoliertem Gate bereitzustellen.
  • Gemäß verschiedenen Ausführungsformen kann die vertikale elektronische Komponente ferner wenigstens eine erste Elektrode an der oberen Fläche des Trägers und wenigstens eine zweite Elektrode an der unteren Fläche des Trägers aufweisen, wobei die Elektroden über das Oberflächengebiet und das Driftgebiet des Trägers elektrisch miteinander gekoppelt sind.
  • Gemäß verschiedenen Ausführungsformen kann die erste elektronische Komponente durch eine über dem Träger angeordnete Metallisierungsstruktur elektrisch mit der vertikalen elektronischen Komponente gekoppelt sein.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zur Herstellung einer elektronischen Vorrichtung Folgendes aufweisen: Bereitstellen eines Trägers mit einer Hohlkammerstruktur innerhalb des Trägers (wobei die Hohlkammerstruktur eine oder mehrere Hohlkammern aufweisen kann), Bilden einer ersten Grabenstruktur, die sich von einer Fläche des Trägers zu der wenigstens einen Hohlkammerstruktur erstreckt, so dass ein elektrisch isoliertes Gebiet über der Hohlkammerstruktur gebildet wird, und (beispielsweise gleichzeitig) Bilden wenigstens einer zweiten Grabenstruktur, die sich von der oberen Fläche des Trägers in ein zweites Gebiet des Trägers erstreckt, wobei das zweite Gebiet das Trägers lateral an das elektrisch isolierte Gebiet angrenzt, wobei die zweite Grabenstruktur zumindest ein Teil einer im zweiten Gebiet des Trägers bereitgestellten elektronischen Komponente ist.
  • Gemäß verschiedenen Ausführungsformen können das Bilden wenigstens einer ersten Grabenstruktur und das Bilden wenigstens einer zweiten Grabenstruktur ferner das Bedecken wenigstens einer Seitenwand jeder Grabenstruktur mit einem elektrisch isolierenden Material (beispielsweise mit einem Oxid) einschließen.
  • Gemäß verschiedenen Ausführungsformen können das Bilden wenigstens einer ersten Grabenstruktur und das Bilden wenigstens einer zweiten Grabenstruktur ferner das zumindest teilweise Füllen der Grabenstrukturen (der ersten Grabenstruktur und der zweiten Grabenstruktur) mit einem elektrisch leitenden Material (beispielsweise mit dotiertem Polysilicium) einschließen.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren zur Herstellung einer elektronischen Vorrichtung ferner Folgendes aufweisen: Bilden einer zusätzlichen elektrischen Komponente im elektrisch isolierten Gebiet, wobei die zusätzliche elektrische Komponente von der im zweiten Gebiet des Trägers bereitgestellten elektronischen Komponente getrennt wird. Mit Bezug hierauf sei bemerkt, dass die zusätzliche elektrische Komponente eine erste elektronische Komponente 104 sein kann und die im zweiten Gebiet des Trägers bereitgestellte elektronische Komponente eine zweite elektronische Komponente 108 sein kann.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren zur Herstellung einer elektronischen Vorrichtung ferner Folgendes aufweisen: Bilden einer Metallisierungsstruktur über dem Träger, wobei die Metallisierungsstruktur dafür ausgelegt werden kann, die im zweiten Gebiet des Trägers bereitgestellte elektronische Komponente mit der im elektrisch isolierten Gebiet des Trägers bereitgestellten zusätzlichen elektrischen Komponente elektrisch zu verbinden.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zum Betreiben einer elektronischen Vorrichtung Folgendes aufweisen: Adressieren einer in einem Gebiet eines Trägers angeordneten vertikalen elektronischen Komponente durch eine innerhalb der vertikalen elektronischen Komponente angeordnete elektronische Struktur, wobei die elektronische Struktur durch eine elektrisch isolierende Struktur elektrisch von der vertikalen elektronischen Komponente getrennt werden kann, die elektrisch isolierende Struktur zwischen der elektronischen Struktur und der vertikalen elektronischen Komponente angeordnet werden kann und die elektrisch isolierende Struktur eine oder mehrere Kammern (oder Hohlkammern) aufweisen kann, wobei die Seitenwände der einen oder der mehreren Kammern mit einem Oxid bedeckt werden.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zum Betreiben einer elektronischen Vorrichtung ausgelegt und/oder angepasst werden, um die elektronische Vorrichtung 100, 600 zu betreiben, wie hier beschrieben.
  • Gemäß verschiedenen Ausführungsformen kann ein elektrisch getrenntes Gebiet elektrisch isoliert werden oder ein elektrisch isoliertes Gebiet aufweisen. Gemäß verschiedenen Ausführungsformen kann ein elektrisch isoliertes Gebiet ein Gebiet aufweisen, das von einem elektrisch isolierenden Material umgeben ist, beispielsweise von einem Material oder einer Struktur, wodurch ein erheblicher Stromfluss verhindert wird.
  • Gemäß verschiedenen Ausführungsformen können die eine oder die mehreren Hohlkammern eine oder mehrere Poren aus einem porösen Material aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann eine Hohlkammerstruktur eine oder mehrere Hohlkammern und/oder eine oder mehrere Poren aus einem porösen Material aufweisen.
  • Gemäß verschiedenen Ausführungsformen können die wenigstens eine zweite Grabenstruktur und/oder die eine oder die mehreren Hohlkammern zumindest teilweise mit einem elektrisch leitenden Material gefüllt werden, wobei das elektrisch leitende Material elektrisch leitend mit einem vordefinierten Potential verbunden werden kann, beispielsweise mit einem Teil der zweiten elektronischen Komponente oder einem Teil der vertikalen elektronischen Komponente (beispielsweise mit wenigstens einer Source-Elektrode der vertikalen elektronischen Komponente oder beispielsweise mit dem p-Body der vertikalen elektronischen Komponente, wie in 6D dargestellt).
  • Gemäß verschiedenen Ausführungsformen kann die elektronische Vorrichtung 100, 600 ferner ein zusätzliches dotiertes Gebiet unterhalb der elektrisch isolierenden Struktur aufweisen (wie in 6B dargestellt). Ferner kann das zusätzliche dotierte Gebiet gemäß verschiedenen Ausführungsformen elektrisch leitend mit dem p-leitenden Oberflächengebiet der vertikalen elektronischen Komponente verbunden sein. Ferner kann das zusätzliche dotierte Gebiet gemäß verschiedenen Ausführungsformen den gleichen Dotierungstyp, beispielsweise den p-Typ, aufweisen wie das Oberflächengebiet der vertikalen elektronischen Komponente. Gemäß verschiedenen Ausführungsformen kann das zusätzliche dotierte Gebiet eine Dotierungsdosis, d.h. ein Integral der Dotierungskonzentration auf einem Weg in vertikaler Richtung (Dosis des Implantationsmaterials) von größer als etwa 3·1012 Atomen/cm2 oder größer als etwa 1·1013 Atomen/cm2 aufweisen.
  • Wenngleich die Erfindung mit Bezug auf spezifische Ausführungsformen eingehend dargestellt und beschrieben wurde, sollten Fachleute verstehen, dass daran verschiedene Änderungen an der Form und den Einzelheiten vorgenommen werden können, ohne vom Gedanken und vom Schutzumfang der in den anliegenden Ansprüchen definierten Erfindung abzuweichen. Der Schutzumfang der Erfindung wird demgemäß durch die anliegenden Ansprüche angegeben, und alle Änderungen, die innerhalb der Bedeutung und des Äquivalenzbereichs der Ansprüche liegen, sollen daher darin eingeschlossen sein.

Claims (18)

  1. Elektronische Vorrichtung (100), welche Folgendes aufweist: einen Träger (102), der wenigstens ein erstes Gebiet (102a) und ein zweites Gebiet (102b) aufweist, die lateral aneinander angrenzen, eine elektrisch isolierende Struktur (106), die im ersten Gebiet (102a) des Trägers (102) angeordnet ist, wobei das zweite Gebiet (102b) des Trägers (102) von der elektrisch isolierenden Struktur (106) frei ist, eine erste elektronische Komponente (104), die im ersten Gebiet (102a) des Trägers (102) über der elektrisch isolierenden Struktur (106) angeordnet ist, eine zweite elektronische Komponente (108), die im zweiten Gebiet (102b) des Trägers (102) angeordnet ist, wobei die elektrisch isolierende Struktur (106) eine oder mehrere Hohlkammern aufweist, wobei die Seitenwände der einen oder der mehreren Hohlkammern mit einem elektrisch isolierenden Material bedeckt sind.
  2. Elektronische Vorrichtung (100) nach Anspruch 1, welche ferner Folgendes aufweist: wenigstens eine erste Grabenstruktur, die im Träger (102) ausgebildet ist und sich von einer Fläche des Trägers (102) erstreckt, wobei die wenigstens eine erste Grabenstruktur die erste elektronische Komponente (104) elektrisch von der zweiten elektronischen Komponente (108) trennt und die wenigstens eine erste Grabenstruktur wenigstens eine Seitenwand aufweist, die mit einem elektrisch isolierenden Material bedeckt ist; wobei optional die Grabenstruktur zumindest teilweise mit einem elektrisch leitenden Material gefüllt ist.
  3. Elektronische Vorrichtung (100) nach Anspruch 1 oder 2, wobei die zweite elektronische Komponente (108) wenigstens eine zweite Grabenstruktur aufweist, wobei die wenigstens eine zweite Grabenstruktur wenigstens eine Seitenwand aufweist, die mit einem elektrisch isolierenden Material bedeckt ist; wobei optional die wenigstens eine zweite Grabenstruktur zumindest teilweise mit einem elektrisch leitenden Material gefüllt ist.
  4. Elektronische Vorrichtung (100) nach einem der Ansprüche 1 bis 3, wobei der Träger (102) eine erste Fläche und eine der ersten Fläche entgegengesetzte zweite Fläche aufweist, wobei die zweite elektronische Komponente (108) dafür ausgelegt ist, einen Stromfluss zwischen der ersten Fläche und der zweiten Fläche bereitzustellen; wobei optional die zweite elektronische Komponente (108) einen vertikalen Transistor aufweist, der dafür ausgelegt ist, den Stromfluss zwischen der ersten Fläche und der zweiten Fläche bereitzustellen.
  5. Elektronische Vorrichtung (100) nach einem der Ansprüche 1 bis 4, wobei die erste elektronische Komponente (104) und die zweite elektronische Komponente (108) durch eine über dem Träger (102) angeordnete Metallisierungsstruktur elektrisch miteinander gekoppelt sind.
  6. Elektronische Vorrichtung(100), welche Folgendes aufweist: einen Träger (102), eine vertikale elektronische Komponente, die ein Oberflächengebiet und ein Ladungsträgerdriftgebiet vertikal neben dem Oberflächengebiet aufweist, wobei das Oberflächengebiet einen p-n-Übergang aufweist, eine elektrisch isolierende Struktur (106), die in der vertikalen elektronischen Komponente ausgebildet ist, welche ein elektrisch getrenntes Gebiet bildet, und eine erste elektronische Komponente (104), die im elektrisch getrennten Gebiet angeordnet ist, wobei die elektrisch isolierende Struktur (106) eine oder mehrere Hohlkammern im Träger (102) aufweist, so dass die erste elektronische Komponente (104) elektrisch von der vertikalen elektronischen Komponente getrennt ist.
  7. Elektronische Vorrichtung (100) nach Anspruch 6, wobei die elektrisch isolierende Struktur (106) im Oberflächengebiet der vertikalen elektronischen Komponente ausgebildet ist, so dass die erste elektronische Komponente (104) zumindest teilweise elektrisch vom Oberflächengebiet der vertikalen elektronischen Komponente getrennt ist.
  8. Elektronische Vorrichtung (100) nach Anspruch 6 oder 7, welche ferner Folgendes aufweist: wenigstens eine im Träger (102) ausgebildete erste Grabenstruktur, die sich von der oberen Fläche des Trägers (102) erstreckt, wobei die wenigstens eine erste Grabenstruktur die erste elektronische Komponente (104) elektrisch von der vertikalen elektronischen Komponente trennt; wobei optional die wenigstens eine erste Grabenstruktur wenigstens eine Seitenwand aufweist, die mit einem elektrisch isolierenden Material bedeckt ist; wobei weiter optional die wenigstens eine erste Grabenstruktur zumindest teilweise mit einem elektrisch leitenden Material gefüllt ist.
  9. Elektronische Vorrichtung (100) nach einem der Ansprüche 6 bis 8, wobei die vertikale elektronische Komponente wenigstens eine zweite Grabenstruktur aufweist; wobei optional die wenigstens eine zweite Grabenstruktur wenigstens eine Seitenwand aufweist, die mit einem elektrisch isolierenden Material bedeckt ist; oder wobei optional die wenigstens eine zweite Grabenstruktur zumindest teilweise mit einem elektrisch leitenden Material gefüllt ist.
  10. Elektronische Vorrichtung (100) nach einem der Ansprüche 6 bis 9, wobei zumindest ein Teil der elektrisch isolierenden Struktur (106) im Driftgebiet der vertikalen elektronischen Komponente gebildet ist, so dass die erste elektronische Komponente (104) zumindest teilweise elektrisch vom Driftgebiet der vertikalen elektronischen Komponente getrennt ist.
  11. Elektronische Vorrichtung (100) nach einem der Ansprüche 6 bis 10, wobei der Träger (102) dafür ausgelegt ist, einen vertikalen Metall-Oxid-Halbleiter-Feldeffekttransistor und/oder einen vertikalen Bipolartransistor mit isoliertem Gate bereitzustellen.
  12. Elektronische Vorrichtung (100) nach einem der Ansprüche 6 bis 11, wobei die vertikale elektronische Komponente ferner wenigstens eine erste Elektrode an der oberen Fläche des Trägers (102) und wenigstens eine zweite Elektrode an der unteren Fläche des Trägers (102) aufweist, wobei die Elektroden über das Oberflächengebiet und das Driftgebiet elektrisch miteinander gekoppelt sind.
  13. Elektronische Vorrichtung (100) nach einem der Ansprüche 6 bis 12, wobei die erste elektronische Komponente (104) durch eine Metallisierungsstruktur, die über dem Träger (102) angeordnet ist, elektrisch mit der vertikalen elektronischen Komponente gekoppelt ist.
  14. Verfahren zur Herstellung einer elektronischen Vorrichtung (100), wobei das Verfahren folgende Schritte aufweist: Bereitstellen eines Trägers (102), der eine Hohlkammerstruktur innerhalb des Trägers (102) aufweist, Bilden einer ersten Grabenstruktur, die sich von einer Fläche des Trägers (102) zu der wenigstens einen Hohlkammerstruktur erstreckt, so dass ein elektrisch isoliertes Gebiet über der Hohlkammerstruktur gebildet wird, und gleichzeitig Bilden wenigstens einer zweiten Grabenstruktur, die sich von der Fläche des Trägers (102) in ein zweites Gebiet (102b) des Trägers (102) erstreckt, wobei das zweite Gebiet (102b) des Trägers (102) lateral an das elektrisch isolierte Gebiet angrenzt, wobei die zweite Grabenstruktur zumindest ein Teil einer im zweiten Gebiet (102b) des Trägers (102) bereitgestellten elektronischen Komponente (104) ist.
  15. Verfahren nach Anspruch 14, wobei das Bilden wenigstens einer ersten Grabenstruktur und das Bilden wenigstens einer zweiten Grabenstruktur ferner das Bedecken wenigstens einer Seitenwand jeder Grabenstruktur mit einem elektrisch isolierenden Material (beispielsweise einem Oxid) umfassen.
  16. Verfahren nach Anspruch 14 oder 15, wobei das Bilden wenigstens einer ersten Grabenstruktur und das Bilden wenigstens einer zweiten Grabenstruktur ferner das zumindest teilweise Füllen der wenigstens einen ersten Grabenstruktur und der wenigstens einen zweiten Grabenstruktur mit einem elektrisch leitenden Material umfassen.
  17. Verfahren nach einem der Ansprüche 14 bis 16, welches ferner Folgendes aufweist: Bilden einer zusätzlichen elektrischen Komponente (108) im elektrisch isolierten Gebiet, wobei die zusätzliche elektrische Komponente (108) von der im zweiten Gebiet (102b) des Trägers (102) bereitgestellten elektronischen Komponente (104) getrennt wird; wobei optional das Verfahren ferner Folgendes aufweist: Bilden einer Metallisierungsstruktur über dem Träger (102), wobei die Metallisierungsstruktur die im zweiten Gebiet (102b) des Trägers (102) bereitgestellte elektronische Komponente (104) elektrisch mit der im elektrisch isolierten Gebiet bereitgestellten zusätzlichen elektrischen Komponente (108) verbindet.
  18. Verfahren zum Betreiben einer elektronischen Vorrichtung (100), wobei das Verfahren Folgendes aufweist: Adressieren einer in einem ersten Gebiet (102a) eines Trägers (102) angeordneten vertikalen elektronischen Komponente durch eine elektronische Struktur, die innerhalb der vertikalen elektronischen Komponente angeordnet ist, wobei die elektronische Struktur durch eine elektrisch isolierende Struktur (106), die zwischen der elektronischen Struktur und der vertikalen elektronischen Komponente angeordnet ist, elektrisch von der vertikalen elektronischen Komponente getrennt ist, wobei die elektrisch isolierende Struktur (106) eine oder mehrere Hohlkammern aufweist, wobei die Seitenwände der einen oder der mehreren Hohlkammern mit einem Oxid bedeckt sind.
DE102014117974.9A 2013-12-06 2014-12-05 Elektronische Vorrichtung, Verfahren zur Herstellung einer elektronischen Vorrichtung und Verfahren zum Betreiben einer elektronischen Vorrichtung Withdrawn DE102014117974A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/098,591 2013-12-06
US14/098,591 US9560765B2 (en) 2013-12-06 2013-12-06 Electronic device, a method for manufacturing an electronic device, and a method for operating an electronic device

Publications (1)

Publication Number Publication Date
DE102014117974A1 true DE102014117974A1 (de) 2015-06-11

Family

ID=53185470

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014117974.9A Withdrawn DE102014117974A1 (de) 2013-12-06 2014-12-05 Elektronische Vorrichtung, Verfahren zur Herstellung einer elektronischen Vorrichtung und Verfahren zum Betreiben einer elektronischen Vorrichtung

Country Status (3)

Country Link
US (3) US9560765B2 (de)
CN (1) CN104701317A (de)
DE (1) DE102014117974A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020214304A1 (de) 2020-11-13 2022-05-19 Robert Bosch Gesellschaft mit beschränkter Haftung Monolithisch integriertes Leistungshalbleiterbauelement

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115483211A (zh) * 2014-08-19 2022-12-16 维西埃-硅化物公司 电子电路
US10833175B2 (en) * 2015-06-04 2020-11-10 International Business Machines Corporation Formation of dislocation-free SiGe finFET using porous silicon
CN108352379B (zh) * 2015-12-21 2022-05-17 英特尔公司 系统级封装装置以及用于形成系统级封装装置的方法
US9691864B1 (en) * 2016-05-13 2017-06-27 Infineon Technologies Americas Corp. Semiconductor device having a cavity and method for manufacturing thereof
DE102016115334B4 (de) 2016-08-18 2023-11-09 Infineon Technologies Ag SOI-Insel in einem Leistungshalbleiterbauelement und ein Verfahren zu dessen Herstellung
JP6817895B2 (ja) * 2017-05-24 2021-01-20 株式会社東芝 半導体装置
US10586844B2 (en) * 2018-01-23 2020-03-10 Texas Instruments Incorporated Integrated trench capacitor formed in an epitaxial layer
US11404536B2 (en) * 2018-03-30 2022-08-02 Intel Corporation Thin-film transistor structures with gas spacer
US10985051B2 (en) * 2019-07-24 2021-04-20 Nanya Technology Corporation Semiconductor device with air spacer and method for forming the same
US11226506B2 (en) * 2020-03-17 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Heater structure with a gas-filled isolation structure to improve thermal efficiency in a modulator device

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227658A (en) 1991-10-23 1993-07-13 International Business Machines Corporation Buried air dielectric isolation of silicon islands
US5198390A (en) 1992-01-16 1993-03-30 Cornell Research Foundation, Inc. RIE process for fabricating submicron, silicon electromechanical structures
US5365097A (en) * 1992-10-05 1994-11-15 International Business Machines Corporation Vertical epitaxial SOI transistor, memory cell and fabrication methods
US5641694A (en) * 1994-12-22 1997-06-24 International Business Machines Corporation Method of fabricating vertical epitaxial SOI transistor
US5972758A (en) * 1997-12-04 1999-10-26 Intel Corporation Pedestal isolated junction structure and method of manufacture
US6433401B1 (en) 1999-04-06 2002-08-13 Analog Devices Imi, Inc. Microfabricated structures with trench-isolation using bonded-substrates and cavities
JP4074051B2 (ja) * 1999-08-31 2008-04-09 株式会社東芝 半導体基板およびその製造方法
ATE489653T1 (de) * 2000-10-09 2010-12-15 Siemens Ag Positionsfixierung in leiterplatten
JP2003243528A (ja) 2002-02-13 2003-08-29 Toshiba Corp 半導体装置
US7132348B2 (en) * 2002-03-25 2006-11-07 Micron Technology, Inc. Low k interconnect dielectric using surface transformation
ITMI20021099A1 (it) 2002-05-22 2003-11-24 St Microelectronics Srl Struttura d'isolamento a dielettrico per l'integrazione di dispositivi elettronico a semiconduttore e relativo processo di realizzazione
US6936491B2 (en) 2003-06-04 2005-08-30 Robert Bosch Gmbh Method of fabricating microelectromechanical systems and devices having trench isolated contacts
JP4004448B2 (ja) * 2003-09-24 2007-11-07 富士通株式会社 半導体装置およびその製造方法
KR100622955B1 (ko) * 2004-04-06 2006-09-18 삼성전자주식회사 박막 벌크 음향 공진기 및 그 제조방법
US8120135B2 (en) * 2004-05-19 2012-02-21 Infineon Technologies Ag Transistor
JP2006237455A (ja) 2005-02-28 2006-09-07 Toshiba Corp 半導体装置とその製造方法
JP4479006B2 (ja) * 2005-07-28 2010-06-09 セイコーエプソン株式会社 半導体装置の製造方法
JP2007103842A (ja) 2005-10-07 2007-04-19 Toshiba Corp 半導体装置
US7452784B2 (en) * 2006-05-25 2008-11-18 International Business Machines Corporation Formation of improved SOI substrates using bulk semiconductor wafers
EP1881527A1 (de) 2006-07-17 2008-01-23 STMicroelectronics S.r.l. Verfahren zur Herstellung einer Halbleiterscheibe mit SOI-Isolierten Gräben und entsprechende Halbleiterscheibe
US7589995B2 (en) * 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
KR100855628B1 (ko) * 2006-10-02 2008-09-03 삼성전기주식회사 광변조기 검사를 위한 장치 및 방법
KR100894177B1 (ko) * 2006-12-27 2009-04-22 삼성전기주식회사 광 변조기 모듈 패키지
KR101003496B1 (ko) * 2008-09-29 2010-12-30 주식회사 하이닉스반도체 소자분리 구조 및 리세스 게이트를 포함하는 반도체 소자 및 제조 방법
CN104795323B (zh) 2009-12-04 2017-12-29 株式会社半导体能源研究所 半导体装置及其制造方法
US8481400B2 (en) 2010-09-17 2013-07-09 Infineon Technologies Ag Semiconductor manufacturing and semiconductor device with semiconductor structure
US9396997B2 (en) * 2010-12-10 2016-07-19 Infineon Technologies Ag Method for producing a semiconductor component with insulated semiconductor mesas
CN102097441B (zh) * 2010-12-17 2013-01-02 电子科技大学 用于等离子显示屏驱动芯片的soi器件
US8648414B2 (en) * 2011-07-01 2014-02-11 Micron Technology, Inc. Semiconductor structures including bodies of semiconductor material, devices including such structures and related methods
US8497148B2 (en) 2011-07-22 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods of forming same
US8975715B2 (en) * 2011-09-14 2015-03-10 Infineon Technologies Ag Photodetector and method for manufacturing the same
DE102011085863A1 (de) 2011-11-07 2013-05-08 Robert Bosch Gmbh Träger für eine elektrische Schaltung mit einem integrierten Energiespeicher
US9054671B2 (en) * 2011-11-09 2015-06-09 International Business Machines Corporation Tunable filter structures and design structures
US8994127B2 (en) * 2011-11-24 2015-03-31 Infineon Technologies Ag Method of fabricating isolating semiconductor structures using a layout of trenches and openings
KR101986126B1 (ko) * 2012-07-18 2019-06-05 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US8772126B2 (en) * 2012-08-10 2014-07-08 Infineon Technologies Ag Method of manufacturing a semiconductor device including grinding from a back surface and semiconductor device
CN103022006B (zh) * 2013-01-21 2015-03-18 贵州大学 一种基于外延技术的三维集成功率半导体及其制作方法
US8987827B2 (en) * 2013-05-31 2015-03-24 Stmicroelectronics, Inc. Prevention of faceting in epitaxial source drain transistors
US9263357B2 (en) * 2013-12-06 2016-02-16 Infineon Technologies Dresden Gmbh Carrier with hollow chamber and support structure therein

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020214304A1 (de) 2020-11-13 2022-05-19 Robert Bosch Gesellschaft mit beschränkter Haftung Monolithisch integriertes Leistungshalbleiterbauelement

Also Published As

Publication number Publication date
US20150163915A1 (en) 2015-06-11
US9560765B2 (en) 2017-01-31
US9929181B2 (en) 2018-03-27
US20180175069A1 (en) 2018-06-21
CN104701317A (zh) 2015-06-10
US20170092659A1 (en) 2017-03-30
US10170497B2 (en) 2019-01-01

Similar Documents

Publication Publication Date Title
DE102014117974A1 (de) Elektronische Vorrichtung, Verfahren zur Herstellung einer elektronischen Vorrichtung und Verfahren zum Betreiben einer elektronischen Vorrichtung
DE102014204114B4 (de) Transistor mit einer Gateelektrode, die sich rund um ein oder mehrere Kanalgebiete erstreckt, und Verfahren zu seiner Herstellung
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102012216969B4 (de) Halbleiterbauelement mit einem Halbleitervia und Verfahren zum Herstellen eines Halbleiterbauelements
DE102014117966B4 (de) Verfahren zur Verarbeitung eines Trägers
DE102014117969B4 (de) Träger und Verfahren zur Verarbeitung eines Trägers
EP0993049A1 (de) Vertikaler Feldeffekttransistor mit ringförmigem Graben-Gate und Verfahren zu dessen Herstellung
DE102012100234B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112013001687T5 (de) Dram mit Nanodraht-Zugriffs-Transistor
DE3242736A1 (de) Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren
DE102016124207A1 (de) Vergrabene isolierungsgebiete und verfahren zu deren bildung
DE102014108790B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE102014119603A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
DE112017007907T5 (de) Halbleiterbauelement
DE102019117277A1 (de) Verfahren um Ausbilden dünner Soi-Substrate
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102014114235B3 (de) Verfahren zum Bilden eines Transistors, Verfahren zum Strukturieren eines Substrates und Transistor
DE102017120535B4 (de) Halbleitervorrichtung und Halbleitersubstrat, das eine poröse Schicht enthält, und Herstellungsverfahren
DE19507146A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102014110450A1 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102016104968B3 (de) Verfahren zum herstellen von halbleitervorrichtungen mit transistorzellen, halbleitervorrichtung und mikroelektromechanische vorrichtung
DE102017107327B4 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102011054372B4 (de) Verfahren zur Herstellung einer Halbleitertransistorstruktur
DE102013112862B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102016109555A1 (de) Leistungshalbleiterbauelement und verfahren zur herstellung eines leistungshalbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R120 Application withdrawn or ip right abandoned