JP6457581B2 - コンタクト・パッド構造およびそれを作製するための方法 - Google Patents

コンタクト・パッド構造およびそれを作製するための方法 Download PDF

Info

Publication number
JP6457581B2
JP6457581B2 JP2017078830A JP2017078830A JP6457581B2 JP 6457581 B2 JP6457581 B2 JP 6457581B2 JP 2017078830 A JP2017078830 A JP 2017078830A JP 2017078830 A JP2017078830 A JP 2017078830A JP 6457581 B2 JP6457581 B2 JP 6457581B2
Authority
JP
Japan
Prior art keywords
region
contact pad
conductive layers
pad structure
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017078830A
Other languages
English (en)
Other versions
JP2017191937A (ja
Inventor
▲ユイ▼維 江
▲ユイ▼維 江
騰豪 葉
騰豪 葉
家榮 邱
家榮 邱
志曜 林
志曜 林
Original Assignee
旺宏電子股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/099,316 external-priority patent/US9508645B1/en
Application filed by 旺宏電子股▲ふん▼有限公司 filed Critical 旺宏電子股▲ふん▼有限公司
Publication of JP2017191937A publication Critical patent/JP2017191937A/ja
Application granted granted Critical
Publication of JP6457581B2 publication Critical patent/JP6457581B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3305—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3305—Shape
    • H01L2224/33051—Layer connectors having different shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Geometry (AREA)

Description

本発明は、集積回路に適用可能な構造およびその作製に関し、詳細には、複数レベルの導体を電気接続するためのコンタクト・パッド構造、およびそのコンタクト・パッド構造を作製するための方法に関する。
３Ｄメモリなどの３次元（３Ｄ）デバイス・アレイでは、デバイスのそれぞれのレベルの導電線が電気接続を必要とし、したがって、それぞれのレベルの導電層が、後の電気接続用にコンタクト・エリア内で露出されなければならない。結果として、階段状コンタクト・パッド構造が形成される。
Ｎレベルのデバイスに対して階段状コンタクト・パッド構造を形成するには、従来、コンタクト・エリア内のＮ−１個の領域から異なるレベル数の導電層の除去をするように、Ｎ−１枚のフォトマスクを使用して、Ｎ−１回のリソグラフィおよびエッチング・プロセスを実施している。しかし、そのような方法は、かなりの手間がかかり、狭ピッチのため正確なプロセス制御を必要とし、したがって、製造コストおよびプロセスの難しさが増す。
したがって、本発明は、Ｎレベルのデバイスに対してＮ−１よりずっと少ない回数のリソグラフィおよびエッチング・プロセスで形成することのできるコンタクト・パッド構造を提供する。
本発明は、本発明のコンタクト・パッド構造を作製するための方法も提供する。
本発明のコンタクト・パッド構造は、交互に積み重ねられたＮ層の絶縁層（Ｎ≧６）とＮ層の導電層とを備え、それぞれの導電層を露出させるＮ個の領域を有する。領域は、Ｐ×Ｑアレイ（Ｐ≧３，Ｑ≧２）の形で配列されている。導電層が下から上に第１から第Ｎまで番号付けされるとともに領域（ｉ，ｊ）内で露出される導電層が第Ｌｎｉ，ｊの導電層と表されるとき、
第ｉのロウ(横列)におけるＱ個の領域内で、Ｌｎｉ，ｊがｊ値の増加に伴って減少して、Ｌｎｉ，１＞Ｌｎｉ，２＞…＞Ｌｎｉ，Ｑという関係を満足させており、
第ｉのロウ(横列)のＱ個の領域と第（ｉ＋１）のロウ(横列)のＱ個の領域との間のＬｎの差が固定になっていて、Ｌｎｉ，１−Ｌｎｉ＋１，１＝Ｌｎｉ，２−Ｌｎｉ＋１，２＝…＝Ｌｎｉ，Ｑ−Ｌｎｉ＋１，Ｑという関係を満足させており、
第ｊのカラム(縦列)のＰ個の領域内で、Ｌｎｉ，ｊが２つの端から中央に向かって減少して、Ｌｎ１，ｊ，ＬｎＰ，ｊ＞Ｌｎ２，ｊ，ＬｎＰ−１，ｊ＞…という関係を満足させており、
第ｊのカラム(縦列)のＰ個の領域と第（ｊ＋１）のカラム(縦列)のＰ個の領域との間のＬｎの差が固定になっていて、Ｌｎ１，ｊ−Ｌｎ１，ｊ＋１＝Ｌｎ２，ｊ−Ｌｎ２，ｊ＋１＝…＝ＬｎＰ，ｊ−ＬｎＰ，ｊ＋１という関係を満足させている。
コンタクト・パッド構造の第１の実施形態では、領域（ｉ，ｊ）内に第Ｌｎｉ，ｊの導電層より高い絶縁層または導電層が実質的に存在しない。
コンタクト・パッド構造の第２の実施形態では、第Ｎの導電層を露出させる領域以外の領域（ｉ，ｊ）において、第Ｌｎｉ，ｊの導電層が、絶縁層および導電層のうちのそれより上位の層内に形成されたコンタクト・ホール内で露出される。
本発明のコンタクト・パッド構造は、３Ｄメモリ内に配設されてよい。
コンタクト・パッド構造の別の実施形態では、
第ｊのカラム(縦列)のＰ個の領域と第（ｊ＋１）のカラム(縦列)のＰ個の領域との間のＬｎの差が固定になっていて、Ｌｎ１，ｊ−Ｌｎ１，ｊ＋１＝Ｌｎ２，ｊ−Ｌｎ２，ｊ＋１＝…＝ＬｎＰ，ｊ−ＬｎＰ，ｊ＋１＝Ｐという関係を満足させており、
第ｊのカラムのＰ個の領域内で、｜Ｌｎｉ，ｊ−Ｌｎｉ＋１，ｊ｜≦２であり、Ｐ個の領域が、凹形状または凸形状を有する非対称構造を形成する。
上記の、結果として得られる非対称構造が凹形状を有するケースの実施形態のコンタクト・パッド構造を作製するための方法は、
領域（ｆ，ｊ）から（ｆ−１＋ｎ，ｊ）（ｊ＝１からＱ）が対象となる領域である間、１層の導電層の除去をすることであって、ただしｆは、１または２であり、ｎは、Ｐが偶数のときＰ／２であり、またはＰが奇数のとき（Ｐ−１）／２であること、
領域（ｆ＋ｂ，ｊ）から（ｆ−１＋ｎ＋ｂ，ｊ）（ｊ＝１からＱ）が対象となる領域である間、２層の導電層のｄステップの除去をすることであって、ただしｄは、（Ｐ−１）／２の整数部分であり、ｂは、ｄステップの各々における１からｄの整数のうちの異なる整数であること、および
領域（ｉ，１＋ｃ）から（ｉ，Ｑ）（ｉ＝１からＰ）が対象となる領域である間、Ｐ層の導電層のＱ−１ステップの除去をすることであって、ただしｃは、１からＱ−１の整数のうちの異なる整数であること
を含み、
対象となる領域が、露光およびエッチングされる。
上記の、結果として得られる非対称構造が凸形状を有するケースの実施形態のコンタクト・パッド構造を作製するための方法は、
Ｐが偶数のとき、領域（ｆ，ｊ）から（ｆ−１＋ｎ，ｊ）（ｊ＝１からＱ）が対象となる領域であり、ただしｆは、１もしくは２であり、ｎ＝Ｐ／２である間、またはＰが奇数のとき、領域（１，ｊ）から（ｎ，ｊ）（ｊ＝１からＱ）が対象となる領域であり、ただしｎ＝（Ｐ＋１）／２である間、１層の導電層の除去をすること、
Ｐが偶数のとき、領域（ｆ＋ｂ，ｊ）から（ｆ−１＋ｎ＋ｂ，ｊ）（ｊ＝１からＱ）（ｎ＝Ｐ／２）が対象となる領域である間、またはＰが奇数のとき、領域（１＋ｂ，ｊ）から（ｎ＋ｂ，ｊ）（ｊ＝１からＱ）（ｎ＝（Ｐ＋１）／２）が対象となる領域である間、２層の導電層のｄステップの除去をすることであって、ただしｄは、（Ｐ−１）／２の整数部分であり、ｂは、ｄステップの各々における１からｄの整数のうちの異なる整数であること、および
領域（ｉ，１＋ｃ）から（ｉ，Ｑ）（ｉ＝１からＰ）が対象となる領域である間、Ｐ層の導電層のＱ−１ステップの除去をすることであって、ただしｃは、１からＱ−１の整数のうちの異なる整数であること
を含み、
対象となる領域がマスクされる。
本発明のコンタクト・パッド構造は、Ｎレベルのデバイスに対してＮ−１よりずっと少ない回数のリソグラフィおよびエッチング・プロセスで形成することができるので、形成プロセスを大幅に簡略化することができ、プロセス制御がより容易である。
さらに、前述の非対称構造が凹形状を有するとき、特にＡＤＴ境界内でのトポロジの高さの差はわずかであり、各階段状部分のエリアを同じようにうまく分割することができる。非対称構造が、凸形状を有するとともに隣接する表面より低い表面上に配設されるとき、凸構造が幅広のトレンチを分割して、後続のＣＭＰプロセスによるディッシング問題を回避することができる。
本発明の前述の、また他の目的、特徴、および利点を理解できるようにするために、図を伴う好ましい実施形態について、下で詳細に記載する。
本発明の第１の実施形態による一例のコンタクト・パッド構造の斜視図である。
図１Ａに示されたコンタクト・パッド構造の上面図であって、各領域内で露出される導電層の番号Ｌｎｉ，ｊ、および各領域内で除去される必要のある導電層の数Ｔｎｉ，ｊが示されている図である。
図１Ｂに示されたＴｎｉ，ｊ分布を達成することの可能な、フォトマスク・パターンとエッチングされる導電層の数との例示的組合せを示す図である。
本発明の第１の実施形態による別の例のコンタクト・パッド構造の斜視図である。
図３Ａに示されたコンタクト・パッド構造の上面図であって、各領域内で露出される導電層の番号Ｌｎｉ，ｊ、および各領域内で除去される必要のある導電層の数Ｔｎｉ，ｊが示されている図である。
図３Ｂに示されたＴｎｉ，ｊ分布を達成することの可能な、フォトマスク・パターンとエッチングされる導電層の数との例示的組合せを示す図である。
本発明の第２の実施形態による一例のコンタクト・パッド構造の上面図であって、各領域内で除去される必要のある導電層の数Ｔｎｉ，ｊが示されている図である。
図５Ａのコンタクト・パッド構造のＢ−Ｂ’断面図である。
本発明の一実施形態によるコンタクト・パッド構造を含む３Ｄメモリ構造の一例の斜視図である。
同一カラム内のコンタクト領域の、非対称構造の凸形状の２つの例を示す図であって、凸形状を有する非対称構造が、隣接する表面より低い表面上（図７Ａ）に配設されている、図である。 同一カラム内のコンタクト領域の、非対称構造の凸形状の２つの例を示す図であって、凸形状を有する非対称構造が、隣接する表面と同一平面上にある表面上（図７Ｂ）に配設されている図である。
｜Ｌｎｉ，ｊ−Ｌｎｉ＋１，ｊ｜≦２という要件を満たす、コンタクト領域の凹形状の一例を示す図であって、各数が、対応するコンタクト領域内で除去されている導電層の数Ｔｎｉ，ｊである、図である。
｜Ｌｎｉ，ｊ−Ｌｎｉ＋１，ｊ｜≦２という要件を満たす、コンタクト領域の凸形状の一例を示す図であって、各数が、対応するコンタクト領域内で除去されている導電層の数Ｔｎｉ，ｊである、図である。
Ｐ＝５であり、凹形状が形成される一実施形態による、コンタクト・パッド構造を作製するための方法を示す図である。 Ｐ＝５であり、凹形状が形成される一実施形態による、コンタクト・パッド構造を作製するための方法を示す図である。
Ｐ＝６であり、凹形状が形成される一実施形態による、コンタクト・パッド構造を作製するための方法を示す図である。
Ｐ＝８であり、凹形状が形成される一実施形態による、コンタクト・パッド構造を作製するための方法のロウ画定ステップを示す図である。
Ｐ＝１０であり、凹形状が形成される一実施形態による、コンタクト・パッド構造を作製するための方法のロウ画定ステップを示す図である。
Ｐ＝５であり、凸形状が形成される一実施形態による、コンタクト・パッド構造を作製するための方法を示す図である。 Ｐ＝５であり、凸形状が形成される一実施形態による、コンタクト・パッド構造を作製するための方法を示す図である。
Ｐ＝６であり、凸形状が形成される一実施形態による、コンタクト・パッド構造を作製するための方法を示す図である。
凹形状が形成され、Ｐが５または６であるさまざまな実施形態における、各領域内で除去される必要のある導電層の数Ｔｎｉ，ｊを示す図である。
凸形状が形成され、Ｐが５または６であるさまざまな実施形態における、各領域内で除去される必要のある導電層の数Ｔｎｉ，ｊを示す図である。
本発明について、単なる例示的なものにすぎないが本発明の範囲を限定するものではない以下の実施形態を用いて、さらに説明する。
図１Ａは、本発明の第１の実施形態による一例のコンタクト・パッド構造の斜視図を示す。図１Ｂは、図１Ａに示されたコンタクト・パッド構造の上面図を示し、図中には、各領域内で露出される導電層の番号Ｌｎｉ，ｊ、および各領域内で除去される必要のある導電層の数Ｔｎｉ，ｊが示されている。本発明の第１の実施形態では、領域（ｉ，ｊ）内に第Ｌｎｉ，ｊの導電層より高い絶縁層または導電層が実質的に存在しない。
図１Ａおよび図１Ｂを参照すると、この例のコンタクト・パッド構造１００では、１２層の絶縁層１０２と１２層の導電層１０４が交互に積み重ねられ、それぞれの導電層１０４を露出させる１２個の領域が、４×３アレイの形で配列されている。これは、Ｎ＝１２、Ｐ＝４、およびＱ＝３のケースに対応する。カラム方向およびロウ方向がそれぞれ、図中ではｉ方向およびｊ方向と表されているが、ｉ方向およびｊ方向はそれぞれ、必ずしもウェーハのｘ方向およびｙ方向、またはｙ方向およびｘ方向であるとは限らない。導電層１０４は、下から上に第１から第１２（＝第Ｎ）までのように番号付けされている。各領域（ｉ，ｊ）（ｉ＝１〜４，ｊ＝１〜３）内で露出される導電層の番号Ｌｎｉ，ｊが、図１Ｂの左半分に示されており、例えば、領域（３，２）の場合、Ｌｎ３，２＝６である。第ｉのロウにおける３（＝Ｑ）個の領域内で、Ｌｎｉ，ｊがｊ値の増加に伴って減少して、Ｌｎｉ，１＞Ｌｎｉ，２＞Ｌｎｉ，３という関係を満足させている。第ｉのロウの３（＝Ｑ）個の領域と第（ｉ＋１）のロウの３（＝Ｑ）個の領域との間のＬｎの差は固定になっていて、Ｌｎｉ，１−Ｌｎｉ＋１，１＝Ｌｎｉ，２−Ｌｎｉ＋１，２＝Ｌｎｉ，３−Ｌｎｉ＋１，３という関係を満足させている。第ｊのカラムにおける４（＝Ｐ）個の領域内で、Ｌｎｉ，ｊが２つの端から中央に向かって減少して、Ｌｎ１，ｊ，Ｌｎ４，ｊ＞Ｌｎ２，ｊ，Ｌｎ３，ｊという関係を満足させている。加えて、第ｊのカラムの４（＝Ｐ）個の領域と第（ｊ＋１）のカラムの４（＝Ｐ）個の領域との間のＬｎの差は固定になっていて、Ｌｎ１，ｊ−Ｌｎ１，ｊ＋１＝Ｌｎ２，Ｊ−Ｌｎ２，ｊ＋１＝Ｌｎ３，ｊ−Ｌｎ３，ｊ＋１＝Ｌｎ４，Ｊ−Ｌｎ４，ｊ＋１という関係を満足させている。
Ｌｎｉ，ｊ分布、および領域（ｉ，ｊ）内に第Ｌｎｉ，ｊの導電層より高い絶縁層または導電層が実質的に存在しない構造を達成するために、各領域（ｉ，ｊ）内で特定数Ｔｎｉ，ｊ（＝Ｎ−Ｌｎｉ，ｊ＝１２−Ｌｎｉ，ｊ）の導電層が実質的に完全に除去される必要があり、このＴｎｉ，ｊ分布が、図１Ｂの右半分に示されている。例えば、領域（２，３）内では、第１の導電層を露出させるために１１層の導電層が除去されなければならず、したがってＴｎ２，３＝１１である。Ｔｎｉ，ｊ分布は、Ｎ−１（１１）枚よりずっと少ないフォトマスクを使用して、同一数（Ｍ）回のリソグラフィおよびエッチング・プロセスを、フォトマスク・パターンとエッチングされる導電層の数との特定の組合せで実施することによって、達成することができる。そのような組合せの一例が、図２に示されている。
図２を参照すると、この例では４枚のフォトマスクを使用し（Ｍ＝４のケース）、これらのフォトマスクはそれぞれ、対応するエリア内にフォトマスク・パターン２１、２２、２３、および２４を有し、その使用順序は任意に選択することができる。
フォトマスク・パターン２１は、１層または複数層の導電層の除去をすべきパッド領域に対応する、除去領域２１２、および導電層の除去をすべきではないパッド領域に対応する、非除去領域２１４を含み、除去領域２１２および非除去領域２１４は、図中に示されるように分布している。フォトマスク・パターン２１を使用するリソグラフィおよびエッチング・プロセスにおいて、エッチングすべき導電層の数Ｅｎｋ＝１が、「１」であり、除去領域２１２に対応するパッド領域（ｉ，ｊ）内のエッチングすべき導電層の数Ａｎｉ，ｊ，ｋ＝１が、Ｅｎｋ＝１（１）であり、非除去領域２１４に対応するパッド領域（ｉ，ｊ）についてのＡｎｉ，ｊ，ｋ＝１値が、０である。
フォトマスク・パターン２２は、１層または複数層の導電層の除去をすべきパッド領域に対応する、除去領域２２２、および導電層の除去をすべきではないパッド領域に対応する、非除去領域２２４を含み、除去領域２２２および非除去領域２２４は、図中に示されるように分布している。フォトマスク・パターン２２を使用するリソグラフィおよびエッチング・プロセスにおいて、エッチングすべき導電層の数Ｅｎｋ＝２が、「２」であり、除去領域２２２に対応するパッド領域（ｉ，ｊ）内のエッチングすべき導電層の数Ａｎｉ，ｊ，ｋ＝２が、Ｅｎｋ＝２（２）であり、非除去領域２２４に対応するパッド領域（ｉ，ｊ）についてのＡｎｉ，ｊ，ｋ＝２値が、０である。
フォトマスク・パターン２３は、１層または複数層の導電層の除去をすべきパッド領域に対応する、除去領域２３２、および導電層の除去をすべきではないパッド領域に対応する、非除去領域２３４を含み、除去領域２３２および非除去領域２３４は、図中に示されるように分布している。フォトマスク・パターン２３を使用するリソグラフィおよびエッチング・プロセスにおいて、エッチングすべき導電層の数Ｅｎｋ＝３が、「４」であり、除去領域２３２に対応するパッド領域（ｉ，ｊ）内のエッチングすべき導電層の数Ａｎｉ，ｊ，ｋ＝３が、Ｅｎｋ＝３（４）であり、非除去領域２３４に対応するパッド領域（ｉ，ｊ）についてのＡｎｉ，ｊ，ｋ＝３値が、０である。
フォトマスク・パターン２４は、１層または複数層の導電層の除去をすべきパッド領域に対応する、除去領域２４２、および導電層の除去をすべきではないパッド領域に対応する、非除去領域２４４を含み、除去領域２４２および非除去領域２４４は、図中に示されるように分布している。フォトマスク・パターン２４を使用するリソグラフィおよびエッチング・プロセスにおいて、エッチングすべき導電層の数Ｅｎｋ＝４が、「４」であり、除去領域２４２に対応するパッド領域（ｉ，ｊ）内のエッチングすべき導電層の数Ａｎｉ，ｊ，ｋ＝４が、Ｅｎｋ＝４（４）であり、非除去領域２４４に対応するパッド領域（ｉ，ｊ）についての数Ａｎｉ，ｊ，ｋ＝４値が、０である。
４（＝Ｍ）回のリソグラフィおよびエッチング・プロセスの、エッチングすべき導電層の数の和は、Ｎ−１（１１）であり、すなわち、Ｅｎｋ＝１、Ｅｎｋ＝２、Ｅｎｋ＝３、およびＥｎｋ＝Ｍ＝４の和が、Ｎ−１（１１）である。Ｍ回のリソグラフィおよびエッチング・プロセス後の、各領域（ｉ，ｊ）内の除去された導電層の累積数は、領域（ｉ，ｊ）内で除去される必要のある導電層の上記の数Ｔｎｉ，ｊに等しく、すなわち、Ａｎｉ，ｊ，ｋ＝１、Ａｎｉ，ｊ，ｋ＝２、Ａｎｉ，ｊ，ｋ＝３、およびＡｎｉ，ｊ，ｋ＝Ｍ＝４の和が、Ｔｎｉ，ｊである。例えば、パッド領域（２，２）は、フォトマスク・パターン２１内では除去領域２１２に、フォトマスク・パターン２２内では除去領域２２２に、フォトマスク・パターン２３内では除去領域２３２に、フォトマスク・パターン２４内では非除去領域２４４に対応し、すなわち、Ａｎ２，２，ｋ＝１＝Ｅｎｋ＝１＝１であり、Ａｎ２，２，ｋ＝２＝Ｅｎｋ＝２＝２であり、Ａｎ２，２，ｋ＝３＝Ｅｎｋ＝３＝４であり、Ａｎ２，２，ｋ＝Ｍ＝４＝０であり、その和が、Ｔｎ２，２＝７（図１Ｂ）である。
加えて、導電層１０４は、金属材料、Ｎドープ・ポリシリコン、Ｐドープ・ポリシリコン、またはそれらの組合せを含んでよく、絶縁層１０２は、酸化シリコン、窒化シリコン、酸窒化シリコン、またはそれらの組合せを含んでよい。
それぞれの導電層１０４が露出されているコンタクト・パッド構造１００が形成された後、コンタクト・パッド構造１００上に上部絶縁層（図示せず）を形成し、次いで、コンタクト・パッド構造１００内のそれぞれの導電層１０４を電気的に接続するように、異なる深さを有する複数のコンタクト・プラグ（図示せず）をコンタクト・パッド構造１００内に形成することが可能である。
図３Ａは、本発明の第１の実施形態による別の例のコンタクト・パッド構造の斜視図を示す。図３Ｂは、図３Ａに示されたコンタクト・パッド構造の上面図を示し、図中には、各領域内で露出される導電層の番号Ｌｎｉ，ｊ、および各領域内で除去される必要のある導電層の数Ｔｎｉ，ｊが示されている。
図３Ａおよび図３Ｂを参照すると、この例のコンタクト・パッド構造３００も、１２層の導電層を含むが、それぞれの導電層１０４を露出させる１２個の領域は、６×２アレイの形で配列されている。これは、Ｎ＝１２、Ｐ＝６、およびＱ＝２のケースに対応する。ｉ方向およびｊ方向は、上記のように定義される。
各領域（ｉ，ｊ）（ｉ＝１〜６，ｊ＝１〜２）内で露出される導電層の番号Ｌｎｉ，ｊが、図３Ｂの左部内に示されている。第ｉのロウにおける２（＝Ｑ）個の領域内で、Ｌｎｉ，ｊがｊ値の増加に伴って減少して、Ｌｎｉ，１＞Ｌｎｉ，２という関係を満足させている。第ｉのロウの２（＝Ｑ）個の領域と第（ｉ＋１）のロウの２（＝Ｑ）個の領域との間のＬｎの差は固定になっていて、Ｌｎｉ，１−Ｌｎｉ＋１，１＝Ｌｎｉ，２−Ｌｎｉ＋１，２という関係を満足させている。第ｊのカラムにおける６（＝Ｐ）個の領域内で、Ｌｎｉ，ｊが２つの端から中央に向かって減少して、Ｌｎ１，ｊ，Ｌｎ６，ｊ＞Ｌｎ２，ｊ，Ｌｎ５，ｊ＞Ｌｎ３，ｊ，Ｌｎ４，ｊという関係を満足させている。加えて、第１のカラムの６（＝Ｐ）個の領域と第２のカラムの６（＝Ｐ）個の領域との間のＬｎの差は固定になっていて、Ｌｎ１，１−Ｌｎ１，２＝Ｌｎ２，１−Ｌｎ２，２＝Ｌｎ３，１−Ｌｎ３，２＝Ｌｎ４，１−Ｌｎ４，２＝Ｌｎ５，１−Ｌｎ５，２＝Ｌｎ６，１−Ｌｎ６，２という関係を満足させている。
Ｌｎｉ，ｊ分布、および領域（ｉ，ｊ）内に第Ｌｎｉ，ｊの導電層より高い絶縁層または導電層が実質的に存在しない構造を達成するために各領域（ｉ，ｊ）内で実質的に完全に除去される必要のある導電層の数Ｔｎｉ，ｊ（＝Ｎ−Ｌｎｉ，ｊ＝１２−Ｌｎｉ，ｊ）が、図３Ｂの右部内に示されている。Ｔｎｉ，ｊ分布は、Ｎ−１（１１）枚よりずっと少ないフォトマスクを使用して、同一数（Ｍ）回のリソグラフィおよびエッチング・プロセスを、フォトマスク・パターンとエッチングされる導電層との特定の組合せで実施することによって、達成することができる。そのような組合せの一例が、図４に示されている。
図４に示されるように、この例では４枚のフォトマスクを使用し（Ｍ＝４のケース）、これらのフォトマスクはそれぞれ、対応するエリア内にフォトマスク・パターン３１、３２、３３、および３４を有し、その使用順序は任意に選択することができる。
フォトマスク・パターン３１は、１層または複数層の導電層の除去をすべきパッド領域に対応する、除去領域３１２、および導電層の除去をすべきではないパッド領域に対応する、非除去領域３１４を含み、除去領域３１２および非除去領域３１４は、図中に示されるように分布している。フォトマスク・パターン３１を使用するリソグラフィおよびエッチング・プロセスにおいて、エッチングすべき導電層の数Ｅｎｋ＝１が、「１」であり、除去領域３１２に対応するパッド領域（ｉ，ｊ）内のエッチングすべき導電層の数Ａｎｉ，ｊ，ｋ＝１が、Ｅｎｋ＝１（１）であり、非除去領域３１４に対応するパッド領域（ｉ，ｊ）についてのＡｎｉ，ｊ，ｋ＝１値が、０である。
フォトマスク・パターン３２は、１層または複数層の導電層の除去をすべきパッド領域に対応する、除去領域３２２、および導電層の除去をすべきではないパッド領域に対応する、非除去領域３２４を含み、除去領域３２２および非除去領域３２４は、図中に示されるように分布している。フォトマスク・パターン３２を使用するリソグラフィおよびエッチング・プロセスにおいて、エッチングすべき導電層の数Ｅｎｋ＝２が、「２」であり、除去領域３２２に対応するパッド領域（ｉ，ｊ）内のエッチングすべき導電層の数Ａｎｉ，ｊ，ｋ＝２が、Ｅｎｋ＝２（２）であり、非除去領域３２４に対応するパッド領域（ｉ，ｊ）についてのＡｎｉ，ｊ，ｋ＝２値が、０である。
フォトマスク・パターン３３は、１層または複数層の導電層の除去をすべきパッド領域に対応する、除去領域３３２、および導電層の除去をすべきではないパッド領域に対応する、非除去領域３３４を含み、除去領域３３２および非除去領域３３４は、図中に示されるように分布している。フォトマスク・パターン３３を使用するリソグラフィおよびエッチング・プロセスにおいて、エッチングすべき導電層の数Ｅｎｋ＝３が、「４」であり、除去領域３３２に対応するパッド領域（ｉ，ｊ）内のエッチングすべき導電層の数Ａｎｉ，ｊ，ｋ＝３が、Ｅｎｋ＝３（４）であり、非除去領域３３４に対応するパッド領域（ｉ，ｊ）についてのＡｎｉ，ｊ，ｋ＝３値が、０である。
フォトマスク・パターン３４は、１層または複数層の導電層の除去をすべきパッド領域に対応する、除去領域３４２、および導電層の除去をすべきではないパッド領域に対応する、非除去領域３４４を含み、除去領域３４２および非除去領域３４４は、図中に示されるように分布している。フォトマスク・パターン３４を使用するリソグラフィおよびエッチング・プロセスにおいて、エッチングすべき導電層の数Ｅｎｋ＝４が、「４」であり、除去領域３４２に対応するパッド領域（ｉ，ｊ）内のエッチングすべき導電層の数Ａｎｉ，ｊ，ｋ＝４が、Ｅｎｋ＝４（４）であり、非除去領域３４４に対応するパッド領域（ｉ，ｊ）についてのＡｎｉ，ｊ，ｋ＝４値が、０である。
４（＝Ｍ）回のリソグラフィおよびエッチング・プロセスの、エッチングすべき導電層の数の和は、Ｎ−１（１１）であり、すなわち、Ｅｎｋ＝１、Ｅｎｋ＝２、Ｅｎｋ＝３、およびＥｎｋ＝Ｍ＝４の和が、Ｎ−１（１１）である。Ｍ回のリソグラフィおよびエッチング・プロセス後の、各領域（ｉ，ｊ）内の除去された導電層の累積数は、領域（ｉ，ｊ）内で除去される必要のある導電層の上記の数Ｔｎｉ，ｊに等しく、すなわち、Ａｎｉ，ｊ，ｋ＝１、Ａｎｉ，ｊ，ｋ＝２、Ａｎｉ，ｊ，ｋ＝３、およびＡｎｉ，ｊ，ｋ＝Ｍ＝４の和が、Ｔｎｉ，ｊである。例えば、パッド領域（２，２）は、フォトマスク・パターン３１内では除去領域３１２に、フォトマスク・パターン３２内では非除去領域３２４に、フォトマスク・パターン３３内では除去領域３３２に、フォトマスク・パターン３４内では非除去領域３４４に対応し、すなわち、Ａｎ２，２，ｋ＝１＝Ｅｎｋ＝１＝１であり、Ａｎ２，２，ｋ＝２＝０であり、Ａｎ２，２，ｋ＝３＝Ｅｎｋ＝３＝４であり、Ａｎ２，２，ｋ＝Ｍ＝４＝０であり、その和が、Ｔｎ２，２＝５である。
図５Ａは、本発明の第２の実施形態による一例のコンタクト・パッド構造の上面図を示し、図中には、各領域内で除去される必要のある導電層の数Ｔｎｉ，ｊが示されている。図５Ｂは、図５Ａに示されたコンタクト・パッド構造のＢ−Ｂ’断面図を示す。
図５Ａおよび５Ｂを参照すると、コンタクト・パッド構造５００のＴｎｉ，ｊ分布は、図１Ｂに示されたものと同一であり、その形成のためのフォトマスク・パターン分布とエッチングされる導電層の数との組合せは、図２に示されたものと同一であってよい。しかし、一番上の第Ｎの導電層を露出させる領域以外の任意の領域（ｉ，ｊ）において、第Ｌｎｉ，ｊの導電層より上の各絶縁層１０２および各導電層１０４が、Ｍ回のリソグラフィおよびエッチング・プロセスにおいて部分的にしか除去されず、その結果、第Ｌｎｉ，ｊの導電層より上の層１０２および１０４内にコンタクト・ホール１０６が形成され、第Ｌｎｉ，ｊの導電層がコンタクト・ホール１０６内で露出される。
領域（ｉ，ｊ）に開いたコンタクト・ホール１０６内に後に形成される第Ｌｎｉ，ｊの導電層のコンタクト・プラグを、第Ｌｎｉ，ｊの導電層より上の導電層１０４から絶縁することができるように、Ｍ回のリソグラフィおよびエッチング・プロセス後、各コンタクト・ホール１０６の側壁上にスペーサ１０８が形成されてよい。スペーサ１０８は、酸化シリコン、窒化シリコン、酸窒化シリコン、またはそれらの組合せを含んでよい。
上記の実施形態の上記のコンタクト・パッド構造１００、３００、または５００は、３Ｄメモリ内に配設されてよい。
加えて、本発明のコンタクト・パッド構造は、３Ｄメモリ内のワード線パッドに隣接して配設することができる。図６は、本発明の一実施形態のそのような３Ｄメモリ構造の一例の斜視図を示す。
コンタクト・パッド構造の別の実施形態では、第ｊのカラムのＰ個の領域と第（ｊ＋１）のカラムのＰ個の領域との間のＬｎの差が固定になっていて、Ｌｎ１，ｊ−Ｌｎ１，ｊ＋１＝Ｌｎ２，ｊ−Ｌｎ２，ｊ＋１＝…＝ＬｎＰ，ｊ−ＬｎＰ，ｊ＋１＝Ｐという関係を満足させており、第ｊのカラムのＰ個の領域内で、｜Ｌｎｉ，ｊ−Ｌｎｉ＋１，ｊ｜≦２であり、Ｐ個の領域が、凹形状または凸形状を有する非対称構造を形成する。
同一カラム内のコンタクト領域の、非対称構造の凹形状の一例が、図６に示されている。
凸形状のケースに関しては、凸形状を有する非対称構造が、図７Ａに示されるように、隣接する表面より低い表面上に配設されてもよく、あるいは図７Ｂに示されるように、隣接する表面と同一平面上にある表面上に配設されてもよい。隣接する表面は、３Ｄメモリのワード線パッドの上面であってよい。非対称構造が、凸形状を有するとともに隣接する表面より低い表面上に配設されるとき、凸構造が幅広のトレンチを分割して、後続のＣＭＰプロセスによるディッシング問題を回避することができる。非対称構造が、凸形状を有するとともに隣接する表面と同一平面上にある表面上に配設されるとき、トポロジの高さの差はわずかであり、各階段状部分のエリアを同じようにうまく分割することができる。
同一カラムのＰ個の領域内での｜Ｌｎｉ，ｊ−Ｌｎｉ＋１，ｊ｜≦２という上記の要件に関して、図８は、この要件を満たす、コンタクト領域の凹形状の一例を示し、図９は、この要件を満たす、コンタクト領域の凸形状の一例を示し、各数が、対応するコンタクト領域内で除去されている導電層の数Ｔｎｉ，ｊである。
上記の、非対称構造が凹形状を有するケースの実施形態のコンタクト・パッド構造は、次の、領域（ｆ，ｊ）から（ｆ−１＋ｎ，ｊ）（ｊ＝１からＱ）が対象となる領域である間、１層の導電層の除去をするステップであって、ただしｆは、１または２であり、ｎは、Ｐが偶数のときＰ／２であり、またはＰが奇数のとき（Ｐ−１）／２であるステップ、領域（ｆ＋ｂ，ｊ）から（ｆ−１＋ｎ＋ｂ，ｊ）（ｊ＝１からＱ）が対象となる領域である間、２層の導電層のｄステップの除去をするステップであって、ただしｄは、（Ｐ−１）／２の整数部分であり、ｂは、ｄステップの各々における１からｄの整数のうちの異なる整数であるステップ、および領域（ｉ，１＋ｃ）から（ｉ，Ｑ）（ｉ＝１からＰ）が対象となる領域である間、Ｐ層の導電層のＱ−１ステップの除去をするステップであって、ただしｃは、１からＱ−１の整数のうちの異なる整数であるステップを含む方法を用いて作製されてよい。対象となる領域は、露光およびエッチングされる。本方法は、３Ｄメモリの製造に適用することができる。
図１０Ａおよび図１０Ｂは、Ｐ＝５であり、凹形状が形成される一実施形態による、コンタクト・パッド構造を作製するための方法を示す。
ステップは、ロウ画定ステップおよびカラム画定ステップを含むが、これらの画定ステップは、任意の順序で実施することができる。ロウ数がＰ＝５のとき、ｎ＝２（＝Ｐが奇数のときの（Ｐ−１）／２）であり、ｄが、（Ｐ−１）／２（＝２）の整数部分（２）であり、これは、ロウ画定ステップが、２（＝ｄ）回の２層エッチング・ステップを含み、１層エッチング・ステップおよび２（＝ｄ）回の２層エッチング・ステップの各々において、２（＝ｎ）ロウの領域がエッチングされることを意味する。加えて、この例ではＱ＝３であり、したがって、１層エッチング・ステップおよび２回の２層エッチング・ステップの各々において、ｍ＝Ｑ＝３カラムの領域がエッチングされる。カラム画定ステップは、Ｑ−１＝２回のステップを含み、その各々が、Ｐ層の導電層の除去をし、したがってＰ層エッチング・ステップであり、ｃが、１から２の範囲にわたる。ｃ＝１のカラム画定ステップでは、領域（ｉ，１＋１＝２）から（ｉ，Ｑ＝３）（ｉ＝１からＰ）が対象となる。ｃ＝２のカラム画定ステップでは、領域（ｉ，１＋２＝Ｑ＝３）（ｉ＝１からＰ）が対象となる。各領域内で除去されている導電層の数Ｔｎｉ，ｊも、図中に示されている。
図１１は、Ｐ＝６であり、凹形状が形成される一実施形態による、コンタクト・パッド構造を作製するための方法を示す。
Ｐ＝６のとき、ｎ＝３（＝Ｐが偶数のときのＰ／２）であり、ｄが、（Ｐ−１）／２＝２．５の整数部分（２）であり、これは、ロウ画定ステップが、２（＝ｄ）回の２層エッチング・ステップを含み、１層エッチング・ステップおよび２（＝ｄ）回の２層エッチング・ステップの各々において、３（＝ｎ）ロウの領域がエッチングされることを意味する。加えて、この例ではＱ＝３であり、したがって、ｍ値およびカラム画定ステップは、上記の例と同一である。
図１２は、Ｐ＝８であり、凹形状が形成される一実施形態による、コンタクト・パッド構造を作製するための方法のロウ画定ステップを示す。
Ｐ＝８のとき、ｎ＝４（＝Ｐが偶数のときのＰ／２）であり、ｄが、（Ｐ−１）／２＝３．５の整数部分（３）であり、これは、ロウ画定ステップが、３（＝ｄ）回の２層エッチング・ステップを含み、１層エッチング・ステップおよび３（＝ｄ）回の２層エッチング・ステップの各々において、４（＝ｎ）ロウの領域がエッチングされることを意味する。
図１３は、Ｐ＝１０であり、凹形状が形成される一実施形態による、コンタクト・パッド構造を作製するための方法のロウ画定ステップを示す。
Ｐ＝１０のとき、ｎ＝５（＝Ｐが偶数のときのＰ／２）であり、ｄが、（Ｐ−１）／２＝４．５の整数部分（４）であり、これは、ロウ画定ステップが、４（＝ｄ）回の２層エッチング・ステップを含み、１層エッチング・ステップおよび４（＝ｄ）回の２層エッチング・ステップの各々において、５（＝ｎ）ロウの領域がエッチングされることを意味する。
図１４Ａおよび図１４Ｂは、Ｐ＝５であり、凸形状が形成される一実施形態による、コンタクト・パッド構造を作製するための方法を示す。凸形状を形成すべきとき、上記の対象となる領域はマスクされる。
図１４Ａおよび図１４Ｂに示されるプロセスは、各エッチング・ステップにおいて対象領域が露光およびエッチングされるのではなくマスクされるという点、Ｐが奇数のときｎ＝（Ｐ＋１）／２であるという点、およびＰが奇数のとき、ロウ画定エッチングが第１のロウから開始する、すなわち１層エッチング・プロセスにおいて領域（１，ｊ）から（ｎ，ｊ）（ｊ＝１からＱ）が対象となる領域であるという点で、図１０Ａおよび図１０Ｂに示されるプロセスとは異なっている。各領域内で除去されている導電層の数Ｔｎｉ，ｊも、図中に示されている。
図１５は、Ｐ＝６であり、凸形状が形成される一実施形態による、コンタクト・パッド構造を作製するための方法を示す。
図１５に示されるプロセスは、各エッチング・ステップにおいて対象領域が露光およびエッチングされるのではなくマスクされるという点で、図１１に示されるプロセスとは異なっている。各領域内で除去されている導電層の数Ｔｎｉ，ｊも、図中に示されている。
Ｐ＝４、Ｐ＝７、およびＰ＝９それぞれの凹形状のケース、ならびにＰ＝４、Ｐ＝７、Ｐ＝８、およびＰ＝９それぞれの凸形状のケースについても調査され、それらの結果がそれぞれ、表１および表２に示されている。
図１６は、凹形状が形成され、Ｐが５または６であるさまざまな実施形態における、各領域内で除去される必要のある導電層の数Ｔｎｉ，ｊを示す。加えて、Ｐが４から９の範囲にわたる特定の実施形態における、第１のカラムの領域についての数Ｔｎｉ，１（ｉ＝１からＰ）が、下記の表１にリストされている。１層エッチング・ステップおよび２層エッチング・ステップの各々における、エッチングされるロウの数ｎ、ならびに２層エッチング・ステップの数ｄ［（Ｐ−１）／２の整数部分］が、括弧内に示される等式によって表されている。
Figure 0006457581
図１６および表１によれば、凹形状は、第ｈの領域に中央最低点を有し、第ｈの領域は、カラムの中心にあり、またはカラムの中心から１領域シフトされている。例えば、Ｐが５のとき、第３、第２、または第４の領域（ｈが３、２、または４）が、カラム内で最低であり、Ｐが８のとき、第４または第５の領域（ｈが４または５）が、カラム内で最低である。加えて、Ｔｎ１，１＝０であり、Ｔｎｈ，１＝Ｐ−１であり、Ｔｎｉ，１（ｉ＝ｈ−１から２）が、Ｔｎｉ，１（ｉ＝ｈ＋１からＰ）がＰ−１−｜ｉ−ｈ｜×２のときは、Ｐ−｜ｉ−ｈ｜×２であり、またはＴｎｉ，１（ｉ＝ｈ＋１からＰ）がＰ−｜ｉ−ｈ｜×２のときは、Ｐ−１−｜ｉ−ｈ｜×２である、というルールを見い出すことができる。Ｔｎｉ，ｊ（ｉ≧１，ｊ＞１）は、Ｔｎｉ，１＋（ｊ−１）×Ｐとして計算することができる。
図１７は、凸形状が形成され、Ｐが５または６であるさまざまな実施形態における、各領域内で除去される必要のある導電層の数Ｔｎｉ，ｊを示す。加えて、Ｐが４から９の範囲にわたる特定の実施形態における、第１のカラムの領域についての数Ｔｎｉ，１（ｉ＝１からＰ）が、下記の表２にリストされている。１層エッチング・ステップおよび２層エッチング・ステップの各々における、マスクされるロウの数ｎ、ならびに２層エッチング・ステップの数ｄ［（Ｐ−１）／２の整数部分］が、この場合もやはり、括弧内に示される等式によって表されている。
Figure 0006457581
図１７および表２によれば、凸形状は、第ｈの領域に中央最高点を有し、第ｈの領域は、Ｐが奇数のときカラムの中心にあり、またはＰが偶数のとき、カラムの中心にあるか、もしくはカラムの中心から１領域シフトされている。例えば、Ｐが６のとき、第３または第４の領域（ｈが３または４）が、カラム内で最高であり、Ｐが９のとき、中心［＝（Ｐ＋１）／２］の第５の領域（ｈが５）が、カラム内で最高である。加えて、Ｔｎ１，１がＰ−１であり、Ｔｎｈ，１が０であり、Ｔｎｉ，１（ｉ＝ｈ−１から２）が、Ｔｎｉ，１（ｉ＝ｈ＋１からＰ）が｜ｉ−ｈ｜×２＋１のときは、｜ｉ−ｈ｜×２であり、またはＴｎｉ，１（ｉ＝ｈ＋１からＰ）が｜ｉ−ｈ｜×２のときは、｜ｉ−ｈ｜×２＋１であり、Ｔｎｉ，１（ｉ＝ｈ＋１からＰ）が｜ｉ−ｈ｜×２＋１である、というルールを見い出すことができる。Ｔｎｉ，ｊ（ｉ≧１，ｊ＞１）は、Ｔｎｉ，１＋（ｊ−１）×Ｐとして計算することができる。
本発明のコンタクト・パッド構造は、Ｎ（例えば１２）レベルのデバイスに対してＮ−１よりずっと少ない回数（例えば４回）のリソグラフィおよびエッチング・プロセスで形成することができるので、形成プロセスを大幅に簡略化することができ、プロセス制御がより容易である。
以上、本発明は、上記で好ましい実施形態の中で開示されたが、それらの実施形態に限定されない。本発明の趣旨および範囲から逸脱することなくいくつかの修正および革新が行われてよいことが、当業者には知られている。したがって、本発明の範囲は、添付の特許請求の範囲によって定義されるべきである。
本発明は、集積回路において、複数レベルの導体を電気接続するために適用することができる。例として、本発明は、３Ｄメモリの製造に適用することができる。
１００、３００、５００ コンタクト・パッド構造
１０２ 絶縁層
１０４ 導電層
１０６ コンタクト・ホール
１０８ スペーサ
２１、２２、２３、２４、３１、３２、３３、３４ フォトマスク・パターン
２１２、２２２、２３２、２４２、３１２、３２２、３３２、３４２ 除去領域
２１４、２２４、２３４、２４４、３１４、３２４、３３４、３４４ 非除去領域
Ａｎｉ，ｊ，ｋ 第ｋのリソグラフィおよびエッチング・プロセスにおける、パッド領域（ｉ，ｊ）内のエッチングすべき導電層の数
Ｅｎｋ 第ｋのリソグラフィおよびエッチング・プロセスにおける、各導電層除去領域内のエッチングすべき導電層の数
Ｌｎｉ，ｊ／Ｌｎ３，２ 領域（ｉ，ｊ）／（３，２）内で露出される導電層の番号
Ｔｎｉ，ｊ／Ｔｎ２，３ 領域（ｉ，ｊ）／（２，３）内で除去される必要のある導電層の数

Claims (10)

  1. 交互に積み重ねられたＮ層の絶縁層（Ｎ≧６）とＮ層の導電層とを備え、該それぞれの導電層を露出させるＮ個の領域を有する、コンタクト・パッド構造であって、該領域が、Ｐ×Ｑアレイ（Ｐ≧３，Ｑ≧２）の形で配列されており、該導電層が下から上に第１から第Ｎまで番号付けされるとき、領域（ｉ，ｊ）内で露出される導電層が第Ｌｎｉ，ｊの導電層と表され、
    第ｊのカラムの該Ｐ個の領域と第（ｊ＋１）のカラムの該Ｐ個の領域との間のＬｎの差が固定になっていて、Ｌｎ１，ｊ−Ｌｎ１，ｊ＋１＝Ｌｎ２，ｊ−Ｌｎ２，ｊ＋１＝…＝ＬｎＰ，ｊ−ＬｎＰ，ｊ＋１＝Ｐという関係を満足させており、
    第ｊのカラムの該Ｐ個の領域内で、｜Ｌｎｉ，ｊ−Ｌｎｉ＋１，ｊ｜≦２であり、該Ｐ個の領域が、凹形状または凸形状を有する非対称構造を形成し、
    前記非対称構造が前記凹形状を有する場合、Ｐが奇数であり、前記凹形状が、第ｈの領域に中央最低点を有し、該第ｈの領域が、カラムの中心から１領域シフトされている、
    コンタクト・パッド構造。
  2. Ｌｎｉ，ｊ＝Ｎ−Ｔｎｉ，ｊであり、ただしＴｎｉ，ｊは、除去される必要のある前記導電層の数であり、
    Ｔｎ１，１＝０であり、
    Ｔｎｈ，１＝Ｐ−１であり、
    Ｔｎｉ，１（ｉ＝ｈ−１から２）が、Ｔｎｉ，１（ｉ＝ｈ＋１からＰ）がＰ−１−｜ｉ−ｈ｜×２のときは、Ｐ−｜ｉ−ｈ｜×２であり、
    Ｔｎｉ，ｊ（ｉ≧１，ｊ＞１）がＴｎｉ，１＋（ｊ−１）×Ｐである、
    請求項１に記載のコンタクト・パッド構造。
  3. 前記凸形状を有する前記非対称構造が、隣接する表面より低い表面上に配設される、請求項１に記載のコンタクト・パッド構造。
  4. 前記凸形状を有する前記非対称構造が、隣接する表面と同一平面上にある表面上に配設される、請求項１に記載のコンタクト・パッド構造。
  5. 前記凸形状が、第ｈの領域に中央最高点を有し、該第ｈの領域が、Ｐが奇数のときカラムの中心にあり、またはＰが偶数のとき、カラムの中心にあるか、もしくはカラムの中心から１領域シフトされている、請求項１、３、および４のいずれか一項に記載のコンタクト・パッド構造。
  6. Ｌｎｉ，ｊ＝Ｎ−Ｔｎｉ，ｊであり、ただしＴｎｉ，ｊは、除去される必要のある前記導電層の数であり、
    Ｔｎ１，１＝Ｐ−１であり、
    Ｔｎｈ，１＝０であり、
    Ｔｎｉ，１（ｉ＝ｈ−１から２）が、Ｔｎｉ，１（ｉ＝ｈ＋１からＰ）が｜ｉ−ｈ｜×２＋１のときは、｜ｉ−ｈ｜×２であり、
    Ｔｎｉ，１（ｉ＝ｈ−１から２）が、Ｔｎｉ，１（ｉ＝ｈ＋１からＰ）が｜ｉ−ｈ｜×２のときは、｜ｉ−ｈ｜×２＋１であり、
    Ｔｎｉ，ｊ（ｉ≧１，ｊ＞１）がＴｎｉ，１＋（ｊ−１）×Ｐである、
    請求項５に記載のコンタクト・パッド構造。
  7. ３Ｄメモリ内のワード線パッドに隣接して配設される、請求項６に記載のコンタクト・パッド構造。
  8. コンタクト・パッド構造を作製するための方法であって、該コンタクト・パッド構造が、交互に積み重ねられたＮ層の絶縁層（Ｎ≧６）とＮ層の導電層とを備え、該それぞれの導電層を露出させるＮ個の領域を有し、該領域が、Ｐ×Ｑアレイ（Ｐ＞３，Ｑ≧２）の形で配列されており、該導電層が下から上に第１から第Ｎまで番号付けされるとき、領域（ｉ，ｊ）内で露出される導電層が第Ｌｎｉ，ｊの導電層と表され、該方法が、
    領域（ｆ，ｊ）から（ｆ−１＋ｎ，ｊ）（ｊ＝１からＱ）が対象となる領域である間、１層の導電層の除去をすることであって、ただしｆは、１または２であり、ｎは、Ｐが偶数のときＰ／２であり、またはＰが奇数のとき（Ｐ−１）／２であること、
    領域（ｆ＋ｂ，ｊ）から（ｆ−１＋ｎ＋ｂ，ｊ）（ｊ＝１からＱ）が対象となる領域である間、２層の導電層のｄステップの除去をすることであって、ただしｄは、（Ｐ−１）／２の整数部分であり、ｂは、該ｄステップの各々における１からｄの整数のうちの異なる整数であること、および
    領域（ｉ，１＋ｃ）から（ｉ，Ｑ）（ｉ＝１からＰ）が対象となる領域である間、Ｐ層の導電層のＱ−１ステップの除去をすることであって、ただしｃは、１からＱ−１の整数のうちの異なる整数であること
    を含み、
    該対象となる領域が、露光およびエッチングされる
    方法。
  9. コンタクト・パッド構造を作製するための方法であって、該コンタクト・パッド構造が、交互に積み重ねられたＮ層の絶縁層（Ｎ≧６）とＮ層の導電層とを備え、該それぞれの導電層を露出させるＮ個の領域を有し、該領域が、Ｐ×Ｑアレイ（Ｐ＞３，Ｑ≧２）の形で配列されており、該導電層が下から上に第１から第Ｎまで番号付けされるとき、領域（ｉ，ｊ）内で露出される導電層が第Ｌｎｉ，ｊの導電層と表され、該方法が、
    Ｐが偶数のとき、領域（ｆ，ｊ）から（ｆ−１＋ｎ，ｊ）（ｊ＝１からＱ）が対象となる領域であり、ただしｆは、１もしくは２であり、ｎ＝Ｐ／２である間、またはＰが奇数のとき、領域（１，ｊ）から（ｎ，ｊ）（ｊ＝１からＱ）が対象となる領域であり、ただしｎ＝（Ｐ＋１）／２である間、１層の導電層の除去をすること、
    Ｐが偶数のとき、領域（ｆ＋ｂ，ｊ）から（ｆ−１＋ｎ＋ｂ，ｊ）（ｊ＝１からＱ）（ｎ＝Ｐ／２）が対象となる領域である間、またはＰが奇数のとき、領域（１＋ｂ，ｊ）から（ｎ＋ｂ，ｊ）（ｊ＝１からＱ）（ｎ＝（Ｐ＋１）／２）が対象となる領域である間、２層の導電層のｄステップの除去をすることであって、ただしｄは、（Ｐ−１）／２の整数部分であり、ｂは、該ｄステップの各々における１からｄの整数のうちの異なる整数であること、および
    領域（ｉ，１＋ｃ）から（ｉ，Ｑ）（ｉ＝１からＰ）が対象となる領域である間、Ｐ層の導電層のＱ−１ステップの除去をすることであって、ただしｃは、１からＱ−１の整数のうちの異なる整数であること
    を含み、
    該対象となる領域がマスクされる
    方法。
  10. ３Ｄメモリの製造に適用される、請求項８または９に記載の方法。

JP2017078830A 2016-04-14 2017-04-12 コンタクト・パッド構造およびそれを作製するための方法 Active JP6457581B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US15/099,316 2016-04-14
US15/099,316 US9508645B1 (en) 2016-04-14 2016-04-14 Contact pad structure
US15/362,718 2016-11-28
US15/362,718 US9685408B1 (en) 2016-04-14 2016-11-28 Contact pad structure and method for fabricating the same

Publications (2)

Publication Number Publication Date
JP2017191937A JP2017191937A (ja) 2017-10-19
JP6457581B2 true JP6457581B2 (ja) 2019-01-23

Family

ID=58547310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017078830A Active JP6457581B2 (ja) 2016-04-14 2017-04-12 コンタクト・パッド構造およびそれを作製するための方法

Country Status (6)

Country Link
US (1) US9685408B1 (ja)
EP (1) EP3240028B1 (ja)
JP (1) JP6457581B2 (ja)
KR (1) KR101923566B1 (ja)
CN (1) CN107301990B (ja)
TW (1) TWI612637B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102428273B1 (ko) 2017-08-01 2022-08-02 삼성전자주식회사 3차원 반도체 소자
WO2019099103A1 (en) * 2017-11-15 2019-05-23 Sandisk Technologies Llc Three-dimensional memory device with thickened word lines in terrace region and method of making thereof
US10804284B2 (en) * 2018-04-11 2020-10-13 Sandisk Technologies Llc Three-dimensional memory device containing bidirectional taper staircases and methods of making the same
JP2020047797A (ja) 2018-09-19 2020-03-26 キオクシア株式会社 記憶装置及びその製造方法
EP3966865A4 (en) * 2020-03-23 2022-08-03 Yangtze Memory Technologies Co., Ltd. STAIRCASE STRUCTURE IN A THREE-DIMENSIONAL MEMORY DEVICE AND FORMING METHOD THEREOF
CN117979685A (zh) * 2022-10-19 2024-05-03 长鑫存储技术有限公司 半导体结构及其形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8530350B2 (en) * 2011-06-02 2013-09-10 Micron Technology, Inc. Apparatuses including stair-step structures and methods of forming the same
JP2013055136A (ja) * 2011-09-01 2013-03-21 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2014027104A (ja) * 2012-07-26 2014-02-06 Toshiba Corp 半導体装置及びその製造方法
US9165823B2 (en) * 2013-01-08 2015-10-20 Macronix International Co., Ltd. 3D stacking semiconductor device and manufacturing method thereof
KR102046504B1 (ko) * 2013-01-17 2019-11-19 삼성전자주식회사 수직형 반도체 소자의 패드 구조물 및 배선 구조물
JP2014183225A (ja) * 2013-03-19 2014-09-29 Toshiba Corp 不揮発性半導体記憶装置
JP6181441B2 (ja) * 2013-06-24 2017-08-16 新光電気工業株式会社 パッド構造、実装構造、及び、製造方法
JP2015176923A (ja) * 2014-03-13 2015-10-05 株式会社東芝 不揮発性半導体記憶装置
US9142538B1 (en) * 2014-09-18 2015-09-22 Macronix International Co., Ltd. Three-dimensional semiconductor device
US9196567B1 (en) 2015-01-14 2015-11-24 Macronix International Co., Ltd. Pad structure

Also Published As

Publication number Publication date
CN107301990B (zh) 2019-10-18
KR20170117892A (ko) 2017-10-24
KR101923566B1 (ko) 2019-02-20
EP3240028B1 (en) 2023-08-02
CN107301990A (zh) 2017-10-27
EP3240028A3 (en) 2017-11-15
TWI612637B (zh) 2018-01-21
US9685408B1 (en) 2017-06-20
EP3240028A2 (en) 2017-11-01
TW201737454A (zh) 2017-10-16
JP2017191937A (ja) 2017-10-19

Similar Documents

Publication Publication Date Title
JP6457581B2 (ja) コンタクト・パッド構造およびそれを作製するための方法
TWI658573B (zh) 三維記憶體的開口布局
CN109767977B (zh) 半导体结构及其制造方法
US10535530B2 (en) Patterning method
CN102422411B (zh) 在集成电路的制造中形成多个导电线的方法,形成导电线阵列的方法以及集成电路
KR20100098135A (ko) 반도체 소자의 패턴 형성 방법
CN107104043B (zh) 图案形成方法以及使用其的半导体器件制造方法
US10186452B2 (en) Asymmetric stair structure and method for fabricating the same
CN109148269B (zh) 半导体装置的形成方法
TW201626457A (zh) 供接觸開口蝕刻窗孔用之lc模組佈局配置
JP2013030557A (ja) 半導体装置の製造方法
US9142454B1 (en) Semiconductor structure and method for manufacturing the same
US7816270B2 (en) Method of forming minute patterns in semiconductor device using double patterning
TW201836061A (zh) 非對稱階梯結構及其製造方法
TWI491026B (zh) 高深寬比電路圖形暨其製作方法
US9508645B1 (en) Contact pad structure
KR100644526B1 (ko) 엠보싱형 커패시터의 제조 방법
JP2014241325A (ja) 半導体装置及び半導体装置の製造方法
JP2018160532A (ja) 半導体記憶装置及びその製造方法
TWI584443B (zh) 接觸墊結構
CN107331653B (zh) 接触垫结构
TWI527196B (zh) 半導體結構及其製造方法
KR20140105940A (ko) 절연막 구조물을 포함하는 반도체 소자 및 이의 제조 방법
JP2012222197A (ja) 半導体集積回路装置及びその製造方法
TWI571907B (zh) 開口結構及其製造方法以及內連線結構

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181220

R150 Certificate of patent or registration of utility model

Ref document number: 6457581

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250