JP6181441B2 - パッド構造、実装構造、及び、製造方法 - Google Patents

パッド構造、実装構造、及び、製造方法 Download PDF

Info

Publication number
JP6181441B2
JP6181441B2 JP2013132029A JP2013132029A JP6181441B2 JP 6181441 B2 JP6181441 B2 JP 6181441B2 JP 2013132029 A JP2013132029 A JP 2013132029A JP 2013132029 A JP2013132029 A JP 2013132029A JP 6181441 B2 JP6181441 B2 JP 6181441B2
Authority
JP
Japan
Prior art keywords
layer
nickel
gold
barrier
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013132029A
Other languages
English (en)
Other versions
JP2015008179A5 (ja
JP2015008179A (ja
Inventor
昌樹 真田
昌樹 真田
翔太 三木
翔太 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2013132029A priority Critical patent/JP6181441B2/ja
Priority to US14/303,790 priority patent/US9392703B2/en
Publication of JP2015008179A publication Critical patent/JP2015008179A/ja
Publication of JP2015008179A5 publication Critical patent/JP2015008179A5/ja
Application granted granted Critical
Publication of JP6181441B2 publication Critical patent/JP6181441B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

本発明は、パッド構造、実装構造、及び、製造方法に関する。
従来より、少なくとも１層以上の絶縁層と、その絶縁層の両面に設けられた２層の回路導体層と、その２層の回路導体層間を接続するための無電解めっき金属で充填されたビアホールからなるプリント配線板であり、少なくとも１層の回路導体層の一部がスパッタ法によって形成されるプリント配線板がある（例えば、特許文献１参照）。
また、従来より、種類の異なる金属同士を接触させると、金属同士の組み合わせによっては、ガルバニック腐食が生じることが分かっている（例えば、非特許文献１参照）。
特開２００５−１４２３３８号公報
ガルバニック腐食、［online］、［平成25年5月28日検索］、インターネット〈URL：http://www.oiles.co.jp/bearing/tech_data/densyoku/〉
ところで、従来のプリント配線板において、例えば、無電解めっきで形成したビアホール（銅ポスト）の余分な部分をエッチングによって除去する際に、ビアホール（銅ポスト）に異種金属が接触していると、ガルバニック腐食によってビアホール（銅ポスト）が浸食されるおそれがある。ガルバニック腐食によってビアホール（銅ポスト）が浸食されると、ビアホール（銅ポスト）の消失、強度の低下、又は電気的な接続状態の低下等の影響が生じるおそれがある。
そこで、ガルバニック腐食の発生を抑制したパッド構造、実装構造、及び、製造方法を提供することを目的とする。
本発明の実施の形態のパッド構造は、絶縁層と、前記絶縁層の一方の面の上に配設される、チタン製のバリア層と、前記バリア層の上に配設され、Ｃｕ ３ Ｓｎ又はＣｕ ６ Ｓｎ ５ 製の第１金属層と、前記第１金属層の上に配設されるニッケル層と、前記ニッケル層の上に配設される金層とを有する第２金属層とを含み、前記バリア層、前記第１金属層、及び前記第２金属層の側面は、面一である。
ガルバニック腐食の発生を抑制したパッド構造、実装構造、及び、製造方法を提供することができる。
比較例のパッド構造の製造方法を示す図である。 ガルバニック腐食を説明する図である。 比較例の実装構造２０の製造工程を示す図である。 実施の形態のパッド構造及び実装構造を含む半導体パッケージ５０Ａ、５０Ｂを示す断面図である。 実施の形態のパッド構造の製造方法を示す図である。 実施の形態の実装構造２００の製造工程を示す図である。
以下、本発明のパッド構造、実装構造、及び、製造方法を適用した実施の形態について説明するにあたり、まず、図１を用いて比較例の半導体装置について説明する。
＜比較例＞
図１は、比較例のパッド構造の製造方法を示す図である。
図１（Ａ）では、絶縁層１にビア２が形成されており、絶縁層１の上面には、バリア層３及びＣｕシード層４が形成され、さらに、Ｃｕシード層４の上には、レジスト５が形成されている。
絶縁層１は、例えば、プリント基板等の絶縁層である。絶縁層１には、厚さ方向に貫通するビア２が形成されている。ビア２は、例えば、銅（Ｃｕ）製である。バリア層３は、絶縁層１及びビア２の上面の一面に形成されている。
バリア層３は、例えば、チタン（Ｔｉ）製の金属層であり、Ｃｕシード層４が絶縁層１に拡散するのを抑制するために設けられている。また、バリア層３は、Ｃｕシード層４と絶縁層１との密着性を確保するために有効である。Ｃｕシード層４は、バリア層３の上面の全体に形成されている。Ｃｕシード層４は、無電解めっき処理又はスパッタ法によってバリア層３の上面の全体に形成される。レジスト５は、例えば、ドライフィルムを用いることができる。感光性フィルムを用いてレジスト５を露光、現像し、後にニッケル層６及び金層７を形成するために用いる開口部５Ａを持つ、所望のパターンを形成する。開口部５Ａは平面視で円形である。
次に、図１（Ｂ）に示すように、開口部５Ａの内部のＣｕシード層４の上面に、ニッケル層６を形成し、さらに、ニッケル層６の上面に金層７を形成する。ニッケル層６と金層７の形成は、例えば、電解めっき処理によって行えばよい。
次に、図１（Ｂ）に示すレジスト５を除去することにより、図１（Ｃ）の構造体を得る。レジスト５の除去は、例えば、剥離液を用いたエッチング処理によって行えばよい。
最後に、図１（Ｃ）に示す構造体のＣｕシード層４のうち、ニッケル層６及び金層７に覆われていない部分をエッチング処理によって除去する。Ｃｕシード層４のうち、ニッケル層６及び金層７に覆われていない部分は、不要な部分だからである。また、Ｃｕシード層４のエッチング処理を行った後に、バリア層３のうち、ニッケル層６及び金層７の真下に位置しない部分についても、エッチング処理で除去を行う。
ところが、図１（Ｃ）に示す構造体からＣｕシード層４の不要な部分を除去するために、メルテックス製メルストリップCu-3931（酸系エッチング液）を用いたエッチング処理を行うと、図１（Ｄ）に示すパッド構造１０のように、ガルバニック腐食によってＣｕシード層４が必要以上に除去され、ニッケル層６及び金層７の下に位置するＣｕシード層４の一部が除去されてしまう。
また、Ｃｕシード層４のエッチング処理の後に、メルテックス製メルストリップTI-3991（アルカリ系エッチング液）を用いてバリア層３のエッチング処理を行うと、バリア層３もＣｕシード層４と同様にガルバニック腐食によって必要以上に除去され、ニッケル層６及び金層７の下に位置するバリア層３の一部が除去されてしまう。
これは、次のような理由によるものである。まず、金層７の金に対しては、Ｃｕシード層４の銅、及び、バリア層３のチタンは、ともにガルバニック腐食が生じうる金属である。
そして、Ｃｕシード層４のエッチング処理を行った段階で、ガルバニック腐食によって、Ｃｕシード層４のうちニッケル層６及び金層７に覆われている部分が浸食される。このようにＣｕシード層４が浸食された状態で、バリア層３のエッチング処理を行うと、Ｃｕシード層４が浸食された部分にエッチング溶液が入り込むため、ガルバニック腐食により、必要以上にバリア層３が除去されてしまうからである。
この結果、図１（Ｄ）に示すように、Ｃｕシード層４とバリア層３のうちニッケル層６及び金層７の下に位置していた部分が浸食され、ニッケル層６及び金層７の端が浮いた状態になり、所謂アンダーカットが生じた状態になる。
このようなガルバニック腐食によるＣｕシード層４及びバリア層３のアンダーカットが生じると、ニッケル層６及び金層７の強度不足が生じる。バリア層３、Ｃｕシード層４、ニッケル層６、及び金層７は、パッドとして用いられるため、パッドの根元がアンダーカットされた状態では、安定的な接続状態を得られないおそれがある。また、アンダーカットによってＣｕシード層４及びバリア層３が消失するおそれもある。
また、図１（Ｄ）に示すパッド構造１０に対しては、さらに、樹脂封止を行うことにより、絶縁層１の上面側において、バリア層３、Ｃｕシード層４、ニッケル層６、及び金層７の側面を封止樹脂で覆う処理を行う。図１（Ｅ）に、一例として、バリア層３、Ｃｕシード層４、ニッケル層６、及び金層７の側面を封止樹脂８で覆った状態を示す。
ここで、図１（Ｅ）には、一例として、図１（Ｄ）に示すパッド構造１０に対して、封止樹脂８を形成する工程を示すが、パッド構造１０は、金層７の上にバンプ等を接続してから、封止樹脂８を形成してもよい。
このように封止樹脂８による樹脂封止を行うと、Ｃｕシード層４及びバリア層３のアンダーカットされた部分に、封止樹脂８が充填されずにボイド９が生じる可能性がある。ボイド９は、平面視において、バリア層３、Ｃｕシード層４、ニッケル層６、及び金層７の側面に充填される封止樹脂８によって完全に覆われるため、閉じられた空間となる。
このように、Ｃｕシード層４及びバリア層３のアンダーカットされた部分にボイド９が生じると、例えば、パッド構造１０が半導体装置の近傍に配置されている場合、又は、パッド構造１０に大電流が流れるような場合に、温度上昇によってボイド９が膨張してパッド構造１０が破損するおそれがある。
このように、アンダーカットによって種々の問題が生じるおそれがあるが、Ｃｕシード層４及びバリア層３のアンダーカットが生じる原因は、Ｃｕシード層４及びバリア層３にガルバニック腐食が生じることである。
ここで、図２を用いてガルバニック腐食について説明する。図２は、ガルバニック腐食を説明する図である。ガルバニック腐食とは、図２に示すように、例えば、銅（Ｃｕ）と金（Ａｕ）のように、標準電極電位の異なる金属同士が接触した状態で、電解質溶液中に浸漬すると、電池（局部電池）が形成されて電流（局部電流）が流れ、標準電極電位の低い金属が金属イオンとなり腐食が促進されることである。
銅（Ｃｕ）と金（Ａｕ）が接触する場合は、金（Ａｕ）よりも銅（Ｃｕ）の方が標準電極電位が低いため、銅（Ｃｕ）が金属イオン（Ｃｕ２＋）となって電解質溶液中に溶け出し、腐食が促進される。ガルバニック腐食によって銅（Ｃｕ）が金属イオン（Ｃｕ２＋）となって電解質溶液中に溶け出すときの反応式は、次の化学式（１）、（２）の通りである。
Figure 0006181441
Figure 0006181441
このようなガルバニック腐食は、図１（Ｄ）に示すように、Ｃｕシード層４と金層７との間に、ニッケル層６が存在する場合においても生じる。
また、ここで、図３を用いて、比較例のパッド構造１０を含む実装構造２０について説明する。図３は、比較例の実装構造２０の製造工程を示す図である。
図３（Ａ）に示すパッド構造１０は、図１（Ｄ）に示すパッド構造１０と同様であり、パッドとして用いられるバリア層３、Ｃｕシード層４、ニッケル層６、及び金層７のうちのバリア層３及びＣｕシード層４にアンダーカットが生じている。
このようなパッド構造１０の金層７の上に、図３（Ｂ）に示すように、はんだ２１を介して、バンプ２２を接続することにより、実装構造２０を作製する。金層７の上にはんだ２１を介してバンプ２２を接続する際に、バリア層３、Ｃｕシード層４、ニッケル層６、金層７に加えて、はんだ２１及びバンプ２２も加熱された状態で接合される。
金層７にバンプ２２を接続する際には、パッドとして用いられるバリア層３、Ｃｕシード層４、ニッケル層６、及び金層７を加熱し、かつ、電圧を印加した状態において、はんだ２１及びバンプ２２を金層７に対して押圧する。この加熱処理により、金層７に含まれる金は、はんだ２１の内部に拡散するため、図３（Ｂ）では金層７はなくなっている。
このように実装構造２０を作製する工程を行う際に、バリア層３、Ｃｕシード層４、ニッケル層６、及び金層７の側面に充填される封止樹脂が水分を吸っていると、バリア層３とＣｕシード層４がアンダーカットされた部分にあるボイドの中に水分が生じる。そして、このような高温多湿な環境下において、電圧が印加されたＣｕシード層４の銅（Ｃｕ）がマイグレーションを起こし、銅（Ｃｕ）が拡散するおそれがある。
以上のように、比較例のパッド構造１０（図１（Ｄ）参照）には、ガルバニック腐食によるアンダーカットが生じるおそれがある。また、比較例の実装構造２０（図３（Ｂ）参照）には、Ｃｕシード層４の銅（Ｃｕ）がマイグレーションを起こすおそれがある。
従って、以下で説明する実施の形態では、上述のような問題を解決したパッド構造、実装構造、及び、製造方法を提供することを目的とする。
＜実施の形態＞
図４は、実施の形態のパッド構造及び実装構造を含む半導体パッケージ５０Ａ、５０Ｂを示す断面図である。図４（Ａ）には３次元実装構造による半導体パッケージ５０Ａを示し、図４（Ｂ）には所謂２．５次元実装構造による半導体パッケージ５０Ｂを示す。
図４（Ａ）に示す半導体パッケージ５０Ａは、ＰＣＢ(Printed Circuit Board)５１、ロジック系チップ５２、及びメモリ系チップ５３Ａ、５３Ｂ、５３Ｃを含む。
ＰＣＢ(Printed Circuit Board)５１の下面には、半田ボール５１Ａが配設されている。ロジック系チップ５２は、例えば、SoC(System on a Chip)/ CPU(Central Processing Unit)/ GPU(Graphic Processing Unit)を含む。
ロジック系チップ５２は、バンプ５４によってＰＣＢ５１の上面のパッド（図４（Ａ）では図示を省略）に実装されている。また、メモリ系チップ５３Ａ、５３Ｂ、５３Ｃは、ロジック系チップ５２に重ねて配設されており、ビア５５及びバンプ５６を介して、ロジック系チップ５２とＰＣＢ５１に接続されている。バンプ５６は、ビア５５の上端に位置するパッドに接続されている。なお、ビア５５のうち、ロジック系チップ５２、メモリ系チップ５３Ａ、５３Ｂを貫通するものは、所謂ＴＳＶ(Through Silicon Via)であってもよい。
また、図４（Ｂ）に示す半導体パッケージ５０Ｂは、ＰＣＢ５１、ロジック系チップ５２、メモリ系チップ５３Ａ、５３Ｂ、５３Ｃ、及びインターポーザ５７を含む。
ＰＣＢ５１の下面には、半田ボール５１Ａが配設されている。インターポーザ５７は、バンプ５４を介して、ＰＣＢ５１の上面のパッド（図示を省略）に実装されている。また、インターポーザ５７の上には、図４（Ｂ）における左側に、バンプ５６を介してロジック系チップ５２が実装され、右側に、バンプ５６を介してメモリ系チップ５３Ａが実装されている。メモリ系チップ５３Ａには、バンプ５６を介して、メモリ系チップ５３Ｂ、５３Ｃが重ねて配設されている。
ロジック系チップ５２は、バンプ５６を介してインターポーザ５７の内部の配線５７Ａに接続される。メモリ系チップ５３Ａは、バンプ５６を介してインターポーザ５７の内部の配線５７Ａに接続される。バンプ５６は、ビア５５又は配線５７Ａの上端のパッドに接続されている。
ロジック系チップ５２と、メモリ系チップ５３Ａとは、配線５７Ａを介して互いに接続されるとともに、配線５７Ａを介してＰＣＢ５１に接続されている。なお、ビア５５と配線５７Ａのうち、それぞれ、メモリ系チップ５３Ａ、５３Ｂとインターポーザ５７を貫通するものは、所謂ＴＳＶ(Through Silicon Via)であってもよい。なお、メモリチップの数に制限はない。
実施の形態のパッド構造１００は、例えば、図４（Ａ）では、ＰＣＢ５１とロジック系チップ５２との間のバンプ５４が接続される、ＰＣＢ５１の表面のパッドとして用いることができる。また、パッド構造１００は、例えば、ロジック系チップ５２とメモリ系チップ５３Ａとの間のバンプ５６が接続される、ロジック系チップ５２の表面のパッドとして用いることができる。また、パッド構造１００は、例えば、メモリ系チップ５３Ａと５３Ｂとの間のバンプ５６が接続される、メモリ系チップ５３Ａの表面のパッド、又は、メモリ系チップ５３Ｂと５３Ｃとの間のバンプ５６が接続される、メモリ系チップ５３Ｂの表面のパッドとして用いることができる。
また、実施の形態のパッド構造１００は、例えば、図４（Ｂ）では、ＰＣＢ５１とインターポーザ５７との間のバンプ５４が接続される、ＰＣＢ５１の表面のパッドとして用いることができる。また、パッド構造１００は、例えば、インターポーザ５７とロジック系チップ５２との間のバンプ５６が接続される、インターポーザ５７の表面のパッドとして用いることができる。また、パッド構造１００は、例えば、インターポーザ５７とメモリ系チップ５３Ａとの間のバンプ５６が接続される、インターポーザ５７の表面のパッドとして用いることができる。また、図４（Ｂ）においても、パッド構造１００は、例えば、メモリ系チップ５３Ａと５３Ｂとの間のバンプ５６が接続される、メモリ系チップ５３Ａの表面のパッド、又は、メモリ系チップ５３Ｂと５３Ｃとの間のバンプ５６が接続される、メモリ系チップ５３Ｂの表面のパッドとして用いることができる。
図５は、実施の形態のパッド構造の製造方法を示す図である。実施の形態では、比較例の構造体と同様の構成要素には同一符号を付し、その説明を省略する。
図５（Ａ）では、絶縁層１にビア２が形成されており、絶縁層１の上面には、バリア層３及びＣｕシード層４が形成され、さらに、Ｃｕシード層４の上には、レジスト５が形成されている。これは、図１（Ａ）に示す構造体と同様である。
絶縁層１は、例えば、図４（Ａ）、（Ｂ）に示すＰＣＢ５１の絶縁層、又は、ロジック系チップ５２、メモリ系チップ５３Ａ、５３Ｂ、５３Ｃ、あるいはインターポーザ５７の絶縁層に相当する。絶縁層１には、厚さ方向に貫通するビア２が形成されている。ビア２は、例えば、銅（Ｃｕ）製である。ビア２は、例えば、図４（Ａ）、（Ｂ）に示すビア５５又は配線５７Ａに相当する。バリア層３は、絶縁層１及びビア２の上面の一面に形成されている。
次に、レジスト５を利用して、開口部５Ａの側から錫（Ｓｎ）の無電解めっき処理を利用した置換めっき処理を行うことにより、図５（Ｂ）に示すように、開口部５Ａの下側のＣｕシード層４（図５（Ａ）参照）を置換めっき層１０４に置換する。置換めっき層１０４は、第１金属層の一例である。
置換めっき層１０４は、図５（Ａ）に示すＣｕシード層４のうち、開口部５Ａから表出する部分の銅が錫に置換されることによって形成される。このため、レジスト５の下にあるＣｕシード層４は、置換めっき層１０４を形成した後も残存する。
置換めっき層１０４は、錫と銅の金属間化合物層だけを含む場合と、錫と銅の金属間化合物層と、錫層とを含む場合がある。錫層を含むか否かは、置換めっき処理の温度、時間等の処理条件によって決まる。錫と銅の金属間化合物層としては、Ｃｕ３Ｓｎ又はＣｕ６Ｓｎ５がある。
置換めっき処理は、例えば、例えば石原薬品製UTB-580を用いて、２０〜５０℃の温度で、５秒〜１０分の間で浸漬処理を行えばよい。
ここで、錫と銅の金属間化合物層（Ｃｕ３Ｓｎ又はＣｕ６Ｓｎ５）は、化学的に非常に安定しているため、金層７及びニッケル層６が存在している状況で、エッチング溶液等の電解溶液に浸漬されてもガルバニック腐食は生じない。
次に、図５（Ｃ）に示すように、開口部５Ａの内部の置換めっき層１０４の上面に、ニッケル層６を形成し、さらに、ニッケル層６の上面に金層７を形成する。ニッケル層６と金層７の形成は、例えば、電解めっき処理によって行えばよい。ここで、ニッケル層６と金層７は、第２金属層の一例である。
ニッケル層６と金層７は、後にはんだ２１によって接合されるバンプ２２との接合状態を良好にする表面処理層として機能する。なお、例えば、ニッケル層６を含まない場合は、第２金属層の一例は、金層７だけであってもよい。
次に、図５（Ｃ）に示すレジスト５を除去することにより、図５（Ｄ）の構造体を得る。レジスト５の除去は、例えば、剥離液を用いたエッチング処理によって行えばよい。
次に、図５（Ｄ）に示す構造体から、エッチング溶液としてメルテックス製メルストリップCu-3931（酸系エッチング液）を用いたエッチング処理により、Ｃｕシード層４の残存部分を除去する。Ｃｕシード層４の残存部分は、図５（Ｃ）に示すレジスト５の下に位置しており、置換めっき処理によって錫に置換されずに残存した部分である。
また、Ｃｕシード層４のエッチング処理の後に、メルテックス製メルストリップTI-3991（アルカリ系エッチング液）を用いてバリア層３のエッチング処理を行う。
図５（Ｄ）に示す構造体から、置換めっき層１０４の周囲に残存するＣｕシード層４及びバリア層３を除去すると、図５（Ｅ）に示すパッド構造１００が得られる。実施の形態のパッド構造１００には、比較例のパッド構造１０（図１（Ｄ）参照）とは異なり、所謂アンダーカットは生じない。パッド構造１００の置換めっき層１０４とバリア層３は、ニッケル層６及び金層７と略面一な側面を有している。
このように、ニッケル層６及び金層７と略面一な側面を有する置換めっき層１０４とバリア層３が得られるのは、次のような理由による。
まず、置換めっき層１０４に含まれる、錫と銅の金属間化合物層が、化学的に非常に安定しており、ガルバニック腐食が生じない。また、錫と銅の金属間化合物層は、Ｃｕシード層４を除去するエッチング溶液によって除去されない。このため、置換めっき層１０４に含まれる、錫と銅の金属間化合物層は、ニッケル層６及び金層７と略面一な側面を有することになる。
また、置換めっき層１０４に錫層が含まれる場合でも、錫層はＣｕシード層４を除去するエッチング溶液によって除去されない。
ここで、一般的に、錫には、金との組み合わせにおいてガルバニック腐食が生じるおそれがある。しかしながら、エッチング溶液による溶解を伴わず、ガルバニック腐食のみによる浸食は軽微であるため、影響は殆ど生じないと考えられる。
従って、置換めっき層１０４に錫層が含まれる場合でも、錫層は、ニッケル層６及び金層７と略面一な側面を有することになる。
また、ニッケル層６及び金層７と略面一な側面を有する置換めっき層１０４が得られるため、バリア層３をエッチング処理によって除去する際に、バリア層３のうち、置換めっき層１０４、ニッケル層６、及び金層７の真下にある部分には、エッチング溶液は付着しない。
このため、バリア層３をエッチングによって除去する際に、バリア層３のガルバニック腐食による影響は、殆ど無視することができる。また、置換めっき層１０４に錫層が含まれる場合でも、バリア層３をエッチングする際に、錫層のガルバニック腐食による影響は、殆ど無視することができる。
従って、ニッケル層６及び金層７と略面一な側面を有するバリア層３が得られる。
以上より、置換めっき層１０４の周囲に残存するＣｕシード層４及びバリア層３をエッチング処理によって除去すると、図５（Ｅ）に示すように、ニッケル層６及び金層７と略面一な側面を有する置換めっき層１０４とバリア層３が得られる。実施の形態のパッド構造１００では、Ｃｕシード層４及びバリア層３には、所謂アンダーカットは生じない。
なお、図５（Ｅ）に示すパッド構造１００に対しては、さらに、樹脂封止を行うことにより、図５（Ｆ）に示すように、絶縁層１の上面側において、バリア層３、置換めっき層１０４、ニッケル層６、及び金層７の側面を封止樹脂１０８で覆う処理を行えばよい。封止樹脂１０８は、バリア層３、置換めっき層１０４、ニッケル層６、及び金層７の側面に密着するように形成されるため、比較例のパッド構造１０のようにボイド９（図１（Ｅ）参照）が生じることはない。
以上のように、実施の形態によれば、ガルバニック腐食の発生を抑制したパッド構造１００を提供することができる。また、ガルバニック腐食の発生を抑制することにより、パッド構造１００の強度不足又は電気的接続における信頼性低下の発生を抑制することができる。また、比較例のパッド構造１０のように、アンダーカットによってＣｕシード層４及びバリア層３が消失することを抑制できるので、不良品の発生を抑制することができる。
次に、図６を用いて、実施の形態のパッド構造１００を含む実装構造について説明する。
図６は、実施の形態の実装構造２００の製造工程を示す図である。
図６（Ａ）に示すパッド構造１００は、図５（Ｅ）に示すパッド構造１００と同様であり、パッドとして用いられるバリア層３、置換めっき層１０４、ニッケル層６、及び金層７を含む。
このようなパッド構造１００の金層７の上に、図６（Ｂ）に示すように、はんだ２１を介して、バンプ２２を接続することにより、実装構造２００を作製する。なお、はんだ２１としては、例えば、錫（Ｓｎ）、錫銀（Ｓｎ−Ａｇ）、錫銅（Ｓｎ−Ｃｕ）、錫銀銅（Ｓｎ−Ａｇ−Ｃｕ）、錫鉛（Ｓｎ−Ｐｂ）、錫ビスマス（Ｓｎ−Ｂｉ）等のはんだを用いればよい。
金層７にバンプ２２を接続する際には、パッドとして用いられるバリア層３、置換めっき層１０４、ニッケル層６、及び金層７を加熱した状態において、はんだ２１及びバンプ２２を金層７に対して押圧する。この加熱処理により、金層７は、はんだ２１の内部に拡散するため、図６（Ｂ）では金層７はなくなっている。
また、図６（Ａ）に示す置換めっき層１０４が錫層を含む場合には、加熱処理によって、ニッケル層６のニッケルが置換めっき層１０４の錫層に拡散するため、置換めっき層１０４の錫層は、ニッケルと錫の金属間化合物層になる。図６（Ｂ）には、図６（Ａ）に示す置換めっき層１０４の錫層がニッケルと錫の金属間化合物層に置き換わった層を置換めっき層１０４Ａとして示す。
ここで、ニッケルと錫の金属間化合物層としては、Ｎｉ３Ｓｎ４、Ｎｉ３Ｓｎ２、Ｎｉ３Ｓｎの組成を有するものがある。これらはいずれも、化学的に安定しており、マイグレーションは発生しない。
このため、実装構造２００を作製する段階では、置換めっき層１０４に錫層が含まれる場合でも、置換めっき層１０４を、ニッケルと錫の金属間化合物層を含む置換めっき層１０４Ａに置換できるため、錫がマイグレーションを起こし、拡散することを抑制できる。
また、実装構造２００を作製する段階では、置換めっき層１０４Ａではマイグレーションは発生せず、比較例のパッド構造１０のように、Ｃｕシード層４の銅（Ｃｕ）がマイグレーションを起こし、銅（Ｃｕ）が拡散することも発生しない。
従って、実施の形態によれば、マイグレーションを抑制することにより、装置としての信頼性を改善した実装構造２００を提供することができる。
なお、置換めっき層１０４の錫層に含まれる錫の量は、ニッケル層６及び金層７を加熱した状態で、ニッケル層６及び金層７の上に、はんだ２１を介してバンプ２２を接続する際に、錫層に含まれる錫が、錫とニッケル層６に含まれる錫との金属間化合物になる量であるように、実験等を通じて設定しておけばよい。
このようにすれば、実装構造２００を作製する段階で、置換めっき層１０４の錫層がすべて錫とニッケル層６に含まれる錫との金属間化合物になるため、錫のマイグレーションを抑制することができる。
以上では、バリア層３は、絶縁層１及びビア２の上面の一面に形成されている形態について説明したが、バンプ構造１００は、バリア層３を含まなくてもよい。
また、以上では、バリア層３がチタン製の金属層である形態について説明した。しかしながら、バリア層３としては、タンタル（Ｔａ）、タングステン（Ｗ）、バナジウム（Ｖ）、クロム（Ｃｒ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ハフニウム（Ｈｆ）、窒化チタン（ＴｉＮ）、又は窒化タンタル（ＴａＮ）等を用いてもよい。これらの金属層を用いても、銅の拡散を抑制することができる。
また、絶縁層１（図５（Ｅ）参照）としては、窒化シリコンと酸化シリコンの多層膜（ＳｉＮ／ＳｉＯ２）、窒化酸化シリコン（ＳｉＯＮ）、又は、各種樹脂、あるいは、有機基板材料等で形成される絶縁層を用いることができる。また、絶縁層１のビア２の周囲の上面と、ビア２の上面は、絶縁層１の表面のうち、ビア２から離間した部分よりも上側に突出していてもよい。このような場合でも、置換めっき層１０４、ニッケル層６、及び金層７をめっき処理によって形成できるので、後に、金層７にはんだ２１でバンプ２２を接続することができる。
また、以上では、第２金属層の一例として、ニッケル層６及び金層７を用いる形態について説明したが、ニッケル層６と金層７との間に、パラジウム（Ｐｄ）層を挿入してもよい。この場合は、ニッケル層６、パラジウム層、及び金層７の積層体が、第２金属層の一例となる。
また、ニッケル層６を用いずに、置換めっき層１０４の上に直接的に金層７を形成してもよい。この場合は、第２金属層の一例は、金層７になる。また、この場合は、実装工程において、金層７ははんだ２１内に拡散し、錫とはんだ２１との反応による金属間化合物が形成される。
以上、本発明の例示的な実施の形態のパッド構造、実装構造、及び、製造方法について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
１００ パッド構造
１ 絶縁層
２ ビア
３ バリア層
６ ニッケル層
７ 金層
５ レジスト
２１ はんだ
２２ バンプ
１０４ 置換めっき層
２００ 実装構造

Claims (4)

  1. 絶縁層と、
    前記絶縁層の一方の面の上に配設される、チタン製のバリア層と、
    前記バリア層の上に配設され、Ｃｕ３Ｓｎ又はＣｕ６Ｓｎ５製の第１金属層と、
    前記第１金属層の上に配設されるニッケル層と、前記ニッケル層の上に配設される金層とを有する第２金属層と
    を含み、
    前記バリア層、前記第１金属層、及び前記第２金属層の側面は、面一である、パッド構造。
  2. 絶縁層と、
    前記絶縁層の一方の面の上に配設されるバリア層と、
    前記バリア層の上に配設され、Ｃｕ３Ｓｎ又はＣｕ６Ｓｎ５製の第１金属層と、
    前記第１金属層の上に配設される、ニッケル製の第２金属層と
    前記第２金属層の上に接続されるはんだ層と、
    前記はんだ層の上に接続される接続部と
    を含み、
    前記バリア層、前記第１金属層、及び前記第２金属層の側面は、面一である、実装構造。
  3. 前記第１金属層と前記第２金属層との間に配設され、Ｎｉ３Ｓｎ４、Ｎｉ３Ｓｎ２、又はＮｉ３Ｓｎの組成を有するニッケルと錫の金属間化合物層をさらに含む、請求項２記載の実装構造。
  4. 絶縁層の一方の面の上に、チタン製のバリア層を形成する工程と、
    前記バリア層の上に、銅シード層を形成する工程と、
    前記銅シード層の上に開口部を有するレジストを形成する工程と、
    前記開口部の側から前記銅シード層に対して、錫を用いた置換めっきを行うことにより、Ｃｕ３Ｓｎ又はＣｕ６Ｓｎ５製の第１金属層を形成する工程と、
    前記第１金属層の上に、ニッケル層と、前記ニッケル層の上に配設される金層とを有する第２金属層を形成する工程と、
    前記レジストを除去する工程と、
    前記銅シード層と、前記バリア層のうちの前記第１金属層及び前記絶縁層の間にある部分以外とを除去することにより、前記バリア層、前記第１金属層、及び前記第２金属層の側面が面一なパッド構造を形成する工程と
    を含む、パッド構造の製造方法。
JP2013132029A 2013-06-24 2013-06-24 パッド構造、実装構造、及び、製造方法 Active JP6181441B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013132029A JP6181441B2 (ja) 2013-06-24 2013-06-24 パッド構造、実装構造、及び、製造方法
US14/303,790 US9392703B2 (en) 2013-06-24 2014-06-13 Pad structure and mounted structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013132029A JP6181441B2 (ja) 2013-06-24 2013-06-24 パッド構造、実装構造、及び、製造方法

Publications (3)

Publication Number Publication Date
JP2015008179A JP2015008179A (ja) 2015-01-15
JP2015008179A5 JP2015008179A5 (ja) 2016-05-26
JP6181441B2 true JP6181441B2 (ja) 2017-08-16

Family

ID=52109972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013132029A Active JP6181441B2 (ja) 2013-06-24 2013-06-24 パッド構造、実装構造、及び、製造方法

Country Status (2)

Country Link
US (1) US9392703B2 (ja)
JP (1) JP6181441B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016103585B4 (de) 2016-02-29 2022-01-13 Infineon Technologies Ag Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
US9508645B1 (en) * 2016-04-14 2016-11-29 Macronix International Co., Ltd. Contact pad structure
US9685408B1 (en) * 2016-04-14 2017-06-20 Macronix International Co., Ltd. Contact pad structure and method for fabricating the same
US10453816B2 (en) * 2016-09-28 2019-10-22 Rohm Co., Ltd. Semiconductor device
JP6357271B1 (ja) * 2017-10-25 2018-07-11 有限会社 ナプラ 柱状導体構造
US10418316B1 (en) * 2018-04-04 2019-09-17 Advanced Semiconductor Engineering, Inc. Semiconductor substrate, semiconductor package structure and method of manufacturing a semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142338A (ja) 2003-11-06 2005-06-02 Hitachi Chem Co Ltd プリント配線板の製造方法およびプリント配線板
JP4817418B2 (ja) * 2005-01-31 2011-11-16 オンセミコンダクター・トレーディング・リミテッド 回路装置の製造方法
JP2007237252A (ja) * 2006-03-09 2007-09-20 Nippon Steel Materials Co Ltd 自動車搭載電子部材用鉛フリーハンダ合金、ハンダボール及び電子部材
JP2009054790A (ja) * 2007-08-27 2009-03-12 Oki Electric Ind Co Ltd 半導体装置
US7807572B2 (en) * 2008-01-04 2010-10-05 Freescale Semiconductor, Inc. Micropad formation for a semiconductor
JP2011044624A (ja) * 2009-08-24 2011-03-03 Hitachi Ltd 半導体装置および車載用交流発電機
KR102055459B1 (ko) * 2010-08-02 2019-12-12 아토테크더치랜드게엠베하 기판 상에 솔더 성막 및 비용융 범프 구조들을 형성하는 방법
US8901431B2 (en) * 2010-12-16 2014-12-02 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP2012204476A (ja) * 2011-03-24 2012-10-22 Toppan Printing Co Ltd 配線基板およびその製造方法
WO2014038125A1 (ja) * 2012-09-07 2014-03-13 日本特殊陶業株式会社 配線基板およびその製造方法

Also Published As

Publication number Publication date
US9392703B2 (en) 2016-07-12
JP2015008179A (ja) 2015-01-15
US20140374149A1 (en) 2014-12-25

Similar Documents

Publication Publication Date Title
US7213329B2 (en) Method of forming a solder ball on a board and the board
JP6181441B2 (ja) パッド構造、実装構造、及び、製造方法
KR101260219B1 (ko) 스루-실리콘 비어들을 위한 관통 구조물들을 포함하는 적층 다이용 상호접속 구조물
JP6530298B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP4843229B2 (ja) 半導体装置の製造方法
US9391036B2 (en) Semiconductor device and manufacturing method thereof
US10892216B2 (en) Wiring substrate and semiconductor device
TWI680701B (zh) 配線基板及其製造方法
JP2009044161A (ja) 貫通配線基板の製造方法
JP2006237151A (ja) 配線基板および半導体装置
TW200404344A (en) Connection terminals and manufacturing method of the same, semiconductor device and manufacturing method of the same
JP5248627B2 (ja) 半導体のマイクロパッド形成方法
KR20200035197A (ko) 반도체 장치 및 그 제조 방법
JP2014179430A (ja) 半導体素子搭載用多層プリント配線板
JP6951219B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法
JP2013207183A (ja) 電子装置及びその製造方法
JP3860028B2 (ja) 半導体装置
JP6702108B2 (ja) 端子構造、半導体装置、電子装置及び端子の形成方法
JP2008166432A (ja) クラックを生じにくい半田接合部、該半田接続部を備える回路基板などの電子部品、半導体装置、及び電子部品の製造方法
JP2004014854A (ja) 半導体装置
JP2018200952A (ja) 電子部品、電子部品の製造方法及び電子装置
JP2004207381A (ja) 配線基板及びその製造方法並びに半導体装置
JP2010092974A (ja) 半導体装置及びその製造方法、並びに電子装置
JP6634978B2 (ja) 半導体装置及びその製造方法
JP2010067888A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170720

R150 Certificate of patent or registration of utility model

Ref document number: 6181441

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150