CN107301990B - 接触垫结构及其制造方法 - Google Patents

接触垫结构及其制造方法 Download PDF

Info

Publication number
CN107301990B
CN107301990B CN201710200967.8A CN201710200967A CN107301990B CN 107301990 B CN107301990 B CN 107301990B CN 201710200967 A CN201710200967 A CN 201710200967A CN 107301990 B CN107301990 B CN 107301990B
Authority
CN
China
Prior art keywords
region
conductive layer
layer
contact pad
pad structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710200967.8A
Other languages
English (en)
Other versions
CN107301990A (zh
Inventor
江昱维
叶腾豪
邱家荣
林志曜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/099,316 external-priority patent/US9508645B1/en
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN107301990A publication Critical patent/CN107301990A/zh
Application granted granted Critical
Publication of CN107301990B publication Critical patent/CN107301990B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3305—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3305—Shape
    • H01L2224/33051—Layer connectors having different shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Geometry (AREA)

Abstract

一种接触垫结构，包括交替堆叠的N层(N≥6)绝缘层及N层导电层，且具有排成二维阵列的N个区域露出各导电层。当所述导电层由下至上编号为第1至第N导电层时，同列的区域中露出的导电层的编号Ln朝一行方向递减，相邻两列的区域之间的Ln值差异固定，同行的区域中Ln由两端向中央渐减，且相邻两行的区域之间的Ln值差异固定。

Description

接触垫结构及其制造方法
技术领域
本发明是涉及一种适用于集成电路的结构及其制造方法，特别涉及一种用于多层导电层的电性连接的接触垫结构及其制造方法。
背景技术
三维(3D)元件阵列，例如3D存储器的各层元件的导线都需要电性连接，所以接触区中各层导电层都需露出以供电性连接，从而形成阶梯状的接触垫结构。
为了形成N层元件的阶梯状接触垫结构，先前技术使用N-1个掩模进行N-1次光刻蚀工艺，以分别去除接触区中的N-1个区域中的不同层数的导电层。然而，这种方式非常繁琐，而且因为间距(pitch)小而需要很精确的工艺控制，从而提高了制造成本及工艺难度。
发明内容
本发明提供一种接触垫结构，其在元件有N层的情况下可使用远少于N-1次的光刻蚀工艺来形成。
本发明提供一种接触垫结构的制造方法。
本发明的接触垫结构包括交替堆叠的N层(N≥6)绝缘层及N层导电层，且具有N个区域暴露出各个导电层。所述区域排列成P×Q的二维阵列(P≥3、Q≥2)。当所述导电层由下至上编号为第1至第N导电层且区域(i，j)(i＝1～P，j＝1～Q)暴露出的导电层为第Lni，j导电层时，
在第i列的Q个区域中，Lni，j随j值增加而递减，即Lni，1＞Lni，2＞...＞Lni，Q，
第i列(row)的Q个区域及第i+1列的Q个区域之间的Ln值差异固定，即Lni，1-Lni+1，1＝Lni，2-Lni+1，2＝...＝Lni，Q-Lni+1，Q，
在第j行(column)的P个区域中，Lni，j由两端向中央渐减，即Ln1，j，LnP，j＞Ln2，j，LnP-1，j＞...，并且
第j行的P个区域及第j+1行的P个区域之间的Ln值差异固定，即Ln1，j-Ln1，j+1＝Ln2，j-Ln2，j+1＝...＝LnP，j-LnP，j+1。
在第一实施例中，在各该区域(i，j)中不存在高于第Lni，j导电层的绝缘层或导电层。
在第二实施例中，在暴露出第N导电层之区域以外的各该区域(i，j)中，第Lni，j导电层暴露于形成在上层之绝缘层及导电层中的接触窗开口中。
本发明的接触垫结构可配置于3D存储器中。
在另一实施例中，第j行的P个区域及第j+1行的P个区域之间的Ln值差异固定，即Ln1，j-Ln1，j+1＝Ln2，j-Ln2，j+1＝...＝LnP，j-LnP，j+1＝P，并且
在第j行的P个区域中，|Lni，j-Lni+1，j|≤2，且所述P个区域形成具有凹陷形状或凸起形状的不对称结构。
本发明提供一种不对称结构具有凹陷形状的上述实施例的接触垫结构的制造方法，包括：
以区域(f，j)至(f-1+n，j)(j＝1～Q)为目标区域去除一层导电层，其中f为1或2，且当P为偶数时，n＝P/2，或者当P为奇数时，n＝(P-1)/2；
d次去除两层导电层的步骤，分别以区域(f+b，j)至(f-1+n+b，j)(j＝1～Q)为目标区域，其中d为(P-1)/2的整数部分，且所述d次步骤中的每一次的b是介于1至d之间的不同的整数；以及
Q-1次去除P个导电层的步骤，分别以区域(i，1+c)至(i，Q)(i＝1～P)为目标区域，其中c是介于1至Q-1之间的不同的整数，
其中该目标区域为被暴露与刻蚀区域。
本发明提供一种不对称结构具有凸起形状的上述实施例的接触垫结构的制造方法，包括：
当P为偶数时，以区域(f，j)至(f-1+n，j)(j＝1～Q)为目标区域去除一层导电层，其中f为1或2，且n＝P/2，或者当P为奇数时，以区域(1，j)至(n，j)(j＝1～Q)为目标区域去除一层导电层，其中n＝(P+1)/2；
d次去除两层导电层的步骤，其在P为偶数时分别以区域(f+b，j)至(f-1+n+b，j)(j＝1～Q)(n＝P/2)为目标区域，或者在P为奇数时分别以区域(1+b，j)至(n+b，j)(j＝1～Q)(n＝(P+1)/2)为目标区域，其中d为(P-1)/2的整数部分，且所述d次步骤中的每一次的b是介于1至d之间的不同的整数；以及
Q-1次去除P层导电层的步骤，分别以区域(i，1+c)至(i，Q)(i＝1～P)为目标区域，其中c是介于1至Q-1之间的不同的整数，
其中该目标区域为被屏蔽之区域。
由于本发明的N层导电层的接触垫结构可使用远少于N-1次的光刻蚀工艺来形成，故其工艺可大幅简化，工艺控制也比较容易。
此外，当上述不对称结构具有凹陷形状时，其拓扑高度差较小，特别是在ADT边界中，并且每个阶梯的面积可以被均等地分割，而当上述不对称结构具有凸起形状，并且配置在一个低于相邻表面的表面上时，凸起结构可以分隔宽的沟渠，以避免后续CMP工艺造成的凹陷问题。
为让本发明的上述特征和优点能更明显易懂，下文特列举实施例，并配合所附附图作详细说明如下。
附图说明
图1A为本发明第一实施方式的一例的接触垫结构的立体图。
图1B为图1A的接触垫结构的俯视图，其中标示各区域暴露出的导电层的编号Lni，j及须去除的导电层层数Tni，j。
图2绘示可达成图1B的导电层去除层数分布的掩模图案/刻蚀层数组合的一个例子。
图3A为本发明第一实施方式的另一例的接触垫结构的立体图。
图3B为图3A的接触垫结构的俯视图，其中标示各区域暴露出的导电层的编号Lni，j及须去除的导电层层数Tni，j。
图4绘示可达成图3B的导电层去除层数分布的掩模图案/刻蚀层数组合的一个例子。
图5A为本发明第二实施方式的一例的接触垫结构的俯视图，其中标示各区域中须部分去除的导电层的层数Tni，j。
图5B为图5A的接触垫结构的B-B’剖面图。
图6为包括本发明一实施例的接触垫结构的3D存储器结构示例的立体图。
图7A和7B为本发明实施例的同一行接触区域的不对称结构的凸起形状的两个示例，其中具有凸起形状的不对称结构配置在一个低于相邻表面(7A)或与相邻表面共平面(7B)的表面上。
图8绘示了接触区域的凹陷形状满足要求|Lni，j-Lni+1，j|≤2的一个例子，其中每个数字为各相应接触区域须去除的导电层数Tni，j。
图9绘示了接触区域的凸起形状满足要求|Lni，j-Lni+1，j|≤2的一个例子，其中每个数字为各相应接触区域须去除的导电层数Tni，j。
图10A和10B绘示本发明P＝5且形成凹陷形状的一实施例的接触垫的一种制造方法。
图11绘示本发明P＝6且形成凹陷形状的一实施例的接触垫的一种制造方法。
图12绘示本发明P＝8且形成凹陷形状的一实施例的接触垫的一种制造方法的列定义步骤。
图13绘示本发明P＝10且形成凹陷形状的一实施例的接触垫的一种制造方法的列定义步骤。
图14A和14B绘示本发明P＝5且形成凸起形状的一实施例的接触垫的一种制造方法。
图15绘示本发明P＝6且形成凸起形状的一实施例的接触垫的一种制造方法。
图16标示本发明形成凹陷形状且P＝5或6的各种实施例中每一区域须去除的导电层数Tni，j。
图17标示本发明的形成凸起形状且P＝5或6的各种实施例中每一区域须去除的导电层数Tni，j。
【附图标记说明】
100、300、500：接触垫
102：绝缘层
104：导电层
106：接触窗开口
108：间隙壁
21、22、23、24、31、32、33、34：掩模图案
212、222、232、242、312、322、332、342：对应导电层去除区的掩模区域
214、224、234、244、314、324、334、344：对应非去除区的掩模区域
Ani.j，k：区域(i，j)于第k次光刻蚀工艺中的导电层去除层数
Enk：第k次光刻蚀工艺中导电层去除区的去除层数
Lni，j/Ln3，2：区域(i，j)/(3，2)暴露出的导电层的编号
Tni，j/Tn2，3：区域(i，j)/(2，3)须去除的导电层的层数
具体实施方式
以下将借由实施方式对本发明作进一步说明，但所述实施方式仅为例示说明的用，而非用以限制本发明范围。
图1A为本发明第一实施方式的一例的接触垫结构的立体图。图1B为图1A的接触垫结构的俯视图，其中标示各区域暴露出的导电层的编号Lni，j及须去除的导电层层数Tni，j。在本发明的第一实施例中，在各该区域(i，j)中不存在高于第Lni，j导电层的绝缘层或导电层。
请参照图1A及图1B，此例接触垫结构100中有12层绝缘层102及12层导电层104交替堆叠，且暴露出各导电层104的12个区域排成4×3的二维阵列。此即对应N＝12、P＝4且Q＝3的情况。图中行方向标为i方向、列方向标为j方向，但此i、j方向不一定表示晶圆的x、y方向或y、x方向。所述导电层104由下至上编号为第1至第12(＝N)导电层。各区域(i，j)(i＝1～4，j＝1～3)暴露出的导电层的编号Lni，j如图1B左半所示，例如，区域(3，2)暴露出的导电层的编号Ln3，2＝6。在第i列的3(＝Q)个区域中，Lni，j随j值增加而递减，即Lni，1＞Lni，2＞Lni，3。第i列的3(＝Q)个区域及第i+1列的3(＝Q)个区域之间的Ln值差异固定，即Lni，1-Lni+1，1＝Lni，2-Lni+1，2＝Lni，3-Lni+1，3。在第j行的4(＝P)个区域中，Lni，j由两端向中央渐减，即Ln1，j，Ln4，j＞Ln2，j，Ln3，j。并且，第j行的4(＝P)个区域及第j+1行的4(＝P)个区域之间的Ln值差异固定，即Ln1，j-Ln1，j+1＝Ln2，j-Ln2，j+1＝Ln3，j-Ln3，j+1＝Ln4，j-Ln4，j+1。
为达成此Lni，j分布及各该区域(i，j)中不存在高于第Lni，j导电层的绝缘层或导电层的状态，须自各区域(i，j)完全去除特定层数Tni，j(＝N-Lni，j＝12-Lni，j)的导电层，其值如图1B右半所示，例如，区域(2，3)须去除其全区11层导电层而露出第1层导电层，即Tn2，3＝11。此Tn值分布可借由使用数目远小于N-1(11)个的掩模进行同数目的光刻蚀工艺，以特定的掩模图案/刻蚀层数组合来达成，其一例如图2所示。
请参照图2，此例使用4个掩模(M＝4的情况)，其分别在对应区域具有掩模图案21、22、23、24，且其使用顺序可以任意选择。
掩模图案21包含以图标方式分布的对应导电层去除区的区域212及对应非去除区的区域214，且在使用掩模图案21的光刻蚀工艺中，导电层刻蚀去除层数Enk＝1为1层，对应区域212的导电层去除区的去除层数Ani，j，k＝1为Enk＝1(1)，且对应区域214非去除区的去除层数Ani，j，k＝1为0。
掩模图案22包含以图标方式分布的对应导电层去除区的区域222及对应非去除区的区域224，且在使用掩模图案22的光刻蚀工艺中，去除层数Enk＝2为2层，对应区域222的导电层去除区的去除层数Ani，j，k＝2为Enk＝2(2)，且对应区域224的非去除区的去除层数Ani，j，k＝2为0。
掩模图案23包含以图标方式分布的对应导电层去除区的区域232及对应非去除区的区域234，且在使用掩模图案23的光刻蚀工艺中，去除层数Enk＝3为4层，对应区域232的导电层去除区的去除层数Ani，j，k＝3为Enk＝3(4)，且对应区域234的非去除区的去除层数Ani，j，k＝3为0。
掩模图案24包含以图标方式分布的对应导电层去除区的区域242及对应非去除区的区域244，且在使用掩模图案24的光刻蚀工艺中，去除层数Enk＝4为4层，对应区域242的导电层去除区的去除层数Ani，j，k＝4为Enk＝4(4)，且对应区域244的非去除区的去除层数Ani，j，k＝4为0。
各光刻蚀工艺的去除层数的总和为N-1(11)，即Enk＝1、Enk＝2、Enk＝3与Enk＝M＝4之和为N-1(11)。接触垫的各区域(i，j)在该M次光刻蚀工艺之后累计的导电层去除层数达到前述的须去除层数Tni，j，即Ani，j，k＝1、Ani，j，k＝2、Ani，j，k＝3与Ani，j，k＝M＝4之和为Tni，j。例如，区域(2，2)对应掩模图案21中对应去除区的区域212、掩模图案22中对应去除区的区域222、掩模图案23中对应去除区的区域232及掩模图案24中对应非去除区的区域244，即An2，2，k＝1＝Enk＝1＝1、An2，2，k＝2＝Enk＝2＝2、An2，2，k＝3＝Enk＝3＝4且An2，2，k＝M＝4＝0，四者之和为Tn2，2＝7(图1B)。
另外，各层导电层104的材料例如是金属材料、N掺杂多晶硅、P掺杂多晶硅，或其组合，各层绝缘层102的材料包含氧化硅、氮化硅、氮氧化硅等。
在各导电层104都暴露出的接触垫结构100形成之后，即可于其上形成绝缘层(未绘示)，再于此绝缘层中形成深度不同的多个接触插塞(未绘示)来电性连接各导电层104。
图3A为本发明第一实施方式的另一例的接触垫结构的立体图。图3B为图3A的接触垫结构的俯视图，其中标示各区域暴露出的导电层的编号Lni，j及须去除的导电层层数Tni，j。
请参照图3A、3B，此例接触垫结构300同样有12层导电层，但暴露出各导电层的12个区域排成6×2的二维阵列。此即对应N＝12、P＝6且Q＝2之情况。图中i方向、j方向定义如前。
各区域(i，j)(i＝1～6，j＝1～2)暴露出的导电层的编号Lni，j如图3B左半所示。在第i列的2(Q)个区域中，Lni，j随j值增加而递减，即Lni，1＞Lni，2。第i列的2(Q)个区域及第i+1列的2(Q)个区域之间的Ln值差异固定，即Lni，1-Lni+1，1＝Lni，2-Lni+1，2。在第j行的6(P)个区域中，Lni，j由两端向中央渐减，即Ln1，j，Ln6，j＞Ln2，j，Ln5，j＞Ln3，j，Ln4，j。并且，第1行的6(P)个区域及第2行的6(P)个区域之间的Ln值差异固定，即Ln1，1-Ln1，2＝Ln2，1-Ln2，2＝Ln3，1-Ln3，2＝Ln4，1-Ln4，2＝Ln5，1-Ln5，2＝Ln6，1-Ln6，2。
为达成此Lni，j分布及各该区域(i，j)中不存在高于第Lni，j导电层的绝缘层或导电层的状态而须自各区域(i，j)去除的导电层层数Tni，j(＝N-Lni，j＝12-Lni，j)如图3B右半所示。此Tn值分布可借由使用数目(M)远小于N-1(11)个的掩模进行同数目的光刻蚀工艺，以特定的掩模图案/刻蚀层数组合来达成，其一例如图4所示。
如图4所示，此例使用4个掩模(M＝4的情况)，其分别在对应区域具有掩模图案31、32、33、34，且其使用顺序可以任意选择。
掩模图案31包含以图标方式分布的对应导电层去除区的区域312及对应非去除区的区域314，且在使用掩模图案31的光刻蚀工艺中，去除层数Enk＝1为1层，对应区域312的去除区的去除层数Ani，j，k＝1为Enk＝1(1)，且对应区域314的非去除区的去除层数Ani，j，k＝1为0。
掩模图案32包含以图标方式分布的对应去除区的区域322及对应非去除区的区域324，且在使用掩模图案32的光刻蚀工艺中，去除层数Enk＝2为2层，对应区域322的去除区的去除层数Ani，j，k＝2为Enk＝2(2)，且对应区域324的非去除区的去除层数Ani，j，k＝2为0。
掩模图案33包含以图标方式分布的对应去除区的区域332及对应非去除区的区域334，且在使用掩模图案33的光刻蚀工艺中，去除层数Enk＝3为4层，对应区域332的去除区的去除层数Ani，j，k＝3为Enk＝3(4)，且对应区域334的非去除区的去除层数Ani，j，k＝3为0。
掩模图案34包含以图标方式分布的对应去除区的区域342及对应非去除区的区域344，且在使用掩模图案34的光刻蚀工艺中，去除层数Enk＝4为4层，对应区域342的去除区的去除层数Ani，j，k＝4为Enk＝4(4)，且对应区域344的非去除区的去除层数Ani，j，k＝4为0。
各光刻蚀工艺的去除层数的总和为N-1(11)，即Enk＝1、Enk＝2、Enk＝3与Enk＝M＝4之和为N-1(11)。接触垫各区域(i，j)在该M次光刻蚀工艺之后累计的导电层去除层数达到前述的须去除层数Tni，j，即Ani，j，k＝1、Ani，j，k＝2、Ani，j，k＝3与Ani，j，k＝M＝4之和为Tni，j。例如，区域(2，2)对应掩模图案31中对应去除区的区域312、掩模图案32中对应非去除区的区域324、掩模图案33中对应去除区的区域332及掩模图案34中对应非去除区的区域344，即An2，2，k＝1＝Enk＝1＝1、An2，2，k＝2＝0、An2，2，k＝3＝Enk＝3＝4且An2，2，k＝M＝4＝0，四者之和为Tn2，2＝5。
图5A为本发明第二实施方式的一例的接触垫结构的俯视图，其中标示各区域中须部分去除的导电层的层数Tni，j。图5B为图5A接触垫结构的B-B’剖面图。
请参照图5A、5B，此例的接触垫结构500的须去除导电层层数Tni，j分布与图1B所示者相同，且掩模图案分布/刻蚀层数组合可以与图2所示者相同，但在暴露出最上方的第N导电层的区域以外的各该区域(i，j)中，第Lni，j导电层上方的各绝缘层102及各导电层104在该M次光刻蚀工艺中都仅被部分去除，从而在第Lni，j导电层上层的绝缘层102及导电层104中形成接触窗开口106，第Lni，j导电层即暴露于此接触窗开口106中。
在该M次光刻蚀工艺之后，可于各接触窗开口106的侧壁形成间隙壁108，以使稍后将形成于区域(i，j)中的接触窗开口106中的第Lni，j导电层的接触窗与第Lni，j导电层上方的导电层104隔离。间隙壁108的材质为绝缘材质，例如为氧化硅、氮化硅、氮氧化硅等。
上述各实施方式的接触垫结构100、300或500例如是配置于3D存储器中。
此外，本发明的接触垫结构可配置于3D存储器中与字线接触垫相邻处，图6为本发明一实施例的接触垫结构配置于3D存储器的例示结构的立体图。
在另一实施例的接触垫结构中，第j行的P个区域及第j+1行的P个区域之间的Ln值差异固定，即Ln1，j-Ln1，j+1＝Ln2，j-Ln2，j+1＝...＝LnP，j-LnP，j+1＝P，且在第j行的P个区域中，|Lni，j-Lni+1，j|≤2，且所述P个区域形成具有凹陷形状或凸起形状的不对称结构。
图6绘示了本发明实施例的同一行接触区域的不对称结构的凹陷形状的一个例子。
对于凸起形状的情况，具有凸起形状的不对称结构可以配置在一个低于相邻表面的表面上，如图7A所示，也可以配置在一个与相邻表面共面的表面上，如图7B所示。相邻表面例如是3D存储器的字线接触垫的顶面，当具有凸起形状的不对称结构配置在一个低于相邻表面的表面上时，该凸起结构可以分隔宽的沟渠，以避免后续CMP工艺造成的凹陷问题。当具有凸起形状的不对称结构配置在一个与相邻表面共平面的表面上时，其拓扑高度差较小，并且每个阶梯的面积可以被均等地分割。
对于上述在同一行的P个区域中|Lni，j-Lni+1，j|≤2的要求，图8绘示了可满足此要求的接触区域的凹陷形状的一个例子，图9绘示了可满足此要求的接触区域的凸起形状的一个例子，其中每个数字为各相应接触区域须去除的导电层层数Tni，j。
在上述接触垫结构的实施例中，具有凹陷形状的不对称结构可以用包括如下步骤的方法制造：以区域(f，j)至(f-1+n，j)(j＝1～Q)为目标区域去除一层导电层，其中f为1或2，且当P为偶数时，n＝P/2，或者当P为奇数时，n＝(P-1)/2；d次去除两层导电层的步骤，分别以区域(f+b，j)至(f-1+n+b，j)(j＝1～Q)为目标区域，其中d为(P-1)/2的整数部分，且d次步骤中的每一次的b是介于1至d之间的不同的整数；以及Q-1次去除P层导电层的步骤，分别以区域(i，1+c)至(i，Q)(i＝1～P)为目标区域，其中c是介于1至Q-1之间的不同的整数，其中该目标区域为被暴露与刻蚀的区域。这个方法可应用在3D存储器的制造中。
图10A和10B绘示本发明P＝5且形成凹陷形状的一实施例的接触垫的制造方法。
该方法包括多个列定义步骤和多个行定义步骤，但这些定义步骤可以任意顺序进行。当列数P＝5时，n＝2(＝(P-1)/2，因P为奇数)，d为(P-1)/2(＝2)的整数部分即2，也就是说列定义步骤包括两次(＝d)2层刻蚀步骤，并且1层刻蚀步骤与每一次的2层刻蚀步骤都刻蚀两(＝n)列的区域。此外，在该例子中，Q＝3，因此在1层刻蚀步骤和两次2层刻蚀步骤的每一次，都是m＝Q＝3行的区域被刻蚀。行定义步骤包括Q-1＝2次步骤，其中每次步骤都去除P层导电层而为P层刻蚀步骤，且c的范围为1至2。在c＝1的行定义步骤中，区域(i，1+1＝2)至(i，Q＝3)(i＝1～P)为目标区域。在c＝2的行定义步骤中，区域(i，1+2＝Q＝3)(i＝1～P)为目标区域。在每个区域中被去除的导电层数Tni，j如图所示。
图11绘示本发明P＝6且形成凹陷形状的一实施例的接触垫的一种制造方法。
当P＝6时，n＝3(＝P/2，因P为偶数)，d为(P-1)/2＝2.5的整数部分即2，也就是说，列定义步骤包括两次(＝d)2层刻蚀步骤，并且1层刻蚀步骤与每一次的2层刻蚀步骤都有3(＝n)列的区域被刻蚀。此外，在这个例子中，Q＝3，因此m值和行定义步骤与上述示例相同。
图12绘示本发明P＝8且形成凹陷形状的一实施例的接触垫的一种制造方法的多个列定义步骤。
当P＝8时，n＝4(＝P/2，因P为偶数)，d为(P-1)/2＝3.5的整数部分即3，也就是说列定义步骤包括三(＝d)次2层刻蚀步骤，并且1层刻蚀步骤与每一次的2层刻蚀步骤都有4(＝n)列的区域被刻蚀。
图13绘示本发明P＝10且形成凹陷形状的一实施例的接触垫的制造方法的列定义步骤。
当P＝10时，n＝5(＝P/2，因P为偶数)，d为(P-1)/2＝4.5的整数部分即4，也就是说列定义步骤包括四(＝d)次2层刻蚀步骤，并且1层刻蚀步骤与每一次的2层刻蚀步骤都有5(＝n)列的区域被刻蚀。
图14A和14B绘示本发明P＝5且形成凸起形状的一实施例的接触垫的一种制造方法。当形成凸起形状时，上述目标区域是被屏蔽的区域。
如图14A和14B所示的过程与图10A和10B所示的过程的不同之处在于：前者的目标区域被屏蔽，而不是暴露出被刻蚀；且因P是一个奇数，在每一次的列定义刻蚀步骤中n＝(P+1)/2，且列定义刻蚀从第一列开始，即是说在1层刻蚀过程中区域(1，j)至(n，j)(j＝1～Q)为目标区域。在每个区域中被去除的导电层数Tni，j也写在图中。
图15绘示本发明P＝6且形成凸起形状的一实施例的接触垫的一种制造方法。
如图15所示的过程与图11所示的过程的不同之处在于每一次刻蚀步骤中目标区域是被屏蔽，而不是暴露出被刻蚀。在每个区域中被去除的导电层数Tni，j也写在图中。
对于凹陷形状且P分别为4、7、9的情况以及凸起形状且P分别为4、7、9的情况也都有研究，其结果分别如表1和表2所示。
图16标示形成凹陷形状且P＝5或6的各种实施例中每一区域须去除的导电层数Tni，j。此外，在P的范围为4～9的特定的实施例中，第一行区域的Tni，1(i＝1～P)值列于下表1中。在每一次1层刻蚀步骤和2层刻蚀步骤中的被刻蚀的列数n值，以及2层刻蚀步骤的次数d值((P-1)/2)的整数部分)由括号中所示的等式表示。
表1
根据图16和表1，凹陷形状在位于一行的中间或是从一行的中间偏移一个区域的第h个区域处具有中心最低点。例如，当P＝5时，第3、第2或第4个区域(h为3、2或4)是一行中最低的；当P＝8时，第4或第5个区域(h为4或5)是一行中最低的。并且，可以发现以下规则：Tn1，1＝0、Tnh，1＝P-1，而且当Tni，1(i＝h+1～P)为P-1-|i-h|×2时Tni，1(i＝h-1～2)为P-|i-h|×2，或者当Tni，1(i＝h+1～P)为P-|i-h|×2时Tni，1(i＝h-1～2)为P-1-|i-h|×2。Tni，j(i≥1，j＞1)可以用Tni，1+(j-1)×P来计算。
图17标示形成凸起形状且P＝5或6的各种实施例中每一区域须去除的导电层数Tni，j。此外，在P的范围为4～9的特定实施例中，第一行区域的Tni，1(i＝1～P)列于下表2中。在每一次1层刻蚀步骤和2层刻蚀步骤中的被屏蔽的列数n值，以及2层刻蚀步骤的次数d值((P-1)/2)的整数部分)由括号中所示的等式表示。
表2
根据图17和表2，当P是奇数时，凸起形状在位于一行的中间具有中心最高点；当P是偶数时，在位于一行的中间或从一行的中间偏移一个区域的第h个区域处具有中心最高点。例如，当P＝6时，第3或第4个区域(h为3或4)是一行中最高的；当P＝9时，位于中间[＝(P+1)/2]的第5个区域(h是5)是一行中最高的。此外，可以发现以下规则：Tn1，1＝P-1、Tnh，1＝0，而且当Tni，1(i＝h+1～P)为|i-h|×2+1时Tni，1(i＝h-1～2)为|i-h|×2，或者当Tni，1(i＝h+1～P)为|i-h|×2时Tni，1(i＝h-1～2)为|i-h|×2+1。Tni，j(j≥1，j＞1)可以用Tnj，1+(j-1)×P来计算。
由于本发明的N(例如为12)层导电层的接触垫结构可使用远少于N-1次的光刻蚀工艺(例如4次)来形成，故其工艺可大幅简化，工艺控制也比较容易。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种接触垫结构，包括交替堆叠的N层绝缘层及N层导电层，且具有N个区域暴露出各个导电层，N≥6，其中所述区域排列成P行×Q列的二维阵列，P≥3、Q≥2，当所述导电层由下至上编号为第1至第N导电层且区域(i,j)，i＝1～P,j＝1～Q，暴露出的导电层为第Lni,j导电层时，
第j行的P个区域及第j+1行的P个区域之间的Ln值差异固定，即Ln1,j-Ln1,j+1＝Ln2,j-Ln2,j+1＝…＝LnP,j-LnP,j+1＝P，并且
在第j行的P个区域中，|Lni,j-Lni+1,j|≤2，并且所述P个区域形成具有凹陷形状或凸起形状的不对称结构；
当P是奇数时，该凸起形状在位于一行的中间的第h个区域处具有中心最高点，或者当P是偶数时，该凸起形状在位于一行的中间或从一行的中间偏移一个区域的第h个区域处具有中心最高点。
2.如权利要求1所述的接触垫结构，其中该凹陷形状在位于一行的中间或从一行的中间偏移一个区域的第h个区域处具有中心最低点。
3.如权利要求2所述的接触垫结构，其中
Lni,j＝N-Tni,j，其中Tni,j为须去除的导电层数，
Tn1,1＝0，
Tnh,1＝P-1，
当Tni,1为P-1-|i-h|×2，i＝h+1～P时，Tni,1为P-|i-h|×2，其中，i＝h-1～2；
当Tni,1为P-1-|i-h|×2，i＝h-1～2时，Tni,1为P-|i-h|×2，其中i＝h+1～P，并且
Tni,j＝Tni,1+(j-1)×P，其中i≥1,j>1。
4.如权利要求1所述的接触垫结构，其中该具有凸起形状的不对称结构配置在一个低于相邻表面的表面上。
5.如权利要求1所述的接触垫结构，其中该具有凸起形状的不对称结构配置在一个与相邻表面共平面的表面上。
6.如权利要求1所述的接触垫结构，其中
Lni,j＝N-Tni,j，其中Tni,j为须去除的导电层数，
Tn1,1＝P-1，
Tnh,1＝0，
当Tni,1为|i-h|×2+1，i＝h+1～P时，Tni,1为|i-h|×2其中，i＝h-1～2，
当Tni,1为|i-h|×2，i＝h+1～P时，Tni,1为|i-h|×2+1，其中，i＝h-1～2并且
Tni,j＝Tni,1+(j-1)×P，其中i≥1,j>1。
7.如权利要求6所述的接触垫结构，配置于一个3D存储器中与字线接触垫相邻的位置。
8.一种接触垫结构的制造方法，其中该接触垫结构包括交替堆叠的N层绝缘层和N层导电层，且具有N个区域暴露出各个导电层，N≥6，其中所述区域排列成P行×Q列的二维阵列，P>3,Q≥2，当所述导电层由下至上编号为第一至第N导电层，且区域(i,j)暴露出的导电层为第Lni,j导电层时，该方法包括：
以区域(f,j)至(f-1+n,j)，j＝1～Q，为目标区域去除一层导电层，其中f为1或2，且当P为偶数时，n＝P/2，或者当P为奇数时，n＝(P-1)/2；
d次去除两层导电层的步骤，分别以区域(f+b,j)至(f-1+n+b,j)，j＝1～Q，为目标区域，其中d为(P-1)/2的整数部分，且所述d次步骤中的每一次的b是介于1至d之间的不同的整数；以及
Q-1次去除P个导电层的步骤，分别以区域(i,1+c)至(i,Q)，i＝1～P，为目标区域，其中c是介于1至Q-1之间的不同的整数，
其中该目标区域为被暴露与刻蚀的区域。
9.一种接触垫结构的制造方法，其中该接触垫结构包括交替堆叠的N层绝缘层和N层导电层，N≥6，且具有N个区域暴露出各个导电层，其中所述区域排列成P行×Q列的二维阵列，P>3,Q≥2，当所述导电层由下至上编号为第一至第N导电层，且区域(i,j)暴露出的导电层为第Lni,j导电层时，该方法包括：
当P为偶数时，以区域(f,j)至(f-1+n,j)，j＝1～Q，为目标区域去除一层导电层，其中f为1或2，且n＝P/2，或者当P为奇数时，以区域(1,j)至(n,j)，j＝1～Q，为目标区域去除一层导电层，其中n＝(P+1)/2；
d次去除两层导电层的步骤，其在P为偶数时分别以区域(f+b,j)至(f-1+n+b,j)，j＝1～Q，n＝P/2，为目标区域，或者在P为奇数时分别以区域(1+b,j)至(n+b,j)，j＝1～Q，n＝(P+1)/2，为目标区域，其中d为(P-1)/2的整数部分，且所述d次步骤中的每一次的b是介于1至d之间的不同的整数；以及
Q-1次去除P层导电层的步骤，分别以区域(i,1+c)至(i,Q)，i＝1～P，为目标区域，其中c是介于1至Q-1之间的不同的整数，
其中该目标区域为被屏蔽的区域。
CN201710200967.8A 2016-04-14 2017-03-30 接触垫结构及其制造方法 Active CN107301990B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US15/099,316 2016-04-14
US15/099,316 US9508645B1 (en) 2016-04-14 2016-04-14 Contact pad structure
US15/362,718 2016-11-28
US15/362,718 US9685408B1 (en) 2016-04-14 2016-11-28 Contact pad structure and method for fabricating the same

Publications (2)

Publication Number Publication Date
CN107301990A CN107301990A (zh) 2017-10-27
CN107301990B true CN107301990B (zh) 2019-10-18

Family

ID=58547310

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710200967.8A Active CN107301990B (zh) 2016-04-14 2017-03-30 接触垫结构及其制造方法

Country Status (6)

Country Link
US (1) US9685408B1 (zh)
EP (1) EP3240028B1 (zh)
JP (1) JP6457581B2 (zh)
KR (1) KR101923566B1 (zh)
CN (1) CN107301990B (zh)
TW (1) TWI612637B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102428273B1 (ko) * 2017-08-01 2022-08-02 삼성전자주식회사 3차원 반도체 소자
WO2019099103A1 (en) * 2017-11-15 2019-05-23 Sandisk Technologies Llc Three-dimensional memory device with thickened word lines in terrace region and method of making thereof
US10804284B2 (en) * 2018-04-11 2020-10-13 Sandisk Technologies Llc Three-dimensional memory device containing bidirectional taper staircases and methods of making the same
JP2020047797A (ja) 2018-09-19 2020-03-26 キオクシア株式会社 記憶装置及びその製造方法
JP2022540024A (ja) * 2020-03-23 2022-09-14 長江存儲科技有限責任公司 三次元メモリデバイス
CN117979685A (zh) * 2022-10-19 2024-05-03 长鑫存储技术有限公司 半导体结构及其形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8530350B2 (en) * 2011-06-02 2013-09-10 Micron Technology, Inc. Apparatuses including stair-step structures and methods of forming the same
JP2013055136A (ja) * 2011-09-01 2013-03-21 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2014027104A (ja) * 2012-07-26 2014-02-06 Toshiba Corp 半導体装置及びその製造方法
US9165823B2 (en) * 2013-01-08 2015-10-20 Macronix International Co., Ltd. 3D stacking semiconductor device and manufacturing method thereof
KR102046504B1 (ko) * 2013-01-17 2019-11-19 삼성전자주식회사 수직형 반도체 소자의 패드 구조물 및 배선 구조물
JP2014183225A (ja) * 2013-03-19 2014-09-29 Toshiba Corp 不揮発性半導体記憶装置
JP6181441B2 (ja) * 2013-06-24 2017-08-16 新光電気工業株式会社 パッド構造、実装構造、及び、製造方法
JP2015176923A (ja) * 2014-03-13 2015-10-05 株式会社東芝 不揮発性半導体記憶装置
US9142538B1 (en) * 2014-09-18 2015-09-22 Macronix International Co., Ltd. Three-dimensional semiconductor device
US9196567B1 (en) 2015-01-14 2015-11-24 Macronix International Co., Ltd. Pad structure

Also Published As

Publication number Publication date
JP6457581B2 (ja) 2019-01-23
KR20170117892A (ko) 2017-10-24
TWI612637B (zh) 2018-01-21
TW201737454A (zh) 2017-10-16
EP3240028A2 (en) 2017-11-01
EP3240028A3 (en) 2017-11-15
KR101923566B1 (ko) 2019-02-20
JP2017191937A (ja) 2017-10-19
EP3240028B1 (en) 2023-08-02
CN107301990A (zh) 2017-10-27
US9685408B1 (en) 2017-06-20

Similar Documents

Publication Publication Date Title
CN107301990B (zh) 接触垫结构及其制造方法
JP2002158278A5 (ja) 半導体装置およびその製造方法
JP4777668B2 (ja) Ｍｉｍ型容量素子
TWI570807B (zh) 供接觸開口蝕刻窗孔用之lc模組佈局配置
JP2009049420A (ja) 集積回路製造方法、集積回路を製造する構成、および集積回路
JP2011061003A (ja) 配線パターン形成方法および半導体装置の製造方法、半導体装置、データ処理システム
JP2005528784A (ja) 集積キャパシタンス構造を備える半導体素子、ならびにその製造方法
CN109786239B (zh) 形成对准掩模或一组对准掩模的方法、半导体装置
JP2013030557A (ja) 半導体装置の製造方法
CN110176452A (zh) 集成电路结构及其制造方法
TWI334177B (en) Method for forming a semiconductor device
US8232169B2 (en) Resistor in an integrated circuit
JP4803898B2 (ja) 半導体装置
CN105990103B (zh) 半导体结构的制造方法
US9508645B1 (en) Contact pad structure
KR100644526B1 (ko) 엠보싱형 커패시터의 제조 방법
CN108630528A (zh) 非对称阶梯结构及其制造方法
KR101708606B1 (ko) 반도체 활성 영역 및 분리 구역을 형성하는 이중 패턴화 방법
KR100898220B1 (ko) 반도체 소자 및 그 제조방법
CN107331653B (zh) 接触垫结构
JP2006190709A (ja) 半導体装置
TWI584443B (zh) 接觸墊結構
JP5816133B2 (ja) パターン形成方法、原版及びデータ処理方法
US6627936B2 (en) Semiconductor device and method of producing the same
CN208589409U (zh) 半导体掩膜层结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant