CN107104043B - 图案形成方法以及使用其的半导体器件制造方法 - Google Patents

图案形成方法以及使用其的半导体器件制造方法 Download PDF

Info

Publication number
CN107104043B
CN107104043B CN201610974299.XA CN201610974299A CN107104043B CN 107104043 B CN107104043 B CN 107104043B CN 201610974299 A CN201610974299 A CN 201610974299A CN 107104043 B CN107104043 B CN 107104043B
Authority
CN
China
Prior art keywords
forming
bit line
pattern
layer
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610974299.XA
Other languages
English (en)
Other versions
CN107104043A (zh
Inventor
千宰协
林庭燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN107104043A publication Critical patent/CN107104043A/zh
Application granted granted Critical
Publication of CN107104043B publication Critical patent/CN107104043B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种用于形成图案的方法包括：形成刻蚀目标层；刻蚀刻蚀目标层，以形成具有线形成部分和多个焊盘部分的预图案；形成穿过焊盘部分和线形成部分延伸的多个间隔件；在间隔件之上形成阻挡层，阻挡层具有阻挡焊盘部分并且暴露出线形成部分的开口；以及通过将阻挡层和间隔件用作阻障来刻蚀线形成部分，以形成多个线。

Description

图案形成方法以及使用其的半导体器件制造方法
相关申请的交叉引用
本申请要求于2016年2月22日向韩国知识产权局提交的申请号为10-2016-0020758的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及半导体器件，更具体地，涉及图案形成方法以及使用其的半导体器件制造方法。
背景技术
在用于制造半导体器件的工艺中形成多个图案。在通常的光刻工艺中，在最小化图案的临界尺寸中存在限制。因此，需要用于实现能够超过光刻的临界分辨率的临界尺寸的技术。
发明内容
本发明的各种实施例针对能够形成精细图案的用于制造半导体器件的方法。
在一个实施例中，一种用于形成图案的方法可以包括：形成刻蚀目标层；刻蚀刻蚀目标层，以形成具有线形成部分和多个焊盘部分的预图案；形成穿过焊盘部分和线形成部分延伸的多个间隔件；在间隔件之上形成阻挡层，阻挡层具有阻挡焊盘部分并且暴露出线形成部分的开口；以及通过将阻挡层和间隔件用作阻障来刻蚀线形成部分，以形成多个线部分。焊盘部分可以具有从线形成部分突出的形状。焊盘部分在第一方向上从线形成部分的两个端部突出，并且可以形成为在与第一方向相交的第二方向上排列成锯齿形。线形成部分可以具有板形状。焊盘部分可以包括位线的焊盘部分，线部分可以包括位线的线部分。间隔件可以具有比焊盘部分和线形成部分小的线宽度。在阻挡层的形成中，阻挡层的开口可以形成为具有暴露出焊盘部分的部分和线形成部分的区域。间隔件的形成可以包括：在预图案之上形成底层；在底层之上形成顶层；刻蚀顶层，以在底层之上形成线形状的牺牲图案；在牺牲图案的两个侧壁上形成间隔件；以及去除牺牲图案。刻蚀目标层可以包括金属。
在一个实施例中，一种用于制造半导体器件的方法可以包括：在包括单元区和外围电路区的衬底之上形成叠层；刻蚀叠层的一部分，以在外围电路区中形成栅结构；刻蚀叠层的剩余部分，以在单元区中形成预位线图案，预位线图案具有位线形成部分和从位线形成部分突出的多个位线焊盘部分；形成包括穿过位线焊盘部分和位线形成部分延伸的多个间隔件的硬掩模层；在硬掩模层之上形成阻挡层，阻挡层具有阻挡位线焊盘部分并且暴露出位线形成部分的开口；通过将阻挡层和硬掩模层用作阻障来刻蚀位线形成部分，以形成多个位线部分；以及形成可以与位线焊盘部分连接的接触插塞。可以使用用于形成栅结构的栅掩模层和用于形成预位线图案的刻蚀掩模层来执行栅结构的形成和预位线图案的形成。可以通过执行光刻工艺一次形成栅掩模层和刻蚀掩模层。位线焊盘部分在第一方向上从位线形成部分的两个端部突出，并且可以形成为在与第一方向相交的第二方向上排列成锯齿形。位线形成部分可以具有板形状。间隔件可以具有比位线焊盘部分和位线形成部分小的线宽度。在阻挡层的形成中，阻挡层的开口可以形成为具有暴露出位线焊盘部分的部分和位线形成部分的区域。间隔件的形成可以包括：在预位线图案之上形成底层；在底层之上形成顶层；刻蚀顶层，以在底层之上形成线形状的牺牲图案；在牺牲图案的两个侧壁上形成间隔件；以及去除牺牲图案。
在一个实施例中，一种用于形成图案的方法可以包括：形成刻蚀目标层；刻蚀刻蚀目标层，以形成板形状的预图案；在预图案之上形成多个间隔件；形成具有基部、类似焊盘部分和开口的阻挡层，基部覆盖间隔件的端部，类似焊盘部分从基部突出；开口暴露出间隔件的其它部分和预图案；以及通过将阻挡层和间隔件用作阻障来刻蚀预图案，以形成多个线部分和多个焊盘部分。在阻挡层的形成中，类似焊盘部分在第一方向上从基部突出，并且可以形成为在与第一方向相交的第二方向上排列成锯齿形。焊盘部分可以包括位线的焊盘部分，线部分可以包括位线的线部分。间隔件可以具有比类似焊盘部分小的线宽度。间隔件的形成可以包括：在预图案之上形成底层；在底层之上形成顶层；刻蚀顶层，以在底层之上形成线形状的牺牲图案；在牺牲图案的两个侧壁上形成间隔件；以及去除牺牲图案。
在一个实施例中，一种用于制造半导体器件的方法可以包括：在包括单元区和外围电路区的衬底之上形成叠层；刻蚀叠层的一部分，以在外围电路区中形成栅结构；刻蚀叠层的剩余部分，以在单元区中形成板形状的预位线图案；在预位线图案之上形成包括多个间隔件的硬掩模层；形成具有基部、类似焊盘部分和开口的阻挡层，基部覆盖间隔件的端部，类似焊盘部分从基部突出，开口暴露出间隔件的其它部分和预位线图案；通过将阻挡层和间隔件用作阻障来刻蚀预位线图案，以形成多个位线部分和多个位线焊盘部分；以及形成可以与位线焊盘部分连接的接触插塞。在阻挡层的形成中，类似焊盘部分在第一方向上从基部突出，并且可以形成为在与第一方向相交的第二方向上排列成锯齿形。间隔件可以具有比类似焊盘部分小的线宽度。间隔件的形成可以包括：在预位线图案之上形成底层；在底层之上形成顶层；刻蚀顶层，以在底层之上形成线形状的牺牲图案；在牺牲图案的两个侧壁上形成间隔件；以及去除牺牲图案。
附图说明
图1A至图1I为半导体器件的示意性平面图，它们图示了根据本发明的第一实施例的用于形成所述半导体器件的图案的方法。
图2A至图2I为沿着图1A至图1I的线A-A’、B-B’和C-C’截取的侧截面图。
图3A至图3I为半导体器件的示意性平面图，它们图示了根据本发明的第二实施例的用于形成所述半导体器件的图案的方法。
图4A至图4I为沿着图3A至图3I的线A-A’、B-B’截取的侧截面图。
图5A和图5B为图示了根据本发明的第一实施例的焊盘部分的修改示例的示意性平面图。
图6为图示了本发明的第一实施例的应用实例的示意性平面图。
图7A和图7B为图示了根据本发明的第一实施例的应用示例的用于形成栅结构的方法的示意性平面图。
图8为图示了本发明的第二实施例的应用示例的示意性平面图。
图9A和图9B为图示了根据本发明的第二实施例的应用示例的用于形成栅结构的方法的示意性平面图。
具体实施方式
以下将参照附图来更具体地描述本发明的各种实施例。然而，本发明可以不同的方式来实施，而不应解释为限制于本文所列举的实施例。确切地说，提供这些实施例，以使得本发明将充分与完整。在本发明中，相同的附图标记表示在本发明的各种附图和实施例中的相同的部件。
附图并非一定按比例绘制，并且在一些情况下，可以夸大比例以清楚地图示实施例的特征。当第一层被称为在第二层“上”或者在“衬底”上时，其不仅指的是第一层直接形成在第二层或衬底上的情况，还指的是在第一层与第二层之间或者第一层与衬底之间存在第三层的情况。
首先，为了理解本发明，将描述用于制造半导体器件的精细图案的现有的方法。具体地，为了制造超过光刻工艺的临界分辨率的精细图案，已经开发了双图案化技术(DPT)。双图案化技术的示例在本领域中被称为间隔件图案化技术(SPT)。根据形成牺牲图案之后的SPT，间隔件形成在牺牲图案的两个侧壁上。此后，去除牺牲图案，并且将剩余的间隔件用作刻蚀掩模。间隔件图案化技术已经适用于形成以规则的间隔沿着半导体表面间隔开的相应的精细图案。
在半导体器件中，例如DRAM(动态随机存取存储器)，可以采用多层布线结构，并且接触插塞可以用于连接多层接线。可以通过在电介质层中形成接触孔并且用导电层填充接触孔来制造接触插塞。
如果接触孔与接线不对齐，则可以刻蚀位于接线之下的材料。这被称为击穿效应。由于击穿效应，所以可以暴露出底层材料，且因而，形成在接触孔中的接触插塞不仅可以电连接至接线，还可以电连接至底层材料。底层材料可以是例如衬底。因此，在接触插塞与衬底之间可能发生泄漏。
根据本发明的一个实施例，接线(例如，图案)可以形成为包括线部分和焊盘部分。焊盘部分可以连接至线部分的端部。图案的焊盘部分可以在宽度上比图案的线部分大(即，具有更大的横截面)。此外，正如以下将参照附图更详细地解释的，通过在要形成接触孔的位置处形成焊盘部分，可以在形成接触孔时防止底层材料的击穿。
现在参见图1A至图1I以及图2A至图2I，根据本发明的第一实施例，提供了一种用于形成半导体器件的图案的方法。图2A至图2I为沿着为平面图的图1A至图1I的线A-A’、B-B'和C-C’截取的截面图。
如图1A和2A所示，可以在衬底11上形成刻蚀目标层101。衬底11可以为单层或多层。衬底11可以为或者包括电介质层、导电层、半导体层或者它们的组合。衬底11可以包括半导体衬底。例如，衬底11可以包括：硅衬底、硅-锗衬底或者绝缘体上硅(SOI)衬底。衬底11可以包括浅沟槽隔离(STI)区。例如，衬底11可以包括硅衬底，其中形成有浅沟槽隔离(STI)区。
刻蚀目标层101可以为单层。刻蚀目标层101可以为多层。例如，刻蚀目标层101可以为或者包括电介质层、导电层、半导体层或者它们的组合。刻蚀目标层101可以包括金属层。在一个实施例中，刻蚀目标层101可以为金属层和电介质层的叠层。在另一个实施例中，刻蚀目标层101可以为适用于形成位线结构的材料。例如，刻蚀目标层101可以为多层，其包括按阻障层在衬底11的顶部上的顺序而顺序层叠的阻障层、位线层和硬掩模层。例如，阻障层可以为或者包括：氮化钨(WN)、氮化钛(TiN)、氮化钨硅(WSiN)或者它们的组合。位线层可以为或者包括金属层。位线层可以为或者包括钨层。硬掩模层可以为或者包括氮化物、氧化物、碳、多晶硅、SOC(旋涂碳)或者它们的组合。
可以在刻蚀目标层101上形成刻蚀掩模层102。刻蚀掩模层102可以为或者包括光致抗蚀剂。在另一个实施例中，刻蚀掩模层102可以为相对于刻蚀目标层101具有刻蚀选择性的材料。刻蚀掩模层102可以为或者包括：氮化物、氧化物、碳、ARC(抗反射涂层)、多晶硅、SOC或者它们的组合。刻蚀掩模层102可以为由不同材料组成的多层。刻蚀掩模层102可以包括多个第一部分102A和多个第二部分102B。由于由第二部分102B在相邻的第一部分102A之间提供了间隔，所以可以暴露出刻蚀目标层101的部分。刻蚀目标层101暴露出的部分可以为非焊盘部分。被刻蚀掩模层102的第一部分102A覆盖的刻蚀目标层101的未暴露出的部分可以为要形成焊盘部分的区域。刻蚀掩模层102的各个第一部分102A可以具有相同的尺寸。刻蚀掩模层102的各个第二部分102B可以具有相同的尺寸。刻蚀掩模层102的第一部分102A和第二部分102B可以被交替地且重复地形成。刻蚀掩模层102的第一部分102A和第二部分102B可以彼此是连续的。刻蚀掩模层102的第一部分102A和第二部分102B可以在俯视时具有沿着相反方向延伸的四角形形状。例如，第一部分102A可以为凸形的，而第二部分102B可以为凹形的。刻蚀掩模层102还可以包括第三部分102C。第三部分102C可以具有板形状，并且可以比第一部分102A和第二部分102B的面积大。刻蚀目标层101的大部分可以被第三部分102C覆盖。第一部分102A和第二部分102B可以与第三部分102C的端部连接。刻蚀掩模层102的第一部分102A可以在第一方向Y上从第三部分102C突出。当在第一方向Y上观察时，第一部分102A可以从第三部分102C的两个端部突出。从第三部分102C的一个端部突出的第一部分102A可以不形成在与从第三部分102C的另一个端部突出的第一部分102A相同的直线上。因此，从第三部分102C的一个端部突出的第一部分102A和从第三部分102C的另一个端部突出的第一部分102A可以沿着第二方向X交替地形成。也就是说，第一部分102A可以沿着第二方向X排列成锯齿形。以与第一部分102A相同的方式，与第三部分102C的一个端部相邻的第二部分102B可以不沿着第一方向Y形成在与相邻于第三部分102C的另一个端部的第二部分102B相同的直线上。例如，与第三部分102C的一个端部相邻的第二部分102B和与第三部分102C的另一个端部相邻的第二部分102B可以沿着第二方向X排列成锯齿形。
如图1B和图2B所示，可以形成预图案103。为了形成预图案103，刻蚀目标层101可以使用刻蚀掩模层102来刻蚀。预图案103可以包括第一部分103A和第二部分103B。预图案103的第一部分103A可以为与刻蚀掩模层102的第一部分102A相同的形状。预图案103的第二部分103B可以为与刻蚀掩模层102的第二部分102B相同的形状。预图案103还可以包括具有与刻蚀掩模层102的第三部分102C相同的形状的第三部分103C。
由于在相邻的第一部分103A之间存在间隔(即，第二部分103B)，所以可以暴露出衬底11的部分。预图案103的第一部分103A可以为对应于焊盘部分的区域。例如，预图案103的第一部分103A可以成为图1I的焊盘部分106P。预图案103的第二部分103B可以成为焊盘部分之间的间隔。第一部分103A可以都具有相同的尺寸。此外，全部的第二部分103B可以具有相同的尺寸。第一部分103A和第二部分103B可以交替地且重复地形成。第一部分103A和第二部分103B可以彼此是连续的。第一部分103A和第二部分103B可以在俯视时具有在相反方向上延伸的四角形形状。例如，第一部分103A可以为凸形的，而第二部分103B可以为凹形的。预图案103的第三部分103C可以是大的矩形、平的区域，其比第一部分103A和第二部分103B大。衬底11的大部分可以被第三部分103C覆盖。第一部分103A和第二部分103B可以与第三部分103C的端部连接。当在第一方向Y上观察时，第一部分103A可以从第三部分103C的两个端部突出。从第三部分103C的一个端部突出的第一部分103A可以不形成在与从第三部分103C的另一个端部突出的第一部分103A相同的直线上。因此，从第三部分102C的一个端部突出的第一部分103A和从第三部分103C的另一个端部突出的第一部分103A可以沿着第二方向X交替地形成。也就是说，第一部分103A可以沿着第二方向X排列成锯齿形。以与第一部分103A相同的方式，与第三部分103C的一个端部相邻的第二部分103B可以不沿着第一方向Y形成在与相邻于第三部分103C的另一个端部的第二部分102B相同的直线上。例如，从第三部分103C的一个端部突出的第一部分103A和从第三部分103C的另一个端部突出的第一部分103A可以沿着第二方向X排列成锯齿形。
预图案103的第三部分103C可以为要形成线部分的部分。第三部分103C可以被称为线形成部分。在将本实施方式应用至用于形成位线结构的方法的情况下，第三部分103C可以被称为位线形成部分。因此，可以在形成预图案时提前形成位线焊盘部分，而在后续的工艺中可以形成位线部分。
接着，可以去除刻蚀掩模层102。
如上所述，可以通过单个掩模和刻蚀工艺来形成预图案103。此外，当形成预图案103时，可以提前形成对应于焊盘部分的第一部分103A。正如随后将要描述的，可以使用SPT工艺和阻挡层来形成线部分。
如图1C和图2C，可以形成硬掩模层104。硬掩模层104可以为相对于预图案103具有刻蚀选择性的任何适合的材料。硬掩模层104可以为或者包括例如，氮化物、氧化物、碳、多晶硅、SOC或者它们的组合。硬掩模层104可以为由不同材料组成的多层。硬掩模层104可以包括底层104B和顶层104T。底层104B可以填充预图案103的第二部分103B，并且覆盖预图案103的第一部分103A。顶层104T可以形成在底层104B上。底层104B和顶层104T可以是不同的材料。顶层104T可以为相对于底层104B具有刻蚀选择性的任何适合的材料。
随后，如图1D、1E、2D和2E所示，可以执行SPT(间隔件图案化技术)工艺。
如图1D和图2D所示，可以形成多个牺牲图案104L。可以通过刻蚀硬掩模层104的顶层104T来形成多个牺牲图案104L。多个牺牲图案104L可以是线形状。底层104B的部分可以被暴露在牺牲图案104L之间。牺牲图案104L可以沿着第一方向Y延伸。
接着，可以形成多个间隔件104S。间隔件104S可以形成在牺牲图案104L的侧壁上。间隔件104S可以包括相对于底层104B和牺牲图案104L具有刻蚀选择性的材料。例如，为了形成间隔件104S，可以在牺牲图案104L和底层104B上形成氧化物层。然后，可以回蚀氧化物层，使得可以在牺牲图案104L的两个侧壁上形成间隔件104S。间隔件104S可以为穿过预图案103的第一部分103A和第三部分103C延伸的形状。间隔件104S的部分可以为穿过预图案103的第二部分103B和第三部分103C延伸的形状。
如图1E和图2E所示，可以去除牺牲图案104L，使得间隔件104S的内部可以为开放的。仅间隔件104S可以保留在底层104B上。间隔件104S可以是闭环形状。
如图1F和图2F所示，可以形成阻挡层105。阻挡层105可以包括开口105A。阻挡层105的开口105A可以具有比预图案103的第三部分103C大的面积。例如，开口105A可以具有暴露出预图案103的第一部分103C和第二部分103B的部分的区域。被阻挡层105的开口105A暴露出的部分在面积上可以比未暴露出的部分大。以这种方式，通过调节开口105A的面积，可以改变要通过刻蚀第一部分103A而形成的焊盘部分的尺寸。在另一个实施例中，阻挡层105的开口105A可以具有对应于预图案103的第三部分103C的区域。
由于阻挡层105的开口105A，所以暴露出间隔件104S的部分和底层104B。
在另一个实施例中，当在第二方向X上观察时，阻挡层105的开口105A可以与预图案103的第三部分103C的边缘对齐。
如图1G和图2G所示，可以使用阻挡层105和间隔件104S来刻蚀底层104B。在刻蚀底层104B之后，可以暴露出预图案103的部分。底层104B可以作为图案化的底层104P保留。
在刻蚀底层104B之后，如图1H和图2H所示，可以刻蚀预图案103，使得可以形成多个图案106。图案106可以包括线部分106L和焊盘部分106P。线部分106L可以具有与间隔件104S相同的线宽度。焊盘部分106P可以具有与预图案103的第一部分103A相同的形状。焊盘部分106P可以与线部分106L的端部连接。可以同时形成线部分106L和焊盘部分106P。即，可以通过使用阻挡层105和间隔件104S的单个刻蚀而同时形成线部分106L和焊盘部分106P。焊盘部分106P具有比线部分106L大的线宽度。
如图1I和2I所示，然后，可以去除阻挡层105、间隔件104S和图案化的底层104P。
通过以上所述的一系列工艺，可以形成包括线部分106L和焊盘部分106P的图案106。可以比线部分106L更早地形成焊盘部分106P。因此，可以简化用于形成线部分106L和焊盘部分106P的掩模和刻蚀工艺。图案106可以包括位线结构。因而，可以容易地形成位线结构的线部分和焊盘部分。
每个线部分106L包括第一端部E1和第二端部E2，而第一端部E1和第二端部E2中的仅一个可以与焊盘部分106P连接。例如，当第一端部E1可以与焊盘部分106P连接时，第二端部E2可以不与焊盘部分106P连接。以这种方式，每个图案106可以是非对称结构，其中焊盘部分106P仅形成在图案106的任何一个端部处。图案106可以是沿着X方向以交替的方式的非对称结构。当在第一方向Y上观察时，奇数焊盘部分106P可以不与偶数焊盘部分106P形成在相同的直线上。因此，奇数焊盘部分106P和偶数焊盘部分106P可以沿着第二方向X交替地且重复地形成。也就是说，相邻的焊盘部分106P可以沿着第二方向X排列成锯齿形。
线部分106L可以沿着第一方向Y延伸。在第二方向X上相邻的每对图案106N可以是非对称的。每对图案106N可以在第三方向Z上是对称的。第三方向Z可以是相对于第一方向Y和第二方向X倾斜的倾斜方向。例如，在线部分106L的第一端部E1和焊盘部分106P连接的情况下，第一相邻图案106N1的焊盘部分106P可以与第二相邻图案106N2的第二端部E2接近(参见附图标记‘N’)。在第二方向X上相邻的图案106的第二端部E2和焊盘部分106P可以交替地排列成锯齿形阵列。彼此相邻的第一端部E1和第二端部E2可以在第二方向X上位于相同的直线上。
再次参见图2H，线部分106L的第二端部E2可以被图案化的底层104P的端部E3覆盖。可以通过刻蚀底层104B来形成图案化的底层104P。图案化的底层104P可以形成在图案106上。图案化的底层104P可以形成在线部分106L和焊盘部分106P上。图案化的底层104P的端部E3可以覆盖线部分106L的第二端部E2的侧壁和上表面。
再次参见图1I，通过图案化的底层104P的端部E3，可以确保第一相邻图案106N1的焊盘部分106P与第二相邻图案106N2的第二端部E2之间的距离ES足够大，以用于大大地减少形成在它们之间的任何寄生电容。图3A至图3I为半导体器件的平面图，它们图示了根据本发明的第二实施例的用于形成所述半导体器件的图案的方法。图4A至图4I为沿着图3A至图3I的线A-A'和B-B’截取的截面图。
如图3A和4A所示，可以在衬底11上形成刻蚀目标层101。衬底11可以为单层或多层。衬底11可以为或者包括电介质层、导电层、半导体层或者它们的组合。衬底11可以包括半导体衬底。例如，衬底11可以包括：硅衬底、硅-锗衬底或者绝缘体上硅(SOI)衬底。衬底11可以包括浅沟槽隔离(STI)区。例如，衬底11可以包括其中形成有浅沟槽隔离(STI)区的硅衬底。
刻蚀目标层101可以为单层或者多层。刻蚀目标层101可以包括电介质层、导电层、半导体层或者它们的组合。刻蚀目标层101可以为或者包括金属层。刻蚀目标层101可以为金属层和电介质层的叠层。在另一个实施例中，刻蚀目标层101可以为适用于形成位线结构的材料。例如，刻蚀目标层101可以为包括按阻障层、位线层和硬掩模层的次序顺序层叠的阻障层、位线层和硬掩模层的多层。阻障层可以包括：氮化钨(WN)、氮化钛(TiN)、氮化钨硅(WSiN)或者它们的组合。位线层可以为或者包括金属层。位线层可以为或者包括钨层。硬掩模层可以为或者包括氮化物、氧化物、碳、ARC、多晶硅、SOC(旋涂碳)或者它们的组合。
可以在刻蚀目标层101上形成刻蚀掩模层202。刻蚀掩模层202可以包括光致抗蚀剂。在另一个实施例中，刻蚀掩模层202可以为相对于刻蚀目标层101具有刻蚀选择性的材料。刻蚀掩模层202可以为或者包括：氮化物、氧化物、碳、ARC、多晶硅、SOC或者它们的组合。刻蚀掩模层202可以为由不同材料组成的多层。刻蚀掩模层202可以覆盖刻蚀目标层101的大部分。刻蚀掩模层202可以与根据第一实施例的刻蚀掩模层102(参见图1A)不同。刻蚀掩模层202可以被图案化成具有板形状。例如，刻蚀掩模层202可以不包括图1A中所示的多个第一部分102A和多个第二部分102B。因此，刻蚀目标层101的未暴露出的部分可以包括要形成焊盘部分的区域和要形成线部分的区域。以这种方式，焊盘部分可以不被提前限定在第二实施例的刻蚀掩模层202中。
如图3B和图4B所示，可以形成板形状的预图案203。为了形成预图案203，刻蚀目标层101可以使用刻蚀掩模层202来刻蚀。与第一实施例的预图案103不同，预图案203可以不包括第一部分103A和第二部分103B。
衬底11的部分可以被预图案203暴露出。
接着，可以通过剥离工艺来去除刻蚀掩模层202。
如上所述，可以通过单个掩模和刻蚀工艺来形成预图案203。
如图3C和4C所示，可以在预图案203上形成硬掩模层104。硬掩模层104可以为相对于预图案203具有刻蚀选择性的材料。硬掩模层104可以包括：氮化物、氧化物、碳、ARC、多晶硅、SOC或者它们的组合。硬掩模层104可以为由不同材料组成的多层。硬掩模层104可以包括底层104B和顶层104T。可以将底层104B填充在被预图案203暴露出的衬底11的部分上，以覆盖预图案203。可以在底层104B上形成顶层104T。底层104B和顶层104T可以是不同的材料。顶层104T可以为相对于底层104B具有刻蚀选择性的材料。
随后，如图3D、3E、4D和4E所示，可以执行SPT(间隔件图案化技术)工艺。
如图3D和图4D所示，可以形成多个牺牲图案104L。可以通过刻蚀硬掩模层104的顶层104T来形成多个牺牲图案104L。多个牺牲图案104L可以是线形状。底层104B的部分可以暴露在牺牲图案104L之间。牺牲图案104L可以沿着第一方向Y延伸。
接着，可以形成多个间隔件104S。间隔件104S可以形成在牺牲图案104L的侧壁上。间隔件104S可以包括相对于底层104B和牺牲图案104L具有刻蚀选择性的材料。例如，为了形成间隔件104S，在牺牲图案104L和底层104B上形成氧化物层。然后，可以回蚀氧化物层，使得可以在牺牲图案104L的两个侧壁上形成间隔件104S。间隔件104S可以为穿过预图案203延伸的形状。
如图3E和图4E所示，可以去除牺牲图案104L，使得间隔件104S的内部可以为开放的。仅间隔件104S可以保留在底层104B上。间隔件104S可以是闭环形状。
如图3F和图4F所示，可以形成阻挡层205。阻挡层205可以与根据第一实施例的阻挡层105(参见图1F)不同。阻挡层205可以包括多个第一部分205A和多个第二部分205B。由于由第二部分205B在相邻的第一部分205A之间提供了间隔，所以可以暴露出底层104B的部分。阻挡层205的所有第一部分205A可以具有相同的尺寸。阻挡层205的所有第二部分205B可以具有相同的尺寸。可以沿着X方向交替地且重复地形成阻挡层205的第一部分205A和第二部分205B。阻挡层205的第一部分205A和第二部分205B可以彼此是连续的。阻挡层205的第一部分205A和第二部分205B可以在俯视时具有沿着相反方向延伸的四角形形状。例如，第一部分205A可以为凸形的，而第二部分205B可以为凹形的。阻挡层205还可以包括第三部分205C。第三部分205C可以在俯视时具有矩形平面，并且可以在面积上比第一部分205A和第二部分205B大。底层104B的大部分被第三部分205C暴露出。阻挡层205的第二部分205B和第三部分205C可以暴露出底层104B的大部分。例如，第二部分205B和第三部分205C可以用作开口。
因此，由于阻挡层205的第二部分205B和第三部分205C，所以可以暴露出间隔件104S和底层104B的部分。阻挡层205的第一部分205A可以与间隔件104S的部分重叠。阻挡层205的第二部分205B可以与间隔件104S的部分重叠。阻挡层205的第一部分205A可以被称为类似焊盘部分。第一部分205A可以从具有包围预图案203的边缘的形状的基部205G突出。第一部分205A可以沿着第一方向Y从基部205G突出。当在第一方向Y上观察时，第一部分205A可以从基部205G的相对侧壁突出。从基部205G的一个侧壁突出的第一部分205A可以不形成在与从基部205G的另一个侧壁突出的第一部分205A相同的直线上。因此，从基部205G的一个侧壁突出的第一部分205A和从基部205G的另一个侧壁突出的第一部分205A可以沿着第二方向X交替地且重复地形成。也就是说，第一部分205A可以沿着第二方向X排列成锯齿形。在另一个实施例中，当在第二方向X上观察时，阻挡层205的第三部分205C可以与预图案203的边缘对齐。在另一个实施例中，当在第一方向Y上观察时，阻挡层205的第二部分205B可以与预图案203的边缘对齐。
如图3G和图4G所示，可以使用阻挡层205和间隔件104S来刻蚀底层104B。在底层104B被刻蚀之后，可以暴露出预图案203的部分和衬底11的部分。可以通过刻蚀底层104B来形成图案化的底层104P。
在底层104B被刻蚀之后，如图3H和图4H所示，可以刻蚀预图案203，使得可以形成多个图案206。图案206可以包括线部分206L和焊盘部分206P。线部分206L可以具有与间隔件104S相同的线宽度。焊盘部分206P可以具有与阻挡层205的第一部分205A相同的形状。焊盘部分206P可以与线部分206L的端部连接。可以同时形成线部分206L和焊盘部分206P。例如，可以通过使用阻挡层205和间隔件104S的单个刻蚀而同时形成线部分206L和焊盘部分206P。焊盘部分206P可以具有比线部分206L大的线宽度。图案化的底层104P可以形成在图案206上。图案化的底层104P可以形成在线部分206L和焊盘部分206P上。
如图3I和4I所示，可以去除阻挡层205、间隔件104S和图案化的底层104P。
通过以上所述的一系列工艺，可以形成包括线部分206L和焊盘部分206P的图案206。可以同时形成线部分206L和焊盘部分206P。因此，可以简化用于形成线部分206L和焊盘部分206P的掩模和刻蚀工艺。图案206可以包括位线结构。因而，可以同时形成位线结构的线部分和焊盘部分。
每个线部分206L包括第一端部E11和第二端部E12，并且第一端部E11和第二端部E12中的仅一个可以与焊盘部分206P连接。例如，当第一端部E11可以与焊盘部分206P连接时，同一线部分206L的第二端部E12可以不与焊盘部分206P连接。以这种方式，每个图案206可以是非对称结构，其中，焊盘部分206P仅形成在图案206的一个端部处。
线部分206L可以沿着第一方向Y延伸。在第二方向X上相邻的每对图案206N可以是非对称的。每对图案206N可以在第三方向Z上是对称的。第三方向Z可以是相对于第一方向Y和第二方向X倾斜的倾斜方向。例如，在线部分206L的第一端部E11和焊盘部分206P连接的情况下，第一相邻图案206N1的焊盘部分206P可以与第二相邻图案206N2的第二端部E12接近(参见附图标记‘N1’)。
图5A和图5B为图示了根据本发明的第一实施例的焊盘部分的修改示例的表示的平面图。
参见图5A和图5B，可以对在第一方向Y上的焊盘部分106P的尺寸作不同地修改。可以通过修改阻挡层105来实现焊盘部分106P的尺寸。例如，通过改变图1G中的阻挡层105的开口105A的位置，可以不同地修改焊盘部分106P的尺寸。彼此相邻的第一端部E11和第二端部E12可以不位于相同的直线上。
以这种方式，通过加长焊盘部分106P和相邻的第二端部E2之间的间隔D1和D2，可以防止相邻的图案106之间的桥接。
即使在第二实施例中，通过改变阻挡层205的第一部分205A的位置，也可以不同地修改焊盘部分206P的尺寸。
图6为图示了本发明的第一实施例的应用实例的平面图。
更具体地，图6示出了具有通过使用本发明的第一实施例而形成的多个位线结构的存储器件。
参见图6，存储器件300可以包括单元区300C和外围电路区300P。多个位线结构306可以形成在单元区300C中。栅结构301可以形成在外围电路区300P中。多个位线结构306可以具有较高密度的图案。栅结构301可以具有较低密度的图案。
位线结构306可以包括位线部分306L和位线焊盘部分306P。位线焊盘部分306P可以形成得比位线部分306L早。对于用于形成位线部分306L和位线焊盘部分306P的方法，可以参照上述第一实施例。位线部分306L可以沿着第一方向Y延伸。在第二方向X上相邻的每对位线306N可以是非对称的。每对位线306N在第三方向Z上可以是对称的。
接触插塞307可以与位线结构306的位线焊盘部分306P连接。
可以分别形成位线结构306和栅结构301。在另一个实施例中，可以同时形成位线结构306和栅结构301。
图7A和图7B为图示了根据本发明的第一实施例的应用示例的用于形成栅结构的方法的平面图。
参见图1A和图7A，可以在单元区中形成刻蚀掩模层102。可以在外围电路区中形成栅掩模层401。可以同时形成刻蚀掩模层102和栅掩模层401。例如，可以通过执行单个光刻工艺而同时形成刻蚀掩模层102和栅掩模层401。
参见图1B和图7B，可以使用刻蚀掩模层102和栅掩模层401来刻蚀刻蚀目标层101，使得可以在外围电路区中形成栅结构402。可以在单元区中形成预图案103。例如，可以通过刻蚀刻蚀目标层101的部分来形成栅结构402，并且可以通过刻蚀刻蚀目标层101的剩余部分来形成预图案103。
以这种方式，可以在外围电路区中形成栅结构402，并且可以在单元区中形成预图案103。另外，在形成栅结构402的同时，可以形成板形状的预图案103。例如，当形成栅结构402时，位线结构不同时被图案化。对于用于形成位线结构(例如，图案106)的方法，可以参考图1C至图1I和图2C至图2I。在本实施例中，可以分别形成栅结构402和位线结构306。
再次参见图6，接触插塞307可以与位线结构306的焊盘部分306P连接。对于形成接触插塞307，可以执行接触刻蚀。当执行接触刻蚀时，可以通过焊盘部分306P而防止击穿。此外，当执行接触刻蚀时，可以通过焊盘部分306P来确保重叠余量。
图8为具有使用根据本发明的第二实施例的方法而形成的多个位线结构的存储器件的平面图。
参见图8，存储器件500可以包括单元区500C和外围电路区500P。多个位线结构506可以形成在单元区500C中。栅结构501可以形成在外围电路区500P中。
位线结构506可以包括位线部分506L和位线焊盘部分506P。可以同时形成位线部分506L和位线焊盘部分506P。对于用于形成位线部分506L和位线焊盘部分506P的方法，可以参照上述第二实施例。位线部分506L可以沿着第一方向Y延伸。在第二方向X上相邻的每对位线506N可以是非对称的。每对位线506N在第三方向Z上可以是对称的。
接触插塞507可以与位线结构506的位线焊盘部分506P连接。
可以分别形成位线结构506和栅结构501。在另一个实施例中，可以同时形成位线结构506和栅结构501。
图9A和图9B为图示了用于使用根据本发明的第二实施例的方法来形成栅结构的方法的平面图的示例的表示。
参见图3A和图9A，可以在单元区中形成刻蚀掩模层202。可以在外围电路区中形成栅掩模层601。可以同时形成刻蚀掩模层202和栅掩模层601。
参见图3B和图9B，可以使用刻蚀掩模层202和栅掩模层601来刻蚀刻蚀目标层101，使得可以在外围电路区中形成栅结构602。可以在单元区中形成预图案203。
以这种方式，可以在外围电路区中形成栅结构602，并且可以在单元区中形成预图案203。另外，在形成栅结构602的同时，可以形成板形状的预图案203。例如，当形成栅结构602时，位线结构不同时被图案化。对于用于形成位线结构(例如，图案206)的方法，可以参考图3C至图3I和图4C至图4I。
再次参见图8，接触插塞507可以与位线结构506的焊盘部分506P连接。为了形成接触插塞507，可以执行接触刻蚀。当执行接触刻蚀时，可以通过焊盘部分506P来防止击穿。此外，当执行接触刻蚀时，可以通过焊盘部分506P来确保重叠余量。
如以上描述显然的是，在实施例中，通过同时形成线部分和焊盘部分，可以简化工艺。
此外，在实施例中，由于形成焊盘部分，所以在刻蚀接触孔时能够确保击穿余量和重叠余量。
此外，在实施例中，由于在提前形成焊盘部分之后形成线部分，所以易于执行图案化工艺。
此外，在实施例中，由于可以自由调节焊盘部分的尺寸，所以可以增大相邻图案之间的桥接余量。
尽管出于说明性的目的已经描述了各种实施例，但是对于本领域的技术人员显然的是，在不脱离以下权利要求所限定的本发明的精神和范围的情况下，可以进行各种改变和修改。

Claims (23)

1.一种形成图案的方法，包括：
形成刻蚀目标层；
刻蚀刻蚀目标层，以形成具有线形成部分和多个焊盘部分的预图案；
在预图案之上形成硬掩模底层，所述硬掩模底层填充焊盘部分之间的间隙、并且覆盖线形成部分；
在硬掩模底层之上形成硬掩模顶层；
刻蚀硬掩模顶层，以在硬掩模底层之上形成线形状的牺牲图案；
在牺牲图案的两个侧壁上形成多个间隔件，所述多个间隔件穿过焊盘部分和线形成部分延伸；
去除牺牲图案；
在间隔件之上形成阻挡层，阻挡层具有阻挡焊盘部分和暴露出线形成部分的开口；
使用阻挡层和间隔件刻蚀硬掩模底层，以形成暴露出线形成部分表面的图案化的底层；以及
通过将阻挡层和间隔件用作阻障来刻蚀线形成部分，以形成多个线部分，
其中，图案化的底层填充焊盘部分之间的间隙、并且覆盖焊盘部分的上部。
2.根据权利要求1所述的形成图案的方法，其中，焊盘部分具有从线形成部分突出的形状。
3.根据权利要求1所述的形成图案的方法，其中，焊盘部分在第一方向上从线形成部分的两个端部突出，并且形成为在与第一方向相交的第二方向上排列成锯齿形。
4.根据权利要求1所述的形成图案的方法，其中，线形成部分具有板形状。
5.根据权利要求1所述的形成图案的方法，其中，焊盘部分包括位线的焊盘部分，以及
其中，线部分包括位线的线部分。
6.根据权利要求1所述的形成图案的方法，其中，间隔件具有比焊盘部分和线形成部分小的线宽度。
7.根据权利要求1所述的形成图案的方法，其中，在阻挡层的形成中，阻挡层的开口形成为具有暴露出焊盘部分的部分和线形成部分的区域。
8.根据权利要求1所述的形成图案的方法，其中，刻蚀目标层包括金属。
9.一种用于制造半导体器件的方法，包括：
在包括单元区和外围电路区的衬底之上形成叠层；
刻蚀叠层的一部分，以在外围电路区中形成栅结构；
刻蚀叠层的剩余部分，以在单元区中形成预位线图案，预位线图案具有位线形成部分和从位线形成部分突出的多个位线焊盘部分；
在预位线图案之上形成硬掩模底层，所述硬掩模底层填充位线焊盘部分之间的间隙、并且覆盖位线形成部分；
在硬掩模底层之上形成硬掩模顶层；
刻蚀硬掩模顶层，以在硬掩模底层之上形成线形状的牺牲图案；
在牺牲图案的两个侧壁上形成多个间隔件，所述多个间隔件穿过位线焊盘部分和位线形成部分延伸；
去除牺牲图案；
在间隔件之上形成阻挡层，阻挡层具有阻挡位线焊盘部分并且暴露出位线形成部分的开口；
使用阻挡层和间隔件刻蚀硬掩模底层，以形成暴露出位线形成部分表面的图案化的底层；
通过将阻挡层和间隔件用作阻障来刻蚀位线形成部分，以形成多个位线部分，其中，图案化的底层填充位线焊盘部分之间的间隙、并且覆盖位线焊盘部分的上部；以及
形成与位线焊盘部分连接的接触插塞。
10.根据权利要求9所述的用于制造半导体器件的方法，其中，使用用于形成栅结构的栅掩模层和用于形成预位线图案的刻蚀掩模层来执行栅结构的形成和预位线图案的形成。
11.根据权利要求9所述的用于制造半导体器件的方法，其中，通过执行光刻工艺一次形成栅掩模层和刻蚀掩模层。
12.根据权利要求9所述的用于制造半导体器件的方法，其中，位线焊盘部分在第一方向上从位线形成部分的两个端部突出，并且形成为在与第一方向相交的第二方向上排列成锯齿形。
13.根据权利要求9所述的用于制造半导体器件的方法，其中，位线形成部分具有板形状。
14.根据权利要求9所述的用于制造半导体器件的方法，其中，间隔件具有比位线焊盘部分和位线形成部分小的线宽度。
15.根据权利要求9所述的用于制造半导体器件的方法，其中，在阻挡层的形成中，阻挡层的开口形成为具有暴露出位线焊盘部分的部分和位线形成部分的区域。
16.一种形成图案的方法，包括：
形成刻蚀目标层；
刻蚀刻蚀目标层，以形成板形状的预图案；
在预图案之上形成硬掩模底层，所述硬掩模底层填充预图案之间的间隙、并且覆盖预图案；
在硬掩模底层之上形成硬掩模顶层；
刻蚀硬掩模顶层，以在硬掩模底层之上形成线形状的牺牲图案；
在牺牲图案的两个侧壁上形成多个间隔件，所述多个间隔件穿过焊盘部分和线形成部分延伸；
去除牺牲图案；
形成具有基部、类似焊盘部分和开口的阻挡层，基部覆盖间隔件的端部，类似焊盘部分从基部突出，开口暴露出间隔件的其它部分和预图案；
使用阻挡层和间隔件刻蚀硬掩模底层，以形成暴露出预图案表面的图案化的底层；以及
通过将阻挡层和间隔件用作阻障来刻蚀预图案，以形成多个线部分和多个焊盘部分，其中，图案化的底层填充焊盘部分之间的间隙、并且覆盖焊盘部分的上部。
17.根据权利要求16所述的形成图案的方法，其中，在阻挡层的形成中，类似焊盘部分在第一方向上从基部突出，并且形成为在与第一方向相交的第二方向上排列成锯齿形。
18.根据权利要求16所述的形成图案的方法，其中，焊盘部分包括位线的焊盘部分，以及
其中，线部分包括位线的线部分。
19.根据权利要求16所述的形成图案的方法，其中，间隔件具有比类似焊盘部分小的线宽度。
20.根据权利要求16所述的形成图案的方法，其中，阻挡层的基部具有包围预图案的边缘的形状。
21.一种用于制造半导体器件的方法，包括：
在包括单元区和外围电路区的衬底之上形成叠层；
刻蚀叠层的一部分，以在外围电路区中形成栅结构；
刻蚀叠层的剩余部分，以在单元区中形成板形状的预位线图案；
在预位线图案之上形成硬掩模底层，所述硬掩模底层填充预位线图案之间的间隙、并且覆盖预位线图案；
在硬掩模底层之上形成硬掩模顶层；
刻蚀硬掩模顶层，以在硬掩模底层之上形成线形状的牺牲图案；
在牺牲图案的两个侧壁上形成多个间隔件，所述多个间隔件穿过预位线图案延伸；
去除牺牲图案；
形成具有基部、类似焊盘部分和开口的阻挡层，基部覆盖间隔件的端部，类似焊盘部分从基部突出，开口暴露出间隔件的其它部分和预位线图案；
使用阻挡层和间隔件刻蚀硬掩模底层，以形成暴露出预位线图案表面的图案化的底层；
通过将阻挡层和间隔件用作阻障来刻蚀预位线图案，以形成多个位线部分和多个位线焊盘部分，其中，图案化的底层填充位线焊盘部分之间的间隙、并且覆盖位线焊盘部分的上部；以及
形成与位线焊盘部分连接的接触插塞。
22.根据权利要求21所述的用于制造半导体器件的方法，其中，在阻挡层的形成中，类似焊盘部分在第一方向上从基部突出，并且形成为在与第一方向相交的第二方向上排列成锯齿形。
23.根据权利要求21所述的用于制造半导体器件的方法，其中，间隔件具有比类似焊盘部分小的线宽度。
CN201610974299.XA 2016-02-22 2016-11-04 图案形成方法以及使用其的半导体器件制造方法 Active CN107104043B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160020758A KR102471620B1 (ko) 2016-02-22 2016-02-22 패턴 형성 방법 및 그를 이용한 반도체장치 제조 방법
KR10-2016-0020758 2016-02-22

Publications (2)

Publication Number Publication Date
CN107104043A CN107104043A (zh) 2017-08-29
CN107104043B true CN107104043B (zh) 2021-02-05

Family

ID=59631227

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610974299.XA Active CN107104043B (zh) 2016-02-22 2016-11-04 图案形成方法以及使用其的半导体器件制造方法

Country Status (3)

Country Link
US (2) US9780095B2 (zh)
KR (1) KR102471620B1 (zh)
CN (1) CN107104043B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102471620B1 (ko) * 2016-02-22 2022-11-29 에스케이하이닉스 주식회사 패턴 형성 방법 및 그를 이용한 반도체장치 제조 방법
KR102467884B1 (ko) * 2018-03-30 2022-11-16 에스케이하이닉스 주식회사 패턴 형성 방법 및 그를 이용한 반도체장치 제조 방법
CN110707044B (zh) * 2018-09-27 2022-03-29 联华电子股份有限公司 形成半导体装置布局的方法
CN111863815A (zh) * 2020-06-05 2020-10-30 福建省晋华集成电路有限公司 半导体装置及其形成方法
CN111640758A (zh) * 2020-06-11 2020-09-08 福建省晋华集成电路有限公司 半导体装置及其形成方法
CN112289771B (zh) * 2020-11-20 2022-04-19 福建省晋华集成电路有限公司 图案的制作方法和图案布局
CN113611702B (zh) * 2021-08-04 2023-07-18 福建省晋华集成电路有限公司 半导体存储装置及半导体装置的形成方法
CN114512476A (zh) * 2022-02-17 2022-05-17 福建省晋华集成电路有限公司 半导体装置及其形成方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1495878A (zh) * 2002-06-12 2004-05-12 旺宏电子股份有限公司 于半导体元件的制造中缩小间距的方法
CN101217106A (zh) * 2007-01-04 2008-07-09 海力士半导体有限公司 制造半导体器件的方法
CN101651115A (zh) * 2008-08-11 2010-02-17 三星电子株式会社 形成半导体器件中精细图案的方法
CN101728332A (zh) * 2008-10-22 2010-06-09 三星电子株式会社 在集成电路器件中形成精细图案的方法
US20110318931A1 (en) * 2010-06-29 2011-12-29 Jae-Ho Min Method of Forming a Micro-Pattern for Semiconductor Devices
CN102983100A (zh) * 2011-09-05 2013-03-20 海力士半导体有限公司 半导体器件及其制造方法
CN103515199A (zh) * 2012-06-15 2014-01-15 爱思开海力士有限公司 用于孔图案化的掩模图案和制造半导体器件的方法
US20150325478A1 (en) * 2014-05-09 2015-11-12 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor device and a semiconductor device fabricated by the method
US20150371685A1 (en) * 2014-06-23 2015-12-24 Seok-ho Shin Methods of Forming Semiconductor Devices to Include Single Body Interconnection Patterns Using Fine Patterning Techniques, and Semiconductor Device So Formed

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492282B2 (en) 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
KR101150586B1 (ko) * 2010-10-05 2012-06-08 에스케이하이닉스 주식회사 반도체 소자의 형성 방법
KR20120081653A (ko) 2010-12-07 2012-07-20 에스케이하이닉스 주식회사 반도체 소자의 마스크 제조 방법
KR101907693B1 (ko) * 2012-02-24 2018-10-12 에스케이하이닉스 주식회사 반도체 장치, 메모리 시스템 및 반도체 장치 제조 방법
US9006911B2 (en) * 2012-05-16 2015-04-14 Nanya Technology Corporation Method for forming patterns of dense conductor lines and their contact pads, and memory array having dense conductor lines and contact pads
JP2015141929A (ja) 2014-01-27 2015-08-03 マイクロン テクノロジー， インク． 半導体装置及びその製造方法
KR20160085043A (ko) * 2015-01-07 2016-07-15 에스케이하이닉스 주식회사 패턴 형성 방법
KR102287275B1 (ko) * 2015-04-17 2021-08-09 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102471620B1 (ko) * 2016-02-22 2022-11-29 에스케이하이닉스 주식회사 패턴 형성 방법 및 그를 이용한 반도체장치 제조 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1495878A (zh) * 2002-06-12 2004-05-12 旺宏电子股份有限公司 于半导体元件的制造中缩小间距的方法
CN101217106A (zh) * 2007-01-04 2008-07-09 海力士半导体有限公司 制造半导体器件的方法
CN101651115A (zh) * 2008-08-11 2010-02-17 三星电子株式会社 形成半导体器件中精细图案的方法
CN101728332A (zh) * 2008-10-22 2010-06-09 三星电子株式会社 在集成电路器件中形成精细图案的方法
US20110318931A1 (en) * 2010-06-29 2011-12-29 Jae-Ho Min Method of Forming a Micro-Pattern for Semiconductor Devices
CN102983100A (zh) * 2011-09-05 2013-03-20 海力士半导体有限公司 半导体器件及其制造方法
CN103515199A (zh) * 2012-06-15 2014-01-15 爱思开海力士有限公司 用于孔图案化的掩模图案和制造半导体器件的方法
US20150325478A1 (en) * 2014-05-09 2015-11-12 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor device and a semiconductor device fabricated by the method
US20150371685A1 (en) * 2014-06-23 2015-12-24 Seok-ho Shin Methods of Forming Semiconductor Devices to Include Single Body Interconnection Patterns Using Fine Patterning Techniques, and Semiconductor Device So Formed

Also Published As

Publication number Publication date
KR20170098619A (ko) 2017-08-30
US9941285B2 (en) 2018-04-10
US20170243871A1 (en) 2017-08-24
US20170352667A1 (en) 2017-12-07
KR102471620B1 (ko) 2022-11-29
US9780095B2 (en) 2017-10-03
CN107104043A (zh) 2017-08-29

Similar Documents

Publication Publication Date Title
CN107104043B (zh) 图案形成方法以及使用其的半导体器件制造方法
US10573651B2 (en) Semiconductor devices
US10714482B1 (en) Method of fabricating dynamic random access memory
US8120103B2 (en) Semiconductor device with vertical gate and method for fabricating the same
US10439048B2 (en) Photomask layout, methods of forming fine patterns and method of manufacturing semiconductor devices
JP5426130B2 (ja) ストレージノードを有する半導体装置及びその形成方法
US11393825B2 (en) Memory including boundary cell with active cell pattern
KR102467884B1 (ko) 패턴 형성 방법 및 그를 이용한 반도체장치 제조 방법
KR102110464B1 (ko) 반도체 소자 및 그 제조 방법
TWI781559B (zh) 半導體裝置
KR20160087533A (ko) 반도체 소자의 제조 방법
KR20140028906A (ko) 반도체 소자 및 그 제조방법
CN113517256B (zh) 用于形成dram的位线接触的隔离图案和制备方法
US10950443B2 (en) Method for forming patterns
US20220406786A1 (en) Semiconductor devices having dummy gate structures
KR20210018683A (ko) 지지 패턴을 포함하는 반도체 소자 및 이의 제조 방법
CN115697036A (zh) 半导体器件
KR20200017100A (ko) 저항 구조물을 구비하는 반도체 소자
KR20170098623A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant