CN115697036A - 半导体器件 - Google Patents
半导体器件 Download PDFInfo
- Publication number
- CN115697036A CN115697036A CN202210750430.XA CN202210750430A CN115697036A CN 115697036 A CN115697036 A CN 115697036A CN 202210750430 A CN202210750430 A CN 202210750430A CN 115697036 A CN115697036 A CN 115697036A
- Authority
- CN
- China
- Prior art keywords
- lower electrodes
- support layer
- opening
- layer pattern
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000005452 bending Methods 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 230000007547 defect Effects 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 161
- 239000003990 capacitor Substances 0.000 description 38
- 238000000034 method Methods 0.000 description 25
- 230000008569 process Effects 0.000 description 25
- 238000005530 etching Methods 0.000 description 12
- 238000002955 isolation Methods 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000012535 impurity Substances 0.000 description 9
- 238000009413 insulation Methods 0.000 description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- -1 GaP Chemical class 0.000 description 3
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Electrodes Of Semiconductors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Bipolar Transistors (AREA)
- Noodles (AREA)
Abstract
一种半导体器件可以包括：在衬底上的下电极、在下电极的上侧壁上的第一上支撑层图案、以及在下电极和第一上支撑层图案的表面上的介电层和上电极。下电极可以布置成蜂窝图案，所述下电极位于六边形的顶点和中心处。第一上支撑层图案可以为第一板形状，并且包括暴露所有下电极的一部分的开口。下电极可以在第一方向上形成行，所述行在垂直于第一方向的第二方向上布置。每一个开口可以暴露相邻两行中的至少四个下电极的上侧壁的部分。开口中的每一个可以具有在第一方向上的纵向方向。在半导体器件中，可以减少由弯曲应力引起的缺陷。
Description
相关申请的交叉引用
本申请要求于2021年7月28日在韩国知识产权局(KIPO)提交的韩国专利申请No.10-2021-0098975的优先权，其全部公开内容通过引用合并于此。
技术领域
示例实施例涉及一种半导体器件。更具体地，示例实施例涉及包括电容器的DRAM(动态随机存取存储器)器件。
背景技术
DRAM器件中包括的电容器可以包括用于支撑下电极的支撑层图案。然而，由于支撑层图案，应力可能施加到下电极，使得下电极可能弯曲。由于电容器中的下电极的弯曲，可能产生半导体器件的故障。
发明内容
示例实施例提供了一种包括具有高电容且没有缺陷的电容器的半导体器件。
根据示例实施例，提供了一种半导体器件。半导体器件可以包括：在衬底上的下电极、在下电极的上侧壁上的第一上支撑层图案、以及在下电极和第一上支撑层图案的表面上的介电层和上电极。下电极可以布置成蜂窝图案，使得下电极位于六边形的每个顶点和六边形的中心处。第一上支撑层图案可以位于下电极之间。第一上支撑层图案可以是第一板形状，并且包括暴露所有下电极的一部分的开口。下电极可以在第一方向上形成行。所述行可以在垂直于第一方向的第二方向上布置。开口中的每一个可以暴露沿第二方向的相邻两行中的至少四个下电极的上侧壁的部分。在平面图中，开口中的每一个可以具有在第一方向上的纵向方向。
根据示例实施例，提供了一种半导体器件。该半导体器件可以包括在衬底上的单元下结构、下电极、第一上支撑层图案、介电层和上电极。单元下结构可以包括位线结构、接触插塞和着接焊盘。下电极可以分别形成在着接焊盘上。下电极可以布置成蜂窝图案，使得下电极位于六边形的每个顶点和六边形的中心处。第一上支撑层图案可以在下电极的上侧壁上。第一上支撑层图案可以位于下电极之间。第一上支撑层图案可以具有第一板形状，并且包括暴露所有下电极的一部分的开口。介电层和上电极可以形成在下电极和第一上支撑层图案的表面上。下电极可以在第一方向上形成行。所述行可以在垂直于第一方向的第二方向上布置。开口中的每一个可以暴露沿第二方向的相邻两行中的至少四个下电极的上侧壁的部分。施加到下电极中的每一个的弯曲应力的方向可以不与开口部分的在下电极和开口的重叠部分处的假想边界平行。开口可以使得相邻下电极的弯曲应力的方向不面向彼此。
根据示例实施例，提供了一种半导体器件。该半导体器件可以包括：在衬底上的单元下结构、下电极、第一上支撑层图案以及介电层和上电极。单元下结构可以包括位线结构、接触插塞和着接焊盘。下电极可以分别形成在着接焊盘上。下电极可以布置成蜂窝图案，使得下电极被布置在六边形的每个顶点和六边形的中心处。第一上支撑层图案可以在下电极的上侧壁上。第一上支撑层图案可以在下电极之间。第一上支撑层图案可以具有第一板形状，并且包括暴露所有下电极的一部分的开口。介电层和上电极可以形成在下电极和第一上支撑层图案的表面上。下电极可以在第一方向上形成行。所述行可以在垂直于第一方向的第二方向上布置。开口中的每一个可以暴露沿第二方向的相邻两行中的至少四个下电极的上侧壁的部分。在平面图中，开口中的每一个可以具有在第一方向上的纵向方向。相邻开口可以不在第一方向上平行布置，并且相邻开口在第二方向上平行布置。
在根据示例实施例的半导体器件的单元电容器中，不会在相邻下电极彼此面向的方向上出现弯曲应力。因此，可以减少由于下电极弯曲应力引起的缺陷。
附图说明
根据以下结合附图的详细描述，将更清楚地理解示例性实施例。图1至图17表示本文所述的非限制性示例实施例。
图1是示出了根据示例实施例的DRAM器件的布局的平面图；
图2是示出了根据示例实施例的DRAM器件的截面图；
图3是示出了根据示例实施例的DRAM器件的单元电容器的平面图；
图4是示出了根据示例实施例的DRAM器件的单元电容器的一部分的透视图；
图5A和图5B是用于根据第一开口的位置来说明弯曲应力的方向的平面图。
图6是示出了根据示例实施例的DRAM器件的单元电容器的平面图；
图7是示出了根据一些示例实施例的DRAM器件的单元电容器的平面图；
图8是示出了根据示例实施例的DRAM器件的单元电容器的平面图；
图9是示出了根据示例实施例的DRAM器件的单元电容器的平面图；
图10是示出了根据示例实施例的DRAM器件的单元电容器的平面图；以及
图11至图17是示出了根据示例实施例的制造半导体器件的方法的截面图。
具体实施方式
图1是示出了根据示例实施例的DRAM器件的布局的平面图。图2是根据示例实施例的DRAM器件的截面图。图3是根据示例实施例的DRAM器件的单元电容器的平面图。图4是示出了根据示例实施例的DRAM器件的单元电容器的一部分的透视图。
为了避免附图的复杂化，在单元电容器的下电极上形成的结构未在图1中示出。图3和图4示出了单元电容器的下电极和第一上支撑层图案的布置。以下，每个平面图中的箭头表示弯曲应力的方向。
参考图1至图4，DRAM器件可以形成在衬底100上。
衬底100可以是包括硅、锗、硅锗和/或I I I-V族化合物例如GaP、GaAs和/或GaSb等的晶片。在一些示例实施例中，衬底100可以是绝缘体上硅(SOI)晶片或绝缘体上锗(GOI)晶片。
DRAM器件可以包括选择晶体管、单元电容器和位线结构120。DRA M器件的单位存储器单元可以包括一个选择晶体管和一个单元电容器。
隔离层102可以形成在衬底100处。在隔离层102之间的衬底100可以被定义为有源区104。
沿平行于衬底100的上表面的第一方向X延伸的栅极沟槽可以形成在衬底100处。栅结构106可以形成在栅极沟槽中，并且可以在第一方向X上延伸。
在示例实施例中，栅结构106可以包括栅绝缘层、栅电极和覆盖绝缘图案。多个栅结构106可以在平行于衬底100的上表面且垂直于第一方向X的第二方向Y上布置。
充当源/漏区的第一杂质区和第二杂质区可以在栅结构106之间的有源区104处形成。栅结构106以及第一杂质区和第二杂质区可以充当选择晶体管。
焊盘绝缘图案110和第一蚀刻停止层图案112可以在有源区104、隔离层102和栅结构106上形成。例如，焊盘绝缘图案110可以包括诸如氧化硅之类的氧化物，第一蚀刻停止层图案112可以包括诸如氮化硅之类的氮化物。
凹槽可以被包括在衬底100的未形成焊盘绝缘图案110和第一蚀刻停止层图案112的一部分中。第一杂质区的上表面可以暴露在凹槽的底部上。
位线结构120可以形成在第一蚀刻停止层图案112和凹槽上。位线结构120可以包括堆叠的导电图案120a、阻挡金属图案120b、金属图案120c以及硬掩模图案120d。导电图案120a可以包括例如掺杂有杂质的多晶硅。位线结构120可以沿第二方向延伸。多个位线结构可以在第一方向上布置以彼此隔开。在示例实施例中，间隔物122可以形成在位线结构120的侧壁上。
第一绝缘间层(未示出)可以填充位线结构之间的空间。
包括接触插塞130和着接焊盘132在内的堆叠结构可以穿过第一绝缘间层、第一蚀刻停止层图案112和焊盘绝缘图案110形成，并且接触插塞130可以接触第二杂质区。接触插塞130可以设置在位线结构120之间。着接焊盘132可以形成在接触插塞130上。绝缘图案134可以形成在着接焊盘132之间。
第二蚀刻停止层200可以形成在着接焊盘132、绝缘图案134和第一绝缘间层上。单元电容器可以通过第二蚀刻停止层200接触着接焊盘132。
第二蚀刻停止层200可以包括例如氮化硅、氮氧化硅等。单元电容器可以包括下电极220、介电层250、上电极260、第一下支撑层图案204a和第一上支撑层图案208a。
下电极220可以穿过第二蚀刻停止层200，并且下电极220可以接触着接焊盘132。
多个下电极220可以分别形成在着接焊盘132上。下电极220可以布置成蜂窝结构，设置在连接的六边形的每个顶点和六边形的中心处。
在下文中，沿第一方向的布置被称为行。下电极220可以沿第一方向X形成行，并且可以沿第二方向Y布置多行。
布置在奇数行中的下电极220可以彼此隔开相同的距离，并且布置在偶数行中的下电极220可以彼此隔开相同的距离。在第二方向Y上，布置在偶数行中的下电极220可以不与布置在奇数行中的下电极220平行。布置在偶数行中的下电极220中的每一个可以被设置成与布置在奇数行中的下电极220之间的部分对齐。也就是说，布置在奇数行中的下电极220和布置在偶数行中的下电极220可以在第二方向Y上以Z字形方式布置。
在下电极220的布置中，六个相邻的下电极可以定位在一个下电极220周围。在所述一个下电极220周围，可以设置沿第一方向X的两个相邻下电极、沿第一倾斜方向A1的两个相邻下电极、以及沿第二倾斜方向A2的两个相邻下电极。第一倾斜方向A1可以是与第一方向X成60度角的方向，第二倾斜方向A2可以是与第一方向X成120度角的方向。
例如，第一方向X上的相邻下电极220的中心之间的距离可以是3.0F。第一倾斜方向A1上的相邻下电极220的中心之间的距离和第二倾斜方向A2上的相邻下电极220的中心之间的距离中的每一个距离可以是2.6F。这里，F表示最小光刻特征尺寸。
在示例实施例中，下电极220可以具有填充的圆柱形状，即柱形状。在一些示例实施例中，下电极可以具有中空圆柱形状。
在示例实施例中，下电极220可以包括诸如Ti、W、Ni和/或Co等的金属或诸如TiN、TiSiN、TiAlN、TaN、TaSiN和/或WN等的金属氮化物。例如，下电极220可以包括TiN。
第一下支撑层图案204a和第一上支撑层图案208a中的每一个可以设置在下电极220之间。第一下支撑层图案204a和第一上支撑层图案208a中的每一个可以连接到下电极220，因此第一下支撑层图案204a和第一上支撑层图案208a中的每一个可以支撑下电极220。第一下支撑层图案204a和第一上支撑层图案208a可以包括绝缘材料，例如，氮化硅或氮氧化硅。
第一上支撑层图案208a可以形成为将下电极220的上部相互支撑。第一上支撑层图案208a可以与下电极220的上侧壁连接。第一上支撑层图案208a的上表面可以与下电极220的上表面共面。
第一上支撑层图案208a可以定位在下电极220之间，并且第一上支撑层图案208a可以至少接触所有下电极220的上外壁。
第一上支撑层图案208a可以是具有第一开口240a的第一上板238。第一上板238可以形成在第一下电极220的上部之间。第一开口240a可以布置成具有预定的图案。多个第一下电极220的上侧壁可以由第一开口240a部分地暴露。
在下文中，第一开口240a的开口部分是面向用于形成第一开口240a的蚀刻掩模图案的暴露部分。也就是说，第一开口240a的开口部分可以包括与第一开口240a相对应的部分以及下电极220和第一开口240a的重叠部分。
下电极220的侧壁可以在没有形成第一开口240a的部分中接触第一上支撑层图案208a。此外，下电极220的侧壁可以由第一开口240a暴露。也就是说，在每个下电极220中，可以包括与第一上支撑层图案208a接触的部分和没有与第一上支撑层图案208a接触的部分。可以仅氧化下电极220的没有与第一上支撑层图案208a接触的部分的表面。因此，下电极的与第一上支撑层图案208a接触的部分和下电极的没有与第一上支撑层图案208a接触的部分可能具有由氧化引起的不同应力。下电极220可以在产生应力的方向上弯曲。因此，由于应力，下电极220的弯曲缺陷可能发生。
图5A和图5B是用于根据第一开口的位置来说明弯曲应力的方向的平面图。
图5B是示出了包括第一开口的第一上支撑层图案的示例的平面图，该第一开口具有在相邻的下电极彼此面向的方向上产生弯曲应力的结构。
参考图5A和图5B，施加到下电极220的弯曲应力的方向可以是与开口部分的在下电极220和第一开口240a的重叠部分处的假想边界垂直的方向(例如，平面图中的水平线，箭头方向)。也就是说，弯曲应力的方向可以不与假想边界平行，例如，弯曲应力的方向可以垂直或基本垂直于假想边界。而且，施加到下电极220的弯曲应力的方向可以从开口部分的假想边界朝向第一上板238的方向。
在这种情况下，可以通过调整第一上支撑层图案208a中包括的第一开口240a的位置和形状，来控制施加到下电极220的弯曲应力的方向。
如图5B所示，沿第一方向相邻的下电极220可以具有沿第一方向在彼此面向的方向上的弯曲应力(参见部分P)。在这种情况下，每个下电极220可能由于弯曲应力而弯曲，使得可能发生下电极220的桥接缺陷，其中在第一方向上相邻的下电极220彼此接触。
第一开口240a可以被设置成使得相邻下电极的弯曲应力的方向不面向彼此。在示例实施例中，第一开口240a可以被定位使得在沿第一方向的两个相邻下电极、沿第一倾斜方向的两个相邻下电极和沿第二倾斜方向的两个相邻下电极中不产生彼此面向的方向上的弯曲应力。
在示例实施例中，一个第一开口240a可以部分地暴露沿第二方向Y设置在两行中的多个下电极220的上侧壁。
一个第一开口240a可以部分地暴露四个或更多个下电极220的上侧壁。由于一个第一开口240a部分地暴露四个或更多个下电极220，因此可以增加第一开口240a的开口部分的尺寸。因此，第一开口240a可以容易地被图案化。
在示例实施例中，相邻的第一开口240a可以设置为不在第一方向X上平行。相邻的第一开口240a可以设置为在第二方向Y上平行。
在示例实施例中，在平面图中，第一开口240a的纵向方向可以是第一方向X。
在示例实施例中，五个或更多奇数个下电极可以由一个第一开口240a部分地暴露。在平面图中，一个第一开口240a可以部分地暴露第一行中的n(n为3或更大)个下电极220和与第一行相邻的第二行中的n-1个下电极。第二行中的由一个第一开口240a暴露的n-1个下电极220的弯曲应力的方向可以与第二方向平行。
例如，如图3和图4所示，第一开口240a可以具有椭圆形形状，其中第一方向X是纵向方向。相邻两行中的五个下电极220可以由一个第一开口240a暴露。五个下电极分别由附图标记220a到220e表示。
在平面图中，一个第一开口240a可以部分地暴露第一行中的三个下电极220a、220b和220c和与第一行相邻的第二行中的两个下电极220d和220e。在第一倾斜方向上与一个第一开口240a相邻的第一开口240a或在第二倾斜方向上与一个第一开口240a相邻的第一开口240a可以部分地暴露第二行中的三个下电极220a、220b、220c和与第二行相邻的第三行中的两个下电极220d和220e。
如图3所示，施加到每个下电极的弯曲应力的方向由箭头表示。
参考图3，一行中的由一个第一开口240a暴露的两个下电极220d和220e的弯曲应力的方向可以平行于第二方向。一行中的由一个第一开口240a暴露的三个下电极220a、220b和220c中的位于两端处的两个电极的弯曲应力的方向可以与第二方向Y不同。
可以不在沿第一方向X的两个相邻下电极、沿第一倾斜方向的两个相邻下电极和沿第二倾斜方向的两个相邻下电极中产生沿一条线对齐的相反方向的弯曲应力。施加到彼此相邻的下电极220的弯曲应力的方向可以不面向彼此，并且可以被分布。可以减少由下电极220的弯曲引起的下电极220的桥接缺陷。
第一下支撑层图案204a可以形成为将下电极220在竖直方向上的中心部分相互支撑。第一下支撑层图案204a可以定位在第一上支撑层图案208a下方。
在平面图中，第一下支撑层图案204a的形状可以与第一上支撑层图案208a的形状相同。第一下支撑层图案204a可以定位在下电极220的中心部分。第一下支撑层图案204a可以是具有第二开口的第一下板。第一下板可以形成在第一下电极220的中心部分之间。第二开口可以被布置成预定图案。第二开口可以设置在与第一开口240a相同的位置处，并且第一开口和第二开口可以在竖直方向上面向彼此。因此，第一下支撑层图案204a中包括的第二开口可以暴露单元电容器中的所有下电极220的至少一部分。
随着第一下支撑层图案204a和第一上支撑层图案208a被形成，可以稳定地支撑下电极220。
在一些示例实施例中，尽管未示出，可以不形成第一下支撑层图案。在一些示例实施例中，两个或更多个第一下支撑层图案可以形成在第一上支撑层图案208a下方。
介电层250可以共形地形成在下电极220、第一下支撑层图案204a、第一上支撑层图案208a和第二蚀刻停止层200的表面上。介电层250可以包括金属氧化物(例如HfO2、ZrO2、Al2O3、La2O3、Ta2O3和TiO2)、钙钛矿介电材料(例如SrTiO3(STO)、BaTiO3、PZT、PLZT)、或其组合。
上电极260可以设置在介电层250上。因此，介电层250可以定位在下电极220和上电极260之间。上电极260可以包括诸如Ti、W、Ni和/或Co等的金属或诸如TiN、TiSiN、TiAlN、TaN、TaSiN和/或WN等的金属氮化物。例如，上电极260可以包括TiN。
如上所述，可以通过控制第一上支撑层图案208a中包括的第一开口240a的形状和位置来减少由下电极的弯曲引起的缺陷。
在下文中，呈现了用于单元电容器中的第一下支撑层图案和第一上支撑层图案的各种形状。在下文中，在单元电容器中，仅第一上支撑层图案的布置和形状被描述。然而，单元电容器还包括第一下支撑层图案，该第一下支撑层图案的布置和形状与第一上支撑层图案的布置和形状相同。
图6是示出了根据示例实施例的DRAM器件的单元电容器的平面图。图7是示出了根据一些示例实施例的DRAM器件的单元电容器的平面图。
图6和图7示出了单元电容器中的下电极和第一上支撑层图案的布置。参照图6和图7，一个第一开口可以部分地暴露七个或更多奇数个下电极。
参照图6和图7，下电极220可以设置成蜂窝结构。
除了由第一开口240a暴露的下电极220的数量之外，第一上支撑层图案208a与图3所示的第一上支撑层图案基本相同。第一开口240a可以具有椭圆形形状，其中第一方向X是纵向方向。
如图6所示，一个第一开口240a可以暴露相邻两行中的七个下电极220。七个下电极分别由附图标记220a至220g表示。
在平面图中，一个第一开口240a可以部分地暴露第一行中的四个下电极220a、220b、220c和220d和与第一行相邻的第二行中的三个下电极220e、220f和220g。在第一倾斜方向A1上与一个第一开口240a相邻的第一开口240a或在第二倾斜方向A2上与一个第一开口240a相邻的第一开口240a可以部分地暴露第二行中的四个下电极和与第二行相邻的第三行中的三个下电极。
如图7所示，一个第一开口240a可以暴露相邻两列中的九个下电极220。九个下电极分别由附图标记220a至220i表示。
在平面图中，一个第一开口240a可以部分地暴露第一行中的五个下电极220a、220b、220c、220d和220e以及与第一行相邻的第二行中的四个下电极220f、220g、220h和220i。在第一倾斜方向A1上与一个第一开口240a相邻的第一开口240a或在第二倾斜方向A2上与一个第一开口240a相邻的第一开口240a可以部分地暴露第二行中的五个下电极和与第二行相邻的第三行中的四个下电极。
在图6和图7中，施加到每个下电极220的弯曲应力的方向由箭头指示。
可以不在沿第一方向X的两个相邻下电极、沿第一倾斜方向A1的两个相邻下电极和沿第二倾斜方向A2的两个相邻下电极中产生沿一条线对齐的相反方向的弯曲应力。施加到彼此相邻的下电极220的弯曲应力的方向可以不面向彼此，并且可以被分布。可以减少由下电极220的弯曲引起的下电极220的桥接缺陷。
图8是示出了根据示例实施例的DRAM器件的单元电容器的平面图。
图8示出了单元电容器中的下电极和第一上支撑层图案的布置。
参考图8，下电极220可以设置成蜂窝结构。
在示例实施例中，相邻的第一开口240a可以设置为不在第一方向X上平行。相邻的第一开口240a可以设置为在第二方向Y上平行。
在示例实施例中，在平面图中，第一开口240a的纵向方向可以是第一方向X。
在示例实施例中，一个第一开口240a可以部分地暴露四个或更多偶数个下电极220。在平面图中，一个第一开口240a可以在第一行和与第一行相邻的第二行中的每一个中暴露相同数量的下电极220。第一行的下电极220之一和第二行的下电极220之一的弯曲应力的方向可以与第二方向不同。
例如，如图8所示，第一开口240a可以具有椭圆形形状，其中第一方向X是纵向方向。相邻两行中的六个下电极220可以由一个第一开口240a暴露。六个下电极分别由附图标记220a至220f表示。
在平面图中，每行中的相同数量的下电极220可以由一个第一开口240a暴露。一个第一开口240a可以暴露第一行中的三个下电极220a、220b和220c以及与第一行相邻的第二行中的三个下电极220d、220e、220f。在第一倾斜方向上与一个第一开口240a相邻的第一开口240a或在第二倾斜方向上与一个第一开口240a相邻的第一开口240a可以部分地暴露第二行中的三个下电极和与第二行相邻的第三行中的三个下电极。
一行中的由一个第一开口240a暴露的下电极中的位于端之一处的下电极的弯曲应力的方向可以是与第二方向Y不同的方向。位于每一行中的由一个第一开口240a暴露的其他下电极的弯曲应力的方向可以平行于第二方向。
在图8中，施加到下电极的弯曲应力的方向由箭头表示。
参考图8，可以不在沿第一方向X的两个相邻下电极、沿第一倾斜方向A1的两个相邻下电极和沿第二倾斜方向A2的两个相邻下电极中产生沿一条线对齐的相反方向的弯曲应力。施加到彼此相邻的下电极220的弯曲应力的方向可以不面向彼此，并且可以被分布。因此，可以减少由下电极的弯曲引起的下电极的桥接缺陷。
图9是示出了根据示例实施例的DRAM器件的单元电容器的平面图。
图9示出了单元电容器中的下电极和第一上支撑层图案的布置。
参考图9，下电极220可以设置成蜂窝结构。
除了第一开口的形状之外，第一上支撑层图案208a与图3所示的第一上支撑层图案可以基本相同。
如图9所示，一个第一开口240b可以暴露沿第二方向Y的两行中的多个下电极220的上侧壁的一部分。
在平面图中，第一开口240b可以具有梯形形状。第一开口240b的纵向方向可以是第一方向X。例如，第一开口240b的边界可以是线或直线。
在示例实施例中，一个第一开口240b可以暴露布置在两行中的五个下电极220。在一些示例实施例中，一个第一开口240b可以暴露布置在两行中的四个、六个或更多个下电极220。
图10是示出了根据示例实施例的DRAM器件的单元电容器的平面图。
图10示出了单元电容器中的下电极和第一上支撑层图案的布置。
参考图10，下电极220可以设置成蜂窝结构。
除了第一开口的形状之外，第一上支撑层图案208a与图3所示的第一上支撑层图案基本相同。
如图10所示，一个第一开口240c可以暴露沿第二方向的两行中的多个下电极220的上侧壁的一部分。
在平面图中，第一开口240c可以具有矩形形状。第一开口240c的纵向方向可以是第一方向X。例如，第一开口240c的边界可以是线或直线。
在示例实施例中，一个第一开口240c可以暴露布置在两行中的五个下电极220。在一些示例实施例中，一个第一开口240c可以暴露布置在两行中的四个、六个或更多个下电极220。
图11至图17是示出了根据示例实施例的制造半导体器件的方法的截面图。
参考图11，可以通过在衬底100上执行浅沟槽隔离(STI)工艺来形成隔离层102。衬底100可以分为形成隔离层102的隔离区和隔离区之间的有源区104。
可以蚀刻衬底100和隔离层102的上部以形成在第一方向上延伸的栅极沟槽(未示出)。栅结构(未示出)可以形成在栅极沟槽中。第一杂质区和第二杂质区可以形成在与栅结构的两侧相邻的有源区处。
焊盘绝缘图案110和第一蚀刻停止层图案112可以形成在有源区、隔离层102和栅结构上。可以在未形成焊盘绝缘图案110和第一蚀刻停止层图案112的衬底处形成凹槽。第一杂质区的上表面可以暴露在凹槽的底部上。
沿第二方向延伸的位线结构120可以形成在第一蚀刻停止层图案112和凹槽上。位线结构120可以具有包括导电图案120a、阻挡金属图案120b、金属图案120c和硬掩模图案120d在内的堆叠结构。在示例实施例中，间隔物122可以形成在位线结构120的侧壁上。
可以形成第一绝缘间层(未示出)以覆盖位线结构120。
位线结构120之间的第一绝缘间层可以被蚀刻以形成暴露衬底的第二杂质区的接触孔。形成接触插塞130和着接焊盘132以填充接触孔。绝缘图案134可以形成在着接焊盘132之间。
参考图12，第二蚀刻停止层200可以形成在第一绝缘间层、着接焊盘132和绝缘图案134上。第二蚀刻停止层200可以包括例如氮化硅、氮氧化硅等。
下模制层202、下支撑层204、上模制层206和上支撑层208可以顺序地堆叠在第二蚀刻停止层200上。下模制层202和上模制层206可以包括相对于下支撑层204和上支撑层208具有蚀刻选择性的材料。例如，下模制层202和上模具层206可以包括氧化硅，并且下支撑层204和上支撑层208可以包括氮化硅。
电容器掩模图案210可以形成在上支撑层208上。电容器掩模图案210可以包括暴露用于形成下电极的部分的孔。孔可以布置成蜂窝结构。电容器掩模图案210可以包括无定形碳或多晶硅。
参考图13，可以使用电容器掩模图案210作为蚀刻掩模来蚀刻上支撑层208、上模制层206、下支撑层204、下模制层202和第二蚀刻停止层200以形成第一孔212。刻蚀工艺可以包括各向异性的刻蚀工艺。第一孔212可以分别暴露着接焊盘132的上表面。
此后，可以形成下电极层以填充第一孔212。可以平坦化下电极层，直到可以暴露上支撑层208的上表面以形成下电极220。下电极220可以形成在第一孔212内。下电极层可以包括诸如Ti、W、Ni和/或Co等的金属或诸如TiN、TiSiN、TiAlN、TaN、TaSiN和/或WN等的金属氮化物。
参考图14，第一掩模层可以形成在上支撑层208和下电极220上。第一掩模层可以包括无定形碳或多晶硅。
可以通过使用光掩模的曝光工艺对第一掩模层进行图案化以形成第一掩模图案230a。第一掩模图案230a可以用作用于形成第一上支撑层图案的掩模。
第一掩模图案230a可以包括第一掩模孔232a，并且第一掩模孔232a可以定位在与第一支撑层图案中包括的第一孔的位置相同的位置处。第一掩模孔232a的位置可以根据第一上支撑层图案的形状而不同。
参考图15，可以使用第一掩模图案230a蚀刻上支撑层208以形成第一上支撑层图案208a。蚀刻工艺可以包括各向异性蚀刻工艺，例如，干法蚀刻工艺。
在蚀刻工艺中，下电极220可能很难被蚀刻。在另一个示例中，尽管未示出，下电极220的暴露的上部可以被部分地蚀刻。
第一上支撑层图案208a可以包括第一开口240a。
可以去除上模制层206。去除工艺可以包括各向同性蚀刻工艺，例如，湿法蚀刻工艺。当上模制层206包括氧化硅时，可以使用包括HF、NH4F等的蚀刻剂来执行蚀刻工艺。
在示例实施例中，第一上支撑层图案208a可以具有与参考图3所示的形状相同的形状。在一些示例实施例中，第一上支撑层图案208a可以具有与图6至图10中所示的形状中的任何形状相同的形状。
参考图16，可以使用第一掩模图案230a蚀刻下支撑层204以形成第一下支撑层图案204a。蚀刻工艺可以包括各向异性蚀刻工艺，例如，干法蚀刻工艺。
第一下支撑层图案204a可以具有与第一上支撑层图案208a的形状基本相同的形状。第一下支撑层图案204a可以包括第二开口244。第二开口244可以定位在与第一开口240a相同的位置处。
可以去除下模制层202。去除工艺可以包括各向同性蚀刻工艺，例如，湿法蚀刻工艺。当下模制层202可以包括氧化硅时，可以使用包含HF、NH4F等的蚀刻剂来执行蚀刻工艺。
可以去除第一掩模图案230a。
通过执行上述工艺，可以形成用于支撑下电极220的第一下支撑层图案204a和第一上支撑层图案208a。
可以控制第一开口240a和第二开口244的位置，使得可以不在两个相邻下电极220彼此面向的方向上产生弯曲应力。因此，可以通过第一下支撑层图案204a和第一上支撑层图案208a来减小施加到下电极220的弯曲应力。
参考图17，可以在第二蚀刻停止层200、下电极220、第一下支撑层图案204a和第一上支撑层图案208a的表面上共形地形成介电层250。
介电层250可以由金属氧化物(例如HfO2、ZrO2、Al2O3、La2O3、Ta2O3和TiO2)、钙钛矿介电材料(例如SrTiO3(STO)、BaTiO3、PZT、PLZT)或其组合来形成。介电层250可以通过CVD工艺或ALD工艺来形成。
上电极260可以被形成以覆盖介电层250。上电极260可以包括TiN。上电极260可以由CVD工艺或ALD工艺形成。
上电极260可以填充下电极220之间的空间以及第一下支撑层图案204a和第一上支撑层图案208a之间的空间。
可以通过上述工艺来制造DRAM器件。在DRAM器件中，单元电容器的支撑层图案可以被形成使得不会在相邻下电极彼此面向的方向上产生弯曲应力。因此，可以减少由于下电极的弯曲应力而引起的下电极的桥接缺陷。
前述内容是对示例实施例的说明，而不应被解释为对其的限制。虽然已经描述了一些示例实施例，但是本领域技术人员将容易理解，在不实质上脱离本发明构思的新颖教义和优点的情况下，可以在示例实施例中进行多种修改。因此，所有这种修改旨在被包括在如权利要求中限定的本发明构思的范围内。在权利要求中，装置加功能条款旨在包含本文描述的执行所述功能的结构，并且不仅包括结构等同物还包括等同结构。因此，应理解，前述内容是对各种示例实施例的说明，而不应被解释成限制于所公开的具体示例实施例，并且对所公开的示例实施例的修改以及其他示例实施例旨在被包括在所附权利要求的范围内。
Claims (20)
1.一种半导体器件，包括：
在衬底上的下电极，所述下电极布置成蜂窝图案，使得所述下电极位于六边形的每一个顶点和所述六边形的中心处；
在所述下电极的上侧壁上的第一上支撑层图案，所述第一上支撑层图案位于所述下电极之间，所述第一上支撑层图案为第一板形状，并且包括暴露所有所述下电极的一部分的开口；以及
在所述下电极和所述第一上支撑层图案的表面上的介电层和上电极；
其中，所述下电极在第一方向上形成行，并且所述行在垂直于所述第一方向的第二方向上布置，以及
其中，所述开口中的每一个暴露沿所述第二方向的相邻两行中的至少四个下电极的上侧壁的部分，并且在平面图中，所述开口中的每一个具有在所述第一方向上的纵向方向。
2.根据权利要求1所述的半导体器件，其中，相邻开口不在所述第一方向上平行布置，并且所述相邻开口在所述第二方向上平行布置。
3.根据权利要求1所述的半导体器件，其中，所述开口中的每一个在平面图中具有椭圆形形状。
4.根据权利要求1所述的半导体器件，其中，所述开口中的每一个在平面图中具有矩形形状。
5.根据权利要求1所述的半导体器件，其中，所述开口中的每一个在平面图中具有梯形形状。
6.根据权利要求1所述的半导体器件，还包括连接所述下电极的中心部分的侧壁的第一下支撑层图案，所述第一下支撑层图案位于所述下电极之间，并且所述第一下支撑层图案的形状与所述第一上支撑层图案的形状相同。
7.根据权利要求1所述的半导体器件，其中，施加到所述下电极中的每一个的弯曲应力的方向不与开口部分的在所述下电极和所述开口的重叠部分处的假想边界平行，并且所述开口使得相邻下电极的弯曲应力的方向不面向彼此。
8.一种半导体器件，包括：
在衬底上的单元下结构，所述单元下结构包括位线结构、接触插塞和着接焊盘；
分别在所述着接焊盘上的下电极，所述下电极布置成蜂窝图案，使得所述下电极位于六边形的每一个顶点和所述六边形的中心处；
在所述下电极的上侧壁上的第一上支撑层图案，所述第一上支撑层图案位于所述下电极之间，所述第一上支撑层图案具有第一板形状，并且包括暴露所有所述下电极的一部分的开口；以及
在所述下电极和所述第一上支撑层图案的表面上的介电层和上电极；
其中，所述下电极在第一方向上形成行，并且所述行在垂直于所述第一方向的第二方向上布置，
其中，所述开口中的每一个暴露沿所述第二方向的相邻两行中的至少四个下电极的上侧壁的部分，以及
其中，施加到所述下电极中的每一个的弯曲应力的方向不与开口部分的在所述下电极和所述开口的重叠部分处的假想边界平行，并且所述开口使得相邻下电极的弯曲应力的方向不面向彼此。
9.根据权利要求8所述的半导体器件，其中，相邻开口不在所述第一方向上平行布置，并且所述相邻开口在所述第二方向上平行布置。
10.根据权利要求8所述的半导体器件，其中，在平面图中，一个开口部分地暴露第一行中的n个下电极和与所述第一行相邻的第二行中的n-1个下电极，n为3或更大，并且所述第二行中的由所述开口暴露的所述下电极的弯曲应力的方向与所述第二方向平行。
11.根据权利要求10所述的半导体器件，其中，所述第一行中的由所述开口暴露的所述下电极中的一些下电极的弯曲应力的方向与所述第二方向平行，并且所述第一行中的由所述开口暴露的其他下电极的弯曲应力的方向与所述第二方向不同。
12.根据权利要求11所述的半导体器件，其中，所述第一行中的由所述开口暴露的所述下电极中的位于两端处的所述下电极的弯曲应力的方向与所述第二方向不同。
13.根据权利要求8所述的半导体器件，其中，在平面图中，一个开口部分地暴露第一行和与所述第一行相邻的第二行中的相同数量的下电极，并且所述第一行中的由所述开口暴露的所述下电极之一和所述第二行中的由所述开口暴露的所述下电极之一的弯曲应力的方向与所述第二方向不同。
14.根据权利要求13所述的半导体器件，其中，所述第一行和所述第二行中的由所述开口暴露的所述下电极中的一些下电极的弯曲应力的方向与所述第二方向平行。
15.根据权利要求8所述的半导体器件，其中，所述开口中的每一个在平面图中具有椭圆形形状。
16.根据权利要求8所述的半导体器件，其中，所述开口中的每一个在平面图中具有矩形形状。
17.根据权利要求8所述的半导体器件，其中，所述开口中的每一个在平面图中具有梯形形状。
18.根据权利要求8所述的半导体器件，还包括连接所述下电极的中心部分的侧壁的第一下支撑层图案，所述第一下支撑层图案位于所述下电极之间，并且所述第一下支撑层图案的形状与所述第一上支撑层图案的形状相同。
19.一种半导体器件，包括：
在衬底上的单元下结构，所述单元下结构包括位线结构、接触插塞和着接焊盘；
分别在所述着接焊盘上的下电极，所述下电极布置成蜂窝图案，使得所述下电极布置在六边形的每一个顶点和所述六边形的中心处；
在所述下电极的上侧壁上的第一上支撑层图案，所述第一上支撑层图案位于所述下电极之间，所述第一上支撑层图案具有第一板形状，并且包括暴露所有所述下电极的一部分的开口；以及
在所述下电极和所述第一上支撑层图案的表面上的介电层和上电极；
其中，所述下电极在第一方向上形成行，并且所述行在垂直于所述第一方向的第二方向上布置，
其中，所述开口中的每一个暴露沿所述第二方向的相邻两行中的至少四个下电极的上侧壁的部分，并且在平面图中，所述开口中的每一个具有在所述第一方向上的纵向方向，以及
其中，相邻开口不在所述第一方向上平行布置，并且所述相邻开口在所述第二方向上平行布置。
20.根据权利要求19所述的半导体器件，其中，施加到所述下电极中的每一个的弯曲应力的方向不与开口部分的在所述下电极和所述开口的重叠部分处的假想边界平行，并且所述开口使得相邻下电极的弯曲应力的方向不面向彼此。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2021-0098975 | 2021-07-28 | ||
| KR1020210098975A KR20230017465A (ko) | 2021-07-28 | 2021-07-28 | 반도체 소자 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115697036A true CN115697036A (zh) | 2023-02-03 |
Family
ID=85037363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210750430.XA Pending CN115697036A (zh) | 2021-07-28 | 2022-06-28 | 半导体器件 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20230034533A1 (zh) |
| KR (1) | KR20230017465A (zh) |
| CN (1) | CN115697036A (zh) |
| TW (1) | TWI806586B (zh) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102623547B1 (ko) * | 2016-12-08 | 2024-01-10 | 삼성전자주식회사 | 반도체 소자 |
| KR20180068584A (ko) * | 2016-12-14 | 2018-06-22 | 삼성전자주식회사 | 반도체 소자 |
| KR102617422B1 (ko) * | 2016-12-19 | 2023-12-21 | 삼성전자주식회사 | 반도체 장치 |
-
2021
- 2021-07-28 KR KR1020210098975A patent/KR20230017465A/ko unknown
-
2022
- 2022-04-21 US US17/726,370 patent/US20230034533A1/en active Pending
- 2022-05-03 TW TW111116596A patent/TWI806586B/zh active
- 2022-06-28 CN CN202210750430.XA patent/CN115697036A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TWI806586B (zh) | 2023-06-21 |
| KR20230017465A (ko) | 2023-02-06 |
| US20230034533A1 (en) | 2023-02-02 |
| TW202306115A (zh) | 2023-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108962893B (zh) | 动态随机存取存储器及其制造方法 | |
| JP5679628B2 (ja) | 半導体装置及びその製造方法 | |
| US7183603B2 (en) | Semiconductor device including square type storage node and method of manufacturing the same | |
| TWI762156B (zh) | 半導體記憶體元件以及其製造方法 | |
| KR100771871B1 (ko) | 수직 채널 트랜지스터를 구비한 반도체 소자 | |
| US7030439B2 (en) | DRAM memory cell and method of manufacturing the same | |
| CN112908968B (zh) | 半导体存储器中的电容及其制备方法 | |
| US11195837B2 (en) | Semiconductor devices including support patterns | |
| US7470586B2 (en) | Memory cell having bar-shaped storage node contact plugs and methods of fabricating same | |
| KR20210047032A (ko) | 반도체 장치 및 그 제조 방법 | |
| US6977197B2 (en) | Semiconductor devices having DRAM cells and methods of fabricating the same | |
| US11362031B2 (en) | Integrated circuit device and method of manufacturing the same | |
| TWI820715B (zh) | 半導體裝置 | |
| TWI833319B (zh) | 半導體裝置 | |
| US20220406791A1 (en) | Semiconductor memory device | |
| JP2015035619A (ja) | 半導体装置 | |
| TW202221893A (zh) | 半導體記憶體元件 | |
| US20230034533A1 (en) | Semiconductor device | |
| TWI830455B (zh) | 半導體記憶體裝置 | |
| TWI796913B (zh) | 具有空氣間隙的半導體裝置 | |
| US20240130116A1 (en) | Semiconductor device | |
| US20120220125A1 (en) | Method for fabricating semiconductor device | |
| TW202301640A (zh) | 具有虛設閘極結構的半導體裝置 | |
| KR20080097644A (ko) | 반도체 장치 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination |