CN101217106A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN101217106A
CN101217106A CN200710145691.4A CN200710145691A CN101217106A CN 101217106 A CN101217106 A CN 101217106A CN 200710145691 A CN200710145691 A CN 200710145691A CN 101217106 A CN101217106 A CN 101217106A
Authority
CN
China
Prior art keywords
layer
pattern
resilient coating
zone
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200710145691.4A
Other languages
English (en)
Other versions
CN101217106B (zh
Inventor
郑镇基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101217106A publication Critical patent/CN101217106A/zh
Application granted granted Critical
Publication of CN101217106B publication Critical patent/CN101217106B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking

Abstract

一种制造半导体器件的方法，包括：在包括单元区域和周边区域的衬底上形成蚀刻目标层；在所述单元区域中的蚀刻目标层上形成具有第一部分和第二部分的第一掩模图案，以及在所述周边区域中的蚀刻目标层上形成具有第一部分和第二部分的第二掩模图案；在所述单元区域上形成光刻胶图案；修整所述第二掩模图案的第一部分；移除所述光刻胶图案以及第一掩模图案的第二部分和第二掩模图案的第二部分；蚀刻所述蚀刻目标层以在所述单元区域和所述周边区域中形成图案。

Description

制造半导体器件的方法
相关申请的交叉引用
本申请要求享有于2007年1月4日在韩国知识产权局提交的韩国专利申请10-2007-0001061的优先权，其全部内容通过引用并入本文。
技术领域
本发明涉及一种制造半导体器件的方法，更具体而言，涉及一种在半导体器件中形成图案的方法。
背景技术
当在动态随机存取存储器(DRAM)中形成栅极图案时，通常需要进一步减小周边区域的临界尺寸(CD)以形成高速器件。
图1A和1B说明形成半导体器件的典型方法的横截面图。
参考图1A，在包括单元区域和周边区域的衬底101上形成用于形成栅极硬掩模的基于氮化物的层103和多晶硅层102。在基于氮化物的层103上形成光刻胶图案104A和104B。在单元区域中形成光刻胶图案104A，以及在周边区域中形成光刻胶图案104B，暴露出图案区域。此后，单元区域中的光刻胶图案104A称为第一光刻胶图案104A，周边区域中的光刻胶图案104B称为第二光刻胶图案104B。
参考图1B，蚀刻基于氮化物的层103。附图标记103A与103B分别表示单元区域中剩余的第一已蚀刻的基于氮化物的层103A和周边区域中剩余的第二已蚀刻的基于氮化物的层103B。在典型方法中，栅极图案通过下列过程形成：在单元区域和周边区域中形成暴露图案区域的第一和第二光刻胶图案104A和104B，并使用第一和第二光刻胶图案104A和104B实施蚀刻过程。
在典型方法中，第一已蚀刻的基于氮化物的层103A得到垂直剖面。相比之下，第二已蚀刻的基于氮化物的层103B得到如附图标记“S”所示的倾斜剖面，导致在周边区域中栅极图案的CD扩大。由于单元区域和周边区域之间存在图案密度差异，因而形成该倾斜剖面，并在图案之间间隔距离大的周边区域中产生负载效应，导致在蚀刻基于氮化物的层103时产生的聚合物积累在第二已蚀刻的基于氮化物的层103B的侧壁上。
由于通过在单元区域与周边区域上实施一个掩模过程形成栅极图案，因此可能无法同时满足单元区域和周边区域中的CD目标。而且，由于周边区域中多变化的图案形式，因此可能难于将该尺寸降至低于某特定水平。
发明内容
本发明的实施方案涉及提供制造半导体器件的方法，其可控制单元区域和周边区域的临界尺寸。
根据本发明的一个方面，提供一种制造半导体器件的方法，包括：在包括单元区域和周边区域的衬底上形成蚀刻目标层；在单元区域中的蚀刻目标层上形成具有第一部分和第二部分的第一掩模图案，以及在周边区域中的蚀刻目标层上形成具有第一部分和第二部分的第二掩模图案；在单元区域上形成光刻胶图案；修整第二掩模图案的第一部分；移除光刻胶图案以及第一掩模图案的第二部分和第二掩模图案的第二部分；以及蚀刻所述蚀刻目标层以在单元区域中形成图案并在周边区域中形成图案。
根据本发明的另一方面，提供一种制造半导体器件的方法，包括：在包括N-沟道金属氧化物半导体(NMOS)区域和P-沟道金属氧化物半导体(PMOS)区域的衬底上形成N-型多晶硅层和P-型多晶硅层，所述N-型多晶硅层形成在NMOS区域中，所述P-型多晶硅层形成在PMOS区域中；在N-型和P-型多晶硅层上形成金属电极层；在金属电极层上形成栅极硬掩模图案；形成暴露PMOS区域的光刻胶图案；修整PMOS区域中的栅极硬掩模图案；移除所述光刻胶图案；以及利用所述栅极硬掩模图案蚀刻金属电极层以及N-型和P-型多晶硅层，以形成栅极图案。
根据本发明的又一方面，提供一种制造半导体器件的方法，包括：在包括N-沟道金属氧化物半导体(NMOS)区域和P-沟道金属氧化物半导体(PMOS)区域的衬底上形成N-型多晶硅层和P-型多晶硅层，所述N-型多晶硅层形成在NMOS区域中，所述P-型多晶硅层形成在PMOS区域中；在N-型和P-型多晶硅层上形成金属电极层；在金属电极上形成栅极硬掩模；在栅极硬掩模上形成图案化的缓冲层以限定栅极图案区域；形成暴露PMOS区域的光刻胶图案；修整PMOS区域中的图案化的缓冲层；移除所述光刻胶图案；以及利用所述图案化的缓冲层蚀刻金属电极层以及N-型和P-型多晶硅层，形成栅极图案。
附图说明
图1A和1B说明制造半导体器件的典型方法的横截面图；
图2A～2E说明根据本发明的第一实施方案制造半导体器件的方法的横截面图；
图3A～3F说明根据本发明的第二实施方案制造半导体器件的方法的横截面图；
图4A～4F说明根据本发明的第三实施方案制造半导体器件的方法的横截面图；
图5A～5F说明根据本发明的第四实施方案制造半导体器件的方法的横截面图。
具体实施方案
本发明的实施方案涉及制造半导体器件的方法。根据本发明的实施方案，可通过附加实施简单的掩模过程来控制单元区域和周边区域的临界尺寸(CD)。根据本发明的另一实施方案，可通过附加实施简单的掩模过程来控制P-沟道金属氧化物半导体(PMOS)区域的CD。
图2A～2E说明根据本发明的第一实施方案制造半导体器件的方法的横截面图。
参考图2A，在包括单元区域与周边区域的衬底201上形成蚀刻目标层202。衬底201可包括在其上实施动态随机存取存储(DRAM)过程的衬底。蚀刻目标层202包括用作栅电极或位线电极的导电层。蚀刻目标层202包括多晶硅、金属或金属硅化物。所述金属可包括钨，并且所述金属硅化物可包括硅化钨。
在蚀刻目标层202上形成硬掩模203。硬掩模203包括基于氮化物的层。例如，硬掩模203包括氮化硅层。
在硬掩模203上形成掩模图案204A和204B。在单元区域中形成掩模图案204A并在周边区域中形成掩模图案204B。下文中，在单元区域中形成的掩模图案204A称为第一掩模图案204A，在周边区域中形成的掩模图案204B称为第二掩模图案204B。形成第一和第二掩模图案204A和204B以在单元区域与周边区域中限定图案区域。第一与第二掩模图案204A和204B可包括非晶碳。可通过下列步骤形成第一与第二掩模图案204A和204B：在硬掩模203上形成非晶碳层；在非晶碳层上形成光刻胶层；实施曝光和显影过程以图案化并限定图案区域；蚀刻非晶碳层；以及移除所述图案化的光刻胶层。
参考图2B，蚀刻硬掩模203。附图标记203A和203B表示在单元区域中剩余的第一硬掩模图案203A和在周边区域中剩余的第二硬掩模图案203B。此时，由于负载效应，第二硬掩模图案203B可具有大于所期望图案宽度的宽度。
在单元区域上形成光刻胶图案205。可通过在所得结构上形成光刻胶层以及实施曝光和显影过程以图案化所述光刻胶层来形成光刻胶图案205，以暴露所述周边区域。
参考图2C，修整第二硬掩模图案203B。所述修整包括实施等离子体蚀刻过程。利用包括四氟甲烷(CF4)、三氟甲烷(CHF3)以及氧气(O2)的气体实施所述等离子体蚀刻过程。
因此，通过光刻胶图案205保护第一硬掩模图案203A，并修整第二硬掩模图案203B以减小宽度。此外，在修整第二硬掩模图案203B时，在第二硬掩模图案203B上形成的第二掩模图案204B减少第二硬掩模图案203B的上部的损伤。从而减少损失。附图标记203C表示周边区域中的已修整的第二硬掩模203C。
参考图2D，移除光刻胶图案205以及第一和第二掩模图案204A和204B。利用氧气移除工艺可基本同时移除光刻胶图案205以及第一和第二掩模图案204A和204B。
参考图2E，蚀刻所述蚀刻目标层202以形成图案。单元区域中的图案包括由第一蚀刻目标图案202A和第一硬掩模图案203A构成的堆叠结构。周边区域中的图案包括由第二蚀刻目标图案202B和已修整的第二硬掩模203C构成的堆叠结构。所述图案包括栅极图案或位线图案。
因此，可通过修整第二硬掩模图案203B而控制单元区域和周边区域之间的CD，以减小CD，并且修整的第二硬掩模203C不会形成大于所期望宽度的宽度，如图2C所示。
本发明的第一实施方案也可应用于PMOS区域中的P-型多晶硅层。下文中，根据下列实施方案，描述可减少PMOS区域中P-型多晶硅层的CD增加的制造半导体器件的方法。
图3A～3F说明根据本发明的第二实施方案制造半导体器件的方法的横截面图。
参考图3A，提供包括N-沟道金属氧化物半导体(NMOS)区域和PMOS区域的衬底301。在NMOS区域中形成N-型多晶硅层302A，在PMOS区域中形成P-型多晶硅层302B。衬底301可包括在其上实施DRAM过程的衬底。所述NMOS区域可是单元区域和周边区域的NMOS区域。在本发明的实施方案中，单元区域作为NMOS区域来阐述说明。
可通过在NMOS区域和PMOS区域的多晶硅层中注入N-型或P-型杂质来形成各N-型多晶硅层302A和P-型多晶硅层302B。另外，可分别在NMOS区域和PMOS区域中直接形成N-型多晶硅层302A和P-型多晶硅层302B。所述N-型杂质可包括磷(P)或砷(As)，以及P-型杂质可包括硼(B)。
在N-型多晶硅层302A和P-型多晶硅层302B上形成金属电极303和栅极硬掩模304。金属电极303可包括阻挡层金属和金属层的堆叠结构。所述金属层可包括钨。栅极硬掩模304包括基于氮化物的层。
在栅极硬掩模304上形成非晶碳层305、氧氮化硅(SiON)层306和底部抗反射涂层(BARC)307。当形成后续第一光刻胶图案时，非晶碳层305用作蚀刻栅极硬掩模304的硬掩模，SiON层306用作蚀刻非晶碳层305的硬掩模，以及BARC层307用作抗反射涂层。
在BARC层307上形成第一光刻胶图案308A和308B。第一光刻胶图案308A和308B限定栅极图案区域。通过在BARC层307上形成光刻胶层以及实施曝光和显影过程而形成第一光刻胶图案308A和308B，以图案化并限定栅极图案区域。下文中，为了方便说明，在NMOS区域中形成的第一光刻胶图案308A称为第一NMOS光刻胶图案308A，在PMOS区域中形成的第一光刻胶图案308B称为第一PMOS光刻胶图案308B。在NMOS区域和PMOS区域中分别形成第一NMOS和PMOS光刻胶图案308A和308B以具有所期望的显影检测临界尺寸(DICD)。
参考图3B，蚀刻BARC层307、SiON层306、非晶碳层305和栅极硬掩模304。此时，在蚀刻栅极硬掩模304时基本移除第一NMOS光刻胶图案308A、第一PMOS光刻胶图案308B、BARC层307以及SiON层306。因此，保留部分非晶碳层305。下文中，在NMOS区域中剩余的非晶碳层305部分被称为第一非晶碳图案305A，在PMOS区域中剩余的非晶碳层305部分被称为第二非晶碳图案305B。而且，下文中，在NMOS区域中剩余的栅极硬掩模304部分被称为第一栅极硬掩模图案304A，在PMOS区域中剩余的栅极硬掩模304部分被称为第二栅极硬掩模图案304B。
参考图3C，形成第二光刻胶图案309。第二光刻胶图案309暴露PMOS区域。可通过在所得结构上形成光刻胶层，以及实施曝光和显影过程而形成第二光刻胶图案309。可通过实施图案化形成第二光刻胶图案309，所述图案化基本与在形成N-型多晶硅层302A和P-型多晶硅层302B时用于形成暴露各NMOS和PMOS区域的掩模的图案化相同。因此，第二光刻胶图案309暴露PMOS区域。
参考图3D，修整第二栅极硬掩模图案304B。所述修整包括实施利用包括CF4、CHF3和O2的气体的等离子体蚀刻过程。
此时，第二栅极硬掩模图案304B的CD随蚀刻时间而减少，并且由于选择性而不会损伤金属电极303。而且，在第二栅极硬掩模图案304B上形成的第二非晶碳图案305B在修整期间保护第二栅极硬掩模图案304B的上部。因此，可减少由修整产生的损伤。附图标记304C表示PMOS区域中已修整的第二栅极硬掩模304C。
参考图3E，移除第二光刻胶图案309。可利用氧等离子体移除第二光刻胶图案309。在移除第二光刻胶图案309时也移除第一和第二非晶碳图案305A和305B。
参考图3F，利用第一栅极硬掩模图案304A以及修整的第二栅极硬掩模304C，通过蚀刻金属电极303、N-型多晶硅层302A以及P-型多晶硅层302B形成栅极图案。下文中，在NMOS区域中的剩余部分金属电极303称为第一金属电极图案303A，在PMOS区域中剩余的部分金属电极303称为第二金属电极图案303B。附图标记302A1与302B1分别表示N-型多晶硅图案302A1和P-型多晶硅图案302B1。即使P-型多晶硅图案302B1形成具有正坡度，但由于通过如图3D所示修整第二栅极硬掩模图案304B而减少CD，因此偏压增加不大。
图4A～4F说明根据本发明的第三实施方案制造半导体器件的方法的横截面图。
参考图4A，提供包括NMOS区域和PMOS区域的衬底401。在NMOS区域中形成N-型多晶硅层402A，并且在PMOS区域中形成P-型多晶硅层402B。衬底401可包括在其上实施DRAM过程的衬底。NMOS区域可为单元区域和周边区域的NMOS区域。在本发明的实施方案中，单元区域作为NMOS区域来阐述说明。
可通过在NMOS区域和PMOS区域的多晶硅层中注入N-型或P-型杂质来形成各N-型多晶硅层402A和P-型多晶硅层402B。另外，可分别在NMOS区域和PMOS区域中直接形成N-型多晶硅层402A和P-型多晶硅层402B。所述N-型杂质可包括P或As，以及所述P-型杂质可包括B。
在N-型多晶硅层402A和P-型多晶硅层402B上形成金属电极403和栅极硬掩模404。金属电极403可包括阻挡层金属和金属层的堆叠结构。栅极硬掩模404包括基于氮化物的层。
在栅极硬掩模404上形成非晶碳层405、SiON层406、第一和第二图案化的缓冲层407A和407B以及第一和第二BARC图案408A和408B。更详细地，在SiON层406上形成缓冲层和BARC层。当形成后续第一光刻胶图案时，非晶碳层405用作用于蚀刻栅极硬掩模404的硬掩模，SiON层406用作用于蚀刻非晶碳层405的硬掩模，以及BARC层用作抗反射涂层。在初始过程期间，形成所述缓冲层以减小PMOS区域的CD。所述缓冲层包括对SiON层406具有选择性的材料。所述缓冲层包括多晶硅、钨或硅化钨。
在BARC层上形成第一光刻胶图案409A和409B。第一光刻胶图案409A和409B限定栅极图案区域。通过在BARC层上形成光刻胶层以及实施曝光与显影过程而形成第一光刻胶图案409A和409B，以图案化和限定栅极图案区域。下文中，为了方便说明，在NMOS区域中形成的第一光刻胶图案409A称为第一NMOS光刻胶图案409A，在PMOS区域中形成的第一光刻胶图案409B称为第一PMOS光刻胶图案409B。在NMOS区域和PMOS区域中分别形成第一NMOS和PMOS光刻胶图案409A和409B以具有所期望的DICD。
蚀刻BARC层和缓冲层以形成第一和第二图案化的缓冲层407A和407B以及第一和第二BARC图案408A和408B。第一图案化的缓冲层407A形成在NMOS区域中，第二图案化的缓冲层407B形成在PMOS区域中。而且，在NMOS区域中形成第一BARC图案408A，在PMOS区域中形成第二BARC图案408B。可利用等离子体蚀刻过程来蚀刻BARC层和缓冲层。
参考图4B，移除第一NMOS和PMOS光刻胶图案409A和409B以及第一和第二BARC图案408A和408B。可利用氧等离子体可移除第一NMOS和PMOS光刻胶图案409A和409B以及第一和第二BARC图案408A和408B。实施清洁过程。
形成第二光刻胶图案410。第二光刻胶图案410暴露PMOS区域。可通过在所得结构上形成光刻胶层并实施曝光和显影过程形成第二光刻胶图案410。可通过实施图案化形成第二光刻胶图案410，所述图案化基本与用于在形成N-型多晶硅层402A和P-型多晶硅层402B时形成暴露各NMOS和PMOS区域的掩模的图案化相同。因此，所述第二光刻胶图案410暴露PMOS区域。
参考图4C，修整第二图案化的缓冲层407B。可根据第二图案化的缓冲层407B的材料利用不同的气体实施所述修整。即，如果第二图案化的缓冲层407B包括多晶硅时，则利用包括溴化氢(HBr)、氯(Cl2)和O2的气体实施所述修整。如果第二图案化的缓冲层407B包括钨或硅化钨，则利用包括Cl2、氮(N2)以及三氟化氮(NF3)和六氟化硫(SF6)之一的气体实施所述修整。
第二图案化的缓冲层407B的CD随蚀刻时间而减小，并且由于选择性而没有损伤SiON层406。附图标记407C表示PMOS区域中已修整的第二图案化的缓冲层407C。
参考图4D，移除第二光刻胶图案410。可利用氧等离子体移除第二光刻胶图案410。实施清洁过程。
参考图4E，移除SiON层406、非晶碳层405和栅极硬掩模404。蚀刻栅极硬掩模404时，移除第一图案化的缓冲层407A、已修整的第二图案化的缓冲层407C以及SiON层406。因此，保留部分非晶碳层405。下文中，在NMOS区域中剩余的非晶碳层405部分被称为第一非晶碳图案405A，以及在PMOS区域中剩余的非晶碳层405部分被称为第二非晶碳图案405B。同样，下文中，在NMOS区域中剩余的栅极硬掩模404部分被称为第一栅极硬掩模图案404A，以及在PMOS区域中剩余的栅极硬掩模404部分被称为第二栅极硬掩模图案404B。
参考图4F，移除第一非晶碳图案405A和第二非晶碳图案405B。可利用氧等离子体移除第一非晶碳图案405A和第二非晶碳图案405B。实施清洁过程。
蚀刻金属电极403、N-型多晶硅层402A以及P-型多晶硅层402B，以形成栅极图案。在NMOS区域中剩余的金属电极403部分被称为第一金属电极图案403A，在PMOS区域中剩余的金属电极403部分被称为第二金属电极图案403B。附图标记402A1与402B1分别表示N-型多晶硅图案402A1和P-型多晶硅图案402B1。即使P-型多晶硅图案402B1形成为具有正坡度，但由于通过如第4C图所示修整第二图案化的缓冲层407B而减少CD，因此偏压增加不大。
图5A～5F说明根据本发明的第四实施方案制造半导体器件的方法的横截面图。
参考图5A，提供包括NMOS区域和PMOS区域的衬底501。在NMOS区域中形成N-型多晶硅层502A，并在PMOS区域中形成P-型多晶硅层502B。衬底501可包括在其上实施DRAM过程的衬底。NMOS区域可为单元区域和周边区域的NMOS区域。在本发明的实施方案中，单元区域作为NMOS区域来阐述说明。
可通过在NMOS区域和PMOS区域的多晶硅层中注入N-型或P-型杂质形成各N-型多晶硅层502A和P-型多晶硅层502B。此外，可分别在NMOS区域和PMOS区域中直接形成N-型多晶硅层502A和P-型多晶硅层502B。所述N-型杂质可包括P或As，以及所述P-型杂质可包括B。
在N-型多晶硅层502A和P-型多晶硅层502B上形成金属电极503和栅极硬掩模504。金属电极503可包括阻挡层金属和金属层的堆叠结构。所述金属层可包括钨。所述栅极硬掩模504包括基于氮化物的层。
在栅极硬掩模504上形成缓冲层505、非晶碳层506、SiON层507以及BARC图案508。当形成后续第一光刻胶图案时，非晶碳层506用作蚀刻缓冲层505的硬掩模，SiON层507用作蚀刻非晶碳层506的硬掩模，BARC层508用作抗反射涂层。
形成缓冲层505以减小PMOS区域的CD。形成该缓冲层505可减少直接修整栅极硬掩模504的负担。缓冲层505包括对栅极硬掩模504具有选择性的材料。所述缓冲层包括多晶硅、钨或硅化钨。
在BARC层508上形成第一光刻胶图案509A和509B。第一光刻胶图案509A和509B限定栅极图案区域。通过在BARC层508上形成光刻胶层以及实施曝光和显影过程形成第一光刻胶图案509A和509B，以图案化并限定栅极图案区域。下文中，为了方便说明，在NMOS区域中形成的第一光刻胶图案509A称为第一NMOS光刻胶图案509A，在PMOS区域中形成的第一光刻胶图案509B称为第一PMOS光刻胶图案509B。在NMOS区域和PMOS区域中分别形成第一NMOS和PMOS光刻胶图案509A和509B以具有所期望的DICD。
参考图5B，蚀刻BARC层508、SiON层507、非晶碳层506以及缓冲层505。此时，在蚀刻缓冲层505之前，基本上移除第一NMOS光刻胶图案509A、第一PMOS光刻胶图案509B、BARC层508以及SiON层507。因此，保留部分非结晶硅碳层506。下文中，在NMOS区域中剩余的非晶碳层506部分被称为第一非晶碳图案506A，在PMOS区域中剩余的非晶碳层506部分被称为第二非晶碳图案506B。而且，下文中，在NMOS区域中剩余的缓冲层505部分被称为第一缓冲图案505A，在PMOS区域中剩余的缓冲层505部分被称为第二缓冲图案505B。
参考图5C，移除第一和第二非晶碳图案506A和506B。可利用氧等离子体移除第一和第二非晶碳图案506A和506B。实施清洁过程。形成第二光刻胶图案510。第二光刻胶图案510暴露PMOS区域。可通过在所得结构上形成光刻胶层并实施曝光和显影过程形成第二光刻胶图案510。可通过实施图案化形成第二光刻胶图案510，所述图案化基本与用于在形成N-型多晶硅层502A和P-型多晶硅层502B时形成暴露各NMOS和PMOS区域的掩模的图案化相同。因此，该第二光刻胶图案510暴露PMOS区域。
参考图5D，修整第二缓冲图案505B。可根据第二缓冲图案505B的材料利用不同的气体实施所述修整。即，如果第二缓冲图案505B包括多晶硅时，则利用包括HBr、Cl2和O2的气体实施所述修整。如果第二缓冲图案505B包括钨或硅化钨，则利用包括Cl2、N2以及NF3和SF6之一的气体实施所述修整。
第二缓冲图案505B的CD随蚀刻时间而减少，并且由于选择性而没有损伤栅极硬掩模层504。附图标记505C表示PMOS区域中的已修整的第二缓冲图案505C。
参考图5E，移除第二光刻胶图案510。可利用氧等离子体移除第二光刻胶图案510。实施清洁过程。接着蚀刻栅极硬掩模504。附图标记504A和504B分别表示NMOS区域中的第一栅极硬掩模图案504A以及PMOS区域中的第二栅极硬掩模图案504B。
参考图5F，蚀刻金属电极503、N-型多晶硅层502A以及P-型多晶硅层502B，以形成栅极图案。下文中，在NMOS区域中剩余的金属电极503部分被称为第一金属电极图案503A，以及在PMOS区域中剩余的金属电极503部分被称为第二金属电极图案503B。附图标记502A1和502B1分别表示N-型多晶硅图案502A1和P-型多晶硅图案502B1。
即使P-型多晶硅图案502B1形成为具有正坡度，因为在蚀刻栅极硬掩模504前，通过如图5D所示修整第二缓冲图案505B而减少CD，因此偏压增加不大。
可在形成栅极图案时移除第一缓冲图案505A和已修整的第二缓冲图案505C，或可在蚀刻栅极硬掩模504之后和蚀刻栅极金属电极503之前移除第一缓冲图案505A和已修整的第二缓冲图案505C。
根据本发明的实施方案，由于单元区域和周边区域之间图案密度差异而增加的周边区域的CD，可通过附加形成光刻胶图案并在周边区域中修整硬掩模而被控制，从而控制单元区域和周边区域之间的CD。
此外，通过形成暴露PMOS区域的光刻胶图案并实施修整过程，在NMOS和PMOS区域中形成栅极图案的期间，可控制PMOS区域的CD，在所述PMOS区域中，由于P-型多晶硅层和实施修整过程而增加偏压。
而且，在附加形成缓冲层以控制CD并形成栅极图案之后，通过修整栅极硬掩模或实施所述修整过程的简单掩模过程可充分控制PMOS区域的CD。
然而，即使通过选择性控制PMOS区域中的CD来蚀刻PMOS区域中P-型多晶硅层以具有正坡度，所述偏压增加也不大。
尽管参考具体实施方案描述了本发明，但是本领域技术人员应该理解，在不背离所附权利要求中所公开的本发明的范围和精神的情况下，可进行各种变化和修改。

Claims (23)

1.一种制造半导体器件的方法，包括：
在包括单元区域和周边区域的衬底上形成蚀刻目标层；
在所述单元区域中的所述蚀刻目标层上形成具有第一部分和第二部分的第一掩模图案，以及在所述周边区域中的所述蚀刻目标层上形成具有第一部分和第二部分的第二掩模图案；
在所述单元区域上形成光刻胶图案；
修整所述第二掩模图案的所述第一部分；
移除所述光刻胶图案和所述第一掩模图案的所述第二部分以及所述第二掩模图案的所述第二部分；和
蚀刻所述蚀刻目标层以在所述单元区域中形成图案和在所述周边区域中形成图案。
2.根据权利要求1所述的方法，其中形成所述第一掩模图案和所述第二掩模图案包括：
在所述蚀刻目标层上形成第一掩模层；
在所述第一掩模层上形成第二掩模层；
蚀刻所述第二掩模层以形成所述第一掩模图案的所述第二部分和所述第二掩模图案的所述第二部分；和
蚀刻所述第一掩模层以形成所述第一掩模图案的所述第一部分和所述第二掩模图案的所述第一部分。
3.根据权利要求2所述的方法，其中所述第一掩模层包含基于氮化物的层。
4.根据权利要求3所述的方法，其中所述第一掩模层包含氮化硅。
5.根据权利要求4所述的方法，其中修整所述第二掩模图案的所述第一部分包括实施等离子体蚀刻过程。
6.根据权利要求5所述的方法，其中实施所述等离子体蚀刻过程包括利用包含四氟甲烷(CF4)、三氟甲烷(CHF3)和氧(O2)的气体。
7.根据权利要求1所述的方法，其中所述蚀刻目标层包含导电层。
8.根据权利要求7所述的方法，其中所述导电层包含多晶硅、金属或金属硅化物。
9.根据权利要求1所述的方法，其中在所述单元区域和所述周边区域中的所述图案包括栅极图案或位线图案。
10.一种制造半导体器件的方法，包括：
在包括N-沟道金属氧化物半导体(NMOS)区域和P-沟道金属氧化物半导体(PMOS)区域的衬底上形成N-型多晶硅层和P-型多晶硅层，所述N-型多晶硅层在所述NMOS区域中形成并且所述P-型多晶硅层在所述PMOS区域中形成；
在所述N-型和P-型多晶硅层上形成金属电极层；
在所述金属电极层上形成栅极硬掩模图案；
形成暴露所述PMOS区域的光刻胶图案；
修整所述PMOS区域中的所述栅极硬掩模图案；
移除所述光刻胶图案；
利用所述栅极硬掩模图案蚀刻所述金属电极层以及所述N-型和P-型多晶硅层，以形成栅极图案。
11.根据权利要求10所述的方法，其中形成所述栅极硬掩模图案包括：
在所述金属电极层上形成基于氮化物的栅极硬掩模；
在所述基于氮化物的栅极硬掩模上形成非晶碳层、氧氮化硅(SiON)层和抗反射涂层；
在所述抗反射涂层上形成掩模图案以限定栅极图案区域；
蚀刻所述抗反射涂布层、所述SiON层、所述非晶碳层和所述基于氮化物的栅极硬掩模；和
移除所述已蚀刻的非晶碳层。
12.根据权利要求11所述的方法，其中蚀刻所述抗反射涂层、所述SiON层、所述非晶碳层和所述基于氮化物的栅极硬掩模包括移除所述掩模图案、所述非晶碳层和所述SiON层。
13.根据权利要求10所述的方法，其中修整所述栅极硬掩模图案包括利用包含四氟甲烷(CF4)、三氟甲烷(CHF3)和氧(O2)的气体。
14.一种制造半导体器件的方法，包括：
在包括N-沟道金属氧化物半导体(NMOS)区域和P-沟道金属氧化物半导体(PMOS)区域的衬底上形成N-型多晶硅层和P-型多晶硅层，所述N-型多晶硅层在所述NMOS区域中形成并且所述P-型多晶硅层在所述PMOS区域中形成；
在所述N-型和P-型多晶硅层上形成金属电极层；
在所述金属电极上形成栅极硬掩模；
在所述栅极硬掩模上形成图案化的缓冲层以限定栅极图案区域；
形成暴露所述PMOS区域的光刻胶图案；
修整PMOS区域中的所述已图案化的缓冲层；
移除所述光刻胶图案；和
利用所述图案化的缓冲层蚀刻所述金属电极层以及所述N-型和P-型多晶硅层，形成栅极图案。
15.根据权利要求14所述的方法，其中形成所述图案化的缓冲层以限定所述栅极图案区域包括：
在所述栅极硬掩模上形成缓冲层；
在所述缓冲层上形成非晶碳层、氧氮化硅(SiON)层和抗反射涂层；
在所述抗反射涂层上形成掩模图案以限定所述栅极图案区域；
蚀刻所述抗反射涂层、所述SiON层、所述非晶碳层和缓冲层；和
移除所述蚀刻的非晶碳层。
16.根据权利要求14所述的方法，还包括在形成所述图案化的缓冲层之前形成非晶碳层和SiON层。
17.根据权利要求14所述的方法，其中形成所述图案化的缓冲层以限定所述栅极图案区域包括：
在所述栅极硬掩模上形成非晶碳层和SiON层；
在所述SiON层上形成缓冲层；
在所述缓冲层上形成抗反射涂层；
在所述抗反射涂层上形成掩模图案以限定所述栅极图案区域；和蚀刻所述抗反射涂层、所述缓冲层、所述SiON层和所述非晶碳层。
18.根据权利要求15所述的方法，其中所述缓冲层包含多晶硅、钨或硅化钨。
19.根据权利要求17所述的方法，其中所述缓冲层包含多晶硅、钨或硅化钨。
20.根据权利要求18所述的方法，其中当所述图案化的缓冲层包含多晶硅时，修整所述图案化的缓冲层包括利用包含溴化氢(HBr)、氯(Cl2)和氧(O2)的气体。
21.根据权利要求19所述的方法，其中当所述图案化的缓冲层包含多晶硅时，修整所述图案化的缓冲层包括利用包含HBr、Cl2和O2的气体。
22.根据权利要求20所述的方法，其中当所述图案化的缓冲层包含钨或硅化钨时，修整所述图案化的缓冲层包括利用包含Cl2、氮气(N2)以及选自三氟化氮(NF3)和六氟化硫(SF6)之一的气体。
23.根据权利要求21所述的方法，其中当所述图案化的缓冲层包含钨或硅化钨时，修整所述图案化的缓冲层包括利用包含Cl2、N2以及选自NF3和SF6之一的气体。
CN200710145691.4A 2007-01-04 2007-09-13 制造半导体器件的方法 Expired - Fee Related CN101217106B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2007-0001061 2007-01-04
KR1020070001061A KR100875655B1 (ko) 2007-01-04 2007-01-04 반도체 소자의 제조방법
KR1020070001061 2007-01-04

Publications (2)

Publication Number Publication Date
CN101217106A true CN101217106A (zh) 2008-07-09
CN101217106B CN101217106B (zh) 2010-09-08

Family

ID=39594672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710145691.4A Expired - Fee Related CN101217106B (zh) 2007-01-04 2007-09-13 制造半导体器件的方法

Country Status (5)

Country Link
US (3) US7754592B2 (zh)
JP (1) JP2008166714A (zh)
KR (1) KR100875655B1 (zh)
CN (1) CN101217106B (zh)
TW (1) TWI389175B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101777493A (zh) * 2010-01-28 2010-07-14 上海宏力半导体制造有限公司 硬掩膜层刻蚀方法
CN102376561A (zh) * 2010-08-18 2012-03-14 中芯国际集成电路制造(上海)有限公司 刻蚀方法
CN107104043A (zh) * 2016-02-22 2017-08-29 爱思开海力士有限公司 图案形成方法以及使用其的半导体器件制造方法
CN111106005A (zh) * 2018-10-29 2020-05-05 中微半导体设备(上海)股份有限公司 一种图形的修剪方法及等离子体处理装置
CN111370309A (zh) * 2018-12-26 2020-07-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111916399A (zh) * 2020-08-12 2020-11-10 福建省晋华集成电路有限公司 一种半导体器件的制备方法以及半导体器件
CN112366179A (zh) * 2020-10-15 2021-02-12 长江存储科技有限责任公司 半导体器件结构和制备方法
CN110098109B (zh) * 2019-05-14 2021-03-26 上海集成电路研发中心有限公司 金属栅极及其制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780652B1 (ko) * 2006-12-27 2007-11-30 주식회사 하이닉스반도체 반도체 소자 제조방법
US7718546B2 (en) * 2007-06-27 2010-05-18 Sandisk 3D Llc Method for fabricating a 3-D integrated circuit using a hard mask of silicon-oxynitride on amorphous carbon
KR101194381B1 (ko) * 2009-07-03 2012-10-25 에스케이하이닉스 주식회사 반도체 장치 제조 방법
KR101871748B1 (ko) 2011-12-06 2018-06-28 삼성전자주식회사 반도체 소자의 패턴 형성 방법
US9985031B2 (en) * 2016-01-21 2018-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit and manufacturing method thereof
KR102576706B1 (ko) 2016-04-15 2023-09-08 삼성전자주식회사 반도체 소자의 제조 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4014891B2 (ja) * 2001-03-29 2007-11-28 株式会社東芝 半導体装置の製造方法
JP3971144B2 (ja) * 2001-09-26 2007-09-05 株式会社東芝 半導体装置の製造方法及び半導体装置
US6884734B2 (en) * 2001-11-20 2005-04-26 International Business Machines Corporation Vapor phase etch trim structure with top etch blocking layer
US6875664B1 (en) * 2002-08-29 2005-04-05 Advanced Micro Devices, Inc. Formation of amorphous carbon ARC stack having graded transition between amorphous carbon and ARC material
JP2004178839A (ja) * 2002-11-25 2004-06-24 Rohm Co Ltd 補助電極の形成方法
US6828198B2 (en) 2003-03-19 2004-12-07 Taiwan Semiconductor Manufacturing Company System-on-chip (SOC) solutions with multiple devices by multiple poly gate trimming process
US6911383B2 (en) 2003-06-26 2005-06-28 International Business Machines Corporation Hybrid planar and finFET CMOS devices
KR101024251B1 (ko) 2003-12-30 2011-03-29 주식회사 하이닉스반도체 반도체소자의 게이트배선 형성 방법
JP4480482B2 (ja) * 2004-06-24 2010-06-16 株式会社日立ハイテクノロジーズ プラズマエッチング処理装置の制御方法およびトリミング量制御システム
KR100706780B1 (ko) * 2004-06-25 2007-04-11 주식회사 하이닉스반도체 주변영역의 선폭을 줄일 수 있는 반도체 소자 제조 방법
KR100704470B1 (ko) * 2004-07-29 2007-04-10 주식회사 하이닉스반도체 비결정성 탄소막을 희생 하드마스크로 이용하는반도체소자 제조 방법
US20060205223A1 (en) * 2004-12-30 2006-09-14 Smayling Michael C Line edge roughness reduction compatible with trimming
JP4740599B2 (ja) * 2005-01-07 2011-08-03 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100618907B1 (ko) 2005-07-30 2006-09-01 삼성전자주식회사 다중 반사 방지층을 포함한 반도체 구조물 및 그 구조물을이용한 ｐｒ 패턴 형성 방법 및 반도체 소자의 패턴 형성방법
US7670959B2 (en) * 2006-12-26 2010-03-02 Spansion Llc Memory device etch methods
KR100780652B1 (ko) * 2006-12-27 2007-11-30 주식회사 하이닉스반도체 반도체 소자 제조방법
KR100843899B1 (ko) * 2007-03-19 2008-07-03 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR20080086686A (ko) * 2007-03-23 2008-09-26 주식회사 하이닉스반도체 반도체 소자의 제조방법

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101777493A (zh) * 2010-01-28 2010-07-14 上海宏力半导体制造有限公司 硬掩膜层刻蚀方法
CN102376561A (zh) * 2010-08-18 2012-03-14 中芯国际集成电路制造(上海)有限公司 刻蚀方法
CN107104043A (zh) * 2016-02-22 2017-08-29 爱思开海力士有限公司 图案形成方法以及使用其的半导体器件制造方法
CN107104043B (zh) * 2016-02-22 2021-02-05 爱思开海力士有限公司 图案形成方法以及使用其的半导体器件制造方法
CN111106005A (zh) * 2018-10-29 2020-05-05 中微半导体设备(上海)股份有限公司 一种图形的修剪方法及等离子体处理装置
CN111370309A (zh) * 2018-12-26 2020-07-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111370309B (zh) * 2018-12-26 2023-12-12 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110098109B (zh) * 2019-05-14 2021-03-26 上海集成电路研发中心有限公司 金属栅极及其制造方法
CN111916399A (zh) * 2020-08-12 2020-11-10 福建省晋华集成电路有限公司 一种半导体器件的制备方法以及半导体器件
CN112366179A (zh) * 2020-10-15 2021-02-12 长江存储科技有限责任公司 半导体器件结构和制备方法

Also Published As

Publication number Publication date
CN101217106B (zh) 2010-09-08
US8263485B2 (en) 2012-09-11
US20080166876A1 (en) 2008-07-10
US20100248434A1 (en) 2010-09-30
US20110207305A1 (en) 2011-08-25
TW200830357A (en) 2008-07-16
KR100875655B1 (ko) 2008-12-26
TWI389175B (zh) 2013-03-11
US7960265B2 (en) 2011-06-14
JP2008166714A (ja) 2008-07-17
US7754592B2 (en) 2010-07-13
KR20080064308A (ko) 2008-07-09

Similar Documents

Publication Publication Date Title
CN101217106B (zh) 制造半导体器件的方法
US7179749B2 (en) Method for fabricating semiconductor device capable of decreasing critical dimension in peripheral region
CN100407407C (zh) 用于制造半导体装置的晶体管的方法
US20200027735A1 (en) Semiconductor structure and method for forming same
CN101271831A (zh) 半导体器件的制造方法
US7871910B2 (en) Flash memory device and method of fabricating the same
US10453698B2 (en) Methods of fabricating integrated circuit devices
US7648878B2 (en) Method for fabricating semiconductor device with recess gate
KR20090097429A (ko) 반도체 메모리 소자의 제조 방법
US7851364B2 (en) Method for forming pattern in semiconductor device
KR100835506B1 (ko) 반도체소자의 제조방법
US20070202670A1 (en) Method for fabricating semiconductor device
KR100301427B1 (ko) 하드마스크를 갖는 반도체소자의 식각방법
KR100227629B1 (ko) 반도체 소자의 제조방법
KR100612558B1 (ko) 난드 플래시 메모리 소자의 제조 방법
KR20050053250A (ko) 이이피롬 메모리 장치의 제조 방법
CN115802750A (zh) 闪存存储器及其制造方法
KR20080060344A (ko) 반도체 소자의 패턴 형성 방법
KR20070006435A (ko) 플래시 메모리 소자의 게이트 형성 방법
KR20090120233A (ko) 반도체 소자의 게이트 라인 형성방법
KR20060082943A (ko) 플래쉬 메모리 소자의 제조 방법
CN101521157A (zh) 制造半导体器件的方法
KR20050059931A (ko) 플래쉬 메모리소자의 게이트 전극 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100908

Termination date: 20130913