CN102376561A - 刻蚀方法 - Google Patents
刻蚀方法 Download PDFInfo
- Publication number
- CN102376561A CN102376561A CN2010102563493A CN201010256349A CN102376561A CN 102376561 A CN102376561 A CN 102376561A CN 2010102563493 A CN2010102563493 A CN 2010102563493A CN 201010256349 A CN201010256349 A CN 201010256349A CN 102376561 A CN102376561 A CN 102376561A
- Authority
- CN
- China
- Prior art keywords
- material layer
- low dielectric
- dielectric constant
- insulating material
- constant insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明公开了一种刻蚀方法，该方法包括：在待刻蚀薄膜之上沉积低介电常数绝缘材料层，并在低介电常数绝缘材料层之上依次旋涂底部抗反射涂层BARC和光刻胶PR；对PR进行曝光、显影，形成光刻图案；采用修剪工艺对光刻图案进行修剪，并按照修剪后的光刻图案，对BARC和低介电常数绝缘材料层进行刻蚀；去除BARC和PR；采用修剪工艺对刻蚀后的低介电常数绝缘材料层进行修剪，并将修剪后的低介电常数绝缘材料层作为掩膜，对待刻蚀薄膜进行刻蚀。采用本发明公开的方法能够提高产品之间的刻蚀后检查关键尺寸AEICD差异的控制精度。
Description
技术领域
本发明涉及半导体技术，特别涉及一种刻蚀方法。
背景技术
在半导体器件制造领域，为了保证同一批产品在性能上具有一致性，要求同一批产品中产品之间的刻蚀后检查关键尺寸（AEI CD）差异必须被控制在一定范围内，换句话说，如果同一批产品中每件产品的AEI CD都能够被精确地控制，则产品之间的AEI CD差异也是比较小的。
在现有技术中，为了能够精确地控制产品的AEI CD，光刻胶（PR）修剪（trim）工艺已经被广泛地应用，光刻胶修剪工艺的原理是采用刻蚀气体对光刻图案进行干法刻蚀，从而进一步对光刻图案进行修正，以此来精确地控制光刻图案的精度，以达到控制AEI CD的目的。
下面以现有技术中栅极的刻蚀方法为例对现有技术中的刻蚀方法进行介绍。
图1A~图6A为现有技术中栅极的刻蚀方法的过程剖面示意图，该方法主要包括：
步骤1001，参见图1A，在半导体衬底（图未示出）表面生长栅氧化层101，并依次沉积多晶硅层102和氮化硅层103。
本步骤中，首先进行栅氧化层101的生长，然后，在栅氧化层101之上依次沉积多晶硅层102和氮化硅层103，其中，氮化硅层103后续将作为多晶硅层102的保护层。
在本实施例中，图1所示栅氧化层101、多晶硅层102和氮化硅层103为待刻蚀薄膜。
步骤1002，参见图2A，在氮化硅层103之上依次旋涂底部抗反射涂层（BARC）104和PR 105。
步骤1003，参见图3A，施加掩膜版（图未示出），对PR 105进行曝光、显影，从而形成光刻图案。
步骤1004，参见图4A，采用光刻胶修剪工艺对光刻图案进行修剪。
图4A中虚线所示为修剪前的光刻图案，图4A中实线的PR 105为所形成的修剪后的光刻图案。
在传统的光刻胶修剪工艺中，通过修剪时间对AEI CD的大小进行控制，如果修剪时间比较短，则AEI CD比较大，如果修剪时间比较长，则AEI CD比较小。
步骤1005，参见图5A，按照修剪后的光刻图案对栅氧化层101、多晶硅层102和氮化硅层103进行刻蚀，从而形成栅极。
步骤1006，去除PR 105和BARC 104。
去除的方法可采用氧气进行灰化处理。
至此，本流程结束。
但是，在实际应用中，由于PR的修剪速率大于1纳米/秒，本领域技术人员可以理解，在PR的修剪速率比较大的前提下，若欲将产品的AEI CD或者产品之间的AEI CD差异控制在很小的范围内，例如1纳米以内，实施起来是非常困难的，因此，采用现有技术中的刻蚀方法产品之间的AEI CD差异的控制精度比较低。
发明内容
有鉴于此，本发明提供一种刻蚀方法，能够提高产品之间的刻蚀后检查关键尺寸（AEI CD）差异的控制精度。
为达到上述目的，本发明的技术方案是这样实现的：
一种刻蚀方法，该方法包括：
在待刻蚀薄膜之上沉积低介电常数绝缘材料层，并在低介电常数绝缘材料层之上依次旋涂底部抗反射涂层BARC和光刻胶PR；
对PR进行曝光、显影，形成光刻图案；
采用修剪工艺对光刻图案进行修剪，并按照修剪后的光刻图案，对BARC和低介电常数绝缘材料层进行刻蚀；
去除BARC和PR；
采用修剪工艺对刻蚀后的低介电常数绝缘材料层进行修剪，并将修剪后的低介电常数绝缘材料层作为掩膜，对待刻蚀薄膜进行刻蚀。
所述低介电常数绝缘材料层的介电常数为2.5至3.0。
所述低介电常数绝缘材料层为碳氧化硅。
所述低介电常数绝缘材料层的沉积方法为：采用化学气相沉积CVD工艺沉积低介电常数绝缘材料层。
所述低介电常数绝缘材料层的厚度为200埃至500埃；
所述BARC的厚度为500埃至1500埃；
所述PR的厚度为800埃至2500埃。
所述对BARC和低介电常数绝缘材料层进行刻蚀的方法为：采用氧气进行各向异性干法刻蚀。
所述采用修剪工艺对刻蚀后的低介电常数绝缘材料层进行修剪的方法为：进行各向同性干法刻蚀。
所述干法刻蚀的刻蚀气体为氧气；
所述氧气的流量为50标况毫升每分至500标况毫升每分；
所述干法刻蚀的偏压为0瓦特至200瓦特；
所述干法刻蚀的源压为100瓦特至500瓦特。
所述刻蚀气体进一步包括氩气和甲烷。
所述氩气的流量为0标况毫升每分至200标况毫升每分；
所述甲烷的流量为0标况毫升每分至100标况毫升每分。
在本发明所提供的一种刻蚀方法中，首先在待刻蚀薄膜之上沉积低介电常数绝缘材料层，并在低介电常数绝缘材料层之上依次旋涂BARC和PR，然后对PR进行曝光、显影，形成光刻图案，采用修剪工艺对光刻图案进行修剪，并按照修剪后的光刻图案，对BARC和低介电常数绝缘材料层进行刻蚀，其次去除BARC和PR，并采用修剪工艺对刻蚀后的低介电常数绝缘材料层进行修剪，将修剪后的低介电常数绝缘材料层作为掩膜，对待刻蚀薄膜进行刻蚀。可见，本发明先执行修剪光刻图案步骤，然后再执行修剪低介电常数绝缘材料层的步骤，以修剪后的低介电常数绝缘材料层为掩膜对待蚀刻薄膜进行刻蚀，由于低介电常数绝缘材料具有比较小的修剪速率，因此，可对修剪后的低介电常数绝缘材料层的尺寸进行精确地控制，进而对产品的AEI CD精确地控制，能够提高产品之间的AEI CD差异的控制精度。
附图说明
图1A~图6A为现有技术中栅极的刻蚀方法的过程剖面示意图。
图1为本发明所提供的一种刻蚀方法的流程图。
图1B~图8B为本发明中栅极的刻蚀方法的过程剖面示意图。
图2为执行修剪光刻图案步骤时修剪时间与待刻蚀薄膜的AEI CD的关系示意图。
图3为执行修剪低介电常数绝缘材料层步骤时修剪时间与待刻蚀薄膜的AEI CD的关系示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明所述方案作进一步地详细说明。
本发明的核心思想为：当对待蚀刻薄膜进行刻蚀之前，先执行修剪光刻图案步骤，然后再执行修剪低介电常数绝缘材料层的步骤，以修剪后的低介电常数绝缘材料层为掩膜对待蚀刻薄膜进行刻蚀，由于低介电常数绝缘材料具有比较小的修剪速率，因此，可对修剪后的低介电常数绝缘材料层的尺寸进行精确地控制，进而对产品的AEI CD精确地控制，能够提高产品之间的AEI CD差异的控制精度。
图1为本发明所提供的一种刻蚀方法的流程图。如图1所示，该方法包括以下步骤：
步骤11，在待刻蚀薄膜之上沉积低介电常数绝缘材料层，并在低介电常数绝缘材料层之上依次旋涂BARC和PR。
步骤12，对PR进行曝光、显影，形成光刻图案。
步骤13，采用修剪工艺对光刻图案进行修剪，并按照修剪后的光刻图案，对BARC和低介电常数绝缘材料层进行刻蚀。
步骤14，去除BARC和PR。
步骤15，采用修剪工艺对刻蚀后的低介电常数绝缘材料层进行修剪，并将修剪后的低介电常数绝缘材料层作为掩膜，对待刻蚀薄膜进行刻蚀。
至此，本流程结束。
下面以栅极的刻蚀方法为例对本发明所提供的刻蚀方法进行详细介绍。
图1B~图8B为本发明中栅极的刻蚀方法的过程剖面示意图，该方法主要包括：
步骤2001，参见图1B，在半导体衬底（图未示出）表面生长栅氧化层101，并依次淀积多晶硅层102和氮化硅层103。
步骤2002，参见图2B，在氮化硅层103之上沉积低介电常数（low k）绝缘材料层201，并在低介电常数绝缘材料层201之上依次旋涂BARC 104和PR 105。
低介电常数绝缘材料层201的沉积方法是化学气相沉积（CVD）。
优选地，低介电常数绝缘材料层201的厚度为200埃至500埃，BARC 104的厚度为500埃至1500埃，PR 105的厚度为800埃至2500埃。
另外，需要说明的是，本发明要求低介电常数绝缘材料层201的厚度比较小，这是因为：后续步骤中以刻蚀后的低介电常数绝缘材料层201为掩膜对栅氧化层101、多晶硅层102和氮化硅层103进行刻蚀时，通常刻蚀气体会对低介电常数绝缘材料层201造成损伤，当低介电常数绝缘材料层201的厚度很小时，会将低介电常数绝缘材料层201一并刻蚀，但是如果低介电常数绝缘材料层201的厚度比较大，则可能难以完全将低介电常数绝缘材料层201刻蚀，会有部分低介电常数绝缘材料层201保留下来，影响了栅极的性能。
在本实施例中，介电常数k为2.5至3.0，优选地，低介电常数绝缘材料层201可为碳氧化硅（SiOC）。
步骤2003，参见图3B，施加掩膜版（图未示出），对PR 105进行曝光、显影，从而形成光刻图案。
步骤2004，参见图4B，采用修剪工艺对光刻图案进行修剪。
图4B中虚线所示为修剪前的光刻图案，图4B中实线的PR 105为所形成的修剪后的光刻图案。
该步骤可参照现有的方法。
步骤2005，参见图5B，按照修剪后的光刻图案，对BARC 104和低介电常数绝缘材料层201进行刻蚀。
对BARC 104和低介电常数绝缘材料层201刻蚀的方法为：采用氧气进行各向异性干法刻蚀。
在本步骤中，将暴露出的BARC 104和低介电常数绝缘材料层201刻蚀，被PR 105覆盖的BARC 104和低介电常数绝缘材料层201未被刻蚀。
步骤2006，参见图6B，去除BARC 104和PR 105。
去除BARC的方法采用现有技术的方法。
步骤2007，参见图7B，采用修剪工艺对刻蚀后的低介电常数绝缘材料层201进行修剪。
图7B中虚线所示为修剪前的低介电常数绝缘材料层201，图7B中实线的所示为修剪后的低介电常数绝缘材料层201。
对低介电常数绝缘材料层201进行修剪的方法为：采用氧气进行各向同性干法刻蚀，氧气的流量为50标况毫升每分（sccm）至500标况毫升每分（sccm），偏压（bias power）为0（W）瓦特至200瓦特(W)，源压（source power）为100（W）瓦特至500瓦特(W)，其中，使用较低的偏压和较高的源压可对干法刻蚀的等离子体起到加速的所用，提高等离子体对低介电常数绝缘材料层201的轰击作用。
进一步地，还可在氧气中混入氩气（Ar）和甲烷(CF4)，以增加化学反应速率，优选地，氩气的流量为0标况毫升每分（sccm）至200标况毫升每分（sccm），甲烷的流量为0标况毫升每分（sccm）至100标况毫升每分（sccm）。
另外，修剪的时间由所需的AEI CD决定，若所需AEI CD比较大，则修剪时间可适当增长，若所需AEI CD比较小，修剪时间比较短，具体的修剪时间视具体情况而定。
步骤2007，参见图8B，将修剪后的低介电常数绝缘材料层201作为掩膜，依次对栅氧化层101、多晶硅层102和氮化硅层103进行刻蚀，从而形成栅极。
对栅氧化层101、多晶硅层102和氮化硅层103的刻蚀方法与现有技术相同。
在本步骤中，由于低介电常数绝缘材料层201的厚度比较小，当对栅氧化层101、多晶硅层102和氮化硅层103进行刻蚀时，可一并将低介电常数绝缘材料层201刻蚀。
另外，需要说明的是，当对其他待刻蚀薄膜进行刻蚀时，通常对待刻蚀薄膜进行刻蚀的气体的都会对刻蚀后的低介电常数绝缘材料层造成一定损伤，由于本发明中低介电常数绝缘材料层的厚度非常小，当在刻蚀待刻蚀薄膜时，基本上可将低介电常数绝缘材料层一并刻蚀。
若低介电常数绝缘材料层没有被完全刻蚀，也可增加去除低介电常数绝缘材料层的步骤，去除的方法可采用氧气进行刻蚀，但是一般来说，由于低介电常数绝缘材料层的厚度非常小，则不必执行这一步骤。
至此，本流程结束。
上述实施例提供的方法还可应用于其他材料的刻蚀工艺中，上述介绍仅为举例说明。
图2为执行修剪光刻图案步骤时修剪时间与待刻蚀薄膜的AEI CD的关系示意图，如图2所示，横坐标为修剪时间（trim time），单位为秒（s），纵坐标为待刻蚀薄膜的AEI CD，单位为纳米（nm）。图2所提供的数据的实验条件是：按照现有技术的方法，仅涉及一次修剪步骤(修剪光刻图案，不修剪低介电常数绝缘材料层)，且待刻蚀薄膜为栅氧化层、多晶硅层和氮化硅层。图2所示直线的斜率可以反映PR的修剪速率，通过近似计算，PR的修剪速率为1.1纳米/秒（nm/s）。
图3为执行修剪低介电常数绝缘材料层步骤时修剪时间与待刻蚀薄膜的AEI CD的关系示意图，如图3示，横坐标为修剪时间（trim time），单位为秒（s），纵坐标为待刻蚀薄膜的AEI CD，单位为纳米（nm）。图2所提供的数据的实验条件是：仅涉及一次修剪步骤(修剪低介电常数绝缘材料层，不修剪光刻图案)，且待刻蚀薄膜为栅氧化层、多晶硅层和氮化硅层。图3所示直线的斜率可以反映低介电常数绝缘材料的修剪速率，通过近似计算，PR的修剪速率为0.1纳米/秒（nm/s）。
通过对比图2和图3，PR具有比较大的修剪速率，低介电常数绝缘材料具有比较小的修剪速率，可见，若仅执行修剪光刻图案步骤、不执行修剪低介电常数绝缘材料层的步骤，则难以将产品之间的AEI CD差异控制在很小的范围内；若仅执行修剪低介电常数绝缘材料层的步骤、不执行修剪光刻图案步骤，则生产效率过低，很难在实际生产过程中应用；而在本发明中，先执行修剪光刻图案步骤，然后再执行修剪低介电常数绝缘材料层的步骤，在保证了生产效率的同时，还可以将产品之间的AEI CD差异控制在很小的范围内。
根据本发明所提供的技术案，首先在待刻蚀薄膜之上沉积低介电常数绝缘材料层，并在低介电常数绝缘材料层之上依次旋涂BARC和PR，然后对PR进行曝光、显影，形成光刻图案，采用修剪工艺对光刻图案进行修剪，并按照修剪后的光刻图案，对BARC和低介电常数绝缘材料层进行刻蚀，其次去除BARC和PR，并采用修剪工艺对刻蚀后的低介电常数绝缘材料层进行修剪，并将修剪后的低介电常数绝缘材料层作为掩膜，对待刻蚀薄膜进行刻蚀。可见，本发明先执行修剪光刻图案步骤，然后再执行修剪低介电常数绝缘材料层的步骤，以修剪后的低介电常数绝缘材料层为掩膜对待蚀刻薄膜进行刻蚀，由于低介电常数绝缘材料具有比较小的修剪速率，因此，可对修剪后的低介电常数绝缘材料层的尺寸进行精确地控制，进而对产品的AEI CD精确地控制，能够提高产品之间的AEI CD差异的控制精度。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种刻蚀方法，该方法包括：
在待刻蚀薄膜之上沉积低介电常数绝缘材料层，并在低介电常数绝缘材料层之上依次旋涂底部抗反射涂层BARC和光刻胶PR；
对PR进行曝光、显影，形成光刻图案；
采用修剪工艺对光刻图案进行修剪，并按照修剪后的光刻图案，对BARC和低介电常数绝缘材料层进行刻蚀；
去除BARC和PR；
采用修剪工艺对刻蚀后的低介电常数绝缘材料层进行修剪，并将修剪后的低介电常数绝缘材料层作为掩膜，对待刻蚀薄膜进行刻蚀。
2.根据权利要求1所述的方法，其特征在于，所述低介电常数绝缘材料层的介电常数为2.5至3.0。
3.根据权利要求2所述的方法，其特征在于，所述低介电常数绝缘材料层为碳氧化硅。
4.根据权利要求3所述的方法，其特征在于，所述低介电常数绝缘材料层的沉积方法为：采用化学气相沉积CVD工艺沉积低介电常数绝缘材料层。
5.根据权利要求1所述的方法，其特征在于，
所述低介电常数绝缘材料层的厚度为200埃至500埃；
所述BARC的厚度为500埃至1500埃；
所述PR的厚度为800埃至2500埃。
6.根据权利要求1所述的方法，其特征在于，所述对BARC和低介电常数绝缘材料层进行刻蚀的方法为：采用氧气进行各向异性干法刻蚀。
7.根据权利要求1所述的方法，其特征在于，所述采用修剪工艺对刻蚀后的低介电常数绝缘材料层进行修剪的方法为：进行各向同性干法刻蚀。
8.根据权利要求7所述的方法，其特征在于，
所述干法刻蚀的刻蚀气体为氧气；
所述氧气的流量为50标况毫升每分至500标况毫升每分；
所述干法刻蚀的偏压为0瓦特至200瓦特；
所述干法刻蚀的源压为100瓦特至500瓦特。
9.根据权利要求8所述的方法，其特征在于，所述刻蚀气体进一步包括氩气和甲烷。
10.根据权利要求9所述的方法，其特征在于，
所述氩气的流量为0标况毫升每分至200标况毫升每分；
所述甲烷的流量为0标况毫升每分至100标况毫升每分。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102563493A CN102376561A (zh) | 2010-08-18 | 2010-08-18 | 刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102563493A CN102376561A (zh) | 2010-08-18 | 2010-08-18 | 刻蚀方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102376561A true CN102376561A (zh) | 2012-03-14 |
Family
ID=45794971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010102563493A Pending CN102376561A (zh) | 2010-08-18 | 2010-08-18 | 刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102376561A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103913946A (zh) * | 2012-12-31 | 2014-07-09 | 罗门哈斯电子材料有限公司 | 光刻胶图案修剪方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101217106A (zh) * | 2007-01-04 | 2008-07-09 | 海力士半导体有限公司 | 制造半导体器件的方法 |
| CN101266913A (zh) * | 2007-03-12 | 2008-09-17 | 旺宏电子股份有限公司 | 增进图案均匀度的方法 |
| CN101435073A (zh) * | 2007-04-23 | 2009-05-20 | 韩商奥拓股份有限公司 | 使用十字型烃类化合物形成无定形碳层和形成低k值介电层的方法 |
| CN101461044A (zh) * | 2006-06-05 | 2009-06-17 | 朗姆研究公司 | 没有残余物的硬掩模修整 |
| CN101510510A (zh) * | 2008-02-15 | 2009-08-19 | 东京毅力科创株式会社 | 图案形成方法、半导体装置的制造方法以及制造装置 |
-
2010
- 2010-08-18 CN CN2010102563493A patent/CN102376561A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101461044A (zh) * | 2006-06-05 | 2009-06-17 | 朗姆研究公司 | 没有残余物的硬掩模修整 |
| CN101217106A (zh) * | 2007-01-04 | 2008-07-09 | 海力士半导体有限公司 | 制造半导体器件的方法 |
| CN101266913A (zh) * | 2007-03-12 | 2008-09-17 | 旺宏电子股份有限公司 | 增进图案均匀度的方法 |
| CN101435073A (zh) * | 2007-04-23 | 2009-05-20 | 韩商奥拓股份有限公司 | 使用十字型烃类化合物形成无定形碳层和形成低k值介电层的方法 |
| CN101510510A (zh) * | 2008-02-15 | 2009-08-19 | 东京毅力科创株式会社 | 图案形成方法、半导体装置的制造方法以及制造装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103913946A (zh) * | 2012-12-31 | 2014-07-09 | 罗门哈斯电子材料有限公司 | 光刻胶图案修剪方法 |
| US10162266B2 (en) | 2012-12-31 | 2018-12-25 | Rohm And Haas Electronic Materials Llc | Photoresist pattern trimming methods |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8329585B2 (en) | Method for reducing line width roughness with plasma pre-etch treatment on photoresist | |
| TWI357094B (en) | Reduction of feature critical dimensions | |
| KR101555397B1 (ko) | 포토레지스트 마스크 전처리를 갖는 플라즈마 프로세스 | |
| US8124540B2 (en) | Hardmask trim method | |
| US7772122B2 (en) | Sidewall forming processes | |
| CN101971291B (zh) | 双掩模自对准双图案化技术(SaDPT)工艺 | |
| US8262920B2 (en) | Minimization of mask undercut on deep silicon etch | |
| JP5489724B2 (ja) | エッチング中のラインエンドショートニングの低減 | |
| WO2007021540A2 (en) | Etch features with reduced line edge roughness | |
| WO2010047976A2 (en) | Silicon etch with passivation using plasma enhanced oxidation | |
| CN102318037B (zh) | 利用arc层打开的cd偏置负载控制 | |
| TWI405265B (zh) | 均勻控制的蝕刻 | |
| US20070181530A1 (en) | Reducing line edge roughness | |
| US20060024968A1 (en) | Method for stripping photoresist from etched wafer | |
| US9660185B2 (en) | Pattern fortification for HDD bit patterned media pattern transfer | |
| KR101606377B1 (ko) | 주입 포토레지스트를 위한 보호층 | |
| CN102446724A (zh) | 一种制作栅极的方法 | |
| US20090291562A1 (en) | Helium descumming | |
| CN102376561A (zh) | 刻蚀方法 | |
| TW201937543A (zh) | 多重圖案化基板之技術 | |
| KR20220156881A (ko) | 마이크로 전자 소재의 공정 시에 euv 역 패터닝을 위한 방법 | |
| CN102445838A (zh) | 重新形成光刻胶图形的方法 | |
| Haase et al. | Combining nano-scale imprint lithography and reactive ion etching to fabricate high-quality surface relief gratings | |
| KR100728993B1 (ko) | 반도체 소자의 제조방법 | |
| CN117075424A (zh) | 一种优化光刻胶线宽粗糙度的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121128 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121128 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120314 |