KR101606377B1 - 주입 포토레지스트를 위한 보호층 - Google Patents

주입 포토레지스트를 위한 보호층 Download PDF

Info

Publication number
KR101606377B1
KR101606377B1 KR1020107016299A KR20107016299A KR101606377B1 KR 101606377 B1 KR101606377 B1 KR 101606377B1 KR 1020107016299 A KR1020107016299 A KR 1020107016299A KR 20107016299 A KR20107016299 A KR 20107016299A KR 101606377 B1 KR101606377 B1 KR 101606377B1
Authority
KR
South Korea
Prior art keywords
deposition
protective layer
photoresist mask
patterned photoresist
gas
Prior art date
Application number
KR1020107016299A
Other languages
English (en)
Other versions
KR20100113532A (ko
Inventor
앤드류 알 로마노
에스 엠 레자 사드자디
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20100113532A publication Critical patent/KR20100113532A/ko
Application granted granted Critical
Publication of KR101606377B1 publication Critical patent/KR101606377B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

기판 내에 도펀트를 주입하기 위한 방법이 제공된다. 패터닝된 포토레지스트 마스크가 기판 위에 형성되고, 그 패터닝된 포토레지스트 마스크는 패터닝된 포토레지스트 마스크 피쳐들을 갖는다. 순환적인 증착을 수행함으로써, 패터닝된 포토레지스트 마스크 상에 보호층이 증착되고, 각각의 싸이클은, 포토레지스트 재료의 패터닝된 마스크의 표면들 위에 증착층을 증착하기 위한 증착 페이즈, 및 수직한 측벽들을 제공하기 위한 프로파일 형상화 페이즈를 포함한다. 이온 빔을 사용하여 기판으로 도펀트가 주입된다. 보호층 및 포토레지스트 마스크가 제거된다.

Description

주입 포토레지스트를 위한 보호층{PROTECTIVE LAYER FOR IMPLANT PHOTORESIST}
본 발명은 반도체 디바이스들의 형성에 관한 것이다.
반도체 웨이퍼 프로세싱 동안에, 공지의 패터닝 및 에칭 프로세스들을 사용하여 웨이퍼 내에 반도체 디바이스의 피쳐들이 정의된다. 이들 프로세스들에서, 웨이퍼 상에 포토레지스트 (PR) 재료가 증착되고, 그 후 레티클에 의해 필터링된 광에 노출된다. 일반적으로, 레티클은 광이 레티클을 통해 전파하는 것을 차단하는 예시적인 피쳐 지오메트리들로 패터닝된 글래스 플레이트이다.
레티클을 통과한 이후에, 광은 포토레지스트 재료의 표면에 접촉한다. 현상액이 포토레지스트 재료의 일부를 제거할 수 있도록, 광은 포토레지스트 재료의 케미컬 조성을 변화시킨다. 포지티브 포토레지스트 재료들의 경우에는, 노출된 영역들이 제거되고, 네거티브 포토레지스트 재료들의 경우에는, 노출되지 않은 영역들이 제거된다.
본 발명의 개요
전술한 바를 달성하기 위해, 그리고 본 발명의 목적에 따르면, 기판 내에 도펀트를 주입하기 위한 방법이 제공된다. 기판 위에 패터닝된 포토레지스트 마스크가 형성되며, 그 패터닝된 포토레지스트 마스크는 패터닝된 포토레지스트 마스크 피쳐들을 갖는다. 순환적인 (cyclical) 증착을 수행함으로써, 패터닝된 포토레지스트 마스크 상에 보호층이 증착되며, 각각의 싸이클은 포토레지스트 재료의 패터닝된 마스크의 표면들 위에 증착층을 증착하기 위한 증착 페이즈, 및 수직 측벽들을 제공하기 위한 프로파일 형상화 페이즈를 포함한다. 이온 빔을 사용하여 기판에 도펀트가 주입된다. 보호층 및 포토레지스트 마스크가 제거된다.
본 발명의 이들 및 다른 특징들은 다음의 도면들과 함께 본 발명의 상세한 설명에서 이하 더 상세히 설명될 것이다.
도면의 간단한 설명
본 발명은 유사한 참조 번호들이 유사한 엘리먼트들을 지칭하는 첨부 도면들의 도들에서 한정되지 않게 예로써 예시된다.
도 1은 본 발명의 실시형태에서 사용될 수도 있는 프로세스의 고 레벨 플로우 차트이다.
도 2a 내지 도 2d는 본 발명의 실시형태에 따라 프로세싱된 스택의 개략적인 단면도들이다.
도 3은 본 발명을 실시하는데 사용될 수도 있는 플라즈마 프로세싱 챔버의 개략도이다.
도 4a 내지 도 4b는 본 발명의 실시형태들에서 사용되는 제어기를 구현하는데 적합한 컴퓨터 시스템을 예시한다.
상세한 설명
이제, 본 발명은 첨부 도면들에서 예시된 바와 같은 본 발명의 몇몇 바람직한 실시형태들을 참조하여 상세히 설명될 것이다. 다음의 설명에서, 본 발명의 철저한 이해를 제공하기 위해 다수의 특정 세부사항들이 설명된다. 그러나, 이들 특정 세부사항들의 일부 또는 전부가 없이도 본 발명이 실시될 수도 있다는 것이 당업자에게 명백할 것이다. 다른 경우들에서, 본 발명을 불필요하게 불명료히 하지 않기 위해 공지의 프로세스 단계들 및/또는 구조들은 상세히 설명되지 않았다.
기판에 도펀트를 주입하기 위한 이온 주입 마스크들로서 포토레지스트 마스크들이 사용될 수도 있다. 고 도스 (dose) 및 고 에너지 이온 주입에 특정한 포토레지스트가 노출되는 경우에, 그 레지스트가 분해되고 경질의 크러스트를 형성할 수 있으며, 폴리머가 사실상 박리하기 어려운 흑연질 (graphitic) 로 될 수도 있다. 그러한 경우에, 그러한 포토레지스트를 박리하기 위해 강력한 케미컬들, 또는 산화 또는 공격적인 플라즈마가 요구되며, 이는, 재료가 손실되게 하고, 오리지널 기판 표면에 대하여 재료 손실, 즉 리세스된 재료를 생성함으로써, 트랜지스터 성능에 영향을 준다.
이해를 용이하게 하기 위해, 도 1은 본 발명의 실시형태에서 사용될 수도 있는 프로세스의 고 레벨 플로우 차트이다. 기판 층 위에 포토레지스트 패터닝된 마스크가 형성된다 (단계 104). 도 2a는 기판 층 (208) 의 개략적인 단면도이다. 이 예에서, 기판 층 (208) 은 웨이퍼 (204) 위에 있다. 다른 예에서, 기판은 웨이퍼일 수도 있다. 마스크 피쳐들 (214) 을 갖는 패터닝된 포토레지스트 마스크 (212) 가 기판 층 (208) 위에 있고, 이는 스택 (200) 을 형성한다. 기판과 포토레지스트 마스크 사이에 선택적인 BARC 또는 ARL (antireflective layer) 가 위치될 수도 있다.
보호층의 순환적인 형성이 수행되어 포토레지트스 마스크 상에 보호층을 형성한다 (단계 108). 순환적인 보호층 형성 프로세스는, 포토레지스트 마스크 피쳐들 (214) 위에 층을 증착하는 단계 (단계 109), 및 그 후 증착층의 프로파일을 형상화하는 단계 (단계 110) 의 적어도 2 개의 단계들을 포함한다. 도 2b는, 피쳐 (214) 의 측벽들 위에 증착된, 순환적인 보호층 형성에 의해 형성된 보호층 (220) 을 갖는 패터닝된 포토레지스트 마스크 (212) 의 개략적인 단면도이다. 증착층 (220) 은 마스크 피쳐 (214) 내에 증착층 피쳐 (222) 를 형성한다. 이 실시형태에서, 도시된 바와 같이, 보호층의 형성은 마스크 피쳐들 (214) 의 저부의 수평한 기판 층 (208) 표면 위에 층을 형성하지 않는다. 마스크 피쳐들의 저부의 수평한 표면 위에 층을 형성하지 않고 포토레지스트 마스크의 상부 상의 수평한 표면 상에 보호층이 형성되는 것이 바람직하다.
이온 주입을 사용하여 도펀트 이온들이 기판으로 주입된다 (단계 112). 도 2c는 기판 (208) 으로 주입된 도펀트 영역들 (214) 을 도시한다. 보호층 및 포토레지스트 마스크가 제거된다 (단계 116). 이 단계는 보호층 및 패터닝된 포토레지스트 마스크를 동시에 제거할 수도 있다. 다른 실시형태에서, 이들 층들은 개별적인 단계들에서 제거될 수도 있다. 보호층 때문에, 보호층 및 포토레지스트 마스크를 제거하기 위해 종래의 포토레지스트 박리 프로세스가 사용될 수도 있다. 도 2d는 보호층 및 포토레지스트 마스크가 제거된 이후의 스택 (200) 을 도시한다. 부가적인 형성 단계들이 수행될 수도 있다 (단계 120). 예컨대, 트랜지스터를 형성하기 위해 도핑된 영역들이 사용될 수도 있다.
이온 주입을 용이하게 하기 위해, 포토레지스트가 이온 빔 내의 이온들을 정지시키기 위한 강화된 저지능 (enhanced stopping power) 을 갖는 것이 바람직하다. 일반적으로, 이온 주입을 위해 설계된 포토레지스트 (이온 주입 포토레지스트) 는 강화된 저지능을 가질 것이다. 이론에 구속되지 않으면, 보호층은 더 높은 에너지 이온들에 노출될 것이라고 생각된다. 일례에서, 보호층이 더 짧은 체인들 및 더 적은 이중 결합 (double bond) 들을 가지므로, 그리고 보호층이 증착된 폴리머이므로, 고 에너지 이온들이 그러한 폴리머들로 하여금 가교 (cross-link) 하게 할 가능성이 더 적고, 따라서 보호층이 쉽게 제거되도록 허용한다. 포토레지스트가 이온들을 정지시키기 위한 강화된 저지능을 갖더라도, 보호층을 통과한 이후에, 이온들은 더 낮은 에너지를 갖고 따라서 포토레지스트로 하여금 흑연을 형성하게 하거나 또는 가교하게 할 가능성이 적다.
실리콘 기판 내의 주입의 예
본 발명의 예에서, 주입될 층은 실리콘 웨이퍼 (204) 의 부분인 실리콘 층이다. 실리콘 웨이퍼 (204) 위에 248 ㎚ 포토레지스트의 패터닝된 포토레지스트 마스크가 위치된다 (단계 104). 패터닝된 포토레지스트 마스크 (212) 내에 포토레지스트 마스크 피쳐들이 형성된다. 현재, 248 ㎚ 포토레지스트 마스크에 있어서, 포토레지스트에 대한 통상적인 CD 는, 종래의 프로세스들을 사용하여, 250 내지 130 ㎚ 일 수도 있다. 플라즈마 프로세싱 챔버 내에 기판이 위치된다.
도 3은 보호층 형성 및 박리를 수행하는데 사용될 수도 있는 플라즈마 프로세싱 챔버 (500) 의 개략도이다. 플라즈마 프로세싱 챔버 (500) 는 컨파인먼트 링들 (502), 상부 전극 (504), 하부 전극 (508), 가스 소스 (510), 및 배기 펌프 (520) 를 포함한다. 플라즈마 프로세싱 챔버 (500) 내에서, 하부 전극 (508) 위에 기판이 위치된다. 하부 전극 (508) 은 기판 (204) 을 홀딩하기 위해 (예컨대, 정전, 기계적인 클램핑 등과 같은) 적합한 기판 처킹 메커니즘을 포함한다. 리액터 상부 (528) 는 하부 전극 (508) 에 직접적으로 대향하여 위치된 상부 전극 (504) 을 포함한다. 상부 전극 (504), 하부 전극 (508), 및 컨파인먼트 링들 (502) 은 한정된 플라즈마 볼륨을 정의한다. 가스는 가스 소스 (510) 에 의해 한정된 플라즈마 볼륨으로 공급되고, 배기 펌프 (520) 에 의해 컨파인먼트 링들 (502) 및 배기 포트를 통해 한정된 플라즈마 볼륨으로부터 배기된다. 제 1 RF 소스 (544) 는 상부 전극 (504) 에 전기적으로 접속된다. 제 2 RF 소스 (548) 는 하부 전극 (508) 에 전기적으로 접속된다. 챔버 벽들 (552) 은 컨파인먼트 링들 (502), 상부 전극 (504), 및 하부 전극 (508) 을 둘러싼다. 제 1 RF 소스 (544) 및 제 2 RF 소스 (548) 양자는 27 ㎒ 전력 소스 및 2 ㎒ 전력 소스를 포함할 수도 있다. 전극에 RF 전력을 접속시키는 다른 조합들이 가능하다. 본 발명의 바람직한 실시형태에서 사용될 수도 있는, 캘리포니아, 프리몬트 소재의 LAM Research CorporationTM 에 의해 제조된, 챔버에 부착된 터보 펌프 (Turbo Pump) 를 갖는 Exelan HP 와 기본적으로 동일한 Exelan HPTTM 의 경우에, 27 ㎒ 및 2 ㎒ 전력 소스들 양자가 하부 전극에 접속된 제 2 RF 전력 소스 (548) 를 형성하고, 상부 전극은 접지된다. 제어기 (535) 는 RF 소스들 (544, 548), 배기 펌프 (520), 및 가스 소스 (510) 에 제어가능하게 접속된다.
도 4a 및 도 4b는 본 발명의 실시형태들에서 사용되는 제어기 (535) 를 구현하는데 적합한 컴퓨터 시스템 (1300) 을 예시한다. 도 4a는 컴퓨터 시스템의 일 가능한 물리적인 형태를 도시한다. 당연히, 컴퓨터 시스템은, 집적 회로, 프린트 회로 보드 및 작은 휴대용 디바이스로부터 대형 슈퍼 컴퓨터까지의 범위의 다수의 물리적인 형태들을 가질 수도 있다. 컴퓨터 시스템 (1300) 은 모니터 (1302), 디스플레이 (1304), 하우징 (1306), 디스크 드라이브 (1308), 키보드 (1310), 및 마우스 (1312) 를 포함한다. 디스크 (1314) 는 컴퓨터 시스템 (1300) 으로부터 그리고 컴퓨터 시스템 (1300) 으로 데이터를 전송하는데 사용되는 컴퓨터-판독가능 매체이다.
도 4b는 컴퓨터 시스템 (1300) 에 대한 블록도의 예이다. 시스템 버스 (1320) 에는 매우 다양한 서브시스템들이 부착되어 있다. (중앙 처리 장치 또는 CPU 라고도 또한 지칭되는) 프로세서(들) (1322) 이 메모리 (1324) 를 포함하는 스토리지 디바이스들에 커플링된다. 메모리 (1324) 는 랜덤 액세스 메모리 (RAM) 및 판독-전용 메모리 (ROM) 를 포함한다. 당업계에 공지되어 있는 바와 같이, ROM 은 데이터 및 명령들을 CPU 에 단방향으로 전송하도록 동작하고, 통상적으로 RAM 은 데이터 및 명령들을 양방향 방식으로 전송하는데 사용된다. 메모리들의 이들 타입들의 양자는 이하 설명되는 컴퓨터-판독가능 매체 중 임의의 적합한 매체를 포함할 수도 있다. 또한, 고정된 디스크 (1326) 가 CPU (1322) 에 양방향으로 커플링되고; 그 고정된 디스크 (1326) 는 부가적인 데이터 스토리지 용량을 제공하며 또한 이하 설명되는 컴퓨터-판독가능 매체 중 임의의 매체를 포함할 수도 있다. 고정된 디스크 (1326) 는 프로그램들, 데이터 등을 저장하는데 사용될 수도 있고, 통상적으로, 1차 스토리지보다 더 느린 (하드 디스크와 같은) 2차 스토리지 매체이다. 고정된 디스크 (1326) 내에 보유된 정보는, 적절한 경우들에서, 메모리 (1324) 내의 가상 메모리로서 표준 양식으로 포함될 수도 있다는 것이 인지될 것이다. 제거가능한 디스크 (1314) 는 이하 설명되는 컴퓨터-판독가능 매체 중 임의의 매체의 형태를 취할 수도 있다.
또한, CPU (1322) 는 디스플레이 (1304), 키보드 (1310), 마우스 (1312), 및 스피커들 (1330) 과 같은 다양한 입력/출력 디바이스들에 커플링된다. 일반적으로, 입력/출력 디바이스는, 비디오 디스플레이들, 트랙 볼들, 마우스들, 키보드들, 마이크로폰들, 터치-감응형 디스플레이들, 트랜스듀서 카드 리더들, 자성 또는 페이퍼 테이프 리더들, 타블렛들, 스타일러스들, 음성 또는 필기 인식기들, 바이오메트릭 리더들, 또는 다른 컴퓨터들 중 임의의 것일 수도 있다. CPU (1322) 는 네트워크 인터페이스 (1340) 를 사용하여 다른 컴퓨터 또는 텔레커뮤니케이션 네트워크에 선택적으로 커플링될 수도 있다. 그러한 네트워크 인터페이스를 이용하여, CPU 가 상술된 방법 단계들을 수행하는 동안에 네트워크에 정보를 출력할 수도 있거나 또는 네트워크로부터 정보를 수신할 수도 있다는 것이 예상된다. 또한, 본 발명의 방법 실시형태들은 CPU (1322) 상에서 단독으로 실행될 수도 있거나, 또는 프로세싱의 일부를 공유하는 원격 CPU 와 함께 인터넷과 같은 네트워크를 통해 실행될 수도 있다.
또한, 본 발명의 실시형태들은, 다양한 컴퓨터-구현된 동작들을 수행하기 위해 컴퓨터 코드를 갖는 컴퓨터-판독가능 매체를 갖는 컴퓨터 스토리지 제품들에 관한 것이다. 매체 및 컴퓨터 코드는, 본 발명의 목적들을 위해 특별히 설계되고 구축된 것들일 수도 있거나, 또는 컴퓨터 소프트웨어 업계들의 당업자에 대해 공지되고 입수가능한 종류일 수도 있다. 컴퓨터-판독가능 매체의 예들은: 하드 디스크들, 플로피 디스크들 및 자성 테이프와 같은 자성 매체; CD-ROM들 및 홀로그래픽 디바이스들과 같은 광학 매체; 플롭티컬 (floptical) 디스크들과 같은 자기-광학 매체; 및 주문형 집적 회로 (ASIC) 들, 프로그래밍 가능한 로직 디바이스 (PLD) 들, 및 ROM 및 RAM 디바이스들과 같은, 프로그램 코드를 저장하고 실행하도록 특별히 구성된 하드웨어 디바이스들을 이들에 한정되지 않게 포함한다. 컴퓨터 코드의 예들은, 컴파일러에 의해 생성되는 것과 같은 머신 코드, 번역기를 사용하여 컴퓨터에 의해 실행되는 상위 레벨 코드를 포함하는 파일들을 포함한다. 또한, 컴퓨터 판독가능 매체는 반송파로 구현되고 프로세서에 의해 실행가능한 명령들의 시퀀스를 표현하는 컴퓨터 데이터 신호에 의해 송신되는 컴퓨터 코드일 수도 있다.
다른 예들은 본 발명을 수행하기 위해 다른 디바이스들을 사용할 수도 있다.
다음으로, 보호층의 순환적인 형성이 수행되어 보호층을 제공한다 (단계 108). 이 예에서, 증착 페이즈 (단계 109) 는 증착 가스를 제공하는 것, 및 증착층을 형성하기 위해 증착 가스로부터 플라즈마를 생성하는 것을 포함한다. 이 예에서, 증착 가스는 폴리머 형성 레시피를 포함한다. 그러한 폴리머 형성 레시피의 예는, C2H2, CH4 및 C2H4 와 같은 탄화 수소 가스, 및 CH3F, CH2F2, CHF3, C4F6 및 C4F8 과 같은 탄화 플루오르 가스이다. 폴리머 형성 레시피의 다른 예는, CF4 및 H2 의 레시피와 같은 탄화 플루오르 케미스트리 및 수소 함유 가스일 수도 있다. 그 후, 증착 가스는 중단된다.
프로파일 형상화 (단계 110) 는, 프로파일 형상화 가스를 제공하는 것, 및 증착층의 프로파일을 형상화하기 위해 프로파일 형상화 가스로부터 프로파일 형상화 플라즈마를 생성하는 것을 포함한다. 프로파일 형상화 가스는 증착 가스와 상이하다. 예시된 바와 같이, 증착 페이즈 (단계 109) 및 프로파일 형상화 페이즈 (단계 110) 는 상이한 시간들에서 발생한다. 이 예에서, 프로파일 형상화 가스는, CH4, CHF3 및 CH2F2 와 같은 탄화 플루오르 케미스트리를 포함한다. COS O2, N2 및 H2 와 같은 다른 가스들이 첨가될 수도 있다. 이 예에서, 전력은 2 ㎒ 에서 0 와트 및 27 ㎒ 에서 800 와트로 공급된다. 그 후, 프로파일 형상화 가스는 중단된다.
이 예에서, 증착 페이즈 (단계 109) 가 2 번째로 반복된다. 상술된 바와 동일한 증착 레시피가 여기서 사용된다. 다른 실시형태들에서, 증착 레시피는 제 1 증착 페이즈에서의 레시피로부터 변경될 수 있다.
프로파일 형상화 페이즈 (단계 110) 가 2 번째로 반복된다. 상술된 바와 동일한 프로파일 형상화 레시피가 여기서 사용된다. 또한, 프로파일 형상화 레시피는 제 1 증착 페이즈에서의 레시피로부터 변경될 수 있다.
보호층 형성 프로세스 (단계 108) 는 원하는 보호층이 형성될 때까지 다수의 싸이클들 동안 반복될 수 있다. 바람직하게는, 이 예에서, 싸이클들의 수는 1 회부터 10 회일 수도 있다. 싸이클들의 수는 2 회 내지 3 회인 것이 더 바람직하다. 보호층의 측벽들의 두께는 이온 주입 에너지들에 따르는 것이 바람직하다. 보호층의 측벽들의 두께들은 5 ㎚ 내지 30 ㎚ 사이인 것이 바람직하다. 보호층의 측벽들은 15 ㎚ 내지 25 ㎚ 인 것이 더 바람직하다.
보호층의 증착 동안 또는 그 이후에, 선택적인 ARL 이 열릴 수도 있다.
보호층의 증착 (단계 108) 이 완료된 이후에, 이온 주입을 이용하여 기판으로 도펀트가 주입된다 (단계 112). 그러한 주입의 예는 붕소, 비소, 또는 포스포러스 (phosphorous) 주입일 수도 있다.
그 후, 보호층 및 포토레지스트 마스크가 제거된다 (단계 116). 보호층 및 포토레지스트 마스크를 제거할 수 있는 포토레지스트의 예들은 O2 또는 N2/H2 로부터 형성된 플라즈마를 이용한 박리 또는 화학적 박리일 수도 있다. 또한, 부가적인 형성 단계들이 수행될 수도 있다 (단계 120).
각각의 증착 페이즈에 대한 각각의 증착층은 두께가 0.5 ㎚ 내지 30 ㎚ 사이인 것이 바람직하다. 각각의 증착 페이즈에 대한 각각의 증착층은 두께가 0.5 ㎚ 내지 5 ㎚ 인 것이 더 바람직하다. 각각의 증착 페이즈에 대한 각각의 증착층은 두께가 1 ㎚ 내지 5 ㎚ 사이인 것이 더 바람직하다. 보호층의 형성은 1 내지 10 싸이클들 동안 수행되는 것이 바람직하다. 보호층의 형성은 2 내지 3 싸이클들인 것이 더 바람직하다.
본 발명의 프로세스의 일 장점은 수직하지 않은 증착 프로파일이 프로파일 형상화를 위한 후속하는 이방성 에칭 단계에 의해 더 수직하게 될 수 있다는 것이다. 본 발명의 프로세스의 다른 장점은 증착층들이 부가되고 에칭 백되어 각각의 싸이클 동안에 얇은 증착층이 형성되게 할 수도 있다는 것이다. 그러한 얇은 층은, 단일의 두꺼운 층을 형성함으로써 발생될 수도 있는 디라미네이션 (delamination) 을 방지하는 것을 보조할 수 있다. 또한, 단일의 두꺼운 막은 다른 문제들을 발생시킬 수도 있다. 또한, 순환적인 프로세스는, 더 우수한 컨포멀 (conformal) 증착층을 제공하기 위해, 더 많은 튜닝 파리미터들을 허용하는 더 많은 제어 파라미터들을 제공한다. 싸이클 프로세스가 CD 감소 프로세스 전반에 걸쳐 최소로 브리드-로프 (bread-loaf) 를 유지할 것이므로, 증착 프로파일의 저부 부분에서의 CD 게인 (gain) 들은 계속 성장할 수 있다.
본 발명의 일 실시형태에서, 보호층은 탄소 및 수소 재료로 이루어진다.
본 발명이 여러 바람직한 실시형태들의 견지에서 설명되었지만, 본 발명의 범위 내에 속하는 변형들, 치환들, 및 다양한 대체 균등물들이 존재한다. 또한, 본 발명의 방법들 및 장치들을 구현하는 다수의 다른 방식들이 존재한다는 것이 주의된다. 따라서, 다음의 첨부된 청구의 범위는, 본 발명의 진정한 사상 및 범위 내에 속하는 것으로서 모든 그러한 변형들, 치환들, 및 다양한 대체 균등물들을 포함하는 것으로서 해석되도록 의도된다.

Claims (26)

  1. 기판 내에 도펀트를 주입하기 위한 방법으로서,
    패터닝된 포토레지스트 마스크 피쳐들을 갖는 패터닝된 포토레지스트 마스크를 상기 기판 위에 형성하는 단계;
    순환적인 증착을 수행함으로써 상기 패터닝된 포토레지스트 마스크 상에 보호층을 증착하는 단계로서, 각각의 싸이클은,
    상기 패터닝된 포토레지스트 마스크의 표면들 위에 증착 보호층을 증착하기 위한 증착 페이즈; 및
    상기 증착 보호층의 수직한 측벽들을 제공하기 위한 프로파일 형상화 페이즈를 포함하는, 상기 보호층을 증착하는 단계;
    이온 빔을 사용하여 상기 기판으로 도펀트를 주입하는 단계; 및
    상기 보호층 및 상기 패터닝된 포토레지스트 마스크를 제거하는 단계를 포함하는, 도펀트 주입 방법.
  2. 제 1 항에 있어서,
    상기 보호층의 상기 순환적인 증착은 적어도 2 싸이클들 동안 수행되는, 도펀트 주입 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 보호층 및 상기 패터닝된 포토레지스트 마스크는 단일의 박리 프로세스에서 제거되는, 도펀트 주입 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 보호층은 5 ㎚ 내지 30 ㎚ 사이의 두께를 갖는 측벽들을 갖는, 도펀트 주입 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 보호층을 증착하는 단계는 상기 패터닝된 포토레지스트 마스크 피쳐들의 저부들에 걸쳐 보호층을 형성하지 않는, 도펀트 주입 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 보호층을 증착하는 단계는 상기 패터닝된 포토레지스트 마스크의 상부 상에 상기 보호층을 형성하는, 도펀트 주입 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 패터닝된 포토레지스트 마스크는 이온 주입 포토레지스트 재료로 이루어지는, 도펀트 주입 방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 증착 페이즈는,
    증착 가스를 플로우시키는 단계;
    상기 증착 가스로 플라즈마를 형성하는 단계; 및
    상기 증착 가스의 플로우를 중단시키는 단계를 포함하는, 도펀트 주입 방법.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 프로파일 형상화 페이즈는,
    프로파일 형상화 가스를 플로우시키는 단계;
    상기 프로파일 형상화 가스로 플라즈마를 형성하는 단계; 및
    상기 프로파일 형상화 가스의 플로우를 중단시키는 단계를 포함하는, 도펀트 주입 방법.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 보호층 및 상기 패터닝된 포토레지스트 마스크를 제거하는 단계는 화학적 박리인, 도펀트 주입 방법.
  11. 삭제
  12. 제 3 항에 있어서,
    상기 보호층은 5 ㎚ 내지 30 ㎚ 사이의 두께를 갖는 측벽들을 갖는, 도펀트 주입 방법.
  13. 제 12 항에 있어서,
    상기 보호층을 증착하는 단계는 상기 패터닝된 포토레지스트 마스크 피쳐들의 저부들에 걸쳐 보호층을 형성하지 않는, 도펀트 주입 방법.
  14. 제 13 항에 있어서,
    상기 보호층을 증착하는 단계는 상기 패터닝된 포토레지스트 마스크의 상부 상에 보호층을 형성하는, 도펀트 주입 방법.
  15. 제 14 항에 있어서,
    상기 패터닝된 포토레지스트 마스크는 이온 주입 포토레지스트 재료로 이루어지는, 도펀트 주입 방법.
  16. 제 15 항에 있어서,
    상기 증착 페이즈는,
    증착 가스를 플로우시키는 단계;
    상기 증착 가스로 플라즈마를 형성하는 단계; 및
    상기 증착 가스의 플로우를 중단시키는 단계를 포함하는, 도펀트 주입 방법.
  17. 제 16 항에 있어서,
    상기 프로파일 형상화 페이즈는,
    프로파일 형상화 가스를 플로우시키는 단계;
    상기 프로파일 형상화 가스로 플라즈마를 형성하는 단계; 및
    상기 프로파일 형상화 가스의 플로우를 중단시키는 단계를 포함하는, 도펀트 주입 방법.
  18. 제 17 항에 있어서,
    상기 보호층 및 상기 패터닝된 포토레지스트 마스크를 제거하는 단계는 화학적 박리인, 도펀트 주입 방법.
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
KR1020107016299A 2007-12-21 2008-12-15 주입 포토레지스트를 위한 보호층 KR101606377B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US1636807P 2007-12-21 2007-12-21
US61/016,368 2007-12-21

Publications (2)

Publication Number Publication Date
KR20100113532A KR20100113532A (ko) 2010-10-21
KR101606377B1 true KR101606377B1 (ko) 2016-03-25

Family

ID=40788974

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107016299A KR101606377B1 (ko) 2007-12-21 2008-12-15 주입 포토레지스트를 위한 보호층

Country Status (5)

Country Link
US (1) US8361564B2 (ko)
KR (1) KR101606377B1 (ko)
CN (1) CN101903978B (ko)
TW (1) TWI496196B (ko)
WO (1) WO2009085694A2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8329585B2 (en) * 2009-11-17 2012-12-11 Lam Research Corporation Method for reducing line width roughness with plasma pre-etch treatment on photoresist
TWI595691B (zh) 2010-07-28 2017-08-11 應用材料股份有限公司 用於磁性媒材圖案化之阻劑強化
US8557647B2 (en) * 2011-09-09 2013-10-15 International Business Machines Corporation Method for fabricating field effect transistor devices with high-aspect ratio mask
WO2014046083A1 (ja) * 2012-09-18 2014-03-27 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
CN103972062A (zh) * 2014-05-15 2014-08-06 京东方科技集团股份有限公司 一种离子注入的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070264830A1 (en) 2006-05-10 2007-11-15 Lam Research Corporation Pitch reduction

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151349A (ja) * 1992-10-30 1994-05-31 Nec Corp 半導体装置の製造方法
US6103445A (en) * 1997-03-07 2000-08-15 Board Of Regents, The University Of Texas System Photoresist compositions comprising norbornene derivative polymers with acid labile groups
KR100301053B1 (ko) 1998-09-21 2001-09-22 윤종용 화학증폭형 포토레지스트용 감광성 중합체 및 이를 포함하는 화학 증폭형 포토레지스트 조성물
US6348384B1 (en) * 2001-07-06 2002-02-19 Macronix International Co., Ltd. Method of using organic polymer as covering layer for device lightly doped drain structure
US7241683B2 (en) * 2005-03-08 2007-07-10 Lam Research Corporation Stabilized photoresist structure for etching process
US7273815B2 (en) 2005-08-18 2007-09-25 Lam Research Corporation Etch features with reduced line edge roughness

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070264830A1 (en) 2006-05-10 2007-11-15 Lam Research Corporation Pitch reduction

Also Published As

Publication number Publication date
KR20100113532A (ko) 2010-10-21
CN101903978B (zh) 2014-11-19
US20120328781A9 (en) 2012-12-27
WO2009085694A4 (en) 2009-10-29
WO2009085694A3 (en) 2009-09-11
US20090162553A1 (en) 2009-06-25
WO2009085694A2 (en) 2009-07-09
CN101903978A (zh) 2010-12-01
TWI496196B (zh) 2015-08-11
TW200947535A (en) 2009-11-16
US8361564B2 (en) 2013-01-29

Similar Documents

Publication Publication Date Title
KR101160102B1 (ko) 가스 화학물 및 탄화 수소 첨가의 주기적 조절을 이용하는 플라즈마 스트리핑 방법
US7772122B2 (en) Sidewall forming processes
KR101338841B1 (ko) 에칭 프로세스를 위한 안정화된 포토레지스트 구조
KR101555397B1 (ko) 포토레지스트 마스크 전처리를 갖는 플라즈마 프로세스
KR101335137B1 (ko) 수소 유량 램핑으로 포토레지스트 플라즈마를 컨디셔닝하는 단계를 포함하는 에칭 방법
KR101442269B1 (ko) 무한 선택적 포토레지스트 마스크 식각
US20090163035A1 (en) Etch with high etch rate resist mask
KR101144022B1 (ko) 에칭된 웨이퍼로부터 포토레지스트 스트립 방법
US20060134917A1 (en) Reduction of etch mask feature critical dimensions
KR101155843B1 (ko) 균일성 제어에 의한 에칭
KR101606377B1 (ko) 주입 포토레지스트를 위한 보호층
US20070181530A1 (en) Reducing line edge roughness
US7049052B2 (en) Method providing an improved bi-layer photoresist pattern
US20090291562A1 (en) Helium descumming
JP2008507137A (ja) 低誘電体のエッチング

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190312

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200311

Year of fee payment: 5