CN111106005A - 一种图形的修剪方法及等离子体处理装置 - Google Patents

一种图形的修剪方法及等离子体处理装置 Download PDF

Info

Publication number
CN111106005A
CN111106005A CN201811269755.6A CN201811269755A CN111106005A CN 111106005 A CN111106005 A CN 111106005A CN 201811269755 A CN201811269755 A CN 201811269755A CN 111106005 A CN111106005 A CN 111106005A
Authority
CN
China
Prior art keywords
pattern
trimming
trimmed
layer
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811269755.6A
Other languages
English (en)
Inventor
曹思盛
张洁
刘身健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Fabrication Equipment Inc Shanghai
Advanced Micro Fabrication Equipment Inc
Original Assignee
Advanced Micro Fabrication Equipment Inc Shanghai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Fabrication Equipment Inc Shanghai filed Critical Advanced Micro Fabrication Equipment Inc Shanghai
Priority to CN201811269755.6A priority Critical patent/CN111106005A/zh
Priority to CN202410387716.5A priority patent/CN118380315A/zh
Publication of CN111106005A publication Critical patent/CN111106005A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/305Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating, or etching
    • H01J37/3053Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating, or etching for evaporating or etching
    • H01J37/3056Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating, or etching for evaporating or etching for microworking, e. g. etching of gratings or trimming of electrical components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本申请提供了一种图形的修剪方法,在修剪图形中,采用的偏置功率为0~50W,相较于常规修剪过程中采用的偏置功率,该偏置功率较小,为低偏置功率。因此,即使光刻胶已经被除去,也可以采用该工艺条件直接对图形进行修剪,如此,避免了光刻胶对图形的影响,进而有利于提高图形的轮廓质量。另外,因该偏置功率较小,因此,在对图形修剪过程中,刻蚀气体几乎不会与未被图形覆盖的底部材料层进行反应,所以,不会在底部材料层上形成凹槽。此外,本申请还提供了一种等离子体处理装置。

Description

一种图形的修剪方法及等离子体处理装置
技术领域
本申请涉及半导体制造技术领域,尤其涉及一种图形的修剪方法及等离子体处理装置。
背景技术
在半导体制造领域,为了保证同一产品在性能上具有一致性,要求同一批产品中的产品间的刻蚀后关键尺寸必须被控制在一定范围内。
在现有技术中,为了能够精确控制产品的关键尺寸,需要对图形或器件进行修剪。
图形的修剪工艺的原理是采用刻蚀气体对图形进行干法刻蚀,从而进一步对图形尺寸进行修正,以此来精确控制图形的精度,从而达到精确控制产品关键尺寸的目的。
然而,现有图形的修剪方法存在以下问题:修剪后的图形的轮廓质量较差,且在修剪过程中,刻蚀气体也会同时刻蚀未被图形覆盖的底部材料层,从而在底部材料上形成凹槽。
发明内容
有鉴于此,本申请提供了一种图形的修剪方法及等离子体处理装置,以解决上述现有图形的修剪方法存在的技术问题。
为了解决上述技术问题,本申请采用了如下技术方案:
一种图形的修剪方法,所述方法包括:
提供待修剪图形;
修剪所述待修剪图形;
其中,对图形进行修剪的工艺条件具体如下:
刻蚀气体:含氟气体,
气体流量:100~500sccm;
腔体压力:2~50mTorr;
源功率:500~1000W;
偏置功率:0~50W。
可选地,所述含氟气体包括:
NF3、CH3F、CH2F2、CHF3和CF4中的至少一种。
可选地,所述刻蚀气体中还包括惰性气体。
可选地,所述惰性气体包括氦气。
可选地,所述图形为设置于硬掩模板上的掩模图形或者设置于衬底上的器件图形。
可选地,所述硬掩模板包括双图案化硬掩模板。
可选地,所述掩模图形的上方覆盖有底反射层,所述底反射层的上方设置有光刻胶图形,所述修剪所述待修剪图形之前,所述方法还包括:
所述光刻胶图形转移到所述底反射层,以使掩模图形中的一部分暴露出,另一部分被残留的底反射层或者残留的光刻胶和底反射层覆盖;
所述修剪图形具体包括:
以残留的底反射层或者残留的光刻胶和底反射层为掩蔽,采用所述工艺条件对暴露出的图形进行修剪。
可选地,对图形进行修剪后,所述方法还包括:
剥离所述残留的底反射层或者残留的光刻胶和底反射层。
可选地,所述图形位于待刻蚀层的上方;
所述修剪所述待修剪图形之后,还包括:
以修剪后的图形为掩蔽,刻蚀所述待刻蚀层。
一种等离子体处理装置,包括:反应腔,所述反应腔内设置有基座,所述基座用于放置待处理基片;其中,所述反应腔内的刻蚀气体为含氟气体,
刻蚀气体流量为100~500sccm;
反应腔的腔体压力为2~50mTorr;
源功率为500~1000W;
偏置功率为0~50W。
可选地,所述含氟气体包括:NF3、CH3F、CH2F2、CHF3和CF4中的至少一种。
相较于现有技术,本申请具有以下有益效果:
基于以上技术方案可知,本申请提供的图形的修剪方法,在修剪图形中,采用的偏置功率为0~50W,相较于常规修剪过程中采用的偏置功率,该偏置功率较小,为低偏置功率。因此,即使光刻胶已经被除去,也可以采用该工艺条件直接对图形进行修剪,如此,避免了光刻胶对图形的影响,进而有利于提高图形的轮廓质量。另外,因该偏置功率较小,因此,在对图形修剪过程中,刻蚀气体几乎不会与未被图形覆盖的底部材料层进行反应,所以,不会在底部材料层上形成凹槽。
附图说明
图1是本申请实施例一提供的图形修剪方法的流程示意图;
图2(1)至图2(2)是本申请实施例一提供的器件图形修剪方法中各步骤对应的图形剖面结构示意图。
图3(1)至图3(1)是本申请实施例一提供的掩模图形修剪方法中各步骤对应的图形剖面结构示意图。
图4是本申请实施例二提供的掩模图形修剪方法的流程示意图;
图5(1)至图5(5)是本申请实施例二提供的掩模图形修剪方法中各步骤对应的掩模图形剖面结构示意图;
图6是本申请实施例提供的等离子体处理装置结构示意图。
具体实施方式
现有的图形修剪方法,一般首先需要在待修剪图形上覆盖一层或多层的光刻胶层,然后对刻蚀光刻胶层进行图案化,从而获得光刻胶图形,再以光刻胶图形为掩蔽对待修剪图形进行修剪,从而获取到尺寸和轮廓精度较高的图形。
由上可知,在现有技术的图形修剪方法中,需要借助光刻胶图形才能实现对待修剪图形的修剪。如此,光刻胶图形的轮廓质量会影响到掩模图形的轮廓质量,而且,光刻胶图形的存在会限制修剪过程的工艺窗口。另外,光刻胶层需要具有一定的厚度,因此,当关键尺寸进一步减小,工艺窗口的深宽比进一步提高,在刻蚀过程中,光刻胶层不可避免的会产生形变或倒伏,导致掩膜图形(即光刻胶图形)轮廓变形。同时,刻蚀气体在对掩模图形进行修剪的同时也会刻蚀未被图形覆盖的底部材料层,从而在底部材料层上形成凹槽。
因而,现有技术中的图形修剪方法存在以下问题:修剪后的图形的轮廓质量较差,且在修剪过程中,刻蚀气体也会同时刻蚀未被图形覆盖的底部材料层,从而在底部材料层上形成凹槽。
有鉴于此,本申请提供了一种图形的修剪方法。该方法中,采用的偏置功率为0~50W,相较于常规修剪过程中采用的偏置功率,该偏置功率较小,为低偏置功率。因此,即使光刻胶已经被除去,也可以采用该工艺条件直接对图形进行修剪,如此,避免了光刻胶对图形的影响,扩大了工艺窗口尺寸,进而有利于提高图形的轮廓质量。另外,因该偏置功率较小,因此,在对图形修剪过程中,刻蚀气体几乎不会与未被图形覆盖的底部材料层进行反应,所以,不会在底部材料层上形成凹槽。
为使本申请的目的、效果以及技术方案更加清楚完整,下面结合附图对本申请的具体实施方式进行描述。
需要说明,本申请实施例所述的图形可以为设置于硬掩模板上的掩模图形,也可以为设置于衬底上的器件图形。其中,硬掩模板可以为单图案化硬掩模板,也可以为双图案化硬掩模板。
下面首先介绍图形为设置于单图案化硬掩模板上的掩模图形或设置于衬底上的器件图形的修剪方法的具体实现方式。
实施例一
参见图1,本申请实施例提供的图形修剪方法,包括:
S101:提供待修剪图形。
作为一示例,如图2(1)所示,待修剪图形可以为设置于单图案化硬掩模板上的掩模图形20,其中,该掩模图形20形成于待刻蚀层21的上方,待刻蚀层 21形成于衬底22的上方。
作为另一示例,如图3(1)所示,待修剪图形30可以为设置于衬底31的上方。
需要说明,在本申请实施例中,硬掩模板可以采用氧化硅SiO2或氮化硅 Si3N4材料作为硬掩模板。
衬底22可以为半导体衬底,例如可以为Si衬底、Ge衬底、SiGe衬底、SOI (绝缘体上硅,Silicon On Insulator)或GOI(绝缘体上锗,Germanium On Insulator)等。在一些实施例中,所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底,例如GaAs、InP或SiC等,还可以为叠层结构,例如Si/SiGe等,还可以其他外延结构,例如SGOI(绝缘体上锗硅)等。
S102:修剪待修剪图形。
本步骤可以具体为:将待修剪图形放入反应腔体中,设定工艺条件对待修剪图形进行修剪。
其中,对待修剪图形进行修剪的工艺条件具体如下:
刻蚀气体:含氟气体,
气体流量:100~500sccm;
腔体压力:2~50mTorr;
源功率:500~1000W;
偏置功率:0~50W。
需要说明的是,上述修剪工艺条件还可以包括各个工艺条件选取范围的端点值。
在本申请实施例中,含氟气体可以为NF3、CH3F、CH2F2、CHF3和CF4中的至少一种。
需要说明,刻蚀气体中的含氢量越高,越容易产生聚合物,该产生的聚合物会积聚在待修剪图形的表面,从而影响待修剪图形的轮廓,使得修剪后的图形质量较差。
因此,为了避免刻蚀气体产生的聚合物对修剪图形的轮廓的影响,作为一示例,刻蚀气体可以选用含氢量较少的气体,例如采用作为CF4刻蚀气体。
另外,在本申请实施例中,进行修剪的工艺条件比较温和,刻蚀气体中进行刻蚀的有效气体的含量较低,如此导致刻蚀速率较低。为了提高刻蚀速度,作为本申请的另一示例,可以在刻蚀气体中混合惰性气体,以惰性气体作为进行刻蚀的有效气体的载体,从而能够加快修剪过程中的刻蚀速度。
作为更具体示例,惰性气体可以为氩气Ar、氖气Ne和氦气He中至少一种。
需要说明,较低的偏置功率有利于抑制垂直方向的刻蚀,从而能够减少对底材料层的刻蚀,获得水平方向的刻蚀效果。因此,在本申请实施例中,在工艺条件允许的范围内,偏置功率可以尽可能低的偏置功率。
作为一具体示例,本步骤对待修剪图形进行修剪的工艺条件可以为:刻蚀气体为CF4和He混合气体,其中CF4和He的体积比为2:1~1:1,源功率和偏置功率分别为600W和0W,腔体压力为5mTorr,气体流量在100~500sccm。
作为示例,对上述图2和图3所示的待修剪图形进行修剪后,其对应的剖面结构示意图分别如图2(2)和图3(2)所示。
此外,当待修剪图形为设置于单图案化硬掩模板上的掩模图形20时,在 S102之后,还可以包括:
S103:以修剪后的掩模图形20’为掩蔽,对待刻蚀层21进行刻蚀,从而将修剪后的掩模图形20’转移到待刻蚀层21上。
该步骤执行完对应的剖面结构示意图如图2(3)所示。
以上为本申请实施例一提供的图形修剪方法的具体实现方式。在该具体实现方式中,将待修剪图形放入反应腔体中,采用的偏置功率为0~50W,相较于常规修剪过程中采用的偏置功率,该偏置功率较小,为低偏置功率。因此,可以采用该工艺条件直接对图形进行修剪,如此,避免了光刻胶对图形的影响,进而有利于提高图形的轮廓质量。另外,因该偏置功率较小,因此,在对图形修剪过程中,刻蚀气体几乎不会与未被图形覆盖的底部材料层进行反应,所以,不会在底部材料层上形成凹槽。
需要说明,底部材料层为位于待修剪图形下方的材料层。具体地,在本申请实施例中,底部材料层可以为待刻蚀层或衬底。
此外,在该实施例中,无需采用光刻胶层掩模,既可以实现对图形的修剪,因此,本实施例可以同时对设置于掩模板或衬底上的待修剪图形进行修剪。因此,相较于现有技术,该实施例能够扩大修剪图形的工艺窗口,从而提高了修剪效率。
在上述实施例中,待修剪图形为设置于单图案化硬掩模板上的掩模图形或设置于衬底上的器件图形为例进行说明。
实际上,如上所述,本申请实施例所述的图形还可以为设置于单图案化硬掩模板上的掩模图形。下面介绍对该种掩模图形的修剪方法的具体实现方式。具体请参见实施例二。
实施例二
参见图4,本申请实施例二提供的修剪掩模图形的方法,包括:
S401:提供待修剪掩模图形。
如图5(1)所示,待修剪图形的整体结构可以包括:
衬底50,
依次位于衬底50之上的待刻蚀层51、掩模图形52、底反射层53以及图案化的光刻胶层54。
在一些实施例中,底反射层53可以采用无机底反射层,例如,通过气相沉积方法制备的二氧化钛、氮化钛和非晶硅等无机底反射层;在另一些实施例中,底反射层还可以选择有机底反射层,例如,通过旋涂方法制备的由一种或几种有机聚合物组成的有机底反射层。
S402:将光刻胶层54上的光刻图形转移到底反射层53。
如图5(2)所示,将光刻胶层54上的光刻图形转移到底反射层53,以使掩模图形52中的一部分暴露出来,另一部分残留的光刻胶层54和底反射层53覆盖。
作为示例,本步骤可以具体为:以光刻胶层54上的光刻图形掩模,对底反射层53进行干法刻蚀,例如通过反应离子刻蚀的方法,去除未被光刻胶层54 覆盖的底反射层53,从而暴露出掩模图形52中的待修剪部分。需要说明,在干法刻蚀过程中,反应离子也会对暴露在外的光刻胶层54进行刻蚀,所以,光刻胶层54的厚度会缩小。而且,若刻蚀工艺条件较为苛刻,则光刻胶层54有可能会被全部去除掉,甚至会去除掉位于光刻胶层54下方的部分底反射层53。在这种情况下,掩模图形52仅被残留的底反射层53所覆盖。
S403:修剪掩模图形52。
以覆盖在掩模图形52上方的残留材料层为光刻胶层54和底反射层53为例进行说明本步骤的具体实现方式。
本步骤具体为:将待修剪的掩模图形放入反应腔体中,选择合适的工艺条件,以残留的光刻胶层54和底反射层53为掩蔽,对暴露的掩模图形53进行修剪,获取修剪后的掩模图形52’。
该步骤执行完对应的剖面结构示意图如图5(3)所示。
需要说明,该步骤进行修剪的工艺条件可以与上述S102中的修剪工艺条件相同,为了简要起见,将不再赘述。
作为一可选示例,在S403之后,还可以包括:
S404:剥离残留的光刻胶层54和底反射层53。
本步骤可以具体为:选用合适的去除剂剥离掉残余的光刻胶层54和底反射层53。例如,底反射层53为氮化硅Si3N4层时,则可以选择合适浓度的磷酸溶液剥离掉残余的底反射层53。该步骤执行完对应的剖面结构示意图如图5(4) 所示。
另外,为了得到轮廓质量较好和关键尺寸精度较高的器件图形,在S404 之后,还可以包括:
S405:以修剪后的掩模图形52’为掩蔽,刻蚀待刻蚀层51。
需要说明,在本申请实施例中,待刻蚀层51可以为器件层,在该层结构中可以形成器件,因此,为了得到轮廓质量较好和关键尺寸精度较高的器件图形,本步骤可以为以修剪后的掩模图形52’为掩蔽,采用干法刻蚀泳衣刻蚀待刻蚀层51。该步骤执行完对应的剖面结构示意图如图5(5)所示。
以上为本申请实施例提供的图形的修剪方法的另一种实现方式。因该实现方式在修剪图形的过程中采用的工艺条件与上述实施例一采用的工艺条件相同,因此,相较于常规修剪过程中采用的偏置功率,该偏置功率较小,为低偏置功率。因此,可以采用该工艺条件直接对图形进行修剪,如此,避免了光刻胶对图形的影响,进而有利于提高图形的轮廓质量。另外,因该偏置功率较小,因此,在对图形修剪过程中,刻蚀气体几乎不会与未被图形覆盖的底部材料层进行反应,所以,不会在底部材料层上形成凹槽。
需要说明,在本申请实施例中,底部材料层可以为待刻蚀层。
此外,将光刻胶层54上的光刻图形转移到底反射层53之后,残留在掩模图像52上方的光刻胶层54和底反射层53能够在后续图形修剪过程中包括覆盖在其下方的掩模图形,从而使得这些掩模图形在未被修剪时被保护起来,进而使得所有掩模图形均有一个统一的初始状态,从而有利于较好地控制掩模图形的轮廓质量和尺寸精度。
上述实施例提供的图形修剪方法可以借助等离子体处理装置实现。基于此,本申请实施例还提供了一种等离子体处理装置的具体实现方式。具体参见以下实施例。
实施例三
本申请提供的一种等离子体处理装置,包括:
反应腔;
其中,反应腔内设置有基座,该基座用于放置待处理基片;
反应腔内的刻蚀气体为含氟气体,
刻蚀气体流量为100~500sccm;
反应腔的腔体压力为2~50mTorr;
源功率为500~1000W;
偏置功率为0~50W。
其中,含氟气体可以为NF3、CH3F、CH2F2、CHF3和CF4中的至少一种。
作为一具体示例,参见图6所示,本申请提供的一种等离子体处理装置可以具体为,包括:
真空反应腔600;
其中,真空反应腔600设置有反应腔侧壁601;
设置于真空反应腔600底部的基座610;
设置于基座610上的静电卡盘611,该静电卡盘611用于支撑和固定待处理基片W;
位于真空反应腔600顶部的等离子体处理空间612;
设置于反应腔侧壁601上方的绝缘窗口620;
设置于绝缘窗口620上方的电感耦合线圈630;
电感耦合线圈630连接射频功率源631;
设置于反应腔侧壁601靠上近绝缘窗口620一端的气体喷入口640;
气体喷入口640连接气体供应装置641;
设置于真空反应腔600下方的排气泵650,用于将反应副产物排出真空反应腔600。
其中,反应腔侧壁601可以为金属材料制成的圆柱形侧壁。
气体供应装置641中的反应气体经过气体喷入口640进入真空反应腔600。
上述实施例提供的等离子体处理装置的工作原理如下:
气体供应装置641内的刻蚀气体经气体喷入口640喷入真空反应腔600内,射频功率源631的射频功率驱动电感耦合线圈630产生较强的高频交变磁场,使得刻蚀气体被电离,在等离子体处理空间620处产生等离子体P。其中,等离子体P中可以包含有大量的电子、离子、激发态的原子、分子和自由基等活性粒子,该活性粒子可以和放置在静电卡盘611上的待处理基片W的表面发生多种物理和化学反应,使得基片W表面形貌发生改变,从而完成基片W上的图形修剪过程。
需要说明,在本申请实施例中,在该等离子体处理装置对基片进行处理时的工艺参数可以如下:反应腔内的刻蚀气体为含氟气体,
刻蚀气体流量为100~500sccm;
反应腔的腔体压力为2~50mTorr;
源功率为500~1000W;
偏置功率为0~50W。
如此,相较于常规修剪过程中采用的偏置功率,该偏置功率较小,为低偏置功率。因此,可以采用该工艺条件直接对图形进行修剪,如此,避免了光刻胶对图形的影响,进而有利于提高图形的轮廓质量。另外,因该偏置功率较小,因此,在对图形修剪过程中,刻蚀气体几乎不会与未被图形覆盖的底部材料层进行反应,所以,不会在底部材料层上形成凹槽。
另外,修剪过程中产生的副产物将通过排气泵650排出反应腔600。
以上为该实施例提供的一种等离子体处理装置的具体实现方式,在该实现方式中,通过设置较低的反应腔内的腔体压力、偏置功率等工艺条件对真空反应腔内待刻蚀基片进行修剪,可以有效提高修剪图形的质量。
以上所述仅是本申请的优选实施方式,虽然本申请已以较佳实施例披露如上,然而并非用以限定本申请。任何熟悉本领域的技术人员,在不脱离本申请技术方案范围情况下,都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本申请技术方案的内容,依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰,均仍属于本申请技术方案保护的范围内。

Claims (11)

1.一种图形的修剪方法,其特征在于,所述方法包括:
提供待修剪图形;
修剪所述待修剪图形;
其中,对图形进行修剪的工艺条件具体如下:
刻蚀气体:含氟气体,
气体流量:100~500sccm;
腔体压力:2~50mTorr;
源功率:500~1000W;
偏置功率:0~50W。
2.根据权利要求1所述的方法,其特征在于,所述含氟气体包括:
NF3、CH3F、CH2F2、CHF3和CF4中的至少一种。
3.根据权利要求1所述的方法,其特征在于,所述刻蚀气体中还包括惰性气体。
4.根据权利要求3所述的方法,其特征在于,所述惰性气体包括氦气。
5.根据权利要求1所述的方法,其特征在于,所述图形为设置于硬掩模板上的掩模图形或者设置于衬底上的器件图形。
6.根据权利要求5所述的方法,其特征在于,所述硬掩模板包括双图案化硬掩模板。
7.根据权利要求6所述的方法,其特征在于,所述掩模图形的上方覆盖有底反射层,所述底反射层的上方设置有光刻胶图形,所述修剪所述待修剪图形之前,所述方法还包括:
所述光刻胶图形转移到所述底反射层,以使掩模图形中的一部分暴露出,另一部分被残留的底反射层或者残留的光刻胶和底反射层覆盖;
所述修剪图形具体包括:
以残留的底反射层或者残留的光刻胶和底反射层为掩蔽,采用所述工艺条件对暴露出的图形进行修剪。
8.根据权利要求7所述的方法,其特征在于,对图形进行修剪后,所述方法还包括:
剥离所述残留的底反射层或者残留的光刻胶和底反射层。
9.根据权利要求1-8任一项所述的方法,其特征在于,所述图形位于待刻蚀层的上方;
所述修剪所述待修剪图形之后,还包括:
以修剪后的图形为掩蔽,刻蚀所述待刻蚀层。
10.一种等离子体处理装置,其特征在于,包括:反应腔,所述反应腔内设置有基座,所述基座用于放置待处理基片;其中,所述反应腔内的刻蚀气体为含氟气体,
刻蚀气体流量为100~500sccm;
反应腔的腔体压力为2~50mTorr;
源功率为500~1000W;
偏置功率为0~50W。
11.根据权利要求10所述的等离子体处理装置,其特征在于,所述含氟气体包括:NF3、CH3F、CH2F2、CHF3和CF4中的至少一种。
CN201811269755.6A 2018-10-29 2018-10-29 一种图形的修剪方法及等离子体处理装置 Pending CN111106005A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811269755.6A CN111106005A (zh) 2018-10-29 2018-10-29 一种图形的修剪方法及等离子体处理装置
CN202410387716.5A CN118380315A (zh) 2018-10-29 2018-10-29 一种图形的修剪方法及等离子体处理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811269755.6A CN111106005A (zh) 2018-10-29 2018-10-29 一种图形的修剪方法及等离子体处理装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202410387716.5A Division CN118380315A (zh) 2018-10-29 2018-10-29 一种图形的修剪方法及等离子体处理装置

Publications (1)

Publication Number Publication Date
CN111106005A true CN111106005A (zh) 2020-05-05

Family

ID=70420279

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811269755.6A Pending CN111106005A (zh) 2018-10-29 2018-10-29 一种图形的修剪方法及等离子体处理装置
CN202410387716.5A Pending CN118380315A (zh) 2018-10-29 2018-10-29 一种图形的修剪方法及等离子体处理装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202410387716.5A Pending CN118380315A (zh) 2018-10-29 2018-10-29 一种图形的修剪方法及等离子体处理装置

Country Status (1)

Country Link
CN (2) CN111106005A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070073444A (ko) * 2006-01-05 2007-07-10 주식회사 하이닉스반도체 반도체소자의 패턴 형성 방법
US20070249177A1 (en) * 2002-08-13 2007-10-25 Lam Research Corporation Method for Hard Mask CD Trim
CN101174081A (zh) * 2006-10-30 2008-05-07 应用材料股份有限公司 掩模刻蚀工艺
CN101217106A (zh) * 2007-01-04 2008-07-09 海力士半导体有限公司 制造半导体器件的方法
CN105493255A (zh) * 2013-08-27 2016-04-13 东京毅力科创株式会社 用于横向裁剪硬掩模的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070249177A1 (en) * 2002-08-13 2007-10-25 Lam Research Corporation Method for Hard Mask CD Trim
KR20070073444A (ko) * 2006-01-05 2007-07-10 주식회사 하이닉스반도체 반도체소자의 패턴 형성 방법
CN101174081A (zh) * 2006-10-30 2008-05-07 应用材料股份有限公司 掩模刻蚀工艺
CN101217106A (zh) * 2007-01-04 2008-07-09 海力士半导体有限公司 制造半导体器件的方法
CN105493255A (zh) * 2013-08-27 2016-04-13 东京毅力科创株式会社 用于横向裁剪硬掩模的方法

Also Published As

Publication number Publication date
CN118380315A (zh) 2024-07-23

Similar Documents

Publication Publication Date Title
JP4791956B2 (ja) プラズマエッチングチャンバ内でポリシリコンゲート構造をエッチングするための方法、及び基板の異なるドープ済み材料の間のエッチング速度のマイクロローディングを減少させる方法
JP2006066408A (ja) ドライエッチング方法
JP2005508078A (ja) 高アスペクト比形態のエッチング方法
WO1999067817A1 (en) Silicon trench etching using silicon-containing precursors to reduce or avoid mask erosion
KR20070060963A (ko) 플라즈마에칭방법
EP4300544A1 (en) Post-processing of indium-containing compound semiconductors
KR100595090B1 (ko) 포토레지스트 마스크를 사용한 개선된 엣칭방법
JP2001110784A (ja) プラズマ処理装置および処理方法
WO2002019408A2 (en) Method of etching carbon-containing silicon oxide films
US20020003126A1 (en) Method of etching silicon nitride
JP5297615B2 (ja) ドライエッチング方法
US6027959A (en) Methods for in-situ removal of an anti-reflective coating during a nitride resistor protect etching process
US11232954B2 (en) Sidewall protection layer formation for substrate processing
US6066567A (en) Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process
JP3950446B2 (ja) 異方性エッチング方法
US20190378725A1 (en) Method for transferring a pattern from an organic mask
CN111106005A (zh) 一种图形的修剪方法及等离子体处理装置
US10283370B1 (en) Silicon addition for silicon nitride etching selectivity
JP5171091B2 (ja) プラズマ処理方法
KR102660694B1 (ko) 플라스마 처리 방법
JP7202489B2 (ja) プラズマ処理方法
KR102626483B1 (ko) 반도체 프로세싱을 위한 실리콘-기반 증착
WO2018102088A1 (en) Method for generating vertical profiles in organic layer etches
US10600648B2 (en) Silicon-based deposition for semiconductor processing
WO2023249899A1 (en) High aspect ratio etch with a metal or metalloid containing mask

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200505

RJ01 Rejection of invention patent application after publication