CN115802750A - 闪存存储器及其制造方法 - Google Patents
闪存存储器及其制造方法 Download PDFInfo
- Publication number
- CN115802750A CN115802750A CN202211316328.5A CN202211316328A CN115802750A CN 115802750 A CN115802750 A CN 115802750A CN 202211316328 A CN202211316328 A CN 202211316328A CN 115802750 A CN115802750 A CN 115802750A
- Authority
- CN
- China
- Prior art keywords
- layer
- etching
- etching process
- flash memory
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供的一种闪存存储器及其制造方法,由于在刻蚀位于控制栅层上方的掩膜层时,分别通过第一刻蚀工艺和第二刻蚀工艺以刻蚀掩膜层,并使执行第一刻蚀工艺的第一刻蚀压力小于执行第二刻蚀工艺的第二刻蚀压力,如此能够提升形成在掩膜层中的第二开口侧壁的掩膜层的垂直度,并能够提升对控制栅层的选择比,进而保证晶圆中心区域和边缘区域的刻蚀速度,和刻蚀掩膜层之后剩余的控制栅层的厚度的均匀性,如此以提升闪存存储器的性能和良率。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种闪存存储器及其制造方法。
背景技术
闪存储器是集成电路产品中一种重要的器件。闪存储器的主要特点是在不加电压的情况下能长期保持存储的信息。闪存储器具有集成度高、较快的存取速度和易于擦除等优点,因而得到广泛的应用。
目前的闪存储器分为两种类型:叠栅(stack gate)闪存存储器和分栅(splitgate)闪存存储器。叠栅闪存存储器具有浮栅和位于浮栅的上方的控制栅,同一列的控制栅相连以作为字线,而目前的叠栅闪存存储器存在过擦除的问题。与叠栅闪存存储器不同的是,分栅闪存存储器在控制栅的一侧形成作为擦除栅极的字线,分栅闪存存储器能有效的避免过擦除效应,且分栅闪存存储器利用源端的热电子注入进行编程,具有更高的编程效率。
不管在叠栅(stack gate)闪存存储器和分栅(split gate)闪存存储器中,刻蚀位于控制栅层上方的第一介质层之后,位于第一介质层下方的控制栅层剩余的厚度间决定最终形成的闪存存储器的性能。而现有技术中,由于在刻蚀第一介质层时,刻蚀产生的残留物较多,如此导致晶圆中心区域和边缘区域的刻蚀速度不一致,如此则将导致晶圆中心区域和边缘区域刻蚀第一介质层之后剩余的控制栅层的厚度不同。则将导致最终形成的闪存存储器的控制栅层的厚度不同,进而影响闪存存储器的性能,且导致最终形成的闪存存储器的良率降低。
发明内容
本发明的目的在于提供一种闪存存储器及其制造方法,以解决现有的分栅闪存存储器中的闪存单元编程串扰失效,而导致的闪存存储器性能较低的问题。
为解决上述技术问题,本发明提供一种闪存存储器的制造方法,包括:
提供衬底;
在所述衬底上依次形成控制栅层、掩膜层和光刻胶层,其中所述光刻胶层具有第一开口;
以所述光刻胶层为掩膜对所述掩膜层执行第一刻蚀工艺,以使所述第一开口延伸至所述掩膜层以在所述掩膜层中形成第二开口;
继续以所述光刻胶层为掩膜对所述掩膜层执行第二刻蚀工艺,以扩大所述第二开口并使所述第二开口至少停留在所述多晶硅层上;
其中,执行所述第一刻蚀工艺的第一刻蚀压力小于执行所述第二刻蚀工艺的第二刻蚀压力。
可选的,所述第一刻蚀压力小于50MT。
可选的,所述第一刻蚀压力大于50MT。
可选的,所述第一刻蚀工艺的刻蚀气体包括:CF4、Ar和CHF3的混合气体。
可选的,所述第二刻蚀工艺的刻蚀气体为:CxHyFz,其中z,y和x均为大于等于1的正整数。
可选的,所述第一刻蚀工艺和/或所述第二刻蚀为干法刻蚀。
可选的,在执行所述第一刻蚀工艺和/或所述第二刻蚀工艺的过程中通入保护气体。
为解决上述问题,本发明还提供一种闪存存储器,根据如上述任意一项所述的闪存存储器的制造方法制备而成。
本发明的一种闪存存储器的制造方法,由于在刻蚀位于控制栅层上方的掩膜层时,分别通过第一刻蚀工艺和第二刻蚀工艺以刻蚀掩膜层,并使执行第一刻蚀工艺的第一刻蚀压力小于执行第二刻蚀工艺的第二刻蚀压力,如此能够提升形成在掩膜层中的第二开口侧壁的掩膜层的垂直度,并能够提升对控制栅层的选择比,进而保证晶圆中心区域和边缘区域的刻蚀速度,和刻蚀掩膜层之后剩余的控制栅层的厚度的均匀性,如此以提升闪存存储器的性能和良率。
附图说明
图1是本发明一实施例中的闪存存储器的制造方法的流程示意图。
图2~图6是本发明一实施例中的闪存存储器的制造方法在其制备过程中的结构示意图。
其中,附图标记如下:
1-衬底;
2-第一介质层;
3-浮栅层;
4-第二介质层; 41-第一氧化层;
42-氮化层; 43-第二氧化层;
5-控制栅层;
6-掩膜层;
7-抗反射层;
8-光阻层;
9-介质层;
10-第三介质层;
11-字线。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种闪存存储器及其制造方法作进一步详细说明。根据下面说明,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。此外,附图所展示的结构往往是实际结构的一部分。特别的,各附图需要展示的侧重点不同,有时会采用不同的比例。本发明的宗旨在于:在刻蚀位于所述控制栅层上方的所述掩膜层时,分别通过第一刻蚀工艺和第二刻蚀工艺以刻蚀所述掩膜层,并使执行所述第一刻蚀工艺的第一刻蚀压力小于执行所述第二刻蚀工艺的第二刻蚀压力,如此能够提升形成在掩膜层中的第二开口侧壁的掩膜层的垂直度,并能够提升对控制栅层的选择比,进而保证晶圆中心区域和边缘区域的刻蚀速度,和刻蚀掩膜层之后剩余的控制栅层的厚度的均匀性,如此以提升闪存存储器的性能和良率。
图1是本发明一实施例中的闪存存储器的制造方法的流程示意图。图2~图6是本发明一实施例中的闪存存储器的制造方法在其制备过程中的结构示意图;下面结合附图图2~图6对本实施例提供的闪存存储器的制造方法其各个步骤进行详细说明,下述详细说明不脱离上述发明主旨。
在步骤S10中,如图2所示,提供衬底1。
其中,该衬底可以包括半导体材料、绝缘材料、导体材料或者它们的任意组合,可以为单层结构,也可以包括多层结构。因此,衬底可以是诸如Si、SiGe、SiGeC、SiC、GaAs、InAs、InP和其它的III/V或II/VI化合物半导体的半导体材料。也可以包括诸如,例如Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗的层状衬底。
在步骤S20中,如图2所示,在所述衬底1上依次形成控制栅层5、掩膜层6和光刻胶层8,其中所述光刻胶层8具有第一开口100。
在本实施例中,形成所述控制栅层5的材料为多晶硅。以及,所述光刻胶层8可以为正性光阻,也可以为负性光阻。
在步骤S30中,继续参图2并结合图3所示,以所述光刻胶层8为掩膜对所述掩膜层6执行第一刻蚀工艺,以使所述第一开口100延伸至所述掩膜层6以在所述掩膜层6中形成第二开口200。
在步骤S40中,继续参图3并结合图4所示,继续以所述光刻胶层8为掩膜对所述掩膜层6执行第二刻蚀工艺,以扩大所述第二开口200并使所述第二开口200至少停留在所述多晶硅层上。其中,执行所述第一刻蚀工艺的第一刻蚀压力小于执行所述第二刻蚀工艺的第二刻蚀压力。
在本实施例中,由于在刻蚀位于所述控制栅层5上方的所述掩膜层6时,分别通过第一刻蚀工艺和第二刻蚀工艺以刻蚀所述掩膜层6,并使执行所述第一刻蚀工艺的第一刻蚀压力小于执行所述第二刻蚀工艺的第二刻蚀压力,如此能够提升形成在掩膜层6中的第二开口200侧壁的掩膜层6的垂直度,并能够提升对控制栅层5的选择比,进而保证晶圆中心区域和边缘区域的刻蚀速度,和刻蚀掩膜层之后剩余的控制栅层的厚度的均匀性,如此以提升闪存存储器的性能和良率。
进一步的,在本实施例中,所述第一刻蚀压力小于50MT。所述第一刻蚀压力大于50MT。此外,所述第一刻蚀工艺的刻蚀气体包括:CF4、Ar和CHF3的混合气体。以及,所述第二刻蚀工艺的刻蚀气体为:CxHyFz,其中,x,y和z均为大于等于1的正整数。
进一步的,在本实施例中,所述第一刻蚀工艺和/或所述第二刻蚀为干法刻蚀。即,在本实施例中,所述第一刻蚀工艺和所述第二刻蚀工艺可以均为干法刻蚀;也可以所述第一刻蚀工艺或所述第二刻蚀工艺其中之一为干法刻蚀,其中另一为湿法刻蚀。
进一步的,在本实施例中,在执行所述第一刻蚀工艺和/或所述第二刻蚀工艺的过程中通入保护气体。如此以保护位于所述第二开口200侧壁的所述掩膜层不被刻蚀。其中,所述保护气体包括:氮气。在本实施例中,在执行所述第一刻蚀工艺和/或所述第二刻蚀工艺时,氮气能够保护位于所述第二开口200侧壁的所述掩膜层6不被刻蚀,进而能够进一步使得所述第二开口200侧壁的所述掩膜层6的垂直度。
进一步的,继续参图2并结合图3所示,在本实施例中,在形成所述光刻胶层8之间所述方法还包括:在所述掩膜层6上形成抗反射层7。以及,在以所述光刻胶层8为掩膜刻蚀所述掩膜层6的同时,所述方法还包括,刻蚀所述抗反射层7并使所述第一开口100延伸至所述抗反射层7。
在本实施例中,由于在所述掩膜层6上形成有所述抗反射层7,如此则能够在刻蚀的过程中吸收光刻反射光,进而避免在刻蚀中发生光干涉,而导致出现以所述光刻胶层8为掩膜对所述掩膜层6进行刻蚀时出现光刻不均匀的问题,如此以进一步的提升最终形成的所述掩膜层6侧壁的垂直度以及均匀性,进而提升闪存存储器的性能。
进一步的,继续参图4并结合图5所示,在形成所述掩膜层6之后,所述方法还包括去除所述光刻胶层8和所述抗反射层7。在本实施例中,去除所述光刻胶层8和所述抗反射层7的方法包括:执行灰化工艺以去除所述光刻胶层8和所述抗反射层7。其中所述灰化工艺的气体包括氧气,通过烧氧以去除所述光刻胶层8和所述抗反射层7。具体的,所述氧气在高温环境中与所述光刻胶层8和所述抗反射层7发生反应进而去除所述光刻胶层8和所述抗反射层7。
继续参图4所示,在形成所述控制栅层5之前,所述方法还包括:在所述衬底1上依次形成第一介质层2、浮栅层3和第二介质层4。其中,形成所述第一介质层2的材料为氧化硅,形成所述浮栅层3的材料为多晶硅。此外,所述第二介质层4包括依次设置在所述浮栅层3上方的第一氮化层41、氮化层42以及第二氮化层43。其中,形成所述第一氮化层41和第二氮化层43的材料为氧化硅,以及形成所述氮化层42的材料为氮化硅或氮氧化硅。
以及,继续参图4所示,在去除所述光刻胶层8和所述抗反射层7之后,所述方法还包括如下步骤一到步骤三。
在步骤一中,参图5所示,在所述第二开口200侧壁形成侧墙9,位于所述第二开口200两侧的所述侧墙9限定第三开口300。在本实施例中,形成所述侧墙9的材料为氮化硅,以及形成所述侧墙9的方法为,首先在所述掩膜层6的顶表面、所述第二开口200的底部和侧壁沉积侧墙层,并刻蚀掩膜层6顶表面和位于第二开口200底部的部分所述侧墙层以形成侧墙9。
在第二步骤中,参图5并参图6所示,以所述掩膜层6和所述侧墙9为掩膜,依次刻蚀所述控制栅层5、所述第二介质层4、所述浮栅层3和所述第一介质层2,以使所述第三开口300延伸至所述控制栅层5、所述第二介质层4、所述浮栅层3和所述第一介质层2以形成第四开口(图未示),所述第三开口300和所述第四开口(图未示)构成构成。其中,在本实施例中,依次刻蚀所述控制栅层5、所述第二介质层4、所述浮栅层3和所述第一介质层2的方法为干法刻蚀。在可选的实施例中,刻蚀所述控制栅层5、所述第二介质层4、所述浮栅层3和所述第一介质层2的方法还可以为湿法刻蚀。
在第三步骤中,继续参图6所示,在形成所述沟槽(图未示)之后,所述方法还包括:在所述沟槽(图未示)的侧壁形成第三介质层10,在本实施例中,形成所述第三介层10的材料为氧化硅。此外,在本实施例中,形成所述第三介质层10的方法可以沉积刻蚀法。在可选的实施例中,形成所述第三介质层10的方法还可以为热氧化化,在本实施例中,形成所述第三介质层10的方法在此不做具体限定,以实际情况为准。
在第四步骤中,继续参图6所示,在形成所述第三介质层10之后,所述方法还包括:在所述沟槽(图未示)内形成字线11,其中,在本实施例中,形成所述字线11的方法包括:在所述沟槽(图未示)中沉积字线材料以在沟槽(图未示)中形成字线11。
进一步的,本实施例还公开一种闪存存储器,所述闪存存储器根据上述所述的闪存存储器的制造方法制备而成。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (8)
1.一种闪存存储器的制造方法,其特征在于,
提供衬底;
在所述衬底上依次形成控制栅层、掩膜层和光刻胶层,其中所述光刻胶层具有第一开口;
以所述光刻胶层为掩膜对所述掩膜层执行第一刻蚀工艺,以使所述第一开口延伸至所述掩膜层以在所述掩膜层中形成第二开口;
继续以所述光刻胶层为掩膜对所述掩膜层执行第二刻蚀工艺,以扩大所述第二开口并使所述第二开口至少停留在所述多晶硅层上;
其中,执行所述第一刻蚀工艺的第一刻蚀压力小于执行所述第二刻蚀工艺的第二刻蚀压力。
2.如权利要求1所述的闪存存储器的制造方法,其特征在于,所述第一刻蚀压力小于50MT。
3.如权利要求1所述的闪存存储器的制造方法,其特征在于,所述第一刻蚀压力大于50MT。
4.如权利要求1所述的闪存存储器的制造方法,其特征在于,所述第一刻蚀工艺的刻蚀气体包括:CF4、Ar和CHF3的混合气体。
5.如权利要求1所述的闪存存储器的制造方法,其特征在于,所述第二刻蚀工艺的刻蚀气体为:CxHyFz,其中z,y和x均为大于等于1的正整数。
6.如权利要求1所述的闪存存储器的制造方法,其特征在于,所述第一刻蚀工艺和/或所述第二刻蚀为干法刻蚀。
7.如权利要求1所述的闪存存储器的制造方法,其特征在于,在执行所述第一刻蚀工艺和/或所述第二刻蚀工艺的过程中通入保护气体。
8.一种闪存存储器,其特征在于,根据如权利要求1~7任意一项所述的闪存存储器的制造方法制备而成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211316328.5A CN115802750A (zh) | 2022-10-26 | 2022-10-26 | 闪存存储器及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211316328.5A CN115802750A (zh) | 2022-10-26 | 2022-10-26 | 闪存存储器及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115802750A true CN115802750A (zh) | 2023-03-14 |
Family
ID=85433818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211316328.5A Pending CN115802750A (zh) | 2022-10-26 | 2022-10-26 | 闪存存储器及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115802750A (zh) |
-
2022
- 2022-10-26 CN CN202211316328.5A patent/CN115802750A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100518606B1 (ko) | 실리콘 기판과 식각 선택비가 큰 마스크층을 이용한리세스 채널 어레이 트랜지스터의 제조 방법 | |
US7566621B2 (en) | Method for forming semiconductor device having fin structure | |
US7344954B2 (en) | Method of manufacturing a capacitor deep trench and of etching a deep trench opening | |
US7875540B2 (en) | Method for manufacturing recess gate in a semiconductor device | |
US7659159B2 (en) | Method of manufacturing a flash memory device | |
KR20050026319A (ko) | 리세스 채널을 가지는 트랜지스터 제조 방법 | |
KR100706780B1 (ko) | 주변영역의 선폭을 줄일 수 있는 반도체 소자 제조 방법 | |
US20150145017A1 (en) | Semiconductor structure and method for forming the same | |
CN110767658A (zh) | 闪存器件的形成方法 | |
CN116075154A (zh) | 半导体器件的制造方法以及存储器的制造方法 | |
CN115802750A (zh) | 闪存存储器及其制造方法 | |
CN109841626B (zh) | 半导体结构及其形成方法 | |
CN113871351A (zh) | 半导体结构及其形成方法 | |
CN112750790B (zh) | 闪存存储器及其制造方法 | |
KR20060131199A (ko) | 게이트 형성 방법 | |
US20230420262A1 (en) | Semiconductor Structure and Method for Forming the Same | |
CN114361017B (zh) | 栅极堆叠结构的形成方法及FinFET器件的形成方法 | |
CN111430241B (zh) | 半导体结构及其形成方法 | |
CN115472615A (zh) | 闪存存储器及其制造方法 | |
KR100309816B1 (ko) | 플래쉬메모리소자의제조방법 | |
CN115527850A (zh) | 闪存存储器及其制造方法 | |
CN118263190A (zh) | 减少沟槽刻蚀过程中侧墙缺失的方法 | |
CN115440734A (zh) | 闪存器件的制造方法 | |
KR20050031299A (ko) | 플래시 메모리의 컨트롤 게이트 제조방법 | |
KR100607754B1 (ko) | 반도체 플래시 메모리 셀의 제어 게이트 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |