CN115472615A - 闪存存储器及其制造方法 - Google Patents
闪存存储器及其制造方法 Download PDFInfo
- Publication number
- CN115472615A CN115472615A CN202211202163.9A CN202211202163A CN115472615A CN 115472615 A CN115472615 A CN 115472615A CN 202211202163 A CN202211202163 A CN 202211202163A CN 115472615 A CN115472615 A CN 115472615A
- Authority
- CN
- China
- Prior art keywords
- layer
- floating gate
- mask
- opening
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000000463 material Substances 0.000 claims abstract description 72
- 238000000034 method Methods 0.000 claims abstract description 61
- 230000003647 oxidation Effects 0.000 claims abstract description 39
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 4
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 4
- 229910001882 dioxygen Inorganic materials 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 2
- 239000012535 impurity Substances 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 136
- 125000006850 spacer group Chemical group 0.000 description 5
- 230000003667 anti-reflective effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供的一种闪存存储器及其制造方法，由于在沟槽的底部、侧壁以及介质层的顶表面沉积氧化材料层之后，对氧化材料层执行热氧化工艺，如此能够去除氧化材料层内的杂质，因此后续执行所述刻蚀工艺以至少在沟槽位于浮栅层的侧壁上形成氧化层时能够提升刻蚀能力，以使沟槽底部的氧化材料层能够被去除干净，进而避免后续在沟槽内形成源线时发生断路的问题。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种闪存存储器及其制造方法。
背景技术
闪存储器是集成电路产品中一种重要的器件。闪存储器的主要特点是在不加电压的情况下能长期保持存储的信息。闪存储器具有集成度高、较快的存取速度和易于擦除等优点，因而得到广泛的应用。
随着人们生活水平的提高，电子产品的应用越来越广泛，而电子产品中通常会用到闪存存储器。随着科技的发展及人们需求的增加，人们对闪存存储器的性能要求也越来越高。
而现有技术中的闪存存储器容易发生擦除失效的问题，尤其是制备过程中位于晶圆边缘的闪存存储更加容易发生擦除失效的问题。经技术人员研究发现，闪存存储器发生擦除失效的原因在于源线出现断路导致。
发明内容
本发明的目的在于提供一种闪存存储器及其制造方法，以解决现有的闪存存储器中的源线容易断路而导致的闪存存储器擦除失效的问题。
为解决上述技术问题，本发明提供一种闪存存储器的制造方法，包括：
提供衬底；
在所述衬底上依次形成浮栅层和介质层，所述介质层包括同层设置的掩膜层和侧墙，所述介质层和所述浮栅层中形成有沟槽，所述沟槽依次贯穿所述掩膜层和所述浮栅层且所述侧墙形成在所述沟槽的两侧；
执行镀膜工艺以在所述沟槽的底部、侧壁以及所述介质层的顶表面上形成氧化材料层；
对所述氧化材料层依次执行热氧化工艺和刻蚀工艺，至少去除位于所述沟槽底部的所述氧化材料层，以至少在所述沟槽位于所述浮栅层的侧壁上形成氧化层。
可选的，所述热氧化工艺的温度为700℃～1300℃。
可选的，执行所述热氧化工艺的时间为30s～150s。
可选的，所述热氧化工艺的热氧化气体包括：氧气。
可选的，所述氧气的流量为1L/min～5L/min。
可选的，形成所述氧化层的材料为氧化硅。
可选的，形成所述氧化硅的气体为：二氯硅烷。
可选的，在所述衬底上依次形成浮栅层和介质层的方法包括：
在所述衬底上依次形成浮栅材料层和掩膜层，其中所述掩膜层具有第一开口；
在所述掩模层的所述第一开口的侧壁上形成侧墙，以及位于所述第一开口相对侧壁上的侧墙界定出第二开口；
以所述掩膜层和所述侧墙为掩膜刻蚀所述浮栅材料层以形成浮栅层，并使所述第二开口延伸至所述浮栅层以形成第三开口，所述第二开口和所述第三开口构成所述沟槽。
可选的，形成所述掩膜层的方法包括：
在所述浮栅材料层上依次形成掩膜材料层和光刻胶层，所述光刻胶层内具有开槽；
以所述光刻胶层为掩膜，刻蚀所述掩膜材料层以形成掩膜层，并使所述开槽延伸至所述掩膜层以形成所述第一开口。
为解决上述问题，本发明还提供一种闪存存储器，根据如上述任意一项所述的闪存存储器的制造方法制备而成。
本发明的一种闪存存储器的制造方法，由于在沟槽的底部、侧壁以及介质层的顶表面沉积氧化材料层之后，对氧化材料层执行热氧化工艺，如此能够去除氧化材料层内的杂质，因此后续执行所述刻蚀工艺以至少在沟槽位于浮栅层的侧壁上形成氧化层时能够提升刻蚀能力，以使沟槽底部的氧化材料层能够被去除干净，进而避免后续在沟槽内形成源线时发生断路的问题。
附图说明
图1是本发明一实施例中的闪存存储器的制造方法的流程示意图。
图2～图8是本发明一实施例中的闪存存储器的制造方法在其制备过程中的结构示意图。
其中，附图标记如下：
1-衬底；
2-栅氧化层；20-栅氧化材料层；
3-浮栅层；30-浮栅材料层；
4-掩模层；40-掩膜材料层；
5-光刻胶层；
6-侧墙；
7-氧化层；70-氧化材料层；
8-源线；
A-开槽；
B-第一开口；
C-第二开口；
D-第三开口；
100-开槽。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种闪存存储器及其制造方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。本发明的宗旨在于：在沟槽的底部、侧壁以及介质层的顶表面沉积氧化材料层之后，对氧化材料层执行热氧化工艺，如此能够去除氧化材料层内的杂质，因此后续执行所述刻蚀工艺以至少在沟槽位于浮栅层的侧壁上形成氧化层时能够提升刻蚀能力，以使沟槽底部的氧化材料层能够被去除干净，进而避免后续在沟槽内形成源线时发生断路的问题。
图1是本发明一实施例中的闪存存储器的制造方法的流程示意图。图2～图7是本发明一实施例中的闪存存储器的制造方法在其制备过程中的结构示意图；下面结合附图图2～图7对本实施例提供的闪存存储器的制造方法其各个步骤进行详细说明，下述详细说明不脱离上述发明主旨。
在步骤S10中，如图2所示，提供衬底1。
其中，该衬底可以包括半导体材料、绝缘材料、导体材料或者它们的任意组合，可以为单层结构，也可以包括多层结构。因此，衬底可以是诸如Si、SiGe、SiGeC、SiC、GaAs、InAs、InP和其它的III/V或II/VI化合物半导体的半导体材料。也可以包括诸如，例如Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗的层状衬底。
在步骤S20中，参图2～图5所示，在所述衬底1上依次形成浮栅层2和介质层，所述介质层包括同层设置的掩膜层4和侧墙5，所述介质层和所述浮栅层3中形成有沟槽100，所述沟槽100依次贯穿所述掩膜层4和所述浮栅层3且所述侧墙5形成在所述沟槽100的两侧。
其中，继续参图2～图5所示，在本实施例中，在所述衬底1上依次形成浮栅层3和介质层的方法包括如下步骤一到步骤三。
在步骤一中，如图2所示，在所述衬底1上依次形成浮栅材料层30和掩膜层4，其中所述掩膜层4具有第一开口B。
其中，在本实施例中，形成形成所述掩膜层4的方法包括如下第一步骤和第二步骤。
在第一步骤中，如图2所示，在所述浮栅材料层30上依次形成掩膜材料层40和光刻胶层5，所述光刻胶层内具有开槽A。
在本实施例中，形成所述掩膜材料层40的材料为氮化硅，以及在本实施例中，所述光刻胶层可以由正性光阻形成，也可以由负性光阻形成，在本实施例中，形成所述光刻胶层的光阻的正负性在此不做具体限定，以实际需求为准。
在第二步骤中，以所述光刻胶层5为掩膜，刻蚀所述掩膜材料层40以形成掩膜层4，并使所述开槽A延伸至所述掩膜层5以形成所述第一开口B。
此外，在本实施例中，在形成所述光刻胶层5之间所述方法还包括：在所述掩膜材料层40上形成抗反射材料层(图未示)。以及，在以所述光刻胶层5为掩膜刻蚀所述掩膜材料层40以形成所述掩膜层4的同时，所述方法还包括：刻蚀所述抗反射材料层(图未示)以形成抗反射层(图未示)，并使所述开槽A延伸至所述抗反射层(图未示)。在本实施例中，由于在所述掩膜材料层40上形成有所述抗反射材料层(图未示)，如此则能够在刻蚀的过程中吸收光刻反射光，进而避免在刻蚀中发生光干涉，而导致出现以所述光刻胶层5为掩膜对所述掩膜材料层40进行刻蚀时出现光刻不均匀的问题，如此以提升所述掩膜层4侧壁的垂直度以及均匀性，进而提升闪存存储器的性能。
在步骤二中，参图4所示，在所述掩模层4的所述第一开口B的侧壁上形成侧墙6，以及位于所述第一开口B相对侧壁上的侧墙6界定出第二开口C。
在本实施例中，形成所述侧墙6的方法为先在所述第一开口B侧壁、底部以及所述掩膜层4的顶表面上形成侧墙材料层(图未示)，刻蚀所述侧墙材料层(图未示)，以在所述第一开口B的侧壁上形成侧墙6。在本实施例中，形成所述侧墙6的材料为氮化硅。
在步骤三中，参图5所示，以所述掩膜层4和所述侧墙6为掩膜刻蚀所述浮栅材料层30以形成浮栅层3，并使所述第二开口C延伸至所述浮栅层3以形成第三开口D，所述第二开口C和所述第三开口D构成所述沟槽100。
在本实施例中，以所述掩膜层4和所述侧墙6为掩膜刻蚀所述浮栅材料层30以形成浮栅层3的方法为干法刻蚀，在可选的实施例中，还可以为干法刻蚀，具体不做限定，以实际情况为准。
在步骤S30中，参图6所示，执行镀膜工艺以在所述沟槽100的底部、侧壁以及所述介质层的顶表面上形成氧化材料层70。在本实施例中，所述镀膜工艺为化学气相沉积法，形成所述氧化材料层70的材料为氧化硅。形成所述氧化硅的气体为：二氯硅烷。
在步骤S40中，参图7所示，对所述氧化材料层70依次执行热氧化工艺和刻蚀工艺，至少去除位于所述沟槽100底部的所述氧化材料层70，以至少在所述沟槽100位于所述浮栅层3的侧壁上形成氧化层7。
在本实施例中，由于在沟槽100的底部、侧壁以及介质层的顶表面沉积所述氧化材料层70之后，对所述氧化材料层70执行热氧化工艺，如此能够去除所述氧化材料层70内的杂质，因此后续执行所述刻蚀工艺以至少在所述沟槽100位于所述浮栅层3的侧壁上形成氧化层7时能够提升刻蚀能力，以使所述沟槽100底部的所述氧化材料层70能够被去除干净，进而避免后续在所述沟槽100内形成源线时发生断路的问题。
其中，在本实施例中，所述热氧化工艺的温度为700℃～1300℃。执行所述热氧化工艺的时间为30s～150s。以及，所述热氧化工艺的热氧化气体包括：氧气。所述氧气的流量为1L/min～5L/min。通过执行具备上述工艺条件的热氧化工艺后的所述氧化材料层70其中杂质含量最少。在本实施例中，由于形成所述氧化材料层70的氧化硅通过二氯硅烷气体制备而成，所述氧化材料层70内的杂质为氯。因此通过对所述氧化材料层70执行所述热氧化工艺之后，所述氧化材料层70内的氯含量将大大降低。
此外，在本实施例中，在形成所述浮栅材料层30之前，所述方法还包括：在所述衬底1上形成栅氧化材料层20，以及在以所述介质层为掩膜刻蚀所述浮栅材料层30的同时，所述方法还包括：以所述介质层为掩膜刻蚀所述栅氧化材料层20，以形成栅氧化层2，并使所述第三开口D延伸至所述栅氧化层2。
进一步的，继续参图7并结合图8所示，在形成所述氧化层2之后，所述方法还包括：在所述沟槽100内形成源线8，其中，形成所述源线8的方法为：在所述沟槽100内填充源线材料，以在所述沟槽100内形成所述源线8。
进一步的，本实施例还公开一种闪存存储器，所述闪存存储器根据上述所述的闪存存储器的制造方法制备而成。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种闪存存储器的制造方法，其特征在于，
提供衬底；
在所述衬底上依次形成浮栅层和介质层，所述介质层包括同层设置的掩膜层和侧墙，所述介质层和所述浮栅层中形成有沟槽，所述沟槽依次贯穿所述掩膜层和所述浮栅层且所述侧墙形成在所述沟槽的两侧；
执行镀膜工艺以在所述沟槽的底部、侧壁以及所述介质层的顶表面上形成氧化材料层；
对所述氧化材料层依次执行热氧化工艺和刻蚀工艺，至少去除位于所述沟槽底部的所述氧化材料层，以至少在所述沟槽位于所述浮栅层的侧壁上形成氧化层。
2.如权利要求1所述的闪存存储器的制造方法，其特征在于，所述热氧化工艺的温度为700℃～1300℃。
3.如权利要求1所述的闪存存储器的制造方法，其特征在于，执行所述热氧化工艺的时间为30s～150s。
4.如权利要求1所述的闪存存储器的制造方法，其特征在于，所述热氧化工艺的热氧化气体包括：氧气。
5.如权利要求4所述的闪存存储器的制造方法，其特征在于，所述氧气的流量为1L/min～5L/min。
6.如权利要求1所述的闪存存储器的制造方法，其特征在于，形成所述氧化层的材料为氧化硅。
7.如权利要求6所述的闪存存储器的制造方法，其特征在于，形成所述氧化硅的气体为：二氯硅烷。
8.如权利要求1所述的闪存存储器的制造方法，其特征在于，在所述衬底上依次形成浮栅层和介质层的方法包括：
在所述衬底上依次形成浮栅材料层和掩膜层，其中所述掩膜层具有第一开口；
在所述掩模层的所述第一开口的侧壁上形成侧墙，以及位于所述第一开口相对侧壁上的侧墙界定出第二开口；
以所述掩膜层和所述侧墙为掩膜刻蚀所述浮栅材料层以形成浮栅层，并使所述第二开口延伸至所述浮栅层以形成第三开口，所述第二开口和所述第三开口构成所述沟槽。
9.如权利要求8所述的闪存存储器的制造方法，其特征在于，形成所述掩膜层的方法包括：
在所述浮栅材料层上依次形成掩膜材料层和光刻胶层，所述光刻胶层内具有开槽；
以所述光刻胶层为掩膜，刻蚀所述掩膜材料层以形成掩膜层，并使所述开槽延伸至所述掩膜层以形成所述第一开口。
10.一种闪存存储器，其特征在于，根据如权利要求1～9任意一项所述的闪存存储器的制造方法制备而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211202163.9A CN115472615A (zh) | 2022-09-29 | 2022-09-29 | 闪存存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211202163.9A CN115472615A (zh) | 2022-09-29 | 2022-09-29 | 闪存存储器及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115472615A true CN115472615A (zh) | 2022-12-13 |
Family
ID=84334835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211202163.9A Pending CN115472615A (zh) | 2022-09-29 | 2022-09-29 | 闪存存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115472615A (zh) |
-
2022
- 2022-09-29 CN CN202211202163.9A patent/CN115472615A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7763928B2 (en) | Multi-time programmable memory | |
| US9111871B2 (en) | Semiconductor structure and method for forming the same | |
| US6933187B2 (en) | Method for forming narrow trench structures | |
| TWI599834B (zh) | 畫素結構及其製造方法 | |
| KR20080060376A (ko) | 반도체 소자의 제조방법 | |
| CN106972021B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| US9214392B1 (en) | Method of forming contact hole and semiconductor structure with contact plug | |
| CN105762114B (zh) | 半导体结构的形成方法 | |
| US20050085048A1 (en) | Method of fabricating shallow trench isolation with improved smiling effect | |
| CN109659237B (zh) | 闪存器件的形成方法 | |
| KR100490301B1 (ko) | 난드 플래시 메모리 소자의 제조 방법 | |
| CN115472615A (zh) | 闪存存储器及其制造方法 | |
| CN107527858B (zh) | 快闪记忆体中浅沟槽的制作方法 | |
| KR101037690B1 (ko) | 반도체소자의 제조방법 | |
| US6835620B1 (en) | Method of manufacturing flash memory devices | |
| CN108511337B (zh) | 半导体器件的制备方法 | |
| KR100811258B1 (ko) | 텅스텐실리사이드 게이트구조를 갖는 반도체소자의제조방법 | |
| US7498221B2 (en) | Method of forming gate of semiconductor device | |
| CN115802750A (zh) | 闪存存储器及其制造方法 | |
| KR20010058959A (ko) | 반도체 소자의 제조 방법 | |
| CN116113240A (zh) | 闪存存储器及其制造方法 | |
| KR100838483B1 (ko) | 반도체 소자의 게이트 식각방법 | |
| KR101030298B1 (ko) | 스택 게이트형 플래쉬 메모리 소자의 제조 방법 | |
| KR100976684B1 (ko) | 반도체 메모리 소자의 콘택홀 형성 방법 | |
| CN116153787A (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |