JP6191322B2 - 金属充填方法 - Google Patents
金属充填方法 Download PDFInfo
- Publication number
- JP6191322B2 JP6191322B2 JP2013164260A JP2013164260A JP6191322B2 JP 6191322 B2 JP6191322 B2 JP 6191322B2 JP 2013164260 A JP2013164260 A JP 2013164260A JP 2013164260 A JP2013164260 A JP 2013164260A JP 6191322 B2 JP6191322 B2 JP 6191322B2
- Authority
- JP
- Japan
- Prior art keywords
- base material
- metal
- bottomed hole
- hole
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Micromachines (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
ここで、本発明の一実施形態に係る金属充填構造体の製造方法について、図2及び3を参照して説明する。第1の基材10と第2の基材30を、金属層51を介して接合する(図2(a))。金属層51は、第1の基材10及び第2の基材30の少なくとも一方に形成されている。第1の基材10と第2の基材30との接合方法は、基材の材料と金属層を構成する材料との関係で適宜選択すればよい。例えば、第2の基材がシリコンであって、第1の基材10側に金属層として金が形成されている場合には、共晶接合により接合することができる。また、金属層を接合層として用いずに、第2の基材30の貫通孔に対応する部位が除かれた接着剤により第1の基材10と第2の基材30とを接合してもよい。
第1の基材として、厚さ625μmのシリコン基板を準備した。第1の基材の片側に金属層として金(Au)をスパッタ法により厚さ0.2μmで形成した。第2の基材として、厚さ100μmの両面研磨されたシリコン基板を準備し、第1の基材と第2の基材とをSi−Auの共晶接合により接合した。第2の基材の上面(第1の基材に接合されていない側の面)にフォトリソグラフィによりフォトレジストのマスクを形成し、このマスクをエッチングマスクとして第2の基材の厚み方向に貫通するまでエッチングを行い、金属層が露出する有底孔を形成し、積層体を作製した。有底孔のアスペクト比は、34.5であった。
Claims (5)
- 第1の基材と、貫通孔を備え、且つ、導電性を有する第2の基材とを、金属層を介して積層した積層体であって、前記第2の基材の前記貫通孔の一端を前記金属層により塞いで形成された有底孔を備える積層体を準備し、
前記有底孔の形状に沿って均一な膜が形成されるコンフォーマルな条件で前記積層体の前記第2の基材側に絶縁材料を堆積させ、
前記有底孔内の前記金属層上に形成された絶縁材料を除去し、
前記有底孔の形状に沿って均一な膜が形成されない、または前記有底孔の形状に沿って均一な膜が形成されにくいノンコンフォーマルな条件で前記第2の基材側に絶縁材料を堆積させることにより、前記金属層と接合した面と対向する前記第2の基材の表面と前記有底孔の側壁に絶縁層を形成し、
前記金属層に給電する電解めっきにより、前記有底孔内に金属材料を充填することを特徴とする金属充填構造体の製造方法。 - 前記第2の基材は半導体材料を含むことを特徴とする請求項1に記載の金属充填構造体の製造方法。
- 前記積層体は、
前記第1の基材に前記金属層を形成し、
前記金属層を介して、前記第1の基材と前記第2の基材とを直接接合し、
前記第2の基材を厚さ方向に前記金属層までエッチングして前記有底孔を形成することにより作製されることを特徴とする請求項1又は2に記載の金属充填構造体の製造方法。 - 前記第1の基材に前記金属層を形成し、
前記第2の基材に貫通孔を形成し、
前記金属層を介して、前記第1の基材と前記第2の基材とを接合して前記有底孔を形成することを特徴とする請求項1又は2に記載の金属充填構造体の製造方法。 - 前記絶縁層は、前記有底孔の側面及び前記第2の基材の表面に形成されることを特徴とする請求項1乃至4の何れか一に記載の金属充填構造体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013164260A JP6191322B2 (ja) | 2013-08-07 | 2013-08-07 | 金属充填方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013164260A JP6191322B2 (ja) | 2013-08-07 | 2013-08-07 | 金属充填方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015035445A JP2015035445A (ja) | 2015-02-19 |
JP6191322B2 true JP6191322B2 (ja) | 2017-09-06 |
Family
ID=52543796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013164260A Active JP6191322B2 (ja) | 2013-08-07 | 2013-08-07 | 金属充填方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6191322B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003328180A (ja) * | 2002-05-17 | 2003-11-19 | Denso Corp | 有底孔のめっき充填方法 |
JP2007005404A (ja) * | 2005-06-21 | 2007-01-11 | Matsushita Electric Works Ltd | 半導体基板への貫通配線の形成方法 |
-
2013
- 2013-08-07 JP JP2013164260A patent/JP6191322B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015035445A (ja) | 2015-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6079993B2 (ja) | 多層穴を製作するためのプロセス | |
JP4564343B2 (ja) | 導電材充填スルーホール基板の製造方法 | |
JP5193503B2 (ja) | 貫通電極付き基板及びその製造方法 | |
JP2013247357A (ja) | 一体的階段状スタック構造体を備えた多層電子構造体 | |
JP2001203316A5 (ja) | ||
KR102680004B1 (ko) | 인덕터 | |
CN109148106B (zh) | 线圈组件及其制造方法 | |
JP6590179B2 (ja) | 多層複合電子構造体の側面を終端する方法 | |
TWI556700B (zh) | 具有不同尺寸通孔的多層電子結構 | |
JP2019106523A (ja) | インダクター及びその製造方法 | |
JP2007005403A (ja) | 半導体基板への貫通配線の形成方法 | |
TW201435936A (zh) | 用樹脂基板並藉由電鑄造而製造線圈元件的方法 | |
JP2014131011A (ja) | 回路基板及びその製造方法 | |
US20090039472A1 (en) | Structure and method for creating reliable deep via connections in a silicon carrier | |
KR20190106243A (ko) | 코일 부품 | |
JP5754209B2 (ja) | 半導体装置の製造方法 | |
JP2013247355A (ja) | 面内方向に延在する一体的なビアを備えた多層電子構造体 | |
JP2006222138A (ja) | 貫通電極の形成方法 | |
JP5708762B2 (ja) | 貫通電極基板の製造方法 | |
JP4286733B2 (ja) | インターポーザおよびインターポーザの製造方法 | |
JP6191322B2 (ja) | 金属充填方法 | |
US20130072012A1 (en) | Method For Forming Package Substrate With Ultra-Thin Seed Layer | |
JP2009049087A (ja) | 電子部品と電子部品の製造方法 | |
JP5453763B2 (ja) | 貫通電極基板の製造方法 | |
JP6187008B2 (ja) | 金属充填構造体の製造方法及び金属充填構造体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170314 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170724 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6191322 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |