JP2006237643A

JP2006237643A - 半導体材料ウエハ内に埋込みキャビティを形成するプロセスおよび埋込みキャビティ

Info

Publication number: JP2006237643A
Application number: JP2006135628A
Authority: JP
Inventors: Pietro Erratico; エラティコピエトロ; Enrico Sacchi; サッチエンリコ; Flavio Villa; ビラフラビオ; Gabriele Barlocchi; バルロッチガブリエル; Pietro Corona; コロナピエトロ
Original assignee: STMicroelectronics SRL
Current assignee: STMicroelectronics SRL
Priority date: 2000-02-29
Filing date: 2006-05-15
Publication date: 2006-09-07
Anticipated expiration: 2021-02-28
Also published as: US20040106290A1; JP4555254B2; JP2001291839A; US6693039B2; US20010049200A1; US6992367B2; EP1130631A1

Abstract

【課題】より簡単に、また、より経済的にキャビティを形成し、キャビティがシリコン上に占める面積を減少させ、さらに、様々な形状のキャビティを形成する。
【解決手段】半導体材料本体１１内に埋込みキャビティ２０を形成するプロセスは、前記半導体材料本体の特定の結晶面に対して４４゜と４６゜の間の傾きを有する側面または支配的方向を各々が有する複数の開口１８を有するマスク１６を、前記半導体材料本体の頂部上に形成する段階と、前記マスクを使って前記半導体材料本体を異方性エッチングする段階と、を備えるように構成する。
【選択図】図４

Description

本発明は、半導体材料ウエハ内に埋込みキャビティを形成するプロセスに関する。

公知のように、ＣＭＯＳまたはＢｉＣＭＯＳ技術においてＲＦ集積回路を製造することは、ガリウムひ素（ＧａＡｓ）を使用して作られる通常の回路に比較してより低い消費電力およびコストの実現を可能にする。

しかしながら、現在において、この可能性は、受動素子の低効率によって、特に、インダクタによって、低い共振周波数を生じさせ、また、高周波インダクタの使用を妨げる基板の高い寄生静電容量のために、そして、インダクタのＱを著しく制限する基板の高い導電性のために制限されている。

ＧａＡｓ上に形成された集積インダクタのＱの典型的な値は、周波数が２ＧＨｚの場合に約２０であり、一方、高導電性シリコン基板（ＣＭＯＳプロセス）上に集積されたインダクタの場合には、５より小さいＱの値が得られる。

対象となっている範囲全体の集積インダクタのＱを増大させるためには、コイルを形成する金属被覆を原因とする損失と基板を原因とする損失の両方を減少させることが重要である。

金属被覆に起因する損失を、比較的高い導電性を有するアルミニウムまたは銅の厚層を使用することによって低減させることは可能である。しかしながら、例えば、銅の場合に１ＧＨｚの周波数において約１．５μｍである表皮効果が、電流が中を有効に流れる金属被覆層の厚さを制限する。したがって、インダクタのＱを増大させようとして２μｍ超の厚さを有する金属被覆領域を使用することには意味がないことになる。

基板を原因とする損失は、抵抗率の高い基板を使用することによって減少させることが可能である。しかしながら、この解決策は、抵抗率の低い基板だけしか得られないＣＭＯＳ技術とは両立できない。

基板を原因とする損失を減少させるために使用される技術の１つは、インダクタの下に６０μｍを越える厚さの厚い酸化物層の形成を想定しており、この酸化物層は、基板中で誘導によって発生させられる電流を制限する。それにより、インダクタのＱを改善すると同時に、より高い共振周波数を得ること、並びに、より幅広の金属被覆ストリップを使用することを可能とし、それにより抵抗損も減少する。

この技術は、図１（ａ）〜図１（ｃ）に概略的に示されており、この技術は、単結晶シリコンのウエハ１内に深い溝２を形成すること（図１（ａ））、および、互いに隣接した溝２の各対の間に含まれるシリコン柱３を完全に熱酸化させること（図１（ｂ））、その次に、溝を完全に埋めて後続のインダクタ形成のために基板表面を準備する（平坦化する）ためにＴＥＯＳ（テトラエチルオルトシリケート）層４の化学的気層成長（ＣＶＤ）を行うこと（図１（ｃ））を想定している。

しかしながら、この技術は、溝の形成に時間を要し（１μｍ／分）、さらには、現在のエッチング装置を使用する場合、一度に１枚のウエハに対してだけしか作業を行えず、複数のウエハに対して同時に作業を行うことが不可能であるという点で、非常に高コストである。

基板を原因とする損失を低減させることを可能にする最近になって提案されている別の技術が、“PROCEEDINGS OF THE IEEE,”vol. 86, No. 8, August 1998, page 1632に説明されている。この技術は、水酸化カリウム（ＫＯＨ）、水酸化テトラメチルアンモニウム（ＴＭＡＨ）等を使用して行う異方性化学エッチングによってインダクタの下のシリコンを除去すること、および、犠牲多結晶シリコン層（sacrificial polycrystalline-silicon layer）を使用することとによって、インダクタの下にキャビティ（cavity：空洞）すなわち空隙を形成することを主として想定している。

この技術は、図２（ａ）〜図２（ｃ）に概略的に示されており、特殊なマスクを使用して基板１の上面に犠牲多結晶シリコン層５を付着させて画定すること、および、この犠牲多結晶シリコン層５上に窒化シリコン（Ｓｉ₃Ｎ₄）層６を付着させること（図２（ａ））と、その次に、窒化シリコン層６内に形成された開口７を通して基板１の異方性エッチングを行うこと（図２（ｂ））とを含む。こうして、異方性エッチングによって犠牲多結晶シリコン層５と基板１の一部分とが除去され、概ね三角形の断面を有するキャビティすなわち空隙８が得られ、このキャビティ８は、その上を覆う窒化シリコン層６の一部分から成る膜９によって外部環境から隔絶されており、このキャビティ８の上にインダクタを後で形成することが可能である。

この技術は、その利点の全てを適切に活用することを不可能にする幾つかの欠点を有する。

第１に、上述の技術では、キャビティ８の形成のために、特殊なマスクを通して犠牲多結晶シリコン層５を付着させ画定することが必要であり、これに関連したコストが生じる。

第２に、上述の技術では、絶縁がキャビティ８の中央部（すなわち、三角形の低い方に位置した頂点）で最大であり、一方、キャビティ８の末端（すなわち、三角形の高い方に位置した２つの頂点）で最小であるので、インダクタの下に均一な絶縁レベルを得ることが不可能である。したがって、インダクタ全体にわたって許容可能なそのインダクタの最小レベルの絶縁を確保するためには、インダクタの面積より大きい頂部面積を有し、そのため、図１（ａ）〜図１（ｃ）に示されている公知の技術を代わりに使用する場合、そのキャビティがシリコン上で占める面積よりも大きな面積をシリコン上で占めるキャビティを提供することが一般に必要である。

本発明の第１の形態によれば、半導体材料本体内に埋込みキャビティを形成するプロセスであって、前記半導体材料本体の特定の結晶面に対して４４゜と４６゜の間の傾きを有する側面または支配的方向を各々が有する複数の開口を有するマスクを、前記半導体材料本体の頂部上に形成する段階と、前記マスクを使って前記半導体材料本体を異方性エッチングする段階と、を備えることを特長とするプロセスが提供される。

本発明の第２の形態によれば、頂部壁が半導体材料本体の水平面とほぼ平行であり、側壁が該頂部壁から底部壁へ内方に傾斜し、且つ、該底部壁は該頂部壁とほぼ平行な断面形状を有する半導体材料本体内の埋込みキャビティを備え、前記埋込みキャビティは、前記半導体材料本体の特定の結晶面に対して４４゜と４６゜の間の傾きを有する側面または支配的方向を各々が有する複数の開口を有するマスクを、前記半導体材料本体の頂部上に形成する段階と、前記マスクを使って前記半導体材料本体を異方性エッチングする段階と、を備えることを特長とする構造体が提供される。

本発明の第３の形態によれば、半導体材料本体の特定の結晶面に対して４４゜と４６゜の間の傾きを有する側面または支配的方向を各々が有する複数の開口を有するマスクを半導体材料本体の頂部上に形成し、前記開口は、前記半導体材料本体の結晶面に沿って前記マスクの下で前記複数の開口における１つの開口から進行する異方性エッチングが前記複数の開口における他の開口に交差するように形成されている段階と、単一のキャビティを前記マスクの下に形成するのに十分な時間にわたって、前記マスクを使用して前記半導体材料本体を異方性エッチングする段階と、を備えることを特長とする方法が提供される。

本発明の原理にしたがって、半導体材料ウエハ内に埋込みキャビティを形成する。マスクを半導体材料ウエハの表面上に形成する。このマスクには、格子領域が存在する。この格子領域には、概ね正方形または長方形の形状を有する複数の開口すなわち穴がある。格子は、ウエハの特定の結晶面に対して３０゜と６０゜の間の角度に傾斜する形に方向付けられている。

ウエハは、エッチングが基板の結晶面に対して平行方向にマスクの下を進行するにつれて、穴が互いに繋がってマスクの格子領域の下に単一のキャビティを形成する形で、マスクの格子領域内において穴の下にキャビティを形成するように異方性エッチングされる。このキャビティの頂部壁と底部壁は互いに実質的に平行であり、側壁は頂部から内方に傾斜している。化学的気層成長を行ってＴＥＯＳ層を形成し、これによってマスク内の開口を完全に密閉し、その結果として密閉されたキャビティの上に薄い壁すなわち膜を形成する。

本発明によれば、より簡単に、また、より経済的にキャビティを形成することができる。また、本発明によれば、キャビティがシリコン上に占める面積を減少させることができる。さらに、本発明によれば、様々な形状のキャビティを形成することもできる。

本発明のより適切な理解を得るために、添付図面を参照しながら、本発明の非限定的な具体例を示すにすぎない本発明の好ましい実施形態を次に説明する。

図３は、ウエハ１０の特定の結晶面に対して選択された角度に方向付けられた開口（ＡＰ）を有する穴あきマスク１６を使用してキャビティすなわち空隙２０が中に形成されているウエハを示す。

公知のように、半導体材料ウエハの結晶は、例えば、＜１１０＞、＜１００＞、＜１１１＞のような幾つかの結晶面を有する。図３に示すように、半導体製造業者に供給されるウエハの中には、結晶面＜１１０＞に沿って予め形成された平坦部１５を有するものがある。＜１１０＞面上に予め形成されている平坦部１５を有するウエハの場合には、穴１８の側壁がこの平坦部１５に対して約４５゜の角度になるように配置されている。

本発明の他の実施形態では、この平坦部は、＜１１０＞面以外の別の結晶面上にあり、したがって、その結晶面に対して３０゜と６０゜の間の角度に合わせられている別のマスク形状構成が使用される。あるいは、半導体ウエハの中には平坦部１５を持たないものもある。その代わりに、こうした半導体ウエハは、結晶面の方向を識別するために他の方法を使用する。半導体産業では、様々な技術が、ウエハの結晶方向の示標を与えるために使用される。例えば、ウエハ上の選択された位置にある切り欠き、刻みつけたレーザマーキング、または、ウエハの結晶面の方向を示す他の示標を使用することが既に知られている。一般的に、現在製造されている半導体ウエハの大半が、その表面上において＜１００＞の方向を有する。従って、ウエハの平坦部１５を使用する代わりに、格子構造の方向が選択された結晶面に対して所望の角度にあることを確実なものとするために、他の何らかの方法を使用してもよい。

図３では、図５の詳細部分に示しているように、平坦部１５は方向＜１１０＞によって識別され、一方、ウエハ１０の表面は方向＜１１０＞を有する。

図４（ａ）〜図４（ｄ）に示されている実施形態では、ＰまたはＰ＋単結晶シリコン基板１１の上面１３の直ぐ上に（すなわち、犠牲多結晶シリコン層を間に挟むことなしに）キャビティ２０を形成するために、２００Åから６００Åの厚さを有する第１の二酸化シリコン層１２を最初に成長させ、その次に、９００Åから１５００Åの厚さを有する窒化シリコン層１４をその上に付着させる（図４（ａ））。

その次に、レジストマスク（図示していない）を使用して、窒化シリコン層１４の非被覆部分と二酸化シリコン層１２の非被覆部分とにドライエッチングを行い、その後でレジストマスクを取り除く。このようにして、ドライエッチング後に残った窒化シリコン層１４の一部分と二酸化シリコン層１２の一部分とが、図４（ｂ）に断面図として示し図５に平面図として示す穴あきマスク１６を形成する。

図５に詳細に示すように、穴あきマスク１６は、格子間の開口１８を備えた格子構造を有し、この開口１８はほぼ正方形の横断面を有し、例えば１μｍから３μｍ、好ましくは２μｍの長さＬ１を有する側面と、ウエハ１０の「平坦部」に対して、したがって＜１１０＞面に対して４５゜±１゜の傾きを有する。実施形態の中には、距離Ｌ３が長さＬ１と同じであり、したがって例えば１μｍから３μｍの距離であるものがあり、一方、他の実施形態では、距離Ｌ３はこれよりも大きくても小さくてもよい。穴１８の間の領域１７が、穴１８が両側に存在する明瞭な支柱を形成する。穴１８が間に配置されている支柱１７は、図４（ｂ）に示すように、エッチングの準備のために半導体表面上に置かれる格子構造を形成する。

ウエハの平坦部または他の示標（indicia）が＜１１０＞面と整合していない時には、他のマスクの形状と角度を使用してもよい。例えば、この角度は、他の方向の場合には３０゜と６０゜の間であってもよい。一般的に、この角度の範囲は、マスクに対するウエハの結晶方向に依存している。

その次に、穴あきマスク１６を使用して時間を管理しながら基板１１を水酸化テトラメチルアンモニウム（ＴＭＡＨ）中で異方性エッチングし、それによって、概ね逆二等辺台形の形状と５０μｍから１００μｍの深さとを有するキャビティ２０を形成する（図４（ｃ））。

明確に述べると、キャビティ２０の逆二等辺台形の形状は、異方性エッチングの実行と、穴あきマスク１６の使用と、ウエハ１０の「平坦部」に対する開口１８の４５゜の方向という要素の組合せによって得られる。

実際に、上述した特定の要素の組合せでは、穴あきマスク１６の開口１８から始まる個々のエッチングをシリコンの特定の結晶面上で行い、このエッチングは、個々のエッチングが互いに横方向に「繋がる」ことを可能にし、したがってシリコンの除去を垂直方向（すなわち、基板１１の深さの方向）だけに生じさせるのではなしに、水平方向（幅／長さ）にも生じさせ、それによって図４（ｃ）に示す形状を有するキャビティ２０を形成する。

この代わりに、マスクが、穴あきマスク１６の開口１８がウエハ１０の「平坦部」に対して平行であるかまたは直交している側面を有するように方向付けられている場合には、穴あきマスク１６の開口１８から始まる個々のエッチングをシリコンの結晶面上で行うが、これは、個々のエッチングが互いに横方向に「繋がる」ことを可能にはせず、したがって、図２（ｃ）に示すタイプと同じタイプの逆三角形に似た形状の断面を各々が有し且つ互いに離れている、穴あきマスク１６の開口１８の数に等しい数の１組のキャビティが形成されることになる。

本発明の原理によって、格子構造の形状と方向角度とを決定する要素の１つは、図５と図６に見てとれるように、エッチングが１つの開口から格子構造の下の基板内で進行するにつれて、その１つの開口が最終的に別の開口と繋がるということである。距離Ｌ３を、適正なエッチングを可能にすると同時に個々のエッチングが互いに繋がって単一の大きなキャビティを形成することを確実にするように選択する。例えば、実施形態によってはＬ３がＬ１よりも大きくてもよく、一方、他の設計ではＬ３がＬ１にほぼ等しくてもよい。

さらに、基板１１の異方性エッチングを行うためにＴＭＡＨを使用することは、個々のエッチングが横方向に互いに繋がることを促進するので、図４（ｃ）に示す形状を有するキャビティ２０を形成するための上述の穴あきマスク１６の構造と組み合わせる場合に特に有利である。

再び、図４（ａ）〜図４（ｄ）を参照すると、ＴＭＡＨ異方性エッチングの後に、テトラエチルオルトシリケート（ＴＥＯＳ）の化学的気層成長（ＣＶＤ）を２μｍの厚さに行って、キャビティ２０の側壁と底壁とを被覆する薄い被覆層２２と、穴あきマスク１６の開口を完全に閉じる密閉層２４とを形成する（図４（ｄ））。

密閉層２４を、ＴＥＯＳのＣＶＤのような同じ１つの段階の連続部分として、被覆層２２と同じ材料で形成することが好ましい。すなわち、ＴＥＯＳ層がマスク１７の個々の側壁上に形成される時に。被覆層の形成と共に、１つのマスク部分１７と別のマスク部分１７との間に付着した材料が互いに繋がって、完全なブロックを形成し且つ頂部壁すなわち膜２６の形成を可能にする。

その次に、必要に応じて、頂部壁２６の中または上に懸垂構造を形成することが可能である。こうした懸垂構造を形成する方法は当業で公知であり、詳細に説明することは不要である。例えば、当業者は、当業で現在使用可能な技術を使用してインダクタ、抵抗器、または、他の適切な部品を膜２６の中に、または、その上に、または、その上方に形成することが可能であることを理解されるであろう。

本発明によるプロセスの利点は次の通りである。
先ず第１に、本発明によるキャビティの形成には、特殊な多結晶シリコン層を専用のマスクを通して付着させて画定することが不要である。したがって、この製造プロセスは、必要な工程の数が少なく、特に犠牲多結晶シリコン層の画定のために必要なマスクが不要であるという理由から、より単純で、より経済的である。

第２に、上述のプロセスは、キャビティ２０上を覆う膜２６の上に形成された電子部品（インダクタ、抵抗器等）の下において均一な絶縁レベルを実現することを可能にする形状を有するキャビティ２を形成することができ、したがって、図２（ａ）〜図２（ｃ）に示す従来の技術を使用する場合にキャビティがシリコン上に占める面積に比較して、そのキャビティがシリコン上に占める面積が減少することになる。

さらに、本発明のプロセスを、（平面図における）あらゆる形状を有するキャビティの形成に使用することが可能であり、さらには、本当の埋込みチャネルを画定する細長いキャビティの形成にさえ使用可能である。

最後に、添付の特許請求項で定義している通りの本発明の保護の範囲から逸脱することなしに、本明細書で説明し例示したプロセスに対して様々な改変と変型を加えることが可能であることが明らかである。

例えば、本発明のプロセスで使用する穴あきマスクは、異なった開口パターンを提供することも可能である。例えば、図６に示すパターンを使用することが可能であり、この開口パターンでは、穴あきマスク１６ａが、例えば１μｍから３μｍ、好ましくは２μｍの長さＬ１を有する短辺と、例えば１μｍから１０μｍ、好ましくは５〜７μｍの長さＬ２を有する長辺とを有し、且つ、ウエハ１０の「平坦部」に対する４５゜の傾きを有する、ほぼ長方形の形状を有する開口１８ａを有する。開口１８ａの相互間の距離Ｌ３が、短辺の長さＬ１と同じであり、したがって例えば１μｍから３μｍであることが好ましい。

さらに、開口１８ａは互いに平行な列の形に配置されており、隣り合う列に属する開口１８ａは互い違いになっている。

さらに、開口１８ａは、図６に示す形状とはわずかに異なる形状であることも可能である。特に、開口１８ａは、ウエハ１０の「平坦部」に対する上述の傾きを有する支配的方向（prevalent direction）に沿って延びる任意の形状、例えば平らな楕円形、概ね四角形の細長い形状等の形状を有することが可能である。

最後に、この同じプロセスを、例えば、２つの互いに反対側の末端を有し且つそのチャネル自体の末端の１組の連絡開口を経由して連通している細長いチャネルのような、連絡開口において外部に連通した埋込みチャネルを形成するために使用することが可能である。この場合には、穴あきマスク１６、１６ａの開口１８、１８ａは、所望の形状の１つまたは複数のキャビティ２０を得るように配置されている。さらに、キャビティ２０の形成の後にＴＥＯＳを付着させる代わりに、多結晶シリコンを付着させて、被覆層２２と密閉層２４とを形成する。その次に、図７（ａ）に示すように、エピタキシャル層３０を、膜２６を補強するために成長させる。最後に、１つまたは複数のキャビティ２０に対する接近区域を形成するように、キャビティ２０の２つの末端または各キャビティ２０の２つの末端に開口３１を公知のエッチング技術を使用して形成する（図７（ｂ））。この解決策は、ＤＮＡ連鎖反応のためのマイクロリアクタ（microreactor）の製造に特に適している。

例示のために本発明の特定の実施形態を本明細書で説明してきたが、本発明の着想と範囲とから逸脱することなしに様々な変更を加えてよいということが上述の説明から理解できるだろう。したがって、本発明は、添付の特許請求項によって限定されることを除いて、限定されることはない。

第１の公知の形成プロセスにおける半導体材料ウエハの断面図である。第２の公知の形成プロセスにおける半導体材料ウエハの断面図である。ウエハに対する事前設定された方向をキャビティが有する半導体材料の平面図である。本発明に係る形成プロセスにおける図３のウエハの断面を拡大して示す図である。本発明に係る形成プロセスの最中に使用されるマスクの一部分を示す図である。本発明に係る形成プロセスの最中に使用されるマスクの一部分を示す図である。本発明の他の実施例による形成プロセスにおける図４（ｄ）のウエハの断面を示す図である。

符号の説明

１０ウエハ
１１基板
１２二酸化シリコン層
１４窒化シリコン層
１５平坦部
１６穴あきマスク
１８開口
２０キャビティ
２２被覆層
２４密閉層
２６膜

Claims

半導体材料本体内に埋込みキャビティを形成するプロセスであって、
前記半導体材料本体の特定の結晶面に対して４４゜と４６゜の間の傾きを有する側面または支配的方向を各々が有する複数の開口を有するマスクを、前記半導体材料本体の頂部上に形成する段階と、
前記マスクを使って前記半導体材料本体を異方性エッチングする段階と、を備えることを特長とするプロセス。
請求項１に記載のプロセスにおいて、前記開口は、前記半導体材料本体の前記特定の結晶面に対して４５゜の傾きを有する側面または支配的方向を有することを特長とするプロセス。
請求項２に記載のプロセスにおいて、前記開口は、四角形形状を有することを特長とするプロセス。
請求項３に記載のプロセスにおいて、前記開口は、実質的に正方形形状を有することを特長とするプロセス。
請求項３に記載のプロセスにおいて、前記開口は、実質的に長方形形状を有することを特長とするプロセス。
請求項５に記載のプロセスにおいて、前記開口は、互いに平行な列に配列されることを特長とするプロセス。
請求項６に記載のプロセスにおいて、隣り合う列に属する前記開口は、互い違いにされていることを特長とするプロセス。
請求項１に記載のプロセスにおいて、前記マスクは、格子構造を有することを特長とするプロセス。
請求項１に記載のプロセスにおいて、前記マスクは、前記半導体材料本体の表面の直ぐ上に形成されることを特長とするプロセス。
請求項１に記載のプロセスにおいて、前記異方性エッチング段階は、ＴＭＡＨを使用して行われることを特長とするプロセス。
請求項１に記載のプロセスにおいて、前記異方性エッチング段階は、時間制御されることを特長とするプロセス。
請求項１に記載のプロセスにおいて、さらに、前記開口（１８ａ）を密閉する被覆層を前記マスクの上に形成する段階を備えることを特長とするプロセス。
請求項１２に記載のプロセスにおいて、前記被覆層を形成する段階は、ＴＥＯＳ化学的気層成長を行うことを備えることを特長とするプロセス。
請求項１２に記載のプロセスにおいて、前記被覆層を形成する段階は、多結晶シリコン層の堆積を備えることを特長とするプロセス。
請求項１４に記載のプロセスにおいて、さらに、前記被覆層上にエピタキシャル層を成長させる段階と、該エピタキシャル層内および前記被覆層内に前記キャビティまで延びる連絡開口を形成する段階と、を備えることを特長とするプロセス。
請求項１に記載のプロセスにおいて、前記マスクは、前記半導体材料本体と接触している酸化物部分および前記酸化物部分の上の窒化シリコン部分を備えるハードマスクであることを特長とするプロセス。
頂部壁が半導体材料本体の水平面とほぼ平行であり、側壁が該頂部壁から底部壁へ内方に傾斜し、且つ、該底部壁は該頂部壁とほぼ平行な断面形状を有する半導体材料本体内の埋込みキャビティを備え、前記埋込みキャビティは、前記半導体材料本体の特定の結晶面に対して４４゜と４６゜の間の傾きを有する側面または支配的方向を各々が有する複数の開口を有するマスクを、前記半導体材料本体の頂部上に形成する段階と、前記マスクを使って前記半導体材料本体を異方性エッチングする段階と、を備えることを特長とする構造体。
請求項１７に記載の構造体において、前記頂部壁は、第１および第２の層の格子を備え、該第１の層は二酸化シリコンを備え、該第２の層は窒化シリコンを備えることを特長とする構造体。
請求項１８に記載の構造体において、前記格子は、複数の格子間開口を有することを特長とする構造体。
請求項１９に記載の構造体において、前記格子内の複数の格子間開口には、テトラエチルオルトシリケートが充填されていることを特長とする構造体。
請求項１９に記載の構造体において、前記格子内の複数の格子間開口には、多結晶シリコンが充填されていることを特長とする構造体。
請求項２１に記載の構造体において、前記埋込みキャビティの頂部壁は、さらに、エピタキシャル層を備え、連絡開口が前記エピタキシャル層および前記格子層を通って前記埋込みキャビティに延びることを特長とする構造体。
請求項１９に記載の構造体において、前記半導体材料本体の水平面の上方から見た時に、前記複数の格子間開口の各々は、正方形形状を有することを特長とする構造体。
請求項１９に記載の構造体において、前記半導体材料本体の水平面の上方から見た時に、前記複数の格子間開口の各々は、長方形形状を有することを特長とする構造体。
請求項１８に記載の構造体において、前記格子は、前記半導体材料本体の平坦部に対して４４゜と４６゜の間の角度に方向付けられていることを特長とする構造体。
請求項１８に記載の構造体において、前記格子は、前記半導体材料本体の特定の結晶面に対して３０゜と６０゜の間の角度に方向付けられていることを特長とする構造体。
半導体材料本体の特定の結晶面に対して４４゜と４６゜の間の傾きを有する側面または支配的方向を各々が有する複数の開口を有するマスクを半導体材料本体の頂部上に形成し、前記開口は、前記半導体材料本体の結晶面に沿って前記マスクの下で前記複数の開口における１つの開口から進行する異方性エッチングが前記複数の開口における他の開口に交差するように形成されている段階と、
単一のキャビティを前記マスクの下に形成するのに十分な時間にわたって、前記マスクを使用して前記半導体材料本体を異方性エッチングする段階と、を備えることを特長とする方法。
請求項２７記載の方法において、さらに、前記マスク上および前記開口内に被覆層を形成し、それによって該被覆層に付けられた該開口を密閉する段階を備えることを特長とする方法。