JP4555254B2 - シリコン本体内に埋込みキャビティを形成するプロセス及び埋込みキャビティを備えた構造体 - Google Patents
シリコン本体内に埋込みキャビティを形成するプロセス及び埋込みキャビティを備えた構造体 Download PDFInfo
- Publication number
- JP4555254B2 JP4555254B2 JP2006135628A JP2006135628A JP4555254B2 JP 4555254 B2 JP4555254 B2 JP 4555254B2 JP 2006135628 A JP2006135628 A JP 2006135628A JP 2006135628 A JP2006135628 A JP 2006135628A JP 4555254 B2 JP4555254 B2 JP 4555254B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- silicon body
- forming
- openings
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00388—Etch mask forming
- B81C1/00404—Mask characterised by its size, orientation or shape
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Micromachines (AREA)
- Weting (AREA)
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Description
また、本発明の第1の形態によれば、半導体材料本体内に埋込みキャビティを形成するプロセスであって、前記半導体材料本体の特定の結晶面に対して44゜と46゜の間の傾きを有する側面または支配的方向を各々が有する複数の開口を有するマスクを、前記半導体材料本体の頂部上に形成する段階と、前記マスクを使って前記半導体材料本体を異方性エッチングする段階と、前記開口(18a)を密閉する被覆層を前記マスクの上に形成する段階であって、該被覆層を形成する段階は、TEOS化学的気層成長を行うものと、を備えることを特長とするプロセスも提供される。
さらに、本発明の第2の形態によれば、頂部壁が半導体材料本体の水平面とほぼ平行であり、側壁が該頂部壁から底部壁へ内方に傾斜し、且つ、該底部壁は該頂部壁とほぼ平行な断面形状を有する半導体材料本体内の埋込みキャビティを備え、前記頂部壁は、第1および第2の層の格子を備え、該第1の層は二酸化シリコンを備え、該第2の層は窒化シリコンを備え、前記格子は、複数の格子間開口を有し、そして、前記格子内の複数の格子間開口には、テトラエチルオルトシリケートが充填されており、前記埋込みキャビティは、前記半導体材料本体の特定の結晶面に対して44゜と46゜の間の傾きを有する側面または支配的方向を各々が有する複数の開口を有するマスクを、前記半導体材料本体の頂部上に形成する段階と、前記マスクを使って前記半導体材料本体を異方性エッチングする段階と、を備えることを特長とする構造体も提供される。
また、本発明の第3の形態によれば、半導体材料本体の特定の結晶面に対して44゜と46゜の間の傾きを有する側面または支配的方向を各々が有する複数の開口を有するマスクを半導体材料本体の頂部上に形成し、前記開口は、前記半導体材料本体の結晶面に沿って前記マスクの下で前記複数の開口における1つの開口から進行する異方性エッチングが前記複数の開口における他の開口に交差するように形成されている段階と、単一のキャビティを前記マスクの下に形成するのに十分な時間にわたって、前記マスクを使用して前記半導体材料本体を異方性エッチングする段階と、前記開口(18a)を密閉する被覆層を前記マスクの上に形成する段階であって、該被覆層を形成する段階は、TEOS化学的気層成長を行うものと、を備えることを特長とする方法が提供される。
先ず第1に、本発明によるキャビティの形成には、特殊な多結晶シリコン層を専用のマスクを通して付着させて画定することが不要である。したがって、この製造プロセスは、必要な工程の数が少なく、特に犠牲多結晶シリコン層の画定のために必要なマスクが不要であるという理由から、より単純で、より経済的である。
11 基板
12 二酸化シリコン層
14 窒化シリコン層
15 平坦部
16 穴あきマスク
18 開口
20 キャビティ
22 被覆層
24 密閉層
26 膜
Claims (22)
- シリコン本体内に埋込みキャビティを形成するプロセスであって、
前記シリコン本体の結晶面(110)に対して44゜と46゜の間の傾きを有する側面を各々が有する複数の開口を有するマスクを、前記シリコン本体の結晶面(100)上に形成する段階と、
前記マスクを使って前記シリコン本体をTMAHにより異方性エッチングする段階と、
前記開口(18a)を密閉する被覆層を前記マスクの上に形成する段階であって、該被覆層を形成する段階は、多結晶シリコン層の堆積を備えるものと、
前記被覆層上にエピタキシャル層を成長させる段階と、
該エピタキシャル層内および前記被覆層内に前記キャビティまで延びる連絡開口を形成する段階と、を備えることを特徴とするプロセス。 - シリコン本体内に埋込みキャビティを形成するプロセスであって、
前記シリコン本体の結晶面(110)に対して44゜と46゜の間の傾きを有する側面を各々が有する複数の開口を有するマスクを、前記シリコン本体の結晶面(100)上に形成する段階と、
前記マスクを使って前記シリコン本体をTMAHにより異方性エッチングする段階と、
前記開口(18a)を密閉する被覆層を前記マスクの上に形成する段階であって、該被覆層を形成する段階は、TEOS化学的気層成長を行うものと、を備えることを特徴とするプロセス。 - 請求項1または2に記載のプロセスにおいて、前記開口は、前記シリコン本体の前記結晶面(110)に対して45゜の傾きを有する側面を有することを特徴とするプロセス。
- 請求項3に記載のプロセスにおいて、前記開口は、四角形形状を有することを特徴とするプロセス。
- 請求項4に記載のプロセスにおいて、前記開口は、実質的に正方形形状を有することを特徴とするプロセス。
- 請求項4に記載のプロセスにおいて、前記開口は、実質的に長方形形状を有することを特徴とするプロセス。
- 請求項6に記載のプロセスにおいて、前記開口は、互いに平行な列に配列されることを特徴とするプロセス。
- 請求項7に記載のプロセスにおいて、隣り合う列に属する前記開口は、互い違いにされていることを特徴とするプロセス。
- 請求項1または2に記載のプロセスにおいて、前記マスクは、格子構造を有することを特徴とするプロセス。
- 請求項1または2に記載のプロセスにおいて、前記マスクは、前記シリコン本体の表面の直ぐ上に形成されることを特徴とするプロセス。
- 請求項1または2に記載のプロセスにおいて、前記異方性エッチング段階は、TMAHを使用して行われることを特徴とするプロセス。
- 請求項1または2に記載のプロセスにおいて、前記異方性エッチング段階は、時間制御されることを特徴とするプロセス。
- 請求項1または2に記載のプロセスにおいて、前記マスクは、前記シリコン本体と接触している酸化物部分および前記酸化物部分の上の窒化シリコン部分を備えるハードマスクであることを特徴とするプロセス。
- 頂部壁がシリコン本体の水平面とほぼ平行であり、側壁が該頂部壁から底部壁へ内方に傾斜し、且つ、該底部壁は該頂部壁とほぼ平行な断面形状を有するシリコン本体内の埋込みキャビティを備え、前記頂部壁は、第1および第2の層の格子を備え、該第1の層は二酸化シリコンを備え、該第2の層は窒化シリコンを備え、前記格子は、複数の格子間開口を有し、前記格子内の複数の格子間開口には、多結晶シリコンが充填され、そして、前記埋込みキャビティの頂部壁は、さらに、エピタキシャル層を備え、連絡開口が前記エピタキシャル層および前記格子層を通って前記埋込みキャビティに延びており、
前記埋込みキャビティは、前記シリコン本体の結晶面(110)に対して44゜と46゜の間の傾きを有する側面を各々が有する複数の開口を有するマスクを、前記シリコン本体の結晶面(100)上に形成する段階と、前記マスクを使って前記シリコン本体をTMAHにより異方性エッチングする段階と、により形成されることを特徴とする構造体。 - 頂部壁がシリコン本体の水平面とほぼ平行であり、側壁が該頂部壁から底部壁へ内方に傾斜し、且つ、該底部壁は該頂部壁とほぼ平行な断面形状を有するシリコン本体内の埋込みキャビティを備え、前記頂部壁は、第1および第2の層の格子を備え、該第1の層は二酸化シリコンを備え、該第2の層は窒化シリコンを備え、前記格子は、複数の格子間開口を有し、そして、前記格子内の複数の格子間開口には、テトラエチルオルトシリケートが充填されており、
前記埋込みキャビティは、前記シリコン本体の結晶面(110)に対して44゜と46゜の間の傾きを有する側面を各々が有する複数の開口を有するマスクを、前記シリコン本体の結晶面(100)上に形成する段階と、前記マスクを使って前記シリコン本体をTMAHにより異方性エッチングする段階と、により形成されることを特徴とする構造体。 - 請求項14または15に記載の構造体において、前記シリコン本体の水平面の上方から見た時に、前記複数の格子間開口の各々は、正方形形状を有することを特徴とする構造体。
- 請求項14または15に記載の構造体において、前記シリコン本体の水平面の上方から見た時に、前記複数の格子間開口の各々は、長方形形状を有することを特徴とする構造体。
- 請求項14または15に記載の構造体において、前記格子は、前記シリコン本体の平坦部に対して44゜と46゜の間の角度に方向付けられていることを特徴とする構造体。
- 請求項14または15に記載の構造体において、前記格子は、前記シリコン本体の平坦部に対して30゜と60゜の間の角度に方向付けられていることを特徴とする構造体。
- シリコン本体の結晶面(110)に対して44゜と46゜の間の傾きを有する側面を各々が有する複数の開口を有するマスクをシリコン本体の結晶面(100)上に形成し、前記開口は、前記シリコン本体の結晶面に沿って前記マスクの下で前記複数の開口における1つの開口から進行する異方性エッチングが前記複数の開口における他の開口に交差するように形成されている段階と、
単一のキャビティを前記マスクの下に形成するのに十分な時間にわたって、前記マスクを使用して前記シリコン本体をTMAHにより異方性エッチングする段階と、
前記開口(18a)を密閉する被覆層を前記マスクの上に形成する段階であって、該被覆層を形成する段階は、多結晶シリコン層の堆積を備えるものと、
前記被覆層上にエピタキシャル層を成長させる段階と、
該エピタキシャル層内および前記被覆層内に前記キャビティまで延びる連絡開口を形成する段階と、を備えることを特徴とする方法。 - シリコン本体の結晶面(110)に対して44゜と46゜の間の傾きを有する側面を各々が有する複数の開口を有するマスクをシリコン本体の結晶面(100)上に形成し、前記開口は、前記シリコン本体の結晶面に沿って前記マスクの下で前記複数の開口における1つの開口から進行する異方性エッチングが前記複数の開口における他の開口に交差するように形成されている段階と、
単一のキャビティを前記マスクの下に形成するのに十分な時間にわたって、前記マスクを使用して前記シリコン本体をTMAHにより異方性エッチングする段階と、
前記開口(18a)を密閉する被覆層を前記マスクの上に形成する段階であって、該被覆層を形成する段階は、TEOS化学的気層成長を行うものと、を備えることを特徴とする方法。 - 請求項20または21に記載の方法において、さらに、前記マスク上および前記開口内に被覆層を形成し、それによって該被覆層に付けられた該開口を密閉する段階を備えることを特徴とする方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP00830148A EP1130631A1 (en) | 2000-02-29 | 2000-02-29 | Process for forming a buried cavity in a semiconductor material wafer |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001054817A Division JP2001291839A (ja) | 2000-02-29 | 2001-02-28 | 半導体材料ウエハ内に埋込みキャビティを形成するプロセスおよび埋込みキャビティ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006237643A JP2006237643A (ja) | 2006-09-07 |
JP4555254B2 true JP4555254B2 (ja) | 2010-09-29 |
Family
ID=8175210
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001054817A Withdrawn JP2001291839A (ja) | 2000-02-29 | 2001-02-28 | 半導体材料ウエハ内に埋込みキャビティを形成するプロセスおよび埋込みキャビティ |
JP2006135628A Expired - Lifetime JP4555254B2 (ja) | 2000-02-29 | 2006-05-15 | シリコン本体内に埋込みキャビティを形成するプロセス及び埋込みキャビティを備えた構造体 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001054817A Withdrawn JP2001291839A (ja) | 2000-02-29 | 2001-02-28 | 半導体材料ウエハ内に埋込みキャビティを形成するプロセスおよび埋込みキャビティ |
Country Status (3)
Country | Link |
---|---|
US (2) | US6693039B2 (ja) |
EP (1) | EP1130631A1 (ja) |
JP (2) | JP2001291839A (ja) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7230315B2 (en) * | 2000-02-29 | 2007-06-12 | Stmicroelectronics S.R.L. | Integrated chemical microreactor with large area channels and manufacturing process thereof |
EP1535878A1 (en) * | 2003-11-28 | 2005-06-01 | STMicroelectronics S.r.l. | Integrated chemical microreactor with large area channels and manufacturing process thereof |
EP1130631A1 (en) | 2000-02-29 | 2001-09-05 | STMicroelectronics S.r.l. | Process for forming a buried cavity in a semiconductor material wafer |
US7732192B2 (en) * | 2000-02-29 | 2010-06-08 | Stmicroelectronics S.R.L. | Integrated chemical microreactor with large area channels and manufacturing process thereof |
US7452713B2 (en) | 2000-02-29 | 2008-11-18 | Stmicroelectronics S.R.L. | Process for manufacturing a microfluidic device with buried channels |
EP1161985B1 (en) | 2000-06-05 | 2005-10-26 | STMicroelectronics S.r.l. | Process for manufacturing integrated chemical microreactors of semiconductor material, and integrated microreactor |
EP1193214B1 (en) | 2000-09-27 | 2007-01-03 | STMicroelectronics S.r.l. | Integrated chemical microreactor, thermally insulated from detection electrodes, and manufacturing method therefor |
EP1201604B1 (en) * | 2000-10-09 | 2010-04-07 | Imec | A method for producing micromachined devices |
US6727479B2 (en) | 2001-04-23 | 2004-04-27 | Stmicroelectronics S.R.L. | Integrated device based upon semiconductor technology, in particular chemical microreactor |
ITTO20020809A1 (it) | 2002-09-17 | 2004-03-18 | St Microelectronics Srl | Micropompa, in particolare per un dispositivo integrato di analisi del dna. |
EP1427011B1 (en) * | 2002-12-04 | 2008-09-10 | STMicroelectronics S.r.l. | Method for realizing microchannels in an integrated structure |
DE10305442A1 (de) * | 2003-02-11 | 2004-08-19 | Robert Bosch Gmbh | Verfahren zur Herstellung einer mikromechanischen Vorrichtung und Vorrichtung |
EP1535665A1 (en) * | 2003-11-28 | 2005-06-01 | STMicroelectronics S.r.l. | Integrated chemical microreactor with separated channels for confining liquids inside the channels and manufacturing process thereof |
EP1541991A1 (en) | 2003-12-12 | 2005-06-15 | STMicroelectronics S.r.l. | Integrated semiconductor chemical microreactor for real-time monitoring of biological reactions |
US6790745B1 (en) * | 2003-12-15 | 2004-09-14 | Jbcr Innovations | Fabrication of dielectrically isolated regions of silicon in a substrate |
US7255801B2 (en) * | 2004-04-08 | 2007-08-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Deep submicron CMOS compatible suspending inductor |
ITTO20040244A1 (it) * | 2004-04-20 | 2004-07-20 | St Microelectronics Srl | Procedimento per la fabbricazione di dispositivi integrati in piastrine semiconduttrici a basso spessore |
DE102004022139B4 (de) * | 2004-05-05 | 2007-10-18 | Atmel Germany Gmbh | Verfahren zur Herstellung einer Spiralinduktivität auf einem Substrat und nach einem derartigen Verfahren hergestelltes Bauelement |
DE602004030678D1 (de) | 2004-07-19 | 2011-02-03 | St Microelectronics Srl | Vorrichtung zur Detektion von biologischen Molekülen mit erhöhter Detektionsgeschwindigkeit und Verfahren zur schnellen Detektion von Biomolekülen |
US7932182B2 (en) * | 2005-08-19 | 2011-04-26 | Honeywell International Inc. | Creating novel structures using deep trenching of oriented silicon substrates |
US8062595B2 (en) | 2006-02-06 | 2011-11-22 | Stmicroelectronics S.R.L. | Nucleic acid analysis chip integrating a waveguide and optical apparatus for the inspection of nucleic acid probes |
JP4815623B2 (ja) * | 2007-09-07 | 2011-11-16 | 三菱電機株式会社 | 高周波受動素子およびその製造方法 |
US20110081367A1 (en) | 2008-06-14 | 2011-04-07 | Veredus Laboratories Pte Ltd | Influenza sequences |
DE102009045385B4 (de) * | 2009-10-06 | 2019-07-04 | Robert Bosch Gmbh | Verfahren zum Herstellen eines Durchkontaktes und entsprechendes mikromechanisches Bauelement |
DE102010000888B4 (de) * | 2010-01-14 | 2019-03-28 | Robert Bosch Gmbh | Verfahren zum Ausbilden von Aussparungen in einem Halbleiterbauelement und mit dem Verfahren hergestelltes Bauelement |
US8727504B2 (en) | 2011-11-11 | 2014-05-20 | Stmicroelectronics, Inc. | Microfluidic jetting device with piezoelectric actuator and method for making the same |
US8956325B2 (en) | 2011-12-07 | 2015-02-17 | Stmicroelectronics, Inc. | Piezoelectric microfluidic pumping device and method for using the same |
JP5868202B2 (ja) * | 2012-02-01 | 2016-02-24 | ローム株式会社 | 静電容量型圧力センサおよびその製造方法 |
US9260294B2 (en) * | 2013-12-27 | 2016-02-16 | Intel Corporation | Integration of pressure or inertial sensors into integrated circuit fabrication and packaging |
US9355972B2 (en) | 2014-03-04 | 2016-05-31 | International Business Machines Corporation | Method for making a dielectric region in a bulk silicon substrate providing a high-Q passive resonator |
US9559037B2 (en) * | 2015-06-02 | 2017-01-31 | Intel Corporation | Package integrated synthetic jet device |
CN107316829B (zh) * | 2017-07-06 | 2019-06-25 | 中北大学 | 基于tmah的气相刻蚀方法及气相刻蚀装置 |
US10461152B2 (en) | 2017-07-10 | 2019-10-29 | Globalfoundries Inc. | Radio frequency switches with air gap structures |
US10833153B2 (en) | 2017-09-13 | 2020-11-10 | Globalfoundries Inc. | Switch with local silicon on insulator (SOI) and deep trench isolation |
CN108163803B (zh) * | 2017-12-26 | 2023-05-26 | 中国计量大学 | 一种mems三维隧道结构 |
US10446643B2 (en) | 2018-01-22 | 2019-10-15 | Globalfoundries Inc. | Sealed cavity structures with a planar surface |
US11410872B2 (en) | 2018-11-30 | 2022-08-09 | Globalfoundries U.S. Inc. | Oxidized cavity structures within and under semiconductor devices |
US10923577B2 (en) | 2019-01-07 | 2021-02-16 | Globalfoundries U.S. Inc. | Cavity structures under shallow trench isolation regions |
US11127816B2 (en) | 2020-02-14 | 2021-09-21 | Globalfoundries U.S. Inc. | Heterojunction bipolar transistors with one or more sealed airgap |
US12040252B2 (en) | 2022-07-06 | 2024-07-16 | Globalfoundries U.S. Inc. | Microfluidic channels sealed with directionally-grown plugs |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3986200A (en) * | 1974-01-02 | 1976-10-12 | Signetics Corporation | Semiconductor structure and method |
US3969168A (en) * | 1974-02-28 | 1976-07-13 | Motorola, Inc. | Method for filling grooves and moats used on semiconductor devices |
JPS5457855A (en) * | 1977-09-23 | 1979-05-10 | Analogic Corp | Logarithmic ad converter |
JPS59172246A (ja) * | 1983-03-18 | 1984-09-28 | Seiko Instr & Electronics Ltd | 凹部分離半導体装置とその製造方法 |
JPS6276784A (ja) | 1985-09-30 | 1987-04-08 | Toyota Central Res & Dev Lab Inc | 半導体圧力センサの製造方法 |
JPS6276783A (ja) | 1985-09-30 | 1987-04-08 | Toyota Central Res & Dev Lab Inc | 半導体圧力センサ及びその製造方法 |
US4682503A (en) * | 1986-05-16 | 1987-07-28 | Honeywell Inc. | Microscopic size, thermal conductivity type, air or gas absolute pressure sensor |
US4706061A (en) * | 1986-08-28 | 1987-11-10 | Honeywell Inc. | Composition sensor with minimal non-linear thermal gradients |
US4993143A (en) * | 1989-03-06 | 1991-02-19 | Delco Electronics Corporation | Method of making a semiconductive structure useful as a pressure sensor |
US5205170A (en) * | 1991-04-01 | 1993-04-27 | Ford Motor Company | Mass flow sensor |
JP3333560B2 (ja) * | 1992-10-23 | 2002-10-15 | リコーエレメックス株式会社 | シリコン基板のエッチング方法 |
WO1994017558A1 (en) * | 1993-01-29 | 1994-08-04 | The Regents Of The University Of California | Monolithic passive component |
US5347869A (en) * | 1993-03-25 | 1994-09-20 | Opto Tech Corporation | Structure of micro-pirani sensor |
DE4342767A1 (de) | 1993-12-15 | 1995-06-22 | Ant Nachrichtentech | Verfahren zur Herstellung einer quaderförmigen Vertiefung zur Aufnahme eines Bauelementes in einer Trägerplatte |
JPH08104988A (ja) * | 1994-10-05 | 1996-04-23 | Sharp Corp | エッチング液 |
FR2746919B1 (fr) * | 1996-03-28 | 1998-04-24 | Commissariat Energie Atomique | Capteur a jauge de contrainte utilisant l'effet piezoresistif et son procede de fabrication |
SE513072C2 (sv) | 1996-05-09 | 2000-07-03 | Acreo Ab | Förfarande för tillverkning av kaviteter under membran |
DE19621349C2 (de) | 1996-05-28 | 2001-04-26 | Zentr Mikroelekt Dresden Gmbh | Verfahren zur Erzeugung dreidimensionaler Strukturen in einem aus monokristallinem Material mit Diamantstruktur bestehenden Substrat |
US6492705B1 (en) * | 1996-06-04 | 2002-12-10 | Intersil Corporation | Integrated circuit air bridge structures and methods of fabricating same |
US6015761A (en) * | 1996-06-26 | 2000-01-18 | Applied Materials, Inc. | Microwave-activated etching of dielectric layers |
US5773870A (en) * | 1996-09-10 | 1998-06-30 | National Science Council | Membrane type integrated inductor and the process thereof |
US5930637A (en) * | 1997-10-31 | 1999-07-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of fabricating a microwave inductor |
TW363278B (en) * | 1998-01-16 | 1999-07-01 | Winbond Electronics Corp | Preparation method for semiconductor to increase the inductive resonance frequency and Q value |
JP3744217B2 (ja) | 1998-08-07 | 2006-02-08 | 株式会社デンソー | 半導体圧力センサの製造方法 |
EP1043770B1 (en) | 1999-04-09 | 2006-03-01 | STMicroelectronics S.r.l. | Formation of buried cavities in a monocrystalline semiconductor wafer and a wafer |
US6180995B1 (en) * | 1999-05-06 | 2001-01-30 | Spectrian Corporation | Integrated passive devices with reduced parasitic substrate capacitance |
US6307247B1 (en) * | 1999-07-12 | 2001-10-23 | Robert Bruce Davies | Monolithic low dielectric constant platform for passive components and method |
EP1130631A1 (en) | 2000-02-29 | 2001-09-05 | STMicroelectronics S.r.l. | Process for forming a buried cavity in a semiconductor material wafer |
SG98398A1 (en) * | 2000-05-25 | 2003-09-19 | Inst Of Microelectronics | Integrated circuit inductor |
SE519893C2 (sv) * | 2000-11-09 | 2003-04-22 | Ericsson Telefon Ab L M | Induktorstruktur hos integrerad krets samt icke-förstörande mätning av etsningsdjup |
US6524929B1 (en) * | 2001-02-26 | 2003-02-25 | Advanced Micro Devices, Inc. | Method for shallow trench isolation using passivation material for trench bottom liner |
-
2000
- 2000-02-29 EP EP00830148A patent/EP1130631A1/en not_active Withdrawn
-
2001
- 2001-02-27 US US09/797,206 patent/US6693039B2/en not_active Expired - Lifetime
- 2001-02-28 JP JP2001054817A patent/JP2001291839A/ja not_active Withdrawn
-
2003
- 2003-11-12 US US10/712,211 patent/US6992367B2/en not_active Expired - Lifetime
-
2006
- 2006-05-15 JP JP2006135628A patent/JP4555254B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2006237643A (ja) | 2006-09-07 |
EP1130631A1 (en) | 2001-09-05 |
US20010049200A1 (en) | 2001-12-06 |
US6992367B2 (en) | 2006-01-31 |
US6693039B2 (en) | 2004-02-17 |
US20040106290A1 (en) | 2004-06-03 |
JP2001291839A (ja) | 2001-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4555254B2 (ja) | シリコン本体内に埋込みキャビティを形成するプロセス及び埋込みキャビティを備えた構造体 | |
US6376291B1 (en) | Process for manufacturing buried channels and cavities in semiconductor material wafers | |
US6518147B1 (en) | Process for manufacturing an SOI wafer by oxidation of buried channels | |
EP1324382B1 (en) | Process for manufacturing an SOI wafer by annealing and oxidation of buried channels | |
US7923345B2 (en) | Methods relating to trench-based support structures for semiconductor devices | |
WO2011015637A1 (en) | Process for manufacturing mems devices having buried cavities and mems device obtained thereby | |
KR940005451B1 (ko) | Mos 트렌치 트랜지스터 장치 및 그 제조 방법 | |
US20100129979A1 (en) | Semiconductor device having increased active region width and method for manufacturing the same | |
CN101373790B (zh) | 图案化方法和场效应晶体管 | |
US6194253B1 (en) | Method for fabrication of silicon on insulator substrates | |
EP1009024B1 (en) | Method for producing an SOI wafer | |
EP1650158B1 (en) | Silicon-on-insulator substrate, its fabrication method and MEMS floating structure formed therein | |
US6599812B1 (en) | Manufacturing method for a thick oxide layer | |
KR100209714B1 (ko) | 반도체소자의 격리막 및 이의 형성방법 | |
JPH02143527A (ja) | 配線形成方法 | |
JPS61228650A (ja) | 半導体装置の製造方法 | |
KR19990077613A (ko) | 측방충진요부의실리콘국부산화기법을이용한전자적분리 | |
KR100247280B1 (ko) | 반도체장치 및 그의 제조방법 | |
JP2671359B2 (ja) | 半導体装置の製造方法 | |
JPH05243536A (ja) | Soi構造の製造方法 | |
KR100240271B1 (ko) | 반도체 소자의 제조방법 | |
KR0126780B1 (ko) | 셀 레이아웃 구조 및 버즈비크 펀치쓰루우를 이용한 소자분리 방법 | |
KR100417195B1 (ko) | 반도체 소자의 제조방법 | |
JPS6088468A (ja) | 半導体集積装置の製造方法 | |
JPH03191521A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100715 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4555254 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |