JP3333560B2 - シリコン基板のエッチング方法 - Google Patents

シリコン基板のエッチング方法

Info

Publication number
JP3333560B2
JP3333560B2 JP30940692A JP30940692A JP3333560B2 JP 3333560 B2 JP3333560 B2 JP 3333560B2 JP 30940692 A JP30940692 A JP 30940692A JP 30940692 A JP30940692 A JP 30940692A JP 3333560 B2 JP3333560 B2 JP 3333560B2
Authority
JP
Japan
Prior art keywords
air bridge
etching
silicon substrate
pattern
bridge pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30940692A
Other languages
English (en)
Other versions
JPH06140641A (ja
Inventor
順二 間中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Elemex Corp
Original Assignee
Ricoh Elemex Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP30940692A priority Critical patent/JP3333560B2/ja
Application filed by Ricoh Elemex Corp filed Critical Ricoh Elemex Corp
Priority to EP93117176A priority patent/EP0597302B1/en
Priority to DE69329369T priority patent/DE69329369T2/de
Priority to FI934674A priority patent/FI934674A/fi
Priority to DE69333843T priority patent/DE69333843T2/de
Priority to EP98111343A priority patent/EP0878835B1/en
Priority to US08/139,696 priority patent/US5683546A/en
Publication of JPH06140641A publication Critical patent/JPH06140641A/ja
Priority to US08/909,820 priority patent/US5888761A/en
Application granted granted Critical
Publication of JP3333560B2 publication Critical patent/JP3333560B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00142—Bridges
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00626—Processes for achieving a desired geometry not provided for in groups B81C1/00563 - B81C1/00619
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
    • G01L9/0042—Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0315—Cavities
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/924—To facilitate selective etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Weting (AREA)
  • Pressure Sensors (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は，シリコンの結晶面に対
するエッチングスピードの違いを利用してエアブリッジ
を形成するシリコン基板のエッチング方法に関する。
【０００２】
【従来の技術】従来，シリコン基板上にエアブリッジを
形成する場合，シリコンの結晶面に対するエッチングス
ピードの違いを利用してエアブリッジを形成する方法が
一般的である。シリコンの結晶面に対するエッチングス
ピードの違いとは，シリコン単結晶を所定のエッチング
液（ＥＰＷ液）でエッチングすると，結晶軸によってエ
ッチング速度が大きく異なり，或る方向（１１１方向）
のエッチング速度が他の方向（１００方向及び１１０方
向）のエッチング速度に比べて極端に遅くなる現象のこ
とである。例えば，図９（ａ），（ｂ）に示すように，
面方位（１００）のシリコン基板９０１上にマスク層９
０２を形成し，これをエッチング液でエッチングする
と，４つの（１１１）面で囲まれた窪みが形成される。
換言すれば，シリコン基板９０１のエッチング液に対す
る暴露面が全て（１１１）面になるまでエッチングが進
行する。また，このようなエッチングを異方性エッチン
グという。
【０００３】このシリコンの結晶面に対するエッチング
スピードの違いを利用してエアブリッジを形成する方法
では，図１０（ａ）或いは図１１（ａ）に示すようなエ
アブリッジパターンのマスク層９０２をシリコン基板９
０１上に形成し，異方性エッチングを行うことにより，
図１０（ｂ）或いは図１１（ｂ）に示すようにエアブリ
ッジ９０３を形成する。
【０００４】
【発明が解決しようとする課題】しかしながら，従来の
シリコン基板のエッチング方法によれば，図１０及び図
１１に示したようにエアブリッジを形成することができ
るものの，異方性エッチングの特性によってエアブリッ
ジを形成するためのエアブリッジパターンに種々の制約
があるため，汎用性が低いという問題点や，シリコン基
板上のパターンレイアウトの自由度を低下させるという
問題点があった。
【０００５】例えば，図１２（ａ）に示すような大きな
面積を有したエアブリッジパターン１２０１（図中点線
部分）を作成した場合でも，同図（ｂ），（ｃ）に示す
ように状態で異方性エッチングが完了するため，エアブ
リッジは形成されない。
【０００６】一方，図１０（ａ）のように片持はり形式
でエアブリッジ９０３を大きくすることもできるが，エ
アブリッジの強度及び安定度が悪くなる。また，図１１
（ａ）のように約４５度でエアブリッジ９０３を大きく
することもできるが，同様にエアブリッジの強度及び安
定度が悪くなる。また，何れの場合も，シリコン基板上
のパターンレイアウトの自由度が極めて低い。
【０００７】本発明は上記に鑑みてなされたものであっ
て，エアブリッジパターンを含むレイアウトの自由度を
向上させ，汎用性を向上させることを目的とする。
【０００８】
【課題を解決するための手段】本発明は上記の目的を達
成するために，シリコンの結晶面に対するエッチングス
ピードの違いを利用してエアブリッジを形成するシリコ
ン基板のエッチング方法において，面方位（１００）の
シリコン基板上にエアブリッジパターンを含むマスク層
を形成し，エアブリッジパターン下部のアンダーカット
された周辺曲面の接線の交点がエアブリッジパターン面
より下方になるまで等方性エッチングを行った後，異方
性エッチングによってエアブリッジを形成するシリコン
基板のエッチング方法を提供するものである。
【０００９】また，本発明は上記の目的を達成するため
に，シリコンの結晶面に対するエッチングスピードの違
いを利用してエアブリッジを形成するシリコン基板のエ
ッチング方法において，面方位（１００）のシリコン基
板上にエアブリッジパターンを含むマスク層を形成し，
エアブリッジパターン下部の欠陥が周辺曲面の接線の交
点がエアブリッジパターン面より下方になる程度までシ
リコン基板の結晶構造に等方的な欠陥を発生させた後,
異方性エッチングによってエアブリッジを形成するシリ
コン基板のエッチング方法を提供するものである。
【００１０】また，本発明は上記の目的を達成するため
に，シリコンの結晶面に対するエッチングスピードの違
いを利用してエアブリッジを形成するシリコン基板のエ
ッチング方法において，面方位（１００）のシリコン基
板上にエアブリッジパターンを含むマスク層を形成し，
Ｓｉより重い不活性元素のイオンを電気的に照射してエ
アブリッジパターン下部の欠陥が周辺曲面の接線の交点
がエアブリッジパターン面より下方になる程度までシリ
コン基板の結晶構造に等方的な欠陥を発生させた後，異
方性エッチングによってエアブリッジを形成するシリコ
ン基板のエッチング方法を提供するものである。
【００１１】また，本発明は上記の目的を達成するため
に，シリコンの結晶面に対するエッチングスピードの違
いを利用してエアブリッジを形成するシリコン基板のエ
ッチング方法において，面方位（１００）のシリコン基
板上にエアブリッジパターンを含むマスク層を形成し，
Ｓｉより重い不活性元素のイオンをスパッターエッチン
グのプロセスを用いて照射してエアブリッジパターン下
部の欠陥が周辺曲面の接線の交点がエアブリッジパター
ン面より下方になる程度までシリコン基板の結晶構造に
等方的な欠陥を発生させた後，異方性エッチングによっ
てエアブリッジを形成するシリコン基板のエッチング方
法を提供するものである。
【００１２】
【００１３】
【作用】本発明のシリコン基板のエッチング方法（請求
項１）は，等方性エッチングを行った後，異方性エッチ
ングを行ってエアブリッジを形成する。
【００１４】また，本発明のシリコン基板のエッチング
方法（請求項２）は，エアブリッジパターン下部の欠陥
が周辺曲面の接線の交点がエアブリッジパターン面より
下方になる程度までシリコン基板の結晶構造に等方的な
欠陥を発生させた後，異方性エッチングによってエアブ
リッジを形成する。
【００１５】また，本発明のシリコン基板のエッチング
方法（請求項３）は，Ｓｉより重い不活性元素のイオン
を電気的に照射してエアブリッジパターン下部の欠陥が
周辺曲面の接線の交点がエアブリッジパターン面より下
方になる程度までシリコン基板の結晶構造に等方的な欠
陥を発生させた後，異方性エッチングによってエアブリ
ッジを形成する。
【００１６】また，本発明のシリコン基板のエッチング
方法（請求項４）は，Ｓｉより重い不活性元素のイオン
をスパッターエッチングのプロセスを用いて照射してエ
アブリッジパターン下部の欠陥が周辺曲面の接線の交点
がエアブリッジパターン面より下方になる程度までシリ
コン基板の結晶構造に等方的な欠陥を発生させた後，異
方性エッチングによってエアブリッジを形成する。
【００１７】
【００１８】
【実施例】以下，本発明のシリコン基板のエッチング方
法について，〔実施例１〕，〔実施例２〕，〔実施例
３〕，〔参考例〕の順に図面を参照して詳細に説明す
る。
【００１９】〔実施例１〕 実施例１のシリコン基板のエッチング方法は，面方位
（１００）のシリコン基板上にエアブリッジパターンを
含むマスク層を形成し，エアブリッジパターン下部のア
ンダーカットされた周辺曲面の接線の交点がエアブリッ
ジパターン面より下方になるまで等方性エッチングを行
った後，異方性エッチングによってエアブリッジを形成
するものである。
【００２０】図１（ａ），（ｂ）は，実施例１のシリコ
ン基板１０１上にエアブリッジパターンを含むマスク層
１０２を形成した状態を示し，換言すれば，エッチング
を開始する前の状態を示している。ここで，マスク層は
ＳｉＯ2 層である。
【００２１】以上の構成において，図２（ａ）〜（ｅ）
を参照してエッチングの工程について説明する。尚，図
２（ａ）〜（ｅ）は図１（ａ）のＡ−Ａ断面図の処理過
程における状態を示している。先ず，同図（ａ）のよう
にマスク層１０２が形成されたシリコン基板１０１にシ
リコンのみ選択的な等方性エッチングを行う。等方性エ
ッチングによって同図（ｂ）のようにエッチングが進
み，マスク層１０２の下部もアンダーカットされる。同
図（ｃ）に示すように，エアブリッジパターン１０３の
下部のアンダーカットされた周辺曲面の接線の交点がエ
アブリッジパターン１０３面より下方になるまで等方性
エッチングを行う。
【００２２】同図（ｃ）の状態から，更に異方性エッチ
ングを進めると，同図（ｄ）を経て同図（ｅ）に至り，
エアブリッジパターン１０３の下部に空洞が形成され，
エアブリッジパターン１０３がエアブリッジとなる。こ
こで，同図（ｄ）の間隙ｔが同図（ｃ）における接線の
交点とエアブリッジパターン１０３面との間隙に相当す
る。この間隙ｔはｔ＞０．１μｍであることが望まし
い。また，同図（ｅ）のアンダーカットの幅ｈはｈ＞
０．１μｍとなる。
【００２３】図３（ａ），（ｂ）は，図１（ａ），
（ｂ）が上記の工程を経て処理された後の最終的な状態
を示す。図から明らかなように面積の大きさエアブリッ
ジパターン１０３がエアブリッジとして完成している。
また，エアブリッジを四隅で架橋しているので安定性が
良い。図４は，このようにして作成したエアブリッジを
用いてフローセンサを形成した例を示す。エアブリッジ
１０３上にヒータ４０１を効率良く配線することができ
る。
【００２４】図５（ａ）は他のエアブリッジパターンを
マスク層として，実施例１のシリコン基板のエッチング
方法を施し例を示し，図５（ｂ）は従来の方法で処理し
た比較例を示す。同図（ｂ）のように異方性エッチング
のみではエアブリッジを形成することはできないが，同
図（ａ）に示すように等方性エッチング後，異方性エッ
チングを行うことにより，（１１１）面に対して０°ま
たは９０°に囲まれたパターンでも下部に空洞を形成
し，エアブリッジを形成することができる。
【００２５】〔実施例２〕 実施例２のシリコン基板のエッチング方法は，面方位
（１００）のシリコン基板上にエアブリッジパターンを
含むマスク層を形成し，Ｓｉより重い不活性元素のイオ
ンを電気的に照射してシリコン基板の結晶構造に等方的
な欠陥を発生させた後，異方性エッチングによってエア
ブリッジを形成するものである。尚，実施例２において
も図１（ａ），（ｂ）と同様のエアブリッジパターンを
用いるものとする。
【００２６】図６（ａ）〜（ｃ）は，図１（ａ）のＡ−
Ａ断面図の実施例２における処理過程の状態を示す説明
図である。先ず，シリコン基板１０１にマイナス印加電
圧をかけて，マスク層１０２を介してＡｒ+ イオンを照
射すると，同図（ａ）に示すように，シリコン基板１０
１上の結晶構造に乱れを生じて等方的に欠陥６０１を発
生する。
【００２７】次に，この欠陥６０１の周辺曲面の接線の
交点がエアブリッジパターン面より下方になる程度まで
Ａｒ+ イオンを照射して，欠陥６０１を広げる。同図
（ｂ）の状態になったら，Ａｒ+ イオンを照射をやめて
異方性エッチングを開始する。異方性エッチングによっ
て最終的に同図（ｃ）の状態に至り，エアブリッジが形
成される。従って，実施例２でも実施例１と同様の効果
を得ることができる。
【００２８】〔実施例３〕 実施例３のシリコン基板１０１は，面方位（１００）の
シリコン基板上にエアブリッジパターンを含むマスク層
を形成し，Ｓｉより重い不活性元素のイオンをスパッタ
ーエッチングのプロセスを用いて照射してシリコン基板
の結晶構造に等方的な欠陥を発生させた後，異方性エッ
チングによってエアブリッジを形成するものである。
尚，実施例３においても図１（ａ），（ｂ）と同様のエ
アブリッジパターンを用いるものとする。
【００２９】図７（ａ）〜（ｃ）は，図１（ａ）のＡ−
Ａ断面図の実施例３における処理過程の状態を示す説明
図である。先ず，シリコン基板１０１上にＡｒ+ イオン
をスパッターエッチングのプロセスを用いて照射する
と，同図（ａ）に示すように，シリコン基板１０１（及
びマスク層の一部）が削られて，同時にシリコン基板１
０１上の結晶構造に乱れを生じて等方的に欠陥７０１を
発生する。
【００３０】次に，この欠陥７０１の周辺曲面の接線の
交点がエアブリッジパターン面より下方になる程度まで
Ａｒ+ イオンを照射して，欠陥７０１を広げる。同図
（ｂ）の状態になったら，Ａｒ+ イオンを照射をやめて
異方性エッチングを開始する。異方性エッチングによっ
て最終的に同図（ｃ）の状態に至り，エアブリッジが形
成される。従って，実施例３でも実施例１と同様の効果
を得ることができる。
【００３１】〔参考例〕 参考例 のシリコン基板のエッチング方法は，両方位（１
００）のシリコン基板上にエアブリッジパターンを含む
マスク層を形成し，プラズマエッチングのプロセスを用
いてシリコン基板に垂直溝（トレンチ）を形成した後，
異方性エッチングによってエアブリッジを形成するもの
である。尚，実施例３においても図１（ａ），（ｂ）と
同様のエアブリッジパターンを用いるものとする。
【００３２】図８（ａ）〜（ｃ）は，図１（ａ）のＡ−
Ａ断面図の参考例における処理過程の状態を示す説明図
である。先ず，同図（ａ）に示すように，シリコン基板
１０１上に異方的にプラズマエッチングで垂直溝（トレ
ンチ）８０１の形成を開始し，垂直溝８０１の底部頂点
の接線の交点がエアブリッジパターン面より下方になる
程度まで垂直溝８０１を掘り下げる。同図（ｂ）の状態
になったら，プラズマエッチングをやめて異方性エッチ
ングを開始する。異方性エッチングによって最終的に同
図（ｃ）の状態に至り，エアブリッジが形成される。
【００３３】
【発明の効果】以上説明したように本発明のシリコン基
板のエッチング方法は，面方位（１００）のシリコン基
板上にエアブリッジパターンを含むマスク層を形成し，
エアブリッジパターン下部のアンダーカットされた周辺
曲面の接線の交点がエアブリッジパターン面より下方に
なるまで等方性エッチングを行った後，異方性エッチン
グによってエアブリッジを形成するため，エアブリッジ
パターンを含むレイアウトの自由度を向上させ，汎用性
を向上させることができる。
【００３４】また，本発明のシリコン基板のエッチング
方法は，面方位（１００）のシリコン基板上にエアブリ
ッジパターンを含むマスク層を形成し，エアブリッジパ
ターン下部の欠陥が周辺曲面の接線の交点がエアブリッ
ジパターン面より下方になる程度までシリコン基板の結
晶構造に等方的な欠陥を発生させた後，異方性エッチン
グによってエアブリッジを形成するため，エアブリッジ
パターンを含むレイアウトの自由度を向上させ，汎用性
を向上させることができる。
【００３５】また，本発明のシリコン基板のエッチング
方法は，面方位（１００）のシリコン基板上にエアブリ
ッジパターンを含むマスク層を形成し，Ｓｉより重い不
活性元素のイオンを電気的に照射してエアブリッジパタ
ーン下部の欠陥が周辺曲面の接線の交点がエアブリッジ
パターン面より下方になる程度までシリコン基板の結晶
構造に等方的な欠陥を発生させた後，異方性エッチング
によってエアブリッジを形成するため，エアブリッジパ
ターンを含むレイアウトの自由度を向上させ，汎用性を
向上させることができる。
【００３６】また，本発明のシリコン基板のエッチング
方法は，面方位（１００）のシリコン基板上にエアブリ
ッジパターンを含むマスク層を形成し，Ｓｉより重い不
活性元素のイオンをスパッターエッチングのプロセスを
用いて照射してエアブリッジパターン下部の欠陥が周辺
曲面の接線の交点がエアブリッジパターン面より下方に
なる程度までシリコン基板の結晶構造に等方的な欠陥を
発生させた後，異方性エッチングによってエアブリッジ
を形成するため，エアブリッジパターンを含むレイアウ
トの自由度を向上させ，汎用性を向上させることができ
る。
【００３７】
【図面の簡単な説明】
【図１】実施例１のシリコン基板上にエアブリッジパタ
ーンを含むマスク層を形成した状態を示す説明図であ
る。
【図２】図１（ａ）のＡ−Ａ断面図の実施例１における
処理過程の状態を示す説明図である。
【図３】図１（ａ），（ｂ）に対して実施例１の処理を
施した後の最終的な状態を示す説明図である。
【図４】実施例１で作成したエアブリッジを用いてフロ
ーセンサを形成した例を示す説明図である。
【図５】同図（ａ）は他のエアブリッジパターンをマス
ク層として実施例１のシリコン基板のエッチング方法を
施し例を示し，同図（ｂ）は従来の方法で処理した比較
例を示す説明図である。
【図６】図１（ａ）のＡ−Ａ断面図の実施例２における
処理過程の状態を示す説明図である。
【図７】図１（ａ）のＡ−Ａ断面図の実施例３における
処理過程の状態を示す説明図である。
【図８】図１（ａ）のＡ−Ａ断面図の参考例における処
理過程の状態を示す説明図である。
【図９】シリコンの結晶面に対するエッチングスピード
の違いを示す説明図である。
【図１０】従来のシリコン基板のエッチング方法を示す
説明図である。
【図１１】従来のシリコン基板のエッチング方法を示す
説明図である。
【図１２】従来のシリコン基板のエッチング方法を示す
説明図である。
【符号の説明】
１０１ シリコン基板 １０２ マスク層 １０３ エアブリッジパターン（または，エアブリッ
ジ）
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−132217（ＪＰ，Ａ) 特開 昭63−124422（ＪＰ，Ａ) 特開 昭53−77177（ＪＰ，Ａ) 特開 平３−72623（ＪＰ，Ａ) 特開 平３−23676（ＪＰ，Ａ) 特開 昭58−107637（ＪＰ，Ａ) 特公 昭49−15114（ＪＰ，Ｂ１) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/84 H01L 21/306

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 シリコンの結晶面に対するエッチングス
    ピードの違いを利用してエアブリッジを形成するシリコ
    ン基板のエッチング方法において，面方位（１００）の
    シリコン基板上にエアブリッジパターンを含むマスク層
    を形成し，エアブリッジパターン下部のアンダーカット
    された周辺曲面の接線の交点がエアブリッジパターン面
    より下方になるまで等方性エッチングを行った後，異方
    性エッチングによってエアブリッジを形成することを特
    徴とするシリコン基板のエッチング方法。
  2. 【請求項２】 シリコンの結晶面に対するエッチングス
    ピードの違いを利用してエアブリッジを形成するシリコ
    ン基板のエッチング方法において，面方位（１００）の
    シリコン基板上にエアブリッジパターンを含むマスク層
    を形成し，エアブリッジパターン下部の欠陥が周辺曲面
    の接線の交点がエアブリッジパターン面より下方になる
    程度までシリコン基板の結晶構造に等方的な欠陥を発生
    させた後，異方性エッチングによってエアブリッジを形
    成することを特徴とするシリコン基板のエッチング方
    法。
  3. 【請求項３】 シリコンの結晶面に対するエッチングス
    ピードの違いを利用してエアブリッジを形成するシリコ
    ン基板のエッチング方法において，面方位（１００）の
    シリコン基板上にエアブリッジパターンを含むマスク層
    を形成し，Ｓｉより重い不活性元素のイオンを電気的に
    照射してエアブリッジパターン下部の欠陥が周辺曲面の
    接線の交点がエアブリッジパターン面より下方になる程
    度までシリコン基板の結晶構造に等方的な欠陥を発生さ
    せた後，異方性エッチングによってエアブリッジを形成
    することを特徴とするシリコン基板のエッチング方法。
  4. 【請求項４】 シリコンの結晶面に対するエッチングス
    ピードの違いを利用してエアブリッジを形成するシリコ
    ン基板のエッチング方法において，面方位（１００）の
    シリコン基板上にエアブリッジパターンを含むマスク層
    を形成し，Ｓｉより重い不活性元素のイオンをスパッタ
    ーエッチングのプロセスを用いて照射してエアブリッジ
    パターン下部の欠陥が周辺曲面の接線の交点がエアブリ
    ッジパターン面より下方になる程度までシリコン基板の
    結晶構造に等方的な欠陥を発生させた後，異方性エッチ
    ングによってエアブリッジを形成することを特徴とする
    シリコン基板のエッチング方法。
JP30940692A 1992-10-23 1992-10-23 シリコン基板のエッチング方法 Expired - Fee Related JP3333560B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP30940692A JP3333560B2 (ja) 1992-10-23 1992-10-23 シリコン基板のエッチング方法
DE69329369T DE69329369T2 (de) 1992-10-23 1993-10-22 Verfahren zum Ätzen eines Silizium-Substrats
FI934674A FI934674A (fi) 1992-10-23 1993-10-22 Etsfoerfarande foer kiselsubstrat
DE69333843T DE69333843T2 (de) 1992-10-23 1993-10-22 Ätzverfahren für Silizium-Substrat
EP93117176A EP0597302B1 (en) 1992-10-23 1993-10-22 Etching method for silicon substrate
EP98111343A EP0878835B1 (en) 1992-10-23 1993-10-22 Etching method for silicon substrate
US08/139,696 US5683546A (en) 1992-10-23 1993-10-22 Method of etching silicon substrate at different etching rates for different planes of the silicon to form an air bridge
US08/909,820 US5888761A (en) 1992-10-23 1997-08-12 Etching method for forming air bridge pattern on silicon substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30940692A JP3333560B2 (ja) 1992-10-23 1992-10-23 シリコン基板のエッチング方法

Publications (2)

Publication Number Publication Date
JPH06140641A JPH06140641A (ja) 1994-05-20
JP3333560B2 true JP3333560B2 (ja) 2002-10-15

Family

ID=17992630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30940692A Expired - Fee Related JP3333560B2 (ja) 1992-10-23 1992-10-23 シリコン基板のエッチング方法

Country Status (5)

Country Link
US (2) US5683546A (ja)
EP (2) EP0878835B1 (ja)
JP (1) JP3333560B2 (ja)
DE (2) DE69329369T2 (ja)
FI (1) FI934674A (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3333560B2 (ja) * 1992-10-23 2002-10-15 リコーエレメックス株式会社 シリコン基板のエッチング方法
FR2736654B1 (fr) * 1995-07-13 1997-08-22 Commissariat Energie Atomique Procede de fabrication d'elements de microstructures flottants rigides et dispositif equipe de tels elements
US5935451A (en) * 1997-02-24 1999-08-10 Lucent Technologies Inc. Fabrication of etched features
DE19716480B4 (de) * 1997-04-19 2004-03-25 Micronas Semiconductor Holding Ag Verfahren zum Herstellen einer Vorrichtung mit einem Hohlraum zur Aufnahme eines Lichtwellenleiters
US6093330A (en) * 1997-06-02 2000-07-25 Cornell Research Foundation, Inc. Microfabrication process for enclosed microstructures
SG96541A1 (en) * 1997-08-14 2003-06-16 Inst Of Microelectronics Design of a novel tactile sensor
US6287885B1 (en) 1998-05-08 2001-09-11 Denso Corporation Method for manufacturing semiconductor dynamic quantity sensor
EP1130631A1 (en) * 2000-02-29 2001-09-05 STMicroelectronics S.r.l. Process for forming a buried cavity in a semiconductor material wafer
DE60222969T2 (de) 2001-08-10 2008-07-24 Canon K.K. Verfahren zur Herstellung eines Flüssigkeitsausstosskopfes, Substrat für einen Flüssigkeitsausstosskopf und dazugehöriges Herstellungsverfahren
US7045407B2 (en) * 2003-12-30 2006-05-16 Intel Corporation Amorphous etch stop for the anisotropic etching of substrates
DE102005023059A1 (de) * 2005-05-19 2006-11-23 Austriamicrosystems Ag Verfahren zum Herstellen eines mikromechanischen Strukturelementes und Halbleiteranordnung
EP2072076A1 (en) * 2007-12-17 2009-06-24 Debiotech S.A. Out-of-plane microneedle manufacturing process
JP5733616B2 (ja) * 2011-04-21 2015-06-10 住友電工デバイス・イノベーション株式会社 半導体装置
TWI478233B (zh) * 2011-09-09 2015-03-21 Univ Nat Kaohsiung Applied Sci Preparation of Single Crystal Silicon Plate with Suspension Layer and Its Structure and Micro - heater
CN103145094B (zh) * 2013-03-21 2016-02-10 江苏物联网研究发展中心 形成mems热电堆探测器空腔结构的体硅微加工方法
RU2582903C1 (ru) * 2015-02-25 2016-04-27 Федеральное государственное унитарное предприятие "Всероссийский научно-исследовательский институт автоматики им. Н.Л. Духова" (ФГУП "ВНИИА") Способ защиты углов трёхмерных микромеханических структур на кремниевой пластине при глубинном анизотропном травлении
US10431866B2 (en) * 2017-09-15 2019-10-01 International Business Machines Corporation Microfabricated air bridges for planar microwave resonator circuits

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3728179A (en) * 1970-05-20 1973-04-17 Radiation Inc Method of etching silicon crystals
US4141765A (en) * 1975-02-17 1979-02-27 Siemens Aktiengesellschaft Process for the production of extremely flat silicon troughs by selective etching with subsequent rate controlled epitaxial refill
JPS524337A (en) * 1975-06-28 1977-01-13 Kiyouraku Sangyo Kk Ball circulating device of pachinko play machine row
JPS5243370A (en) * 1975-10-01 1977-04-05 Hitachi Ltd Method of forming depression in semiconductor substrate
JPS5312037A (en) * 1976-07-20 1978-02-03 Hitachi Maxell Silver oxide *2* battery
JPS5351970A (en) * 1976-10-21 1978-05-11 Toshiba Corp Manufacture for semiconductor substrate
JPS53120376A (en) * 1977-03-30 1978-10-20 Fujitsu Ltd Production of semiconductor device
US4147564A (en) * 1977-11-18 1979-04-03 Sri International Method of controlled surface texturization of crystalline semiconductor material
JPS5710073A (en) * 1980-06-20 1982-01-19 Hitachi Ltd Open show case
JPS5758356A (en) * 1980-09-26 1982-04-08 Toshiba Corp Manufacture of semiconductor device
JPS57100734A (en) * 1980-12-15 1982-06-23 Fujitsu Ltd Etching method for semiconductor substrate
JPS5815102A (ja) * 1981-07-20 1983-01-28 Ii R C:Kk 連珠の同定方法
JPS58151027A (ja) * 1982-03-03 1983-09-08 Hitachi Ltd エツチング方法
JPS6021884A (ja) * 1983-07-18 1985-02-04 松下電器産業株式会社 バ−ナ
US4496322A (en) * 1983-05-11 1985-01-29 University Of Toronto Innovations Foundation Benzoin antimicrobial dental varnishes
JPS6031232A (ja) * 1983-07-29 1985-02-18 Toshiba Corp 半導体基体の製造方法
JPS6041232A (ja) * 1983-08-17 1985-03-04 Fujitsu Ltd 半導体装置の製造方法
JPS60128622A (ja) * 1983-12-16 1985-07-09 Hitachi Ltd エツチング法
JPS60218848A (ja) * 1984-04-13 1985-11-01 Fujitsu Ltd 結晶基板のエツチング法
JPS6117113A (ja) * 1984-07-02 1986-01-25 Minolta Camera Co Ltd 全長の短い写真用レンズ
JPS61171139A (ja) * 1985-01-24 1986-08-01 Mitsubishi Electric Corp 半導体装置の製造方法
US4773034A (en) * 1985-05-09 1988-09-20 American Telephone And Telegraph Company Adaptive equalizer utilizing a plurality of multiplier-accumulator devices
JPS6220863A (ja) * 1985-07-17 1987-01-29 Mitsubishi Metal Corp 切削工具用表面被覆高速度鋼部材の製造方法
JPS62109323A (ja) * 1985-11-07 1987-05-20 Oki Electric Ind Co Ltd フツ化物のエツチング方法
JPS62208634A (ja) * 1986-03-07 1987-09-12 Mitsubishi Electric Corp 半導体基板への凹部形成方法
US4682503A (en) * 1986-05-16 1987-07-28 Honeywell Inc. Microscopic size, thermal conductivity type, air or gas absolute pressure sensor
US4982263A (en) * 1987-12-21 1991-01-01 Texas Instruments Incorporated Anodizable strain layer for SOI semiconductor structures
US4808260A (en) * 1988-02-05 1989-02-28 Ford Motor Company Directional aperture etched in silicon
JPH01239935A (ja) * 1988-03-22 1989-09-25 Mitsubishi Electric Corp エツチング方法
US5283201A (en) * 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
JPH0814783B2 (ja) * 1988-06-27 1996-02-14 横河電機株式会社 アナログ入出力装置
US5594172A (en) * 1989-06-21 1997-01-14 Nissan Motor Co., Ltd. Semiconductor accelerometer having a cantilevered beam with a triangular or pentagonal cross section
DE4000496A1 (de) * 1989-08-17 1991-02-21 Bosch Gmbh Robert Verfahren zur strukturierung eines halbleiterkoerpers
DE4020724A1 (de) * 1990-06-29 1992-01-02 Bosch Gmbh Robert Verfahren zur strukturierung eines einkristallinen silizium-traegers
DE4037202A1 (de) * 1990-11-22 1992-05-27 Asea Brown Boveri Verfahren zum herstellen von graeben in einem einkristallinen siliziumkoerper
DE4106933B4 (de) * 1991-03-05 2004-12-16 Robert Bosch Gmbh Strukturierungsverfahren
DE4134291A1 (de) * 1991-10-17 1993-04-22 Bosch Gmbh Robert Verfahren zur exakten ausrichtung von masken zum anisotropen aetzen von dreidimensionalen strukturen aus siliziumwafern
US5286343A (en) * 1992-07-24 1994-02-15 Regents Of The University Of California Method for protecting chip corners in wet chemical etching of wafers
JP3333560B2 (ja) * 1992-10-23 2002-10-15 リコーエレメックス株式会社 シリコン基板のエッチング方法
DE4332653C1 (de) * 1993-09-24 1994-09-01 Hahn Schickard Ges Monolithisch integriertes Halbleiterelement, dessen Verwendung sowie Verfahren zur Herstellung eines solchen Halbleiterelementes

Also Published As

Publication number Publication date
FI934674A0 (fi) 1993-10-22
DE69333843T2 (de) 2006-04-27
FI934674A (fi) 1994-04-24
US5683546A (en) 1997-11-04
DE69329369D1 (de) 2000-10-12
DE69329369T2 (de) 2001-03-29
EP0597302A3 (en) 1996-04-10
US5888761A (en) 1999-03-30
DE69333843D1 (de) 2005-08-25
EP0597302B1 (en) 2000-09-06
EP0597302A2 (en) 1994-05-18
JPH06140641A (ja) 1994-05-20
EP0878835A1 (en) 1998-11-18
EP0878835B1 (en) 2005-07-20

Similar Documents

Publication Publication Date Title
JP3333560B2 (ja) シリコン基板のエッチング方法
US4893163A (en) Alignment mark system for electron beam/optical mixed lithography
JP3024317B2 (ja) 半導体装置の製造方法
JPH0258328A (ja) イオンビーム加工方法
JPH0482263A (ja) 半導体記憶装置
US7241697B2 (en) Method for sensor edge control and track width definition for narrow track width devices
JPH06140364A (ja) 半導体のエッチング方法
JP2000331905A (ja) 荷電粒子線露光用転写マスクブランクスの製造方法
JPH0637072A (ja) テーパエッチング方法
JP3274448B2 (ja) ステンシルマスクの製造方法
JP4720021B2 (ja) 荷電ビーム投影露光用マスクの製造方法
JP2000150462A (ja) 半導体装置およびその製造方法
JP3950488B2 (ja) アンダーエッチング補正方法及びアンダーエッチング補正マスク
JP2899542B2 (ja) 転写マスクの製造方法
JPH08315760A (ja) ビーム成形絞りとその作成方法およびこれを用いた荷電粒子ビーム露光装置
JPS63161645A (ja) 半導体装置の製造方法
JP2001267298A (ja) 微細パターン形成方法
JPH09190998A (ja) 微細パタン形成法
JP2725663B2 (ja) 微細構造形成方法
JPS63226930A (ja) 半導体装置の製造方法
JPS6374190A (ja) 磁気バブルメモリ素子の製造方法
JPS62115722A (ja) 微細パタ−ン形成方法
JP2976986B2 (ja) 位置合わせマークの形成方法
JP2534304B2 (ja) Ｒｉｂｅによるエッチドミラ―の形成方法
JPH039613B2 (ja)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080726

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080726

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100726

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110726

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees